CN101496165B - 电子部件收容用封装件以及电子装置 - Google Patents

电子部件收容用封装件以及电子装置 Download PDF

Info

Publication number
CN101496165B
CN101496165B CN2007800285108A CN200780028510A CN101496165B CN 101496165 B CN101496165 B CN 101496165B CN 2007800285108 A CN2007800285108 A CN 2007800285108A CN 200780028510 A CN200780028510 A CN 200780028510A CN 101496165 B CN101496165 B CN 101496165B
Authority
CN
China
Prior art keywords
metal layer
metal
layer
thermal
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800285108A
Other languages
English (en)
Other versions
CN101496165A (zh
Inventor
米田淳郎
镫田哲郎
植田义明
津岛荣树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
FJ Composite Materials Co Ltd
Original Assignee
Kyocera Corp
FJ Composite Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, FJ Composite Materials Co Ltd filed Critical Kyocera Corp
Publication of CN101496165A publication Critical patent/CN101496165A/zh
Application granted granted Critical
Publication of CN101496165B publication Critical patent/CN101496165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子部件收容用封装件以及电子装置，具体地为收容工作时产生大量热的电子部件的电子部件收容用封装件和收容这样的电子部件的电子装置。该电子部件收容用封装件和电子装置中使用这样的散热部件(1)，交替层叠五层以上导热率高的第一金属层(11)、具有热膨胀系数比第一金属层(11)低的厚度比第一金属层(11)薄的第二金属层(10)，在最下层和最上层配设第一金属层(11c、11b)，并且配设在内层的第一金属层(11a)的至少一层厚度比配设在最下层和最上层的第一金属层(11c、11b)的厚度厚。因此，从电子部件(5)产生的热能够通过散热部件(1)良好地向外部热散放，并且能够使搭载部(1a)的热膨胀率接近电子部件(5)的等热膨胀率。

Description

电子部件收容用封装件以及电子装置
技术领域
本发明涉及一种将从收容于内部的电子部件产生的热向外部良好地散放的电子部件收容用封装件以及使用该电子部件收容用封装件的电子装置。
背景技术
在收容半导体部件等发热的电子部件的电子部件收容用封装件(以下单称为封装件)，基体等采用导热性优良的散热部件。用于基体等的散热部件要求导热性优良并且适合电子部件的热膨胀系数。另外，要求高导电性等物理性质。以往，由单体金属材料构成兼具这样的物理性质的材料是困难的，所以采用多种材料组合的复合材料。
例如，在日本特开2004-249589号公报中，将如图7所示的铜(Cu)板21和钼(Mo)板22至少层叠7层以上。该散热部件23使钼层和铜层的各单层的厚度为总板厚的25％以下而进行层叠，一边施加张力一边采用轧制辊进行轧制而制造。另外，从轧制而成的复合材料通过冲压切断机或冲压拔模机生产散热片等部件。
另外，虽然未图示，但是在日本特开平3-218054号公报中，作为以往的散热部件的一例显示有由铜或铜合金部件、和与其固接且厚度为该铜或铜合金部件的1/20～1/3的钼、钨以及其合金中的任一个构成的散热部件。
但是，存在这样的问题，即在上述以往的散热部件中对工作时产生大量热的电子部件，其导热性能不充分，不能够将电子部件的工作温度保持在限度以下。
另外也存在这样的问题，即具有良好的导热性并且能够将散热部件的热膨胀系数控制在所希望的值是困难的。
发明内容
因此，本发明是鉴于上述问题而研发的，其目的之一在于提供一种采用具有良好的导热性并且使热膨胀系数接近电子部件等的热膨胀系数的散热部件的电子部件收容用封装件以及电子装置。
本发明的电子部件收容用封装件，其具备：散热部件，其为第一金属层和具有热膨胀系数比该第一金属层的热膨胀系数小的第二金属层交替层叠五层以上，且在最下层和最上层配置有所述第一金属层，并且配置于内层的所述第一金属层的至少一层的厚度比配置于所述最下层和最上层的所述第一金属层的厚度厚；端子台，其并列设置于搭载设于所述散热部件的所述最上层表面的电子部件的区域；配线导体，其设置于所述端子台。
本发明的电子部件收容用封装件，优选所述第一金属层由以铜或银为主要成分的金属构成。
本发明的电子部件收容用封装件，优选所述第二金属层由以钼或钨为主要成分的金属构成。
本发明的电子部件收容用封装件，优选相邻的所述第二金属层的轧制方向相互正交配置。
本发明的电子部件收容用封装件，优选所述第二金属层的厚度为30μm以下。
本发明的电子部件收容用封装件，优选所述第一金属层和所述第二金属层各金属层的厚度关于配置于中央的金属层对称配置。
本发明的电子部件收容用封装件，优选所述第二金属层的侧面被由与所述第一金属层相同的金属构成的侧面金属层覆盖。
本发明的电子部件收容用封装件，优选所述侧面金属层将各第一金属层的外周部彼此压接而成。
本发明的电子部件收容用封装件，优选在所述散热部件的所述区域内的最上层表面进一步接合有承载体，该承载体是所述第一金属层和所述第二金属层交替层叠五层以上，且在最下层及最上层配置有所述第一金属层，并且配置于内层的所述第一金属层的至少一层的厚度比配置于所述最下层及最上层的所述第一金属层的厚度厚。
本发明的电子装置，其具有：上述结构所述的电子部件收容用封装件；搭载于所述区域上并且电极与所述配线导体电连接的电子部件；堵塞所述区域而安装的盖体或覆盖所述区域的所述电子部件的密封树脂。
附图说明
图1A是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的一例的剖面图。
图1B是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的另一例的剖面图。
图1C是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的另一例的剖面图。
图2是表示图1A所示的散热部件的组装立体图。
图3A是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的另一例的剖面图。
图3B是表示图3A所示的散热部件的A部分的放大剖面图。
图4是表示本发明的电子部件收容用封装件和电子装置的实施方式的一例的立体图。
图5是表示本发明的电子部件收容用封装件中使用的散热部件的其他实施方式的例子的剖面图。
图6是表示本发明的电子部件收容用封装件和电子装置的实施方式的其他例子的剖面图。
图7是表示以往的散热部件的例子的剖面图。
具体实施方式
以下详细说明本发明的电子部件收容用封装件和电子装置。图1A是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的一例的剖面图。图1B是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的另一例的剖面图。图1C是表示本发明的电子部件收容用封装件中使用的散热部件的实施方式的再一例的剖面图。
图2是本发明的电子部件收容用封装件中使用的散热部件的组装立体图。图3A是用于说明切断制造工序后的散热部件的主要部分的剖面图，图3B是表示图3A所示的散热部件的A部分的放大剖面图。图4是使用图1A所示的散热部件的本发明的电子部件收容用封装件和电子装置的组装立体图。图5是表示本发明的电子部件收容用封装件中使用的散热部件的其他实例的剖面图。图6是表示本发明的电子部件收容用封装件和电子装置的实施方式的其他例子的剖面图。
在这些图中，1是在最上层表面具有搭载电子部件5的区域1a的平板状的散热部件，1b是中间层，1c是表示最上层表面和最下层表面的中央的中央线，10是第二金属层，11是第一金属层，11a是配置于内层的第一金属层，11b是最上层的第一金属层，11c是最下层的第一金属层，12是侧面金属层，2是散热部件1的最上层表面上包围区域1a而安装并且具有端子台的功能的框体，2a是连接被框体2包围的区域1a和框体2的外侧的配线导体，4是堵塞框体2的内侧而安装在框体2的上表面的盖体，5是半导体元件和电阻等的散热性的电子部件。另外，配置于内层的第一金属层11a具有多层而相互区别的情况下，从位于各图的上方侧的上层依次为11a-1、11a-2、11a-3。
另外，端子台只要能够支承配线导体2a的部件即可，未必需要是包围电子部件5的搭载区域1a的框架状的框体2。例如具有配线导体2a的绝缘体可以设置在接近区域1a的部分上。另外，该端子台也可以设置在区域1a的外周的一处，也可以分割开设置在外周的两处以上。并且，在配线导体2a上一端与电子部件5连接，另一端与电子部件收容用封装件的外侧的电路配线连接。以下作为端子台以使用框体2的方式为例进行说明。
通过这些散热部件1和作为端子台的框体2以及配线导体2a构成收容电子部件5的电子部件收容用封装件。另外，在该散热部件1的电子部件搭载区域1a(以下也称为搭载部1a)上搭载电子部件5后，在框体2的上表面以堵塞由散热部件1和框体2包围的凹部状的区域1d的方式安装盖体4，从而密封电子部件5，或者虽然未图示，通过密封树脂覆盖与配线导体2a连接的电子部件5，并密封电子部件5，从而构成本发明的电子装置。
框体2是氧化铝(Al2O3)质烧结体、氮化铝(AlN)质烧结体、莫来石(3Al2O3·2SiO2)质烧结体或玻璃陶瓷等陶瓷、或铁(Fe)-镍(Ni)-钴(Co)或Fe-Ni等低热膨胀性的金属，且由热膨胀系数与第二金属层的热膨胀系数近似的金属等构成，并通过焊料包围搭载部1a而安装在散热部件1的最上层表面。另外，利用该焊料进行安装时，钎焊用的金属层(未图示)也可以形成在框体2与散热部件1接合的接合部分。另外，框体2由金属构成的情况下，为了使配线导体2a与构成框体2的金属绝缘，而由陶瓷或树脂、玻璃等绝缘体覆盖配线导体2a的周围。另外，作为框体2也可以使用树脂。
另外，在散热部件1上，在设于其最上层表面的中央部等的搭载部1a上经由树脂、玻璃或焊料等粘接材料固定有电子部件5。另外，作为粘接材料使用焊料的情况下，作为钎焊用的金属层(未图示)，通过镀敷法等可以在散热部件1的与电子部件5的接合部分上形成镍(Ni)层以及/或者金(Au)层。但是，当在散热部件1露出于搭载部1a的最上层的第一金属层11b的表面上能够充分钎焊的情况下，钎焊用的金属层不是特别必要的。
框体2例如由Al2O3质烧结体构成的情况下，在Al2O3、氧化硅(SiO2)、氧化镁(MgO)和氧化钙(CaO)等原材料粉末中混合添加适当的有机黏合剂、溶剂、可塑剂和分散剂等而形成泥浆状，并且通过采用这些刮刀法或轧制辊法来形成陶瓷生片，之后，通过对该陶瓷生片上实施适当的冲裁加工，并且通过网印法等将在钨(W)、Mo、锰(Mn)、Cu、银(Ag)、Ni、Au或铂(Pd)等金属材料粉末中混合适当的有机黏合剂和溶剂而成的导电性膏剂印刷涂敷成规定的配线导体2a的图案之后，将这些生片多张层叠，以大约1600℃的温度进行烧制而制作成。
另外，在框体2上，在由散热部件1和框体2而在框体2内侧构成的凹部1d的内面，形成从搭载部1a的周边向框体2的外侧导出的配线导体2a，在配线导体2a的框体2的内侧的一端上经由接合引线等电连接机构6而将电子部件5的各电极电连接。另外，在框体2的外侧的配线导体2a的另一端上连接与外部电路基板连接用的引线端子3。
配线导体2a是由W及/或Mo等高熔点金属、Cu等低电阻金属构成，并通过事先由网印法等将在W、Mo等金属粉末中添加混合适当的有机黏合剂、溶剂等而得的金属膏在构成框体2的陶瓷生片上印刷涂敷成规定的图案，从由散热部件1和框体2构成的凹部1d的内面向框体2的外面被覆形成。
另外，配线导体2a在其露出的表面上以1～20μm的厚度通过镀敷法事先被覆Ni、Au等耐蚀性优良且电连接机构6的接合性优良的金属，则能够有效防止配线导体2a的氧化腐蚀，并且能够使电连接机构6向配线导体2a的连接牢固。
散热部件1包括：交替层叠3层以上第二金属层10和配置于内层的第一金属层11a而成的中间层1b、具有用于将电子部件5搭载于中间层1b的上表面的搭载部1a的最上层的第一金属层11b、以及设置于中间层1b的下表面的最下层的第一金属层11c构成。即，配置于内层的导热性优良但热膨胀系数比较大的第一金属层11a通过在该层的厚度方向两面配置热膨胀系数比第一金属层11a较小的第二金属层10，从而束缚第一金属层11a的自由热膨胀。最上层的第一金属层11b以及最下层的第一金属层11c的单面被第二金属层10束缚自由的热膨胀。
例如，散热部件1如图1A所示，从上依次层叠最上层的第一金属层11b、第二金属层10、配置于内层的第一金属层11a、第二金属层10以及最下层的第一金属层11c这5层，配置于内层的第一金属层11a的层厚L比最上层的第一金属层11b以及最下层的第一金属层11c的层厚M厚，并且第二金属层10的层厚N比最上层的第一金属层11b以及最下层的第一金属层11c的层厚M薄。
另外，例如如图1B所示，散热部件1通过从上依次层叠最上层的第一金属层11b、第二金属层10、配置于第一内层的第一金属层11a-1、第二金属层10、配置于第二内层的第一金属层11a-2、第二金属层10以及最下层的第一金属层11c这7层而成，配置于第一内层的第一金属层11a-1以及配置于第二内层的第一金属层11a-2的层厚L比最上层的第一金属层11b以及最下层的第一金属层11c的层厚M厚。另外，第二金属层10的层厚N比最上层的第一金属层11b以及最下层的第一金属层11c的层厚M薄。
另外。例如，散热部件1，如图1C所示，从上依次层叠最上层的第一金属层11b、第二金属层10、配置于第一内层的第一金属层11a-1、第二金属层10、配置于第二内层的第一金属层11a-2、第二金属层10、配置于第三内层的第一金属层11a-3、第二金属层10以及最下层的第一金属层11c这9层而成，配置于第二内层的第一金属层11a-2的层厚L比最上层的第一金属层11b以及最下层的第一金属层11c的层厚M厚。
如图1C的例子所示，配置于内层的第一金属层11a构成为，它们中至少一层的厚度比配置于最下层以及最上层的第一金属层11c、11b的厚度厚。即，层厚最厚的第一金属层11配置于中间层1b。另外，在该例子中也将第二金属层10形成得比最上层的第一金属层11b和最下层的第一金属层11c薄。第二金属层10只要为能够束缚第一金属层11的热膨胀的厚度，尽量形成得薄。
散热部件1具有将伴随电子部件5的工作产生的热向从电子部件5的搭载部1a离开的场所传导的功能。之后，热传给大气中散放，或传给外部散热板(未图示)而散热。
构成散热部件1的一部分的第二金属层10例如将Mo、W、Fe或这些的合金等通过轧制加工、冲裁加工等以往周知的金属加工法等形成。这些金属具有热膨胀系数小，与半导体元件等的电子部件的热膨胀系数的适合性好，但是导热率小，另外纵向弹性系数大的性质。第二金属层10用于抑制散热部件1的热膨胀而设置，第二金属层10的各厚度可以在能够抑制热膨胀系数的厚度的范围内尽可能的薄，以使散热部件1整体的热膨胀系数不会变大，并且比最上层的第一金属层11b以及最下层的第一金属层11c薄。另外，使第二金属层10分散而不使散热部件1整体的热膨胀系数变大，配置于本发明的散热部件1的内层。
在散热部件1中，第二金属层10的层结构为2层以上，即使减小第二金属层10的各厚度，以2层以上的低热膨胀性的第二金属层10能够束缚第一金属层11的热膨胀，防止第一金属层11较大热膨胀，所以能够抑制散热部件1的面方向(各层延伸的方向)的热膨胀系数。另外，构成导热路径的中途的第二金属层10薄，所以能够防止其妨碍层的厚度方向的导热，能够使散热部件1的热散放性良好。具体地，第二金属层10的厚度即使分别薄至10～30μm，与能够充分束缚第一金属层11的热膨胀，另外只要形成该厚度，则也能够充分确保散热部件1的热散放性。
优选地，第二金属层10的层数可以极力减少(例如2层)，由此能够不使热传导降低，而能够提高散热部件1的上下方向(厚度方向)的导热率。
另外更优选，如图2所示，可以使上下方向(散热部件的厚度方向)相邻的层的轧制方向A、B交替垂直层叠第二金属层10，由此，能够使散热部件1的面方向纵横的热膨胀系数大致均等。结果，不会产生热膨胀系数大的方向和小的方向，而能够防止在通过钎焊等接合框体2时翘曲等变形的产生。
所谓轧制方向是指，例如在通过辊轧制等轧制第二金属层10时通过辊的旋转方向等将构成第二金属层10的金属板拉伸的方向。由于该轧制的方向使热膨胀系数多少有所变化。另外辊轧制时，在被拉伸的方向上浸入细致的辊纹(筋)，所以能够通过该辊纹的方向进行确认。另外，通过由SEM观察第二金属层10的剖面，确认晶粒的形状的方法也能够确认。
另外，第一金属层11(配置于内层的第一金属层11a、最上层的第一金属层11b、最上层的第一金属层11c)由导热率比第二金属层10大的材料例如Cu、Ag、铝(Al)、Au、不锈钢(SUS)等金属材料或它们的合金构成。但是，这些金属材料具有热膨胀系数大，另外纵弹性系数小的性质。
另外，如图1A、图1B或图1C所示，搭载电子部件5的面由第一金属层11(最上层的第一金属层11b的表面)构成，从而具有通过最上层的第一金属层11b能够将电子部件5的工作时产生的热沿着层的厚度方向和面方向以高的导热率快速传递的功能。并且，从最上层的第一金属层11b的与第二金属层10接合的一侧的面扩散到比与电子部件接合的接合面积大的面积上，使热传递到在与层的面方向正交的方向(散热部件1的厚度方向)上配置的第二金属层10。以后，经由依次层叠的配置于内层的第一金属层11a和第二金属层10而从最下层的第一金属层11c将热传递到散热部件1的外部。
最上层的第一金属层11b以及最下层的第一金属层11c为了使热在各金属层11b、11c的面方向分散，厚度为10～1000μm，优选10～500μm，可以为第二金属层10的厚度的1倍～100倍，优选1倍～50倍。若最上层的第一金属层11b和最下层的第一金属层11c的厚度过厚，则难以通过第二金属层10充分束缚最上层的第一金属层11b的热膨胀。另外，中间层的第一金属层11a的厚度为10～1000μm，优选10～500μm。
然而，配置于内层的第一金属层11a中至少一层厚，比其他金属层10、11b、11c的任一个都厚，所以通过配置于内层的第一金属层11a能够使热在金属层的面方向扩散，能够使用散热部件1的最下层的第一金属层11c的宽阔的面将热传递给散热部件1的外部。为此，配置于内层的第一金属层11a优选尽量形成得厚，在配置有配置于多个内层的第一金属层11a的情况下，优选各层都形成得厚。
更优选地，第一金属层11可以全部层都比第二金属层10厚。通过各第一金属层11使热在面方向扩散并且同时将热向下层的金属层传递，所以从搭载部1a朝向最下层的第一金属层11c的散热部件1的导热率变好。
另一方面，最上层的第一金属层11b以及最下层的第一金属层11c变薄，所以该金属层11b、11c的外表面通过与这些金属层11b、11c相邻的第二金属层10而被较强地束缚热膨胀，并使散热部件1的热膨胀系数能够形成与电子部件的热膨胀系数近似的所希望的值。
另外，如图1A、图1B以及图1C所示，散热部件1的下侧主面(最下层的第一金属层11c的外侧表面)也由第一金属层11(最下层的第一金属层11c)构成，由此能够使从最下层的第一金属层11c向外部散热板的热散放性良好。另外，最下层的第一金属层11c是纵向弹性系数小，维式硬度也小且柔软的金属，所以与外部散热板的密接性好，散热性优良。
散热部件1优选以如下方式配置，即：在配置于中央的金属层的两侧的各金属层10、11的顺序及其金属层的厚度可以关于配置于中央的金属层对称。由此，以作为配置于最上层的第一金属层11b的外表面和配置于最下层的第一金属层11c的外表面之间的中央以及配置于中央的金属层的中央的中央线1c为中心，第一金属层11和第二金属层10的层为上下对称配置，所以散热部件1的中央线1c的上侧的部分和中央线1c的下侧的部分的热膨胀系数大致相同，能够防止散热部件1上产生翘曲变形。结果，能够将散热部件1的表面保持平坦，在电子部件5的工作时电子部件5和配置于下表面的外部散热板之间的密接性好，能够维持放热特性。
例如，在图1A中，中央线1c位于配置于内层的第一金属层11a的中央，配置于中央线1c的上面侧和下面侧两侧的金属层关于该中央线1c对称。另外，在图1B中，中央线1c位于中央的第二金属层10的中央，配置于中央线1c的上面侧和下面侧两侧的金属层关于该中央线1c对称。另外，图1C中，中央线1c位于配置于内层的第一金属层11a-2的中央，配置在中央线1c的上面侧和下面侧两侧的金属层关于中央线1c对称。
另外，如图5所示，也可如下配置，即：在中央配置的金属层的两侧配置的各金属层10、11的顺序及其金属层的厚度关于配置于中央的金属层非对称。由此，以作为配置于最上层的第一金属层11b的外表面和配置于最下层的第一金属层11c的外表面之间的中央的中央线1c为中心，第一金属层11和第二金属层10的层为上下非对称配置，所以散热部件1的中央线1c的上侧的部分和中央线1c的下侧的部分的热膨胀系数不同，能够防止由于温度变化导致散热部件1上产生翘曲变形。例如图5所示，通过使中央线1c的上侧的部分的第一金属层11的厚度比中央线1c的下侧的部分的厚度厚，从而伴随温度降低，使散热部件1向下侧形成凸起而翘曲，能够使向散热部件1的下侧凸起的底面容易接触外部散热部件而密接。结果，即使从电子部件5产生大量的热的情况下，也能够使从电子部件5产生的热效率良好地向外部散热。
散热部件1优选，第一金属层11(最上层的第一金属层11b、配置于内层的第一金属层11a、最下层的第一金属层11c)由Cu或Ag构成，并且第二金属层10由Mo或W构成，从而能够极好地形成散热部件1的热散放性，并且能够抑制散热部件1整体的热膨胀。
散热部件1优选，第一金属层11(配置于内层的第一金属层11a、最上层的第一金属层11b、最下层的第一金属层11c)和第二金属层10通过真空气氛中的热轧单轴加工法、所谓的热冲压而层叠。根据该真空气氛中的热冲压，在第一金属层11和第二金属层10之间不会浸入空气等气体，另外，附着在第一金属层11和第二金属层10的表面的氧化覆膜等也通过真空处理而气散。另外，附着在第一金属层11和第二金属层10的表面上的杂质也在高温气氛中烧尽。并且，第一金属层11和第二金属层10不隔着杂质层而直接密接。因此，第一金属层11和第二金属层10的边界的导热率不会劣化。并且，能够使从散热部件1的最上层向最下层的导热性良好。另外，在热压中，由于材料形成高温(约850℃)，所以成为材料容易产生塑性变形的状态，能够在低压力(大约600KPa)下使第一金属层11和第二金属层10接合。
另外，第一金属层11和第二金属层10通过真空气氛中的热冲压而层叠，从而在第一金属层11和第二金属层10直接不产生间隙，在电子装置的泄露检查时，不会有检查气体侵入第一金属层11和第二金属层10的间隙中，所以能够防止泄露检查出现误判定(对此称为疑似泄露)。
另外优选地，散热部件1通过上述真空气氛中的热冲压交替层叠5层以上第一金属层11和第二金属层10而制得层叠板后，该层叠板由模型冲裁而形成外形。这时，第一金属层11的冲裁加工时，通过散热部件1的变形覆盖第二金属层10的侧面而形成厚度5μm～50μm的侧面金属层12。
由W或Mo构成的第二金属层10的镀敷性变差，难以覆盖镀敷金属层，但是最上层由第一金属层11构成，最下层由第一金属层11构成，并且层叠的散热部件1的侧面整周都被由与第一金属层11相同的材质构成的侧面金属层12覆盖，从而散热部件1整个面镀敷性优良。并且，形成表面不会被氧化腐蚀的散热部件1。
另外，通过将层叠有第一金属层11和第二金属层10的侧面整周被由与第一金属层11相同的材质构成的侧面金属层12覆盖，从而能够防止以第一金属层11和第二金属层10之间为起点腐蚀散热部件1，或在散热部件1的表面被覆镀敷金属层的情况下，在第一金属层11和第二金属层10之间侵入镀敷液，镀敷后镀敷液渗出等不良情况。
另外，第一金属层11和侧面金属层12与第二金属层10相比导电性也优良，所以搭载电子部件5的面由第一金属层11(最上层的第一金属层11b)构成，并且层叠的侧面整周被由与第一金属层11相同的材质构成的侧面金属层12覆盖，从而形成接地导体的最上层的第一金属层11b经由侧面金属层12以优良的导电性电连接在最下层的第一金属层11c上。即，最上层的第一金属层11b的接地被强化，在散热部件1上搭载以高频信号工作的电子部件5时，电子部件5对高频信号的响应性优良。
如图3A所示，侧面金属层12通过冲裁加工形成散热部件1的外形时，第一金属层11的外周部垂下变形，相邻的第一金属层11的外周部彼此密接而形成。垂下变形的第一金属层11、即侧面金属层12形成通过冲裁加工时的压力经由边界面12a而与下侧的第一金属层11接触的状态。另外，图3A表示将冲裁模的阳模抵接在最下层的第一金属层11c侧，将阴模抵接最上层的第一金属层11b侧，使阳模向阴模方向移动而进行冲裁的情况。
另外，冲裁散热部件1时，第二金属层10刚性高、延展性比第一金属层11小，所以如图3A、3B所示在散热部件1的外周部附近形成有断裂片10a的情况。这种情况下，断裂片10a也被第一金属层11的材质包围埋入，在断裂片10a的周围能够连接由第一金属构成的侧面金属层12。
另外，侧面金属层12的厚度通过调整冲裁模的阴模和阳模的空隙而能够形成10μm～25μm。这样，不会露出第二金属层10的侧面而能够可靠地使其被侧面金属层12覆盖，所以散热部件1镀敷性优良。并且能够形成不会被氧化腐蚀的散热部件1。侧面金属层12的厚度比25μm大，则侧面金属层12内的上下方向的热膨胀带来的应力变大，侧面金属层12有剥离或变形的情况。
另外优选地，如图6所示，搭载部1a在散热部件1的最上层的第一金属层11b表面进一步设有承载体7，该承载体7由交替层叠五层以上第一金属层11和第二金属层10而成，并在最下层和最上层配置第一金属层11b、11c，并且配置于内层的第一金属层11a的至少一层的厚度比配置于最下层和最上层的第一金属层11b、11c的厚度厚。
即，将使上述散热部件1与搭载部1a的形状吻合而切断加工成小面积的散热部件1a作为承载体7设置在本发明的电子部件收容用封装件的搭载部1a，在该承载体7的上表面搭载电子部件5。
这种情况下，即使电子部件5为薄型，通过在承载体7上搭载电子部件5，也能够缩短电子部件5的各电极和线路导体2a之间的距离。由于能够缩短电子部件5的各电极和线路导体2a之间的接合引线等的电连接机构6的长度，所以能够将电连接机构6中产生的电信号的传送损失抑制到最小。另外，电子部件5经由承载体7搭载在搭载部1a上，从而承载体7的导热性良好，所以不会较大损失从电子部件5产生的热的外部散热。
承载体7可以经由Ag-Cu焊料接合设置在散热部件1的上侧主面上，也可以通过热轧单轴加压法与散热部件1一体层叠设置。
另外，第一金属层的材料由Cu构成时，不限于纯Cu，只要导热性良好且能够得到与第二金属层10充分接合的接合强度，也可以使用以Cu为主成分的各种Cu合金。
另外，关于第一金属层的材料由Ag、Al等其他材料构成的情况与上述同样地没必要使用纯金属。
而且，根据上述的封装件，在散热部件1的搭载部1a上经由玻璃、树脂或焊料等构成的粘接材料粘接固定电子部件5，并且电子部件5的各电极经由接合引线等电连接机构6而电连接在规定的配线导体2a上，之后在由散热部件1和框体2构成的凹部1d的内侧以覆盖电子部件5的方式注入环氧树脂等密封树脂而密封电子部件5，或者将由树脂、金属或陶瓷等构成的盖体4覆盖堵塞凹部1d而安装在框体2的上表面来密封电子部件5，从而形成作为产品的电子装置。
(实施例1)
作为本发明的散热部件1的具体金属层结构，是图1A、图3A所示的五层结构，其形成最上层的第一金属层11b以及最下层的第一金属层11c分别形成由纯度99.6％的Cu构成的0.1mm的厚度，配置于内侧的第一金属层11a形成由纯度99.6％的Cu构成的0.8mm的厚度，两层的第二金属层10分别形成由纯度99.6％的Mo构成的25μm的厚度，侧面金属层12的厚度形成25μm的结构。结果，能够使散热部件1的热散放性极为良好(上下面间的导热率400W/m·K)，并且能够有效抑制散热部件1整体的热膨胀(面方向的热膨胀系数9×10-6/K)。
(实施例2)
以从表1的下行到上行的配置，依次从最下层向最上层重叠配置：作为平面看的大小为纵300mm×横300mm的第一金属层11(配置于内侧的第一金属层11a、最上层的第一金属层11b、最下层的第一金属层11c)的纯度99.6％的各规定厚度的Cu板、和作为第二金属层10的纯度99.6％的各规定厚度的Mo板，在850℃的真空气氛中通过实施施加600KPa的压力的热冲压而制作层叠板。接着，将由这样制作的第一金属层11和第二金属层10构成的层叠板通过冲裁模进行冲裁，从而各制作三个直径10.2mm的圆板状的散热部件1的样本A、B、C、D。另外，表1所示的各金属层的厚度表示层叠后的厚度。另外，通过调整冲裁模的阴模和阳模的空隙而使侧面金属层12的厚度为25μm。表1中，空栏表示金属层数少，没有该金属层。即，例如样本C表示其为依次层叠0.1mm的Cu层、0.025mm的Mo层、0.8mm的Cu层、0.025mm的Mo层、0.8mm的Cu层、0.025mm的Mo层、0.1mm的Cu层而得的七层结构的散热部件1。
[表1]
样本A、B、C、D的层结构和各层的厚度(单位：mm)
  样本A   样本B   样本C   样本D
  Cu   0.1   -   -   -
  Mo   0.01   -   -   -
  Cu   0.2   -   -   0.1
  Mo   0.01   -   -   0.025
  Cu   0.2   -   -   0.01
  Mo   0.01   -   -   0.025
  Cu   0.2   -   -   0.01
  Mo   0.01   -   -   0.025
  Cu   0.2   0.1   0.1   0.6
  Mo   0.01   0.025   0.025   0.025
  Cu   0.2   0.6   0.8   0.01
  Mo   0.01   0.025   0.025   0.025
  Cu   0.2   0.6   0.8   0.01
  Mo   0.01   0.025   0.025   0.025
  Cu   0.1   0.1   0.1   0.1
  合计厚度   1.470   1.475   1.875   0.990
这些样本A、B、C、C各三个即合计12个样本，由对样本的上侧主面照射激光时的下侧主面的温度履历曲线求得散热部件1的上下方向(厚度方向)的导热率的激光闪照法来测量。测量中使用真空理工制的机种序号：TC-700，以JISR1611为基准，在测量温度25℃、湿度68％的测量环境下进行测量。基于激光闪照法的样本A、B、C、D的上下方向(厚度方向)的导热率的测量结果示于表2。
〔表2〕
样本A、B、C、D的导热率测量结果(单位：W/m·K)
[表2]
样本A、B、C、D的热传导率测定结果(单位：W/m·K)
  样本A   样本B   样本C   样本D
  第一次测定值   390   390   405   318
  第二次测定值   387   413   429   323
  第三次测定值   381   402   395   324
  平均值   386   402   410   322
如表2所示，能够得到这样的导热率，即，在样本A中为381W/m·K以上(平均值386W/m·K)，在样本B中为390W/m·K以上(平均值402W/m·K)，在样本C中为395W/m·K以上(平均值410W/m·K)、在样本D中为318W/m·K以上(平均值322W/m·K)的导热率。
(实施例3)
将在实施例2中制作的样本B载置于加热块中进行加热，测量最上层的第一金属层11b的表面的热膨胀系数。作为最上层的第一金属层11b的表面的热膨胀系数的测量方法，将热膨胀系数例如为5.0×10-6/K、9.0×10-6/K、10.8×10-6/K这三种应变量规粘附在最上层的第一金属层11b的表面的中央部上的状态下的样本载置于加热块中，以300℃加热5分钟，测量300℃的散热部件1的样本B和应变量规的热膨胀差导致的应变。
在应变量规的应变值为0的情况下，散热部件1的样本B和应变量规的热膨胀系数一致，能够求得300℃的散热部件1的样本B的大致热膨胀系数。
作为热膨胀系数为5.0×10-6/K的应变量规使用共和电业制：SKF-25552，作为热膨胀系数为9.0×10-6/K的应变量规使用共和电业制：SKF-25553，作为热膨胀系数为10.8×10-6/K的应变量规使用共和电业制：KFU-2-120-C1-11H1M3，测量样本B的应变值。
结果，热膨胀系数为5.0×10-6/K的应变量规中形成约1750×10-6的应变，热膨胀系数为9.0×10-6/K的应变量规中形成大约750×10-6的应变，热膨胀系数为10.8×10-6/K的应变量规中形成大约170×10-6的应变。
接着，该三个测量结果点涂在纵轴取应变量规的热膨胀系数的值，横轴取应变值的曲线上，并将三点用直线连接，求得该直线上应变值为0时的热膨胀系数。即，求得直线和纵轴的交点的热膨胀系数。结果可知，交点的热膨胀系数的数值为大约11.6×10-6/K。这样，第一金属层1的热膨胀系数(19.0×10-6/K)被第二金属层10束缚，能够得到适当的热膨胀系数。11.6×10-6/K的热膨胀系数近似于由Al2O3质烧结体构成的框体2的热膨胀系数7.8×10-6/K，由此，本发明的电子部件收容用封装件中不会因基体1和框体2之间的热膨胀差产生热应变，也不会因该热应变而对电子部件收容用封装件的封装性能和搭载的半导体元件的性能有坏影响。
这样，通过调整第一金属层11和第二金属层10的各层的厚度，能够形成具有比第一金属层11单体的情况小的所希望的热膨胀系数的散热部件1。
另外，本发明不限于以上的实施方式的例子和实施例，在不脱离本发明的要旨的范围能够做种种变更。例如可以在散热部件1的最上层表面的搭载部1a上代替读盘电子部件5而搭载兼具框体2的功能的陶瓷制的电路基板，在该电路基板上搭载电子部件5。通过该结构，电路基板上不会产生裂痕等破损，能够有效率地将从搭载于电路基板上的电子部件5产生的热散放出去。
另外，上述实施方式和实施例的说明中，上下左右等用语仅是为了图面上位置关系的说明使用，不代表实际使用时的位置关系。

Claims (10)

1.一种电子部件收容用封装件，其特征在于，具备：
散热部件，其为第一金属层和具有热膨胀系数比该第一金属层的热膨胀系数小的第二金属层交替层叠五层以上，且在最下层和最上层配置有所述第一金属层，并且配置于内层的所述第一金属层的至少一层的厚度比配置于所述最下层和最上层的所述第一金属层的厚度厚，且所述第二金属层的各厚度比配置于所述最上层和最下层的所述第一金属层的厚度薄；
端子台，其并列设置于搭载有设于所述散热部件的所述最上层表面的电子部件的区域；
配线导体，其设置于所述端子台。
2.如权利要求1所述的电子部件收容用封装件，其特征在于，所述第一金属层由以铜或银为主要成分的金属构成。
3.如权利要求1所述的电子部件收容用封装件，其特征在于，所述第二金属层由以钼或钨为主要成分的金属构成。
4.如权利要求1所述的电子部件收容用封装件，其特征在于，相邻的所述第二金属层的轧制方向相互正交配置。
5.如权利要求1所述的电子部件收容用封装件，其特征在于，所述第二金属层的厚度为30μm以下。
6.如权利要求1所述的电子部件收容用封装件，其特征在于，所述第一金属层和所述第二金属层以各金属层的厚度关于配置在中央的金属层对称的方式来配置。
7.如权利要求1所述的电子部件收容用封装件，其特征在于，所述第二金属层的侧面由与所述第一金属层相同的金属构成的侧面金属层覆盖。
8.如权利要求7所述的电子部件收容用封装件，其特征在于，所述侧面金属层是由各第一金属层的外周部彼此压接而成。
9.如权利要求1～8中任一项所述的电子部件收容用封装件，其特征在于，在所述散热部件的所述区域内的最上层表面进一步接合有承载体，该承载体是所述第一金属层和所述第二金属层交替层叠五层以上，且在最下层及最上层配置有所述第一金属层，并且配置于内层的所述第一金属层的至少一层的厚度比配置于所述最下层及最上层的所述第一金属层的厚度更厚，
在所述承载体的上表面搭载有所述电子部件。
10.一种电子装置，其特征在于，具备：
权利要求1～9中任一项所述的电子部件收容用封装件；
搭载于所述区域并且电极与所述配线导体电连接的电子部件；
堵塞所述区域而安装的盖体或覆盖所述区域的所述电子部件的密封树脂。
CN2007800285108A 2006-07-28 2007-07-27 电子部件收容用封装件以及电子装置 Active CN101496165B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006206109 2006-07-28
JP206109/2006 2006-07-28
JP231682/2006 2006-08-29
JP2006231682 2006-08-29
PCT/JP2007/064805 WO2008013279A1 (fr) 2006-07-28 2007-07-27 Boîtier de stockage de composant électronique et dispositif électronique

Publications (2)

Publication Number Publication Date
CN101496165A CN101496165A (zh) 2009-07-29
CN101496165B true CN101496165B (zh) 2011-01-19

Family

ID=38981589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800285108A Active CN101496165B (zh) 2006-07-28 2007-07-27 电子部件收容用封装件以及电子装置

Country Status (5)

Country Link
US (1) US8242387B2 (zh)
EP (1) EP2056344B1 (zh)
JP (3) JP4768024B2 (zh)
CN (1) CN101496165B (zh)
WO (1) WO2008013279A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3862737B1 (ja) * 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
JP2010056148A (ja) * 2008-08-26 2010-03-11 Fj Composite:Kk クラッド材、クラッド材を用いた放熱基板
JP2010219441A (ja) * 2009-03-18 2010-09-30 Sumitomo Metal Electronics Devices Inc 電子部品収納用パッケージ
JP2011011366A (ja) * 2009-06-30 2011-01-20 Sumitomo Electric Ind Ltd 金属積層構造体の製造方法
JP5312274B2 (ja) * 2009-09-28 2013-10-09 京セラ株式会社 電子部品収納用パッケージ及び電子装置
JP5583985B2 (ja) * 2010-02-19 2014-09-03 住友電気工業株式会社 金属積層構造体
JP5480722B2 (ja) * 2010-05-28 2014-04-23 新光電気工業株式会社 放熱用部品及びそれを備えた半導体パッケージ
JP5605032B2 (ja) * 2010-07-09 2014-10-15 豊田合成株式会社 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP5605033B2 (ja) * 2010-07-09 2014-10-15 豊田合成株式会社 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2011014917A (ja) * 2010-08-20 2011-01-20 Sumitomo Electric Ind Ltd 金属積層構造体
JP5580772B2 (ja) * 2011-04-07 2014-08-27 住友電気工業株式会社 金属積層構造体の製造方法
CN102299265A (zh) * 2011-08-18 2011-12-28 电子科技大学 有机发光二极管照明器件及其散热封装层以及制备方法
US9299888B2 (en) 2011-09-13 2016-03-29 Denka Company Limited Clad material for LED light-emitting element holding substrate, and method for manufacturing same
JP5963732B2 (ja) 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
KR101545555B1 (ko) * 2013-12-02 2015-08-20 알에프에이치아이씨 주식회사 반도체 소자 장착용 패키지
WO2015097973A1 (ja) * 2013-12-27 2015-07-02 株式会社Ｊｏｌｅｄ 有機ｅｌパネルユニットおよび有機ｅｌ表示装置
US9559026B2 (en) 2015-02-26 2017-01-31 Infineon Technologies Americas Corp. Semiconductor package having a multi-layered base
JP6549502B2 (ja) * 2016-02-26 2019-07-24 京セラ株式会社 放熱基板およびそれを用いた半導体パッケージならびに半導体モジュール
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
WO2020122482A1 (ko) * 2018-12-11 2020-06-18 주식회사 아모센스 반도체 패키지 부품, rf 트랜지스터용 베이스 기판 및 이의 제조방법
CN109877156B (zh) * 2019-03-20 2020-10-27 汕尾市索思电子封装材料有限公司 一种铜钼铜层叠复合材料及其制作方法
JP7444814B2 (ja) 2021-04-27 2024-03-06 Ｎｇｋエレクトロデバイス株式会社 パッケージ
CN115066163A (zh) * 2022-07-14 2022-09-16 厦门天马显示科技有限公司 一种电子设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61240666A (ja) * 1985-04-17 1986-10-25 Sanyo Electric Co Ltd 半導体装置
JPS6341052A (ja) 1986-08-06 1988-02-22 Nec Corp 半導体装置用パツケ−ジ
JPH03218054A (ja) 1990-01-23 1991-09-25 Mitsubishi Electric Corp 発熱素子用基板
US5276423A (en) * 1991-11-12 1994-01-04 Texas Instruments Incorporated Circuit units, substrates therefor and method of making
US5156923A (en) * 1992-01-06 1992-10-20 Texas Instruments Incorporated Heat-transferring circuit substrate with limited thermal expansion and method for making
JPH0647443A (ja) * 1992-07-31 1994-02-22 Mitsubishi Materials Corp クラッド材の加工方法
JP2860037B2 (ja) 1993-03-15 1999-02-24 東京タングステン株式会社 半導体装置用放熱基板の製造方法
JPH10173109A (ja) 1996-12-06 1998-06-26 Hitachi Metals Ltd パワー半導体モジュール
JP2868007B1 (ja) * 1997-11-14 1999-03-10 日本電気株式会社 半導体装置及びその製造方法
US20010038140A1 (en) * 2000-04-06 2001-11-08 Karker Jeffrey A. High rigidity, multi-layered semiconductor package and method of making the same
JP2002076214A (ja) 2000-08-28 2002-03-15 Toshiba Corp 絶縁基板、その製造方法、およびそれを用いた半導体装置
JP2002184890A (ja) 2000-12-18 2002-06-28 Shindengen Electric Mfg Co Ltd 表面実装型半導体装置
JP2003053886A (ja) 2001-08-21 2003-02-26 Toyota Industries Corp 複合材料、複合材料の製造方法及び複合材料を用いた半導体モジュール
JP2003332479A (ja) 2002-05-17 2003-11-21 Kyocera Corp 半導体素子収納用パッケージおよびその製造方法
JP2004249589A (ja) 2003-02-20 2004-09-09 Toshiba Corp 銅−モリブデン複合材料およびそれを用いたヒートシンク
JP4382547B2 (ja) * 2004-03-24 2009-12-16 株式会社アライドマテリアル 半導体装置用基板と半導体装置
US20060131738A1 (en) * 2004-12-17 2006-06-22 Furman Bruce K Method and apparatus for chip cooling using a liquid metal thermal interface
JP3862737B1 (ja) * 2005-10-18 2006-12-27 栄樹 津島 クラッド材およびその製造方法、クラッド材の成型方法、クラッド材を用いた放熱基板
JP5105801B2 (ja) * 2006-09-05 2012-12-26 株式会社東芝 半導体装置
JP4558012B2 (ja) * 2007-07-05 2010-10-06 株式会社東芝 半導体パッケージ用放熱プレート及び半導体装置

Also Published As

Publication number Publication date
EP2056344A1 (en) 2009-05-06
JP4923154B2 (ja) 2012-04-25
WO2008013279A1 (fr) 2008-01-31
JPWO2008013279A1 (ja) 2009-12-17
US20100059271A1 (en) 2010-03-11
JP4768024B2 (ja) 2011-09-07
US8242387B2 (en) 2012-08-14
JP2012019193A (ja) 2012-01-26
EP2056344B1 (en) 2015-01-07
EP2056344A4 (en) 2012-12-19
JP5312506B2 (ja) 2013-10-09
JP2011151411A (ja) 2011-08-04
CN101496165A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101496165B (zh) 电子部件收容用封装件以及电子装置
CN104412722B (zh) 布线基板、电子装置以及发光装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH03196664A (ja) 半導体素子収納用パッケージ
JP4794073B2 (ja) 圧力検出装置用パッケージ
JP2003315190A (ja) 圧力検出装置用パッケージ
JP3406710B2 (ja) 半導体素子収納用パッケージ
JP3850263B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP2764340B2 (ja) 半導体素子収納用パッケージ
JP4859280B2 (ja) 圧力検出装置用パッケージおよびその製造方法
JP3270803B2 (ja) 配線基板
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP4601417B2 (ja) 圧力検出装置用パッケージおよび圧力検出装置
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2002039893A (ja) 圧力検出装置用パッケージ
JPH1117344A (ja) 多層配線基板
JPH05160327A (ja) 半導体装置
JP2005315603A (ja) 圧力検出装置用パッケージおよび圧力検出装置
JPH0521495A (ja) 半導体装置
JPH062707U (ja) リードフレーム
JP2002350268A (ja) 圧力検出装置用パッケージ
JPH0520337U (ja) リードフレーム
JPH0897326A (ja) 半導体素子収納用パッケージ
JPH05152481A (ja) 半導体素子収納用パツケージ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant