JP5867623B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP5867623B2
JP5867623B2 JP2014545776A JP2014545776A JP5867623B2 JP 5867623 B2 JP5867623 B2 JP 5867623B2 JP 2014545776 A JP2014545776 A JP 2014545776A JP 2014545776 A JP2014545776 A JP 2014545776A JP 5867623 B2 JP5867623 B2 JP 5867623B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
impurity concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014545776A
Other languages
English (en)
Other versions
JPWO2014073656A1 (ja
Inventor
内藤　達也
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2014545776A priority Critical patent/JP5867623B2/ja
Application granted granted Critical
Publication of JP5867623B2 publication Critical patent/JP5867623B2/ja
Publication of JPWO2014073656A1 publication Critical patent/JPWO2014073656A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66106—Zener diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
従来、低電圧から高電圧を発生させ、所定のタイミングで燃料と空気との混合気への着火を行う内燃機関用点火装置が公知である。図５は、内燃機関用点火装置７００の構成を示す回路図である。図５を参照しながら内燃機関用点火装置７００の構成および動作を説明する。内燃機関用点火装置７００は、ＥＣＵ（Ｅｎｇｉｎｅ Ｃｏｎｔｒｏｌ Ｕｎｉｔ：エンジン・ コントロール・ユニット）５１、点火用ＩＣ５２、点火コイル５６、点火プラグ６０および電圧源５９で構成される。点火用ＩＣ５２は、保護用ダイオード５３、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）５４および抵抗５５，６１で構成される。点火コイル５６は、一次コイル５７と二次コイル５８とで構成される。
電圧源５９は、一定電圧（例えば１４Ｖ程度）であり、点火コイル５６の一次コイル５７の一方の端子に接続される。一次コイル５７の他方の端子は、点火用ＩＣ５２のＣ端子（ＩＧＢＴ５４のコレクタ電極）に接続される。点火用ＩＣ５２のＥ端子（ＩＧＢＴ５４のエミッタ電極）はグランドに接続され、点火用ＩＣ５２のＧ端子（ＩＧＢＴ５４のゲート電極）はＥＣＵ５１に接続される。ＥＣＵ５１は、点火用ＩＣ５２を構成するＩＧＢＴ５４のオン（短絡）とオフ（開放）とを制御する信号を、点火用ＩＣ５２のＧ端子に伝える機能を有する。例えば、点火用ＩＣ５２のＧ端子に５Ｖを印加することで、点火用ＩＣ５２のＩＧＢＴ５４は短絡する。一方、点火用ＩＣ５２のＧ端子に０Ｖを印加することで、点火用ＩＣ５２のＩＧＢＴ５４が開放される。
具体的には、ＥＣＵ５１から出力されたオン信号が点火用ＩＣ５２のＧ端子に印加されると、点火用ＩＣ５２のＩＧＢＴ５４は短絡し、電圧源５９から点火コイル５６の一次コイル５７を介して、点火用ＩＣ５２のＣ端子にコレクタ電流Ｉｃが流れ始める。一方、ＥＣＵ５１から出力されたオフ信号が点火用ＩＣ５２のＧ端子に印加されると、点火用ＩＣ５２のＩＧＢＴ５４は開放され、コレクタ電流Ｉｃは急激に減少する。この急激なコレクタ電流Ｉｃの変化により、一次コイル５７の両端部間の電圧は急激に大きくなる。同時に、二次コイル５８の両端部間の電圧も数１０ｋＶ（例えば３０ｋＶ）まで増加し、その電圧が点火プラグ６０に印加される。点火プラグ６０は、印加電圧が所望の電圧に達すると放電する。
次に、点火用ＩＣ５２を構成する保護用ダイオード５３について説明する。点火用ＩＣ５２のＣ端子に対して数１００Ｖ（例えば４００Ｖ）のサージ電圧が印加されると、点火用ＩＣ５２のＣ端子から保護用ダイオード５３（ツェナーダイオード）を通してＩＧＢＴ５４のゲートに向けて初期サージ電流が生じる。この、初期サージ電流によりＩＧＢＴ５４が短絡し、初期サージ電流に後続してコレクタ電流Ｉｃが生じる。初期サージ電流に後続するコレクタ電流Ｉｃは、点火用ＩＣ５２のＣ端子（ＩＧＢＴ５４のコレクタ電極）の電荷をグランドへ流す電流であるため、点火用ＩＣ５２のＣ端子の電位を電圧源５９の電位まで下げる。すなわち、保護用ダイオード５３は、ＩＧＢＴ５４を過電圧印加から保護する保護装置として働く。
図５において、点火用ＩＣ５２のＧ端子にＥＣＵ５１から出力されたオン信号が印加されると、抵抗６１により、ＩＧＢＴ５４のゲート電位が上昇して、ＩＧＢＴ５４が短絡する。ＩＧＢＴ５４が短絡することで電圧源５９から一次コイル５７に一次電流が流れる。一方、点火用ＩＣ５２のＧ端子にＥＣＵ５１から出力されたオフ信号が印加されると、ＩＧＢＴ５４が開放されて点火用ＩＣ５２のＣ端子の電位が上昇し、一次コイル５７の電圧も上昇する。一次コイル５７への一次電流が遮断されたときに、二次コイル５８には、二次コイル５８と一次コイル５７との巻き数比に応じて高電圧が発生して、点火プラグ６０のギャップ（電極隙間）で放電が起こる。この放電により火花が発生し、燃料室内の混合気に点火される。
保護用ダイオード５３は、ＩＧＢＴ５４のコレクタ・ゲート間に接続される。一次コイル５７への一次電流の遮断時にＩＧＢＴ５４のコレクタに高電圧が発生した場合には、保護用ダイオード５３のクランプ電圧で流れる電流と抵抗６１とにより、ＩＧＢＴ５４のゲート電位が上昇する。これにより、ＩＧＢＴ５４を短絡させることができ、点火コイル５６に蓄えられた大きなエネルギーを吸収することができる。また、保護用ダイオード５３は、ＩＧＢＴ５４のコレクタに高電圧が印加された場合に、ＩＧＢＴ５４が破壊に至らないようにＩＧＢＴ５４を保護する役割を担っている。
次に、保護用ダイオード５３を搭載するＩＧＢＴ５４について説明する。図５で示す内燃機関用点火装置７００に搭載されるパワー半導体素子であるＩＧＢＴ５４などの半導体装置には、いくつかの原因によるサージ電圧が印加される虞がある。例えば、外来のサージ電圧や、ノイズ電圧、パワー半導体素子であるＩＧＢＴ５４自身の動作で発生するサージ電圧などである。このため、ＩＧＢＴ５４のコレクタ・ゲート間に保護用ダイオード５３を配置して、保護用ダイオード５３で過大な電圧をクランプし、過大な電圧がＩＧＢＴ５４に印加されないようにして、半導体装置（点火用ＩＣ５２）の高い破壊耐量を実現している。
次に、点火用ＩＣ５２となる半導体装置の断面構造について、図６を参照しながら説明する。図６は、従来の半導体装置６００の構造を示す断面図である。図６（ａ）は従来の半導体装置６００の要部平面図であり、図６（ｂ）は従来の半導体装置６００の要部断面図である。図６に示すように、ＩＧＢＴ１０２（図５のＩＧＢＴ５４に相当）のエッジ終端領域１０４のＬＯＣＯＳ酸化膜５の上には、高不純物濃度のｐ+層７２と低不純物濃度のｎ-層７０との間のｐｎ接合が形成されている。ｐ+層７２およびｎ-層７０はポリシリコンからなる。ｐ+層７２とｎ-層７０とは交互に繰り返し複数配置され、直列に接続される。
保護用ダイオード１０５を構成するポリシリコン層の両端部は、それぞれ高不純物濃度のｎ+層７１となっている。ｎ+層７１は、ポリシリコン層の最も端部側にあるｎ-層７０に接する。これらｐ+層７２、ｎ-層７０およびｎ+層７１により保護用ダイオード１０５（図５の保護用ダイオード５３に相当）が構成されている。保護用ダイオード１０５は、ＩＧＢＴ１０２のコレクタ・ゲート間に接続されている。保護用ダイオード１０５を構成するポリシリコン層の両端部のｎ+層７１がそれぞれＩＧＢＴ１０２のコレクタおよびゲートと接続される。
保護用ダイオード１０５を構成する低不純物濃度のｎ-層７０は、ＬＯＣＯＳ酸化膜５上に形成されたポリシリコン層へのＡｓ（砒素）のイオン注入により、例えば、ドーズ量を６×１０13ｃｍ-2とし、幅（保護用ダイオード１０５を構成する各層が並ぶ方向の幅、以下、単に幅とする）２．５μｍで形成される。その後、保護用ダイオード１０５を構成する各層は、保護用ダイオード１０５上にＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ボロン（Ｂ）およびリン（Ｐ）を含むシリコンガラス）膜１４を形成するときのリフロー炉の温度（１０００℃以下）で熱処理される。ｎ-層７０の幅を２．５μｍと短くすることで、動作抵抗を小さくすることができるため、逆バイアス印加時における半導体装置の状態を検証するために模擬的に逆バイアスを印加する逆バイアス印加試験での耐圧上昇を抑制する効果（クランプ効果）がある。この逆バイアス印加試験は、ＩＧＢＴ１０２にかかる電圧を保護用ダイオード１０５によって繰り返しクランプする電圧クランプ試験の簡易型の試験である。
また、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）のゲート・ソース間またはゲート・ドレイン間の保護用ダイオードや、ＩＧＢＴのゲート・エミッタ間またはゲート・コレクタ間の保護用ダイオードの基本構成は、ｐ層とｎ層との間のｐｎ接合の繰り返しであることが提案されている（例えば、下記特許文献１〜３参照。）。
また、パワーＭＯＳＦＥＴのゲート・ソース間に挿入するｎ+／ｎ-／ｐ-／ｎ-／ｎ+／ｎ-／ｐ-／ｎ-／ｎ+構造の保護用ダイオードについて提案されている（例えば、下記特許文献４参照。）。下記特許文献４では、保護用ダイオードは、ＭＯＳＦＥＴのゲート・ソース間に接続されており、ＭＯＳＦＥＴのドレイン・ゲート間に接続されていない。この構造の保護用ダイオードは、ＭＯＳＦＥＴのゲート・ソース間に印加されるサージ電圧をｐ-／ｎ-／ｎ+接合で保持している。また、下記特許文献４では、低不純物濃度のｐ-層をゲート酸化膜上の一面に形成した後、このｐ-層に当該ｐ-層を深さ方向に貫通する低不純物濃度のｎ-層と高不純物濃度のｎ+層とを選択的に形成している。
特開平９−１８６３１５号公報 特開平８−８８３５４号公報 特開平９−１８００１号公報 特開２００２−４３５７４号公報
しかしながら、上述したように、図６に示した従来の保護用ダイオード１０５は、サージ電圧印加時を模擬した逆バイアス印加試験に対して耐圧上昇を抑制する効果（クランプ効果）はあるが、クランプ電圧が頻繁に印加された場合には、ｐ+層７２とｎ-層７０との間のｐｎ接合が局所的に劣化する。これにより、漏れ電流が増加して、耐圧不良が発生するという問題がある。この問題について、図７，８を参照しながら詳細に説明する。
図７は、図６の従来の半導体装置６００の保護用ダイオード１０５の要部を示す断面図である。図８は、図６の保護用ダイオード１０５を構成するｎ-層７０の砒素（Ａｓ）の不純物濃度と拡散深さとの関係（拡散濃度分布）を示す特性図である。ｎ-層７０のドーパントが砒素（Ａｓ）の場合、砒素の拡散係数が小さいため、図８に示すように、ｎ-層７０の不純物濃度は深さ方向で（ＢＰＳＧ膜１４側よりもＬＯＣＯＳ酸化膜５側で）低くなる。このような不純物プロファイルのｎ-層７０に、ｎ-層７０よりも高不純物濃度のｐ+層７２を形成した場合、ｎ-層７０の幅は表面（ＢＰＳＧ膜１４と保護用ダイオード１０５との界面）から深さ方向（ＢＰＳＧ膜１４側からＬＯＣＯＳ酸化膜５側に向う方向）に向かって狭くなる。そのため、ｐ+層７２とｎ-層７０との間のｐｎ接合面８９は平坦（基板主面に略垂直）でなくなり、保護用ダイオード１０５に頻繁にクランプ電圧が印加された場合に、この箇所（ｐｎ接合面８９）での電界集中により、漏れ電流が増加して、耐圧不良が発生する。
また、上記特許文献４では、ＭＯＳＦＥＴのゲート・ソース間に挿入される数十Ｖ耐圧の保護用ダイオードであって、この保護用ダイオードをＩＧＢＴのコレクタ・ゲート間に挿入する場合には１０００Ｖ程以上の高い耐圧を必要とする。その結果、保護用ダイオードを構成する各層の面積が大きくなり（各層の幅が広くなり）、保護用ダイオード全体の面積は大きくなる。
また、上記特許文献４に示すように保護用ダイオードをｎ+／ｎ-／ｐ-／ｎ-／ｎ+／ｎ-／ｐ-／ｎ-／ｎ+構造にした場合、ｎ-層に広がる空乏層の伸びは、当該ｎ-層に隣接するｎ+層でストップする（止まる）ため、ｎ-層の幅を狭くすることができる。一方、ｐ-層に広がる空乏層の伸びをストップするためのストップ層は設けられていないため、ｐ-層の幅を広くする必要があり、保護用ダイオードの面積は大きくなる。特に、ＭＯＳＦＥＴのドレイン・ゲート間や、ＩＧＢＴのコレクタ・ゲート間に保護用ダイオードを接続する場合には高耐圧の保護用ダイオードが必要になり、幅の広いｐ-層が多数必要になる。その結果、保護用ダイオードの面積は大きくなるという問題がある。
この発明は、上述した従来技術による問題点を解消するため、保護用ダイオードを有する半導体装置において、保護用ダイオードの面積を小さくすることができ、かつ保護用ダイオードを構成するｐ層とｎ層との間のｐｎ接合での電界集中を低減することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体基板上に絶縁膜が配置されている。前記絶縁膜上に、ポリシリコン層からなる、サージ電圧をクランプする保護用素子が配置されている。前記保護用素子は、第１導電型の第１半導体層と、第１導電型の第２半導体層と、第２導電型の第３半導体層と、第１導電型の第４半導体層と、からなる１つの単位構造、または、前記単位構造を２つ以上直列に接続した構造を有する。前記第２半導体層は、前記第１半導体層と一方の端で接し、かつ当該第１半導体層より低不純物濃度である。前記第３半導体層は、前記第２半導体層の他方の端で接し、かつ当該第２半導体層より高不純物濃度である。前記第４半導体層は、前記第３半導体層と一方の端で接し、当該第３半導体層より低不純物濃度であり、かつ前記第２半導体層と略同一の不純物濃度である。前記保護用素子の一方の端部は、前記第１半導体層である。前記保護用素子の他方の端部は、前記第１半導体層と略同一の不純物濃度を有する第１導電型の第５半導体層である。

また、この発明にかかる半導体装置は、上述した発明において、前記第２半導体層と前記第３半導体層との間のｐｎ接合面は、前記半導体基板の主面に略垂直であってもよい。
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層と前記第４半導体層との間のｐｎ接合面は、前記半導体基板の主面に略垂直であってもよい。
また、この発明にかかる半導体装置は、上述した発明において、前記単位構造を構成する前記第１半導体層、前記第２半導体層、前記第３半導体層および前記第４半導体層の並ぶ方向に垂直な方向における前記保護用素子の両端部には、それぞれ、前記第２半導体層または前記第４半導体層よりも抵抗値の高い高抵抗層が設けられていてもよい。
また、この発明にかかる半導体装置は、上述した発明において、前記高抵抗層の抵抗値は１ＭΩ以上であってもよい。
また、この発明にかかる半導体装置は、上述した発明において、前記高抵抗層の抵抗率は１０Ωｃｍ以上であってもよい。
また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板に設けられた絶縁ゲート型スイッチング素子をさらに備え、前記保護用素子の一端が前記絶縁ゲート型スイッチング素子のゲートに接続され、前記保護用素子の他端が前記絶縁ゲート型スイッチング素子の高電位側電極に接続されてもよい。
また、この発明にかかる半導体装置は、上述した発明において、主電流が流れる前記絶縁ゲート型スイッチング素子の活性部と、前記活性部の周囲を囲み、耐圧を保持する前記絶縁ゲート型スイッチング素子のエッジ終端領域と、をさらに備える。前記エッジ終端領域は、前記保護用素子の下に設けられていてもよい。
また、この発明にかかる半導体装置は、上述した発明において、前記保護用素子は双方向ダイオードであってもよい。
また、この発明にかかる半導体装置の製造方法は、上述した半導体装置の製造方法であって、まず、前記半導体基板上に前記絶縁膜を介して前記ポリシリコン層を形成する第１工程を行う。次に、前記ポリシリコン層の全体にリン原子をイオン注入し、１０００℃以上の温度で熱処理することにより前記第２半導体層および前記第４半導体層となる第１導電型半導体層を形成する第２工程を行う。次に、前記第１導電型半導体層にボロン原子およびリン原子をそれぞれ離して選択的にイオン注入した後、熱処理することにより、前記第１導電型半導体層を深さ方向に貫通して前記絶縁膜に達し、かつ前記第１導電型半導体層よりも高不純物濃度の前記第３半導体層および前記第１半導体層をそれぞれ離して交互に複数配置する第３工程を行う。前記第３工程では、前記ポリシリコン層の端部が前記第１半導体層となるように前記第３半導体層および前記第１半導体層を形成する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１導電型半導体層の厚さ方向の不純物濃度は略一定であってもよい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程は、前記第１導電型半導体層上に形成した第１マスクをマスクとしてボロン原子をイオン注入することにより前記第３半導体層を形成する工程と、前記第１導電型半導体層上に形成した第２マスクをマスクとしてリン原子をイオン注入することにより前記第１半導体層を形成する工程と、を含み、前記第１導電型半導体層の、前記第１マスクおよび前記第２マスクともに覆われる部分の幅は１．２μｍ以上１．８μｍ以下であってもよい。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２工程におけるリン原子のイオン注入では、リン原子のドーズ量は２×１０14ｃｍ-2以上６×１０14ｃｍ-2以下であってもよい。また、この発明にかかる半導体装置は、上述した発明において、前記第２半導体層の幅は、１．２μｍ以上１．８μｍ以下であってもよい。
この発明にかかる半導体装置および半導体装置の製造方法によれば、保護用ダイオード内部の空乏層の伸びが抑制され、保護用ダイオードの面積を小さくすることができるという効果を奏する。また、この発明にかかる半導体装置および半導体装置の製造方法によれば、保護用ダイオードを構成する高不純物濃度のｐ+層と低不純物濃度のｎ-層との間のｐｎ接合面を平坦化（基板主面に略垂直に）することにより、当該ｐｎ接合面での電界集中を抑制することができるという効果を奏する。
図１は、本発明の第１の実施形態にかかる半導体装置１００の構造を示す断面図である。 図２は、図１の保護用ダイオード１０１の一部を拡大して示す断面図である。 図３は、本発明品の保護用ダイオード１０１を構成するｎ-層１０の幅に対する漏れ電流Ｉｏの関係を示す特性図である。 図４は、本発明の第２の実施形態にかかる半導体装置の製造途中の状態を示す断面図である。 図５は、内燃機関用点火装置７００の構成を示す回路図である。 図６は、従来の半導体装置６００の構造を示す断面図である。 図７は、図６の従来の半導体装置６００の保護用ダイオード１０５の要部を示す断面図である。 図８は、図６の保護用ダイオード１０５を構成するｎ-層７０の砒素（Ａｓ）の不純物濃度と拡散深さとの関係を示す特性図である。 図９は、本発明の第３の実施形態にかかる半導体装置２００の要部を示す平面図である。 図１０は、本発明の第３の実施形態にかかる半導体装置２００のＩＧＢＴのコレクタ・ゲート間電圧に対するコレクタ電流の波形を示す特性図である。 図１１は、本発明の第４の実施形態にかかる半導体装置３００の要部を示す平面図である。 図１２は、本発明の第４の実施形態にかかる半導体装置３００の構造を示す断面図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、第１導電型をｎ型、第２導電型をｐ型として説明するが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
（第１の実施形態）
本発明の第１の実施形態にかかる半導体装置の構造について、内燃機関用点火装置の点火用ＩＣを構成する半導体装置を例に説明する。内燃機関用点火装置の回路構成は、図５に示す内燃機関用点火装置７００と同様であるため、説明を省略する。図１は、本発明の第１の実施形態にかかる半導体装置１００の構造を示す断面図である。図１（ａ）には、半導体装置１００の保護用ダイオード１０１が形成された箇所の要部断面図を示す。図１（ｂ）には、図１（ａ）に繋がるＩＧＢＴ１０２の活性部付近の要部断面図を示す。図１に示すように、第１の実施形態にかかる半導体装置１００は、パワー半導体素子であるＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）１０２と双方向ツェナーダイオードである保護用ダイオード１０１とが同一半導体基板（エピタキシャル基板１）に形成された構成となっている。エピタキシャル基板１は、ｐコレクタ層２となるｐ型半導体基材のおもて面にｎバッファ層３およびｎドリフト層４を順に積層してなる。
ＩＧＢＴ１０２の活性部において、エピタキシャル基板１のおもて面側には、ｐウェル層６、高濃度ｐ+ウェル層６ａ、ｎ+エミッタ層７、ゲート酸化膜８ａおよびゲート電極８からなるＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が設けられている。エミッタ電極１７は、高濃度ｐ+ウェル層６ａおよびｎ+エミッタ層７に接するとともに、ＢＰＳＧ膜１４によってゲート電極８と電気的に絶縁されている。エピタキシャル基板１の裏面１ｃには、ｐコレクタ層２に接するコレクタ電極１８が設けられている。エピタキシャル基板１の外周部には、ＩＧＢＴ１０２のエッジ終端領域１０４が設けられている。ＩＧＢＴ１０２のエッジ終端領域１０４は、ＩＧＢＴ１０２の活性部の周囲を囲む。ＩＧＢＴ１０２の活性部は、オン状態のときに電流が流れる領域である。ＩＧＢＴ１０２のエッジ終端領域１０４は、エピタキシャル基板１のおもて面側の電界を緩和し耐圧を保持する領域である。
ＩＧＢＴ１０２のエッジ終端領域１０４において、エピタキシャル基板１のおもて面には、エッジ終端領域１０４から活性部にわたってＬＯＣＯＳ酸化膜５が設けられている。ＬＯＣＯＳ酸化膜５の上には、ポリシリコン層９からなる保護用ダイオード１０１が設けられている。この保護用ダイオード１０１は、高不純物濃度であるｎ+層１１、低不純物濃度であるｎ-層１０、高不純物濃度であるｐ+層１２、低不純物濃度であるｎ-層１０をこの順に直列接続した基本構造１０３（ｎ+／ｎ-／ｐ+／ｎ-構造）を有する。さらに、この基本構造１０３は、基本構造１０３を構成する各層が並ぶ方向に直列に繰り返し複数（多段に）配置される。基本構造１０３の段数はＩＧＢＴ１０２の耐圧に依存し、耐圧が高くなるほど多くなる。ｎ+層１１は、ｐ+層１２とｎ-層１０との間のｐｎ接合（以下、ｐ+層１２／ｎ-層１０のｐｎ接合とする）から広がる空乏層の伸びを止めるバッファ層として機能する。また、保護用ダイオード１０１の耐圧は、ＩＧＢＴ１０２の耐圧より低く設定される。ｐ+層１２については、ｐ+層１２内部に広がる空乏層が、ｐ+層１２を超えてもう一方の側に隣接するｎ-層１０に達することがないよう、ｐ+層１２内部で空乏層の伸びが止まるような不純物濃度あるいは長さ（幅）とする。
保護用ダイオード１０１の内周側（活性部側）および外周側の端部は、それぞれポリシリコン層９からなるコンタクトｎ+層１３となっている。コンタクトｎ+層１３は、保護用ダイオード１０１の最も端部側に位置するｎ-層１０に接する。コンタクトｎ+層１３の不純物濃度は、ｎ+層１１と略同一である。このコンタクトｎ+層１３は、基本構造１０３のｎ+層１１を兼ねている。保護用ダイオード１０１の内周側のコンタクトｎ+層１３は、ＬＯＣＯＳ酸化膜５上においてＩＧＢＴ１０２の活性部にまで延在している。また、保護用ダイオード１０１の内周側のコンタクトｎ+層１３は、保護用ダイオード１０１上に設けられたＢＰＳＧ膜１４の開口部を介してゲートランナー電極１６に接続（コンタクト）されている。一方、保護用ダイオード１０１の外周側のコンタクトｎ+層１３は、ＢＰＳＧ膜１４の開口部を介して配線１５に接続されている。
ゲートランナー電極１６は、図示省略する部分でＩＧＢＴ１０２のゲート電極８と接続されている。配線１５は、エピタキシャル基板１の外周端、すなわちスクライブ面（切断面）に露出するようにエピタキシャル基板１のおもて面の表面層に選択的に形成されたスクライブｎ+層３４、あるいはＬＯＣＯＳ酸化膜５を挟んでスクライブｎ+層３４よりも若干内周側に形成されたｎ+層（以下、このｎ+層についてもスクライブｎ+層３４と呼ぶ）と接続されている。これらのスクライブｎ+層３４の電位は、ＩＧＢＴ１０２のコレクタ電極の電位となっている。すなわち、保護用ダイオード１０１は、ＩＧＢＴ１０２のコレクタ・ゲート間に接続されている。
ポリシリコン層９の保護用ダイオード１０１は、ポリシリコン層９からなる複数の基本構造１０３が繰り返し直列接続された構成を有し、かつゲートランナー電極１６または配線１５と接続する保護用ダイオード１０１の両端部がポリシリコン層９からなるコンタクトｎ+層１３となるようにする。言い換えると、ポリシリコン層９の保護用ダイオード１０１は、複数個連なった基本構造１０３の両端に位置する基本構造１０３のうち、ｎ-層１０で終端する方の端部に、コンタクトｎ+層１３を接続させた構造となる。
基本構造１０３は、ｐ+層１２に接するｎ-層１０と、このｎ-層１０に接するバッファ層となるｎ+層１１とで構成された、双方向耐圧を有するツェナーダイオードである。この基本構造１０３とすることで、電界集中する箇所がｐ+層１２とｎ-層１０との間のｐｎ接合（ｐ+層１２／ｎ-層１０のｐｎ接合）と、ｎ-層１０とｎ+層１１との間のｎｎ+接合（以下、ｎ-層１０／ｎ+層１１のｎｎ+接合とする）との２箇所に分かれる。このため、ｐ+層１２／ｎ-層１０のｐｎ接合の電界集中は大幅に緩和される。基本構造１０３のｐ+層１２、ｎ-層１０およびｎ+層１１による耐圧は、典型的には例えば６．５Ｖ程度である。耐圧が４００Ｖ以上４５０Ｖ以下程度であるＩＧＢＴ１０２の保護用ダイオード１０１は、例えば基本構造１０３の直列接続数が６２段である。
また、基本構造１０３を、低不純物濃度であるｐ-層ではなく高不純物濃度であるｐ+層１２で構成することで、ｐ+層１２内部の空乏層の伸びも抑えられる。これにより、保護用ダイオード１０１の面積を小さくすることができる。
図２は、図１の保護用ダイオード１０１の一部を拡大して示す断面図である。低不純物濃度であるｎ-層１０は、例えば、Ｐ（リン）のイオン注入でドーズ量を２×１０14ｃｍ-2以上６×１０14ｃｍ-2以下程度とし、幅（基本構造１０３を構成する各層が並ぶ方向の幅、以下、単に幅とする）を１．２μｍ以上１．８μｍ以下程度とし、１０００℃以上程度の高温熱処理をして形成する。このように、砒素（Ａｓ）よりも拡散係数の大きなＰ（リン）をポリシリコン層９にイオン注入することにより、低不純物濃度であるｎ-層１０を形成する。これにより、拡散係数の小さなＡｓ（砒素）をドーパントとしてｎ-層１０を形成するよりも、ｎ-層１０の深さ方向（ポリシリコン層９とＢＰＳＧ膜１４との界面からエピタキシャル基板１の内部方向へ向かう方向）の不純物濃度が平坦化される（深さ方向で不純物濃度が略一定になる）。その結果、平坦化された不純物濃度の持つｎ-層１０に高不純物濃度のボロン（Ｂ）を拡散させてｐ+層１２を形成することで、ｐ+層１２／ｎ-層１０のｐｎ接合面１９は深さ方向に沿って平坦（エピタキシャル基板１のおもて面に略垂直）となる。これにより、サージ電圧が印加されたときのｐ+層１２／ｎ-層１０のｐｎ接合面１９での電界集中は抑制される。
このように、保護用ダイオード１０１をＩＧＢＴ１０２のコレクタ・ゲート間に接続することで、半導体装置１００である点火用ＩＣ５２の信頼性を向上させることができる。
次に、図１に示す半導体装置１００（以下、本発明品とする）の保護用ダイオード１０１（ｎ+／ｎ-／ｐ+／ｎ-／ｎ+／ｎ-／…構造）を構成するｎ-層１０の幅と漏れ電流Ｉｏとの関係について説明する。図３は、本発明品の保護用ダイオード１０１を構成するｎ-層１０の幅に対する漏れ電流Ｉｏの関係を示す特性図である。この本発明品に対して簡易信頼性試験を行った。本発明品に対する簡易信頼性試験結果を図３に示す。簡易信頼性試験（逆バイアス印加試験）においては、クランプ電圧を想定した直流電圧を長時間印加し、印加前と印加終了後の保護用ダイオード１０１の漏れ電流Ｉｏの変化を測定した。直流電圧の印加時間は、半導体装置１００の生涯においてクランプ電圧が印加される累積時間とした。図３には参考までに従来品も示した。従来品は図６に示す従来の半導体装置６００である。すなわち、従来品における保護用ダイオードの基本構造は、高不純物濃度であるｐ+層７２と低不純物濃度であるｎ-層７０とが繰り返されたｐ+／ｎ-構造である。
なお、図３中の符号Ａは実験品であり、ｎ-層１０の幅を従来品と同様にして、ｎ-層１０を形成するためにイオン注入する不純物を砒素（Ａｓ）からリン（Ｐ）に変更し、かつ本発明品と同様にｎ+層１１（バッファ層）を設け、イオン注入後の熱処理温度を１０００℃以上に高めるなどの対策を施したものである。この実験品Ａのｎ-層１０の幅を従来品に対して０．５倍程度〜０．７倍程度の範囲に狭めたものが本発明品である。具体的には、本発明品のｎ-層１０の幅の範囲は、例えば１．２μｍ以上１．８μｍ以下程度に相当する。図３の横軸には、従来品のｎ-層７０の幅を１として本発明品のｎ-層１０の幅を規格化した値、すなわち従来品のｎ-層７０の幅に対する本発明品のｎ-層１０の幅の比率（＝［本発明品のｎ-層１０の幅］／［従来品のｎ-層７０の幅］）を示す。図３の縦軸には、初期（試験前）の漏れ電流Ｉｏに対する試験後の漏れ電流Ｉｏの比率（＝［試験後の漏れ電流Ｉｏ］／［初期の漏れ電流Ｉｏ］、以下、漏れ電流Ｉｏの変化とする）を示す。
本発明品（半導体装置１００）は、高不純物濃度であるｐ+層１２と低不純物濃度であるｎ-層１０との間のｐｎ接合（ｐ+層１２／ｎ-層１０のｐｎ接合）、および、低不純物濃度であるｎ-層１０と高不純物濃度であるｎ+層１１との間のｎｎ+接合（ｎ-層１０／ｎ+層１１のｎｎ+接合）の２つに電界集中箇所が分散して、ｐ+層１２／ｎ-層１０のｐｎ接合の電界集中が大幅に緩和される。さらに、図３に示す結果より、本発明品においては、高不純物濃度であるｐ+層１２と低不純物濃度であるｎ-層１０とのｐｎ接合面（ｐ+層１２／ｎ-層１０のｐｎ接合面）１９が平坦化されているため、従来品に比べて、漏れ電流Ｉｏの変化が大幅に小さくなることが確認された（従来品の漏れ電流Ｉｏが５．５倍の変化であるのに対し、本発明品の漏れ電流Ｉｏは１．２倍以下の変化）。その結果、本発明品はクランプ電圧に対して大幅に信頼性を高めることができることが確認された。
上述した半導体装置１００において、ＩＧＢＴ１０２のコレクタ電極１８はＩＧＢＴ１０２の高電位側電極であり、ＩＧＢＴ１０２のエミッタ電極１７はＩＧＢＴ１０２の低電位側電極である。なお、上述した半導体装置１００では、点火用ＩＣを構成するパワー半導体素子がＭＯＳ型スイッチング素子であるＩＧＢＴ１０２の場合を例に説明したが、点火用ＩＣを構成するパワー半導体素子がＭＯＳＦＥＴの場合も同様の効果を奏する。この場合、ＭＯＳＦＥＴのドレイン電極はＭＯＳＦＥＴの高電位側電極であり、ＭＯＳＦＥＴのソース電極はＭＯＳＦＥＴの低電位側電極である。
以上、説明したように、第１の実施形態によれば、ＩＧＢＴのコレクタ・ゲート間に接続した保護用ダイオードをｎ+／ｎ-／ｐ+／ｎ-／ｎ+／ｎ-／…構造とし、かつ保護用ダイオードを構成するｎ-層の幅を例えば１．２μｍ以上１．８μｍ以下程度にすることにより、保護用ダイオード内部の空乏層の伸びが抑制され、保護用ダイオードの面積を小さくすることができる。また、保護用ダイオードのｐ+層／ｎ-層のｐｎ接合面を平坦化することで、当該ｐｎ接合面での電界集中を抑制することができる。これにより、本発明品はクランプ電圧に対して大幅に信頼性を高めることができ、ｐ+層／ｎ-層のｐｎ接合が局所的に劣化することを抑制することができる。したがって、漏れ電流を低減することができ、耐圧不良が発生することを防止することができる。
（第２の実施形態）
次に、第２の実施形態として、本発明にかかる半導体装置の製造方法について図１に示す第１の実施形態にかかる半導体装置の保護用ダイオードを製造する場合を例に説明する。図４は、本発明の第２の実施形態にかかる半導体装置の製造途中の状態を示す断面図である。図４（ａ）〜図４（ｃ）には、第２の実施形態にかかる半導体装置の製造途中の状態を工程順に示した要部製造工程を示す。具体的には、図４に示す製造工程は、図１の保護用ダイオード１０１の製造工程である。
まず、図４（ａ）において、裏面研削前の厚いｐ型半導体基材２ａ（ｐコレクタ層２になる）のおもて面に、ｎ+層３ａ（ｎバッファ層３となる）と、ｎ-層４ａ（ｎドリフト層４となる）とを順にエピタキシャル成長させたエピタキシャル基板１ａを準備する。ｎ+層３ａおよびｎ-層４ａの厚さは、合わせて例えば１００μｍ程度であり、エピタキシャル基板１ａの合計の厚さは例えば６２５μｍ程度である。このエピタキシャル基板１ａを構成するｎ-層４ａの表面（エピタキシャル基板１ａのおもて面）に、ＬＯＣＯＳ酸化膜５を選択的に形成する。
次に、ＬＯＣＯＳ酸化膜５をマスクとして、一般的な方法により、エピタキシャル基板１ａのおもて面側に、ＩＧＢＴのｐウェル層６、高濃度ｐ+ウェル層６ａおよびエッジ終端領域１０４の耐圧構造を形成する。エッジ終端領域１０４の耐圧構造とは、例えばＩＧＢＴの活性部を囲むガードリングやフィールドプレートなどである。次に、ｐウェル層６の内部にｎ+エミッタ層７を選択的に形成し、ｐウェル層６の、ｎ+エミッタ層７とｎ-層４ａとに挟まれた部分の表面上にゲート酸化膜８ａを介してゲート電極８を形成する。
次に、エッジ終端領域１０４におけるＬＯＣＯＳ酸化膜５（フィールド酸化膜となる）上に、ポリシリコン層９を形成する。続いて、このポリシリコン層９をエッチングにより保護用ダイオード１０１が形成される大きさにパターニングする。次に、例えばリン（Ｐ）のイオン注入をドーズ量２×１０14ｃｍ-2以上６×１０14ｃｍ-2以下程度でポリシリコン層９の全面に行う。次に、例えば１０００℃以上の温度で熱処理して、低不純物濃度のｎ-層（第１導電型半導体層）１０をポリシリコン層９の全面に形成する。すなわち、ポリシリコン層９全体をｎ-層１０にする。
ｎ-層１０を形成するためのイオン注入のドーズ量が２×１０14ｃｍ-2未満である場合、ｎ-層１０の不純物量が少なく、ｎ-層１０の全体にわたって電界強度が高くなり、経時的に漏れ電流Ｉｏが増大しやすくなる。一方、ｎ-層１０を形成するためのイオン注入のドーズ量が６×１０14ｃｍ-2を超える場合、ｎ-層１０の不純物量が多すぎて、ｎ-層１０内部での空乏層の広がりが狭くなり、特にｐ+層１２／ｎ-層１０のｐｎ接合面１９での電界強度が上昇して、経時的に漏れ電流が増加しやすくなる。そのため、ｎ-層１０を形成するためのイオン注入においては、４×１０14ｃｍ-2前後のドーズ量が好適である。
また、ｎ-層１０を形成するためのイオン注入後の熱処理温度が１０００℃未満である場合、リンの拡散深さが不十分になり、深さ方向でｎ-層１０の不純物濃度が低くなる虞がある。そのため、リンを十分に拡散させることができるように余裕を持ってこの熱処理温度は１１００℃以上１２００℃以下程度であるのが好適である。また、ｎ-層１０を形成するためのイオン注入後の熱処理温度が１２００℃を超えると、専用の熱処理炉が必要になるとともに、すでにエピタキシャル基板１ａに形成されている各層の寸法が変化するため、好ましくない。
次に、図４（ｂ）において、ｎ-層１０の、ｐ+層１２となる箇所と、コンタクトｎ+層１３およびｎ+層１１となる箇所とにそれぞれ例えばドーズ量２×１０15ｃｍ-2程度のボロンおよび５×１０15ｃｍ-2程度の砒素（Ａｓ）を図示しないマスクを用いて選択的にイオン注入する。ここでｎ-層１０に注入された不純物は、その後、後述の工程であるＢＰＳＧ膜１４を形成するためのリフロー炉での熱処理により拡散される。これにより、ｎ-層１０の内部に、ｎ-層１０を深さ方向に貫通するｐ+層１２、コンタクトｎ+層１３およびｎ+層１１が選択的に形成される。これらのｐ+層１２、コンタクトｎ+層１３およびｎ+層１１が形成されない箇所がｎ-層１０となる。
ｐ+層１２を形成するためのボロン打ち込み用（イオン注入用）マスクと、コンタクトｎ+層１３およびｎ+層１１を形成するためのＡｓ打ち込み用（イオン注入用）マスクとは、それらのマスク上の幅（ボロン打ち込み用マスクとＡｓ打ち込み用マスクに挟まれた箇所の間隔、すなわちボロンおよび砒素ともに注入されない部分の幅）を１．２μｍ以上１．８μｍ以下程度にする。この部分の幅が１．２μｍ未満では、ｎ-層１０の幅が狭すぎて所望の耐圧が得られない。一方、この部分の幅が１．８μｍを超える場合、ポリシリコン層９に多数存在する再結合中心のために漏れ電流Ｉｏが増大する。さらに保護用ダイオード１０１の面積が大きくなる。そのため、ボロンおよび砒素ともに注入されない部分の幅、すなわちｎ-層１０の幅は１．５μｍ前後であるのが好適である。
ここまでの工程により、コンタクトｎ+層１３、ｎ-層１０、ｐ+層１２、ｎ-層１０、ｎ+層１１、ｎ-層１０、ｐ+層１２、ｎ-層１０、コンタクトｎ+層１３の順に配置されそれぞれ隣接する層が直列に接続された構造の保護用ダイオード１０１（双方向のツェナダイオード）が完成する。上述した工程は保護用ダイオード１０１の基本構造１０３（ｎ+／ｎ-／ｐ+／ｎ-構造）が一つの場合の例であり、高耐圧の保護用ダイオード１０１はこの基本構造１０３が複数直列に接続した集合体で構成される。
次に、図４（ｃ）において、保護用ダイオード１０１の表面に層間絶縁膜であるＢＰＳＧ膜１４を形成し、その後コンタクトホールを形成する。次に、ＢＰＳＧ膜１４上に、ＢＰＳＧ膜１４のコンタクトホールを埋め込むように金属膜を形成してパターニングする。この金属膜のパターニングにおいて、ＢＰＳＧ膜１４のコンタクトホールを介して高濃度ｐ+ウェル層６ａおよびｎ+エミッタ層７に接続するエミッタ電極１７を形成する。また、ＢＰＳＧ膜１４のコンタクトホールを介して保護用ダイオード１０１の両端の高不純物濃度であるコンタクトｎ+層１３にそれぞれ接続する配線１５およびゲートランナー電極１６を形成する。
ＢＰＳＧ膜１４は、例えば１０００℃以下のリフロー炉による熱処理で形成される。次に、エピタキシャル基板１ａの裏面１ｂを研削して例えば１００μｍ程度の製品厚さのエピタキシャル基板１にする。次に、エピタキシャル基板１ａの研削後の裏面１ｃに、ｐコレクタ層２となるｐ型半導体基材２ａに接するコレクタ電極１８を形成することで、図１に示す半導体装置１００が完成する。
前記の低不純物濃度のｎ-層１０の形成にリンを用いて１０００℃以上の温度で熱処理することで、ｎ-層１０の不純物濃度を厚さ方向（深さ方向）に略一定にすることができる（平坦化できる）。それによって、保護用ダイオード１０１のｐ+層１２／ｎ-層１０のｐｎ接合面１９が平坦化され、当該ｐｎ接合での電界集中が抑制されて、高信頼性の半導体装置１００を製造することができる。
以上、説明したように、第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
（第３の実施形態）
次に、本発明の第３の実施形態にかかる半導体装置の構造について説明する。図９は、本発明の第３の実施形態にかかる半導体装置２００の要部を示す平面図である。第３の実施形態にかかる半導体装置２００の、第１の実施形態にかかる半導体装置との相違点は、ポリシリコン層９からなる保護用ダイオード１０５において、基本構造１０３のｎ+／ｎ-／ｐ+／ｎ-各層が並ぶ方向と直交する方向の両端部に、高抵抗領域２０が形成されている点である。
高抵抗領域２０は、保護用ダイオード１０５の内周側のコンタクトｎ+層１３から、外周側のコンタクトｎ+層１３にわたって保護用ダイオード１０５の各層が並ぶ方向に延びる略直線状に形成され、基本構造１０３のｎ+／ｎ-／ｐ+／ｎ-各層の端部（各層が並ぶ方向と直交する方向の端部）を終端している。ポリシリコン層９の厚さが例えば１μｍ程度であるときに、高抵抗領域２０の厚さは例えば１μｍ程度であり、高抵抗領域２０の幅（保護用ダイオード１０５の各層が並ぶ方向と直交する方向（横方向）の幅）は例えば１０μｍ程度である。高抵抗領域２０の長さ（保護用ダイオード１０５の各層が並ぶ方向の幅）は、ポリシリコン層９の長さ（保護用ダイオード１０５の各層が並ぶ方向の幅）と同じで、例えば３００μｍ程度である。なお、保護用ダイオード１０５の横方向の幅は、例えば６００μｍである。
次に、高抵抗領域２０の抵抗値および抵抗率について説明する。高抵抗領域２０の抵抗値は、例えば１ＭΩ以上であるのがよく、好ましくは１０ＭΩ以上であるのがよい。また、高抵抗領域２０の抵抗率は、例えば１０Ωｃｍ以上であるのがよく、好ましくは１００Ωｃｍ以上であるのがよい。例えば高抵抗領域２０がｎ型ポリシリコン層である場合、高抵抗領域２０の抵抗率は、リンまたは砒素のドーピング濃度に換算すると、例えば４．６×１０14／ｃｍ3以下のドーピング濃度、好ましくは４．６×１０14／ｃｍ3以下のドーピング濃度に相当する。
このような高抵抗領域２０の抵抗値および抵抗率とする理由は、以下の通りである。図１０は、本発明の第３の実施形態にかかる半導体装置２００のＩＧＢＴのコレクタ・ゲート間電圧に対するコレクタ電流の波形を示す特性図である。半導体装置２００のＩＧＢＴのコレクタ・ゲート間電圧が４００Ｖ近くになると、ＩＧＢＴのコレクタ・ゲート間に接続された保護用ダイオード（ＣＧ間ツェナーダイオード）のｐ+層／ｎ-層のｐｎ接合が降伏し、降伏電流が流れるようになる。図１０の例では、０ｍＡから約３ｍＡまでのコレクタ電流が、保護用ダイオードの降伏電流である。コレクタ電流が３ｍＡを超えると、図５に示す内燃機関用点火装置の動作で説明したように、ＩＧＢＴのゲート電極にも電流が流れているので、ＩＧＢＴのゲート電極の電位が上昇し、ゲートしきい値を超えて、ＩＧＢＴのゲートがオンする。このため、コレクタ電流がさらに増加する。図１０の例では、３ｍＡ以上のコレクタ電流は、ＩＧＢＴのオン（ＯＮ）電流が上乗せされたコレクタ電流である。
ＩＧＢＴのオフ状態（ここではコレクタ・ゲート間電圧が約４００Ｖまで）のコレクタ電流（漏れ電流）は、保護用ダイオードの降伏電流よりは十分小さくしなければならない。このため、ＩＧＢＴのコレクタ・ゲート間電圧が４００Ｖのときに、ＩＧＢＴの漏れ電流を０．１ｍＡ（＝１００μＡ）よりも十分小さくする必要がある。このとき、高抵抗領域２０はオーミック（電圧−電流特性が直線性を示す）な抵抗領域であるから、ＩＧＢＴのコレクタ・ゲート間電圧が４００Ｖのときに漏れ電流を１００μＡよりも小さくするには、高抵抗領域２０の抵抗値を４ＭΩ（＝４００Ｖ／１００μＡ）以上とする必要がある。すなわち、高抵抗領域２０の抵抗値は、１ＭΩ以上のオーダー、好ましくは１０ＭΩ以上のオーダーとするのがよい。勿論、高抵抗領域２０に起因して低減される漏れ電流は、小さければ小さいほど好ましいので、高抵抗領域２０の抵抗値は１００ＭΩ以上であってもよく、実現可能な高抵抗で構わない。
このような高抵抗領域２０の抵抗値とするには、高抵抗領域２０の抵抗率は以下のようにする。前述のように、例えば高抵抗領域２０の厚さが１μｍであり、高抵抗領域２０の幅が１０μｍであり、高抵抗領域２０の長さ（保護用ダイオード１０５の各層が並ぶ方向の幅）が３００μｍであるとすると、高抵抗領域２０は保護用ダイオード１０５を挟んで２本が並列に並んでいるので、高抵抗領域２０の抵抗値が１ＭΩの場合、高抵抗領域２０の抵抗率は、２［本］×１［ＭΩ］×１［μｍ］×１０［μｍ］／３００［μｍ］≒６．７［Ωｃｍ］となる。すなわち、高抵抗領域２０の抵抗率は、約１０Ωｃｍ以上、好ましくは１００Ωｃｍ以上、さらに好ましくは１ｋΩｃｍ以上であるのがよい。この場合、高抵抗領域２０を例えばポリシリコン層とすると、不純物がドープされていない状態（ノンドープ）がよく、ｎ型不純物をドープする場合であっても、高抵抗領域２０のドーピング濃度は、１０Ωｃｍに相当する不純物濃度の約４．６×１０14／ｃｍ3以下、好ましくは４．６×１０13／ｃｍ3以下、さらに好ましくは４．６×１０12／ｃｍ3以下がよい。なお、ノンドープのポリシリコンは、少なくとも３００Ｋでシリコンの真性キャリア濃度１．４５×１０10／ｃｍ3のキャリア濃度を有すると推測される。このため、高抵抗領域２０のｎ型不純物のドーピング濃度の下限値は、例えば１．４×１０10／ｃｍ3であってもよい。また、高抵抗領域２０のｎ型不純物のドーピング濃度の下限値を抵抗率に換算すると、約３３０ｋΩｃｍとなるので、高抵抗領域２０の抵抗率の上限値は、例えば３３０ｋΩｃｍ程度であってもよい。
このように、保護用ダイオード１０５の、各層が並ぶ方向に直交する方向の両端に、十分抵抗の高い高抵抗領域２０を設けることで、保護用ダイオード１０５の基本構造１０３（ツェナーダイオード部）のｎ+／ｎ-／ｐ+／ｎ-各層の端部（各層が並ぶ方向に直交する方向の端部）を終端することができる。これにより、ＩＧＢＴのコレクタ・ゲート間に１００Ｖ以上、例えば４００Ｖといった高電圧が印加されたときに、保護用ダイオード１０５の端部への電界集中を抑える効果を奏する。また、高抵抗領域２０の抵抗値を上記の範囲で適切に制御することにより、高抵抗領域２０に極めて低い電流を流すことができる。これにより、保護用ダイオード１０５の電位分布が、保護用ダイオード１０５の長さ（保護用ダイオード１０５の各層が並ぶ方向の幅）に比例したリニア（直線的）な分布となり、電界も略一定に維持することができる。これらにより、ツェナーダイオード部のｎ+／ｎ-／ｐ+／ｎ-各層を形成するときの不純物濃度バラつきを吸収し、高い長期信頼性を確保することができる。
高抵抗領域２０を備えた半導体装置２００の製造方法は、第２の実施形態にかかる半導体装置の製造方法と基本的な工程フローは同じである。高抵抗領域２０をノンドープのポリシリコン層とする場合は、基本構造１０３の各層をイオン注入で形成するときに、ポリシリコン層９の所定の位置（端部）をレジストで保護すればよい。高抵抗領域２０をドープポリシリコン層とする場合は、以下の工程を追加する。保護用ダイオード１０５を形成するための工程時に、ポリシリコン層９の表面にレジストを塗布した後、ポリシリコン層９の高抵抗領域２０を形成する箇所のみを開口することでレジストマスクを形成する。続いて、レジストマスクをマスクとして、ポリシリコン層９に例えばリンのイオン注入を選択的に行う。このとき、ポリシリコン層９の厚さが例えば１μｍであり、高抵抗領域２０のドーピング濃度を例えば４．６×１０14／ｃｍ3以下とする場合には、このイオン注入のドーズ量を４．６×１０10／ｃｍ2以下とすればよい。
以上、説明したように、第３の実施形態によれば、第１，２の実施形態と同様の効果を得ることができる。
（第４の実施形態）
次に、本発明の第４の実施形態にかかる半導体装置の構造について説明する。図１１は、本発明の第４の実施形態にかかる半導体装置３００の要部を示す平面図である。図１１（ａ）には半導体装置３００全体の平面図を示し、図１１（ｂ）には図１１（ａ）の領域Ａの部分を拡大した平面図を示す。第４の実施形態にかかる半導体装置３００の、第１の実施形態にかかる半導体装置との相違点は、エッジ終端領域１０４の定電圧側（内周側）の一部を、保護用ダイオード１０１の下部（エピタキシャル基板側）に形成した点である。
図１１（ａ）において、半導体装置３００は、ＩＧＢＴの主電流を流す領域である活性部３０と、ゲート電極を外部回路に接続するためのゲートパッド３１と有する。活性部３０の周囲には、活性部３０の各ユニットセルのゲート電極とゲートパッド３１を接続するゲートランナー電極１６が、活性部を取り囲むように形成されている。ゲートパッド３１は、活性部３０において、エッジ終端領域１０４との境界付近に設けられている。ゲートランナー電極１６の下部（エピタキシャル基板側）には、図１１（ａ）には図示していない、ポリシリコンによるゲートランナー３２が形成されている。半導体装置３００の中心を挟んでゲートパッド３１の反対側には、保護用ダイオード１０１が形成されている。ゲートランナー電極１６、ゲートランナー３２、およびエッジ終端領域１０４は、それぞれ保護用ダイオード１０１の内周側の下部を通るように活性部３０側に凸状に湾曲し、スクライブ面から活性部３０側に後退している。
さらに、図１１（ａ）の破線で囲む領域Ａを拡大した平面図を、図１１（ｂ）に示す。図１１（ｂ）では、ゲートランナー電極１６は省略し、ゲートランナー電極１６の下部に設けられたゲートランナー３２を示している。保護用ダイオード１０１は、ゲートランナー３２と同じポリシリコン層により形成している。保護用ダイオード１０１は、ゲートランナー３２と重なる内周側で、図示しないＢＰＳＧ膜１４の開口部３３を介してゲートランナー電極１６と接続される。なお、ＢＰＳＧ膜１４の開口部３３は、ゲートランナー３２に延在していても構わない。ＢＰＳＧ膜１４の開口部３３が形成される部分の下部には、コンタクトｎ+層１３が形成される。このコンタクトｎ+層１３は、ゲート電極の電位である。
コンタクトｎ+層１３に隣接して、基本構造１０３のｎ-層１０、ｐ+層１２、ｎ-層１０、ｎ+層１１が内周側から外周側に向かう方向に順に形成され、さらに基本構造１０３が内周側から外周側に向かう方向に複数形成される。図１１（ｂ）の黒丸は、基本構造１０３が繰り返し形成されていることを示すものである。保護用ダイオード１０１の内周側の下部には、エッジ終端領域１０４の耐圧構造を構成する例えばガードリングが形成されている。さらに、エッジ終端領域１０４よりも外周側では、各ｎ-層１０、ｐ+層１２、ｎ-層１０、ｎ+層１１の長さ（各層が並ぶ方向と直交する方向の幅）を長くして、降伏電流が流れるときの抵抗を低くしている。
保護用ダイオード１０１の外周側は、内周側から外周側に向かう方向に順に基本構造１０３のｎ-層１０、ｐ+層１２、ｎ-層１０およびｎ+層１１が配置されており、最も外周側のｎ+層１１に隣接して、コンタクトｎ+層１３が形成されている。このコンタクトｎ+層１３は、ＢＰＳＧ膜１４の開口部３３で、図示しない配線１５と接続されている。
さらに、本発明の第４の実施形態にかかる半導体装置３００について、断面図を用いて説明する。図１２は、本発明の第４の実施形態にかかる半導体装置３００の構造を示す断面図である。図１２（ａ）、（ｂ）にはともに、半導体装置３００を、図１１（ｂ）のＸ１−Ｘ２切断線の箇所で切断したときの断面構造を示す。図１２においてＩＧＢＴの活性部は図１２（ａ）から図１２（ｂ）に続く。ポリシリコン層９からなる保護用ダイオード１０１が、厚いＬＯＣＯＳ酸化膜５の上部に形成される。保護用ダイオードの内周側（活性部側）の端部はコンタクトｎ+層１３であり、内周側のコンタクトｎ+層１３はＢＰＳＧ膜１４の開口部３３を介してゲートランナー電極１６と接続されている。内周側のコンタクトｎ+層１３から外周側に向かって、保護用ダイオード１０１のポリシリコン層９には、基本構造１０３のｎ-層１０、ｐ+層１２、ｎ-層１０およびｎ+層１１が複数形成されている。図１２（ａ）の黒い点は、この基本構造１０３が複数直列に形成されていることを示すものである。
エッジ終端領域１０４は、ゲートランナー電極１６の外周側において、保護用ダイオード１０１の内周側の下部に形成されている。具体的には、ｎドリフト層４の表面層（エピタキシャル基板１のおもて面側の表面層）に、エッジ終端領域１０４を構成するガードリングとなるｐ+層が設けられている。また、ガードリングとなるｐ+層の上部には、ＬＯＣＯＳ酸化膜５、保護用ダイオード１０１およびＢＰＳＧ膜１４を介して、フィールドプレートとなる電極が形成されている。このように、保護用ダイオード１０１の内周側の下部の一部にエッジ終端領域１０４の耐圧構造を構成するガードリングを形成することで、保護用ダイオード１０１を擬似的なフィールドプレートとして機能させることができる。これにより、エッジ終端領域１０４の電界強度を緩和することができる。前述のフィールドプレートとなる電極を形成することで、さらに電界が緩和される。
保護用ダイオード１０１の外周側の端部は、コンタクトｎ+層１３であり、かつＬＯＣＯＳ酸化膜５の上で終端している。外周側のコンタクトｎ+層１３は、ＢＰＳＧ膜１４の開口部３３を介して、配線１５と接続されている。配線１５は、スクライブｎ+層３４に接続されている。これにより、配線１５およびコンタクトｎ+層１３は、ＩＧＢＴのコレクタ電極の電位となる。
以上、説明したように、第４の実施形態によれば、第１，２の実施形態と同様の効果を得ることができる。また、本発明の第４の実施形態によれば、保護用ダイオードの内周側の下部にエッジ終端領域の耐圧構造を構成するガードリングを設けることにより、エッジ終端領域の電界を緩和することができ、長期信頼性を確保することができる。
以上において本発明は、上述した各実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、外来から印加されるサージ電圧やスイッチング時に素子自体から発生するサージ電圧からパワー半導体素子を保護するサージ保護用のダイオードをパワー半導体素子と同一半導体基板に形成した半導体装置に有用である。
１，１ａ エピタキシャル基板
１ｂ エピタキシャル基板の裏面
１ｃ エピタキシャル基板の研削後の裏面
２ ｐコレクタ層
２ａ ｐ型半導体基材
３ ｎバッファ層
３ａ ｎ+層
４ ｎドリフト層
４ａ ｎ-層
５ ＬＯＣＯＳ酸化膜
６ ｐウェル層
６ａ 高濃度ｐ+ウェル層
７ ｎ+エミッタ層
８ ゲート電極
８ａ ゲート酸化膜
９ ポリシリコン層
１０，７０ ｎ-層（ポリシリコン）
１１，７１ ｎ+層（ポリシリコン）
１２，７２ ｐ+層（ポリシリコン）
１３ コンタクトｎ+層（ポリシリコン）
１４ ＢＰＳＧ膜
１５ 配線
１６ ゲートランナー電極
１７ エミッタ電極
１８ コレクタ電極
１９，８９ 保護用ダイオードのｐ+層／ｎ-層のｐｎ接合面
２０ 高抵抗領域
３０ 活性部
３１ ゲートパッド
３２ ゲートランナー
３３ 開口部
３４ スクライブｎ+層
５１ ＥＣＵ
５２ 点火用ＩＣ
５３，１０１，１０５ 保護用ダイオード
５４，１０２ ＩＧＢＴ
５５，６１ 抵抗
５６ 点火コイル
５７ 一次コイル
５８ 二次コイル
５９ 電圧源
６０ 点火プラグ
１００，２００，３００，６００ 半導体装置
１０３ 基本構造
１０４ エッジ終端領域
７００ 内燃機関用点火装置

Claims (12)

  1. 半導体基板と、
    前記半導体基板上に配置された絶縁膜と、
    前記絶縁膜上に配置されたポリシリコン層からなる、サージ電圧をクランプする保護用素子と、
    を備え、
    前記保護用素子は、
    第１導電型の第１半導体層と、
    前記第１半導体層と一方の端で接し、かつ当該第１半導体層より低不純物濃度の第１導電型の第２半導体層と、
    前記第２半導体層の他方の端で接し、かつ当該第２半導体層より高不純物濃度の第２導電型の第３半導体層と、
    前記第３半導体層と一方の端で接し、当該第３半導体層より低不純物濃度であり、かつ前記第２半導体層と略同一の不純物濃度である第１導電型の第４半導体層と、からなる１つの単位構造、または、前記単位構造を２つ以上直列に接続した構造を有し、
    前記保護用素子の一方の端部は、前記第１半導体層であり、
    前記保護用素子の他方の端部は、前記第１半導体層と略同一の不純物濃度を有する第１導電型の第５半導体層であり、
    前記単位構造を構成する前記第１半導体層、前記第２半導体層、前記第３半導体層および前記第４半導体層の並ぶ方向に垂直な方向における前記保護用素子の両端部には、それぞれ、前記第２半導体層または前記第４半導体層よりも抵抗値の高い高抵抗層が設けられており、
    前記高抵抗層の抵抗値は１ＭΩ以上であることを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板上に配置された絶縁膜と、
    前記絶縁膜上に配置されたポリシリコン層からなる、サージ電圧をクランプする保護用素子と、
    を備え、
    前記保護用素子は、
    第１導電型の第１半導体層と、
    前記第１半導体層と一方の端で接し、かつ当該第１半導体層より低不純物濃度の第１導電型の第２半導体層と、
    前記第２半導体層の他方の端で接し、かつ当該第２半導体層より高不純物濃度の第２導電型の第３半導体層と、
    前記第３半導体層と一方の端で接し、当該第３半導体層より低不純物濃度であり、かつ前記第２半導体層と略同一の不純物濃度である第１導電型の第４半導体層と、からなる１つの単位構造、または、前記単位構造を２つ以上直列に接続した構造を有し、
    前記保護用素子の一方の端部は、前記第１半導体層であり、
    前記保護用素子の他方の端部は、前記第１半導体層と略同一の不純物濃度を有する第１導電型の第５半導体層であり、
    前記単位構造を構成する前記第１半導体層、前記第２半導体層、前記第３半導体層および前記第４半導体層の並ぶ方向に垂直な方向における前記保護用素子の両端部には、それぞれ、前記第２半導体層または前記第４半導体層よりも抵抗値の高い高抵抗層が設けられており、
    前記高抵抗層の抵抗率は１０Ωｃｍ以上であることを特徴とする半導体装置。
  3. 前記第２半導体層と前記第３半導体層との間のｐｎ接合面は、前記半導体基板の主面に略垂直であることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第３半導体層と前記第４半導体層との間のｐｎ接合面は、前記半導体基板の主面に略垂直であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記半導体基板に設けられた絶縁ゲート型スイッチング素子をさらに備え、
    前記保護用素子の一端は、前記絶縁ゲート型スイッチング素子のゲートに接続され、
    前記保護用素子の他端は、前記絶縁ゲート型スイッチング素子の高電位側電極に接続されていることを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
  6. 主電流が流れる前記絶縁ゲート型スイッチング素子の活性部と、
    前記活性部の周囲を囲み、耐圧を保持する前記絶縁ゲート型スイッチング素子のエッジ終端領域と、をさらに備え、
    前記エッジ終端領域は、前記保護用素子の下に設けられていることを特徴とする請求項５に記載の半導体装置。
  7. 前記保護用素子は双方向ダイオードであることを特徴とする請求項１〜６のいずれか一つに記載の半導体装置。
  8. 請求項１〜７のいずれか一つに記載の半導体装置の製造方法であって、
    前記半導体基板上に前記絶縁膜を介して前記ポリシリコン層を形成する第１工程と、
    前記ポリシリコン層の全体にリン原子をイオン注入し、１０００℃以上の温度で熱処理することにより前記第２半導体層および前記第４半導体層となる第１導電型半導体層を形成する第２工程と、
    前記第１導電型半導体層にボロン原子およびリン原子をそれぞれ離して選択的にイオン注入した後、熱処理することにより、前記第１導電型半導体層を深さ方向に貫通して前記絶縁膜に達し、かつ前記第１導電型半導体層よりも高不純物濃度の前記第３半導体層および前記第１半導体層をそれぞれ離して交互に複数配置する第３工程と、
    を含み、
    前記第３工程では、前記ポリシリコン層の端部が前記第１半導体層となるように前記第３半導体層および前記第１半導体層を形成することを特徴とする半導体装置の製造方法。
  9. 前記第１導電型半導体層の厚さ方向の不純物濃度は略一定であることを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第３工程は、
    前記第１導電型半導体層上に形成した第１マスクをマスクとしてボロン原子をイオン注入することにより前記第３半導体層を形成する工程と、
    前記第１導電型半導体層上に形成した第２マスクをマスクとしてリン原子をイオン注入することにより前記第１半導体層を形成する工程と、を含み、
    前記第１導電型半導体層の、前記第１マスクおよび前記第２マスクともに覆われる部分の幅は１．２μｍ以上１．８μｍ以下であることを特徴とする請求項８または９に記載の半導体装置の製造方法。
  11. 前記第２工程におけるリン原子のイオン注入では、リン原子のドーズ量は２×１０ 14 ｃｍ -2 以上６×１０ 14 ｃｍ -2 以下であることを特徴とする請求項８〜１０のいずれか一つに記載の半導体装置の製造方法。
  12. 前記第２半導体層の幅は、１．２μｍ以上１．８μｍ以下であることを特徴とする請求項１〜７のいずれか一つに記載の半導体装置。
JP2014545776A 2012-11-08 2013-11-08 半導体装置および半導体装置の製造方法 Active JP5867623B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014545776A JP5867623B2 (ja) 2012-11-08 2013-11-08 半導体装置および半導体装置の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2012246017 2012-11-08
JP2012246017 2012-11-08
JP2013213270 2013-10-11
JP2013213270 2013-10-11
PCT/JP2013/080301 WO2014073656A1 (ja) 2012-11-08 2013-11-08 半導体装置および半導体装置の製造方法
JP2014545776A JP5867623B2 (ja) 2012-11-08 2013-11-08 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP5867623B2 true JP5867623B2 (ja) 2016-02-24
JPWO2014073656A1 JPWO2014073656A1 (ja) 2016-09-08

Family

ID=50684747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014545776A Active JP5867623B2 (ja) 2012-11-08 2013-11-08 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9368613B2 (ja)
EP (1) EP2835828B1 (ja)
JP (1) JP5867623B2 (ja)
CN (1) CN104321871B (ja)
WO (1) WO2014073656A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950299A (zh) * 2019-04-16 2019-06-28 成都方舟微电子有限公司 一种功率集成二极管芯片结构及其制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6690161B2 (ja) 2015-09-16 2020-04-28 富士電機株式会社 デバイスおよびデバイス製造方法
JP6665478B2 (ja) 2015-10-14 2020-03-13 富士電機株式会社 半導体装置
JP6690246B2 (ja) * 2016-01-12 2020-04-28 富士電機株式会社 半導体装置
JP6707874B2 (ja) * 2016-01-29 2020-06-10 富士電機株式会社 半導体装置
US10424635B2 (en) * 2016-04-06 2019-09-24 Littelfuse, Inc. High voltage semiconductor device with guard rings and method associated therewith
JP6301561B1 (ja) * 2016-09-13 2018-03-28 新電元工業株式会社 半導体装置およびその製造方法
DE102018132237A1 (de) 2018-12-14 2020-06-18 Infineon Technologies Ag Leistungshalbleitervorrichtung

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918001A (ja) * 1995-06-26 1997-01-17 Ricoh Co Ltd 縦型パワーｍｏｓｆｅｔとその製造方法
JPH0945912A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
JPH0945905A (ja) * 1995-07-28 1997-02-14 Nec Kansai Ltd 半導体装置およびその製造方法
JPH1065157A (ja) * 1996-08-20 1998-03-06 Nec Corp 半導体装置
JPH11135783A (ja) * 1997-10-31 1999-05-21 Nec Kansai Ltd Ｍｏｓトランジスタ及びその製造方法
JPH11135776A (ja) * 1997-10-27 1999-05-21 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002043574A (ja) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置およびその製造方法
JP2009071096A (ja) * 2007-09-14 2009-04-02 Rohm Co Ltd 半導体装置
JP2010056362A (ja) * 2008-08-29 2010-03-11 Nec Electronics Corp 半導体装置の製造方法
JP2012005009A (ja) * 2010-06-21 2012-01-05 Mitsubishi Electric Corp 半導体装置、スナバデバイス

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298674A (ja) 1985-10-25 1987-05-08 Hitachi Ltd 砒化ガリウム半導体装置
EP0680089A1 (en) * 1994-04-28 1995-11-02 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Power semiconductor device with overvoltage protection circuit integrated structure, and related manufacturing process
JP3189589B2 (ja) 1994-09-20 2001-07-16 株式会社日立製作所 絶縁ゲート型半導体装置
JP3331846B2 (ja) 1995-12-28 2002-10-07 株式会社日立製作所 半導体装置
CN100530679C (zh) * 2004-08-04 2009-08-19 富士电机电子技术株式会社 半导体元件
JP2006093505A (ja) * 2004-09-27 2006-04-06 Sanyo Electric Co Ltd Ｍｏｓ型素子の保護装置及び半導体装置
JP5332175B2 (ja) * 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
JP2012054378A (ja) * 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
CN102412248A (zh) * 2010-12-09 2012-04-11 江苏东光微电子股份有限公司 Esd保护的功率mosfet或igbt及制备方法
JP5330433B2 (ja) * 2011-03-11 2013-10-30 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918001A (ja) * 1995-06-26 1997-01-17 Ricoh Co Ltd 縦型パワーｍｏｓｆｅｔとその製造方法
JPH0945905A (ja) * 1995-07-28 1997-02-14 Nec Kansai Ltd 半導体装置およびその製造方法
JPH0945912A (ja) * 1995-07-31 1997-02-14 Nec Corp 半導体装置およびその製造方法
JPH1065157A (ja) * 1996-08-20 1998-03-06 Nec Corp 半導体装置
JPH11135776A (ja) * 1997-10-27 1999-05-21 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11135783A (ja) * 1997-10-31 1999-05-21 Nec Kansai Ltd Ｍｏｓトランジスタ及びその製造方法
JP2002043574A (ja) * 2000-07-27 2002-02-08 Sanyo Electric Co Ltd Ｍｏｓｆｅｔの保護装置およびその製造方法
JP2009071096A (ja) * 2007-09-14 2009-04-02 Rohm Co Ltd 半導体装置
JP2010056362A (ja) * 2008-08-29 2010-03-11 Nec Electronics Corp 半導体装置の製造方法
JP2012005009A (ja) * 2010-06-21 2012-01-05 Mitsubishi Electric Corp 半導体装置、スナバデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109950299A (zh) * 2019-04-16 2019-06-28 成都方舟微电子有限公司 一种功率集成二极管芯片结构及其制作方法

Also Published As

Publication number Publication date
EP2835828B1 (en) 2020-01-08
CN104321871B (zh) 2017-10-10
WO2014073656A1 (ja) 2014-05-15
EP2835828A4 (en) 2015-12-02
JPWO2014073656A1 (ja) 2016-09-08
US20150048450A1 (en) 2015-02-19
US9368613B2 (en) 2016-06-14
CN104321871A (zh) 2015-01-28
EP2835828A1 (en) 2015-02-11

Similar Documents

Publication Publication Date Title
JP5867623B2 (ja) 半導体装置および半導体装置の製造方法
US8531005B2 (en) Devices with zener triggered ESD protection
US9406666B2 (en) Semiconductor device
US8039879B2 (en) Semiconductor device having a control circuit and method of its manufacture
JP5525736B2 (ja) 半導体装置及びその製造方法
US20180108764A1 (en) Semiconductor device
WO2018088165A1 (ja) 半導体装置
TWI387094B (zh) 具備汲極電壓保護之功率半導體元件及其製作方法
JP5962863B2 (ja) 半導体装置
KR102255545B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP3869580B2 (ja) 半導体装置
US11133228B2 (en) Semiconductor integrated circuit
JP3522532B2 (ja) 半導体装置
JP5567927B2 (ja) 半導体装置
TWI810249B (zh) 突崩穩健性ldmos
JP5925419B2 (ja) オフトラ型ｅｓｄ保護素子およびその製造方法
TWI643309B (zh) 圖案化有靜電放電保護之電晶體及其製法
JP2006093505A (ja) Ｍｏｓ型素子の保護装置及び半導体装置
CN109952633B (zh) 半导体装置及其制造方法
JP6168274B2 (ja) 半導体装置
CN114078836A (zh) 一种静电防护器件及其制作方法
KR20000055068A (ko) 수평형 전력소자
JP2000150919A (ja) 過電圧サージ防護素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151221

R150 Certificate of patent or registration of utility model

Ref document number: 5867623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250