JP5672096B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP5672096B2
JP5672096B2 JP2011060587A JP2011060587A JP5672096B2 JP 5672096 B2 JP5672096 B2 JP 5672096B2 JP 2011060587 A JP2011060587 A JP 2011060587A JP 2011060587 A JP2011060587 A JP 2011060587A JP 5672096 B2 JP5672096 B2 JP 5672096B2
Authority
JP
Japan
Prior art keywords
layer
substrate
laser
refractory metal
absorption layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011060587A
Other languages
English (en)
Other versions
JP2012199271A (ja
Inventor
民雄 松村
民雄 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011060587A priority Critical patent/JP5672096B2/ja
Publication of JP2012199271A publication Critical patent/JP2012199271A/ja
Application granted granted Critical
Publication of JP5672096B2 publication Critical patent/JP5672096B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、シリサイド層を形成する半導体素子の製造方法に関する。
特許文献1には、半導体層と金属層の積層構造を加熱して半導体層の表面にシリサイド層を形成する技術が開示されている。
特開2007−13117号公報 特開2008−85050号公報 特開平7−66152号公報
裏面に低融点金属が形成されたSi基板の表面にシリサイド層を形成することがある。この場合、シリサイド層を形成するための加熱により低融点金属とSi基板のSiとが相互拡散し、必要な特性が得られないことがあった。
本発明は、上述のような課題を解決するためになされたもので、Si基板の表面にシリサイド層を形成しつつ、Si基板の裏面における低融点金属とSi基板のSiとの相互拡散を防止できる半導体素子の製造方法を提供することを目的とする。
本願の発明に係る半導体素子の製造方法は、Siを含む材料で形成されたSi基板の裏面に低融点金属を形成する工程と、該Si基板の表面に高融点金属層を形成する工程と、該高融点金属層の上にレーザ吸収層を形成する工程と、該レーザ吸収層にレーザ光を照射し、該低融点金属と該Si基板のSiとの相互拡散を防ぐように該低融点金属の温度を低く保ちつつ、該レーザ吸収層と該高融点金属層の界面、及び該高融点金属層と該Si基板の界面にシリサイド層を形成する工程と、該レーザ吸収層をエッチングする工程と、を備えたことを特徴とする。
本発明によれば、レーザ吸収層でレーザ光を吸収してSi基板の表面側のみを高温にできるので、Si基板の表面にシリサイド層を形成しつつ、Si基板の裏面における低融点金属とSi基板のSiとの相互拡散を防止できる。
本発明の実施の形態に係る半導体素子の製造方法のフローチャートである。 Si基板の表面に高融点金属層が形成されたことを示す図である。 高融点金属層の上にレーザ吸収層が形成されたことを示す図である。 レーザ吸収層にレーザ光を照射することを示す図である。 レーザ光の照射によりシリサイド層が形成されたことを示す図である。 レーザ吸収層をエッチングしたことを示す図である。 レーザ光をレーザ吸収層に照射したときの、レーザ吸収層、高融点金属層、及びSi基板の温度のシミュレーション結果である。
実施の形態.
図1は、本発明の実施の形態に係る半導体素子の製造方法のフローチャートである。本発明の実施の形態に係る半導体素子の製造方法では、まずSi基板の表面に高融点金属層を形成する(ステップ10)。次いで、高融点金属層の上にレーザ吸収層を形成する(ステップ12)。次いで、レーザ吸収層にレーザ光を照射する(ステップ14)。これによりレーザ吸収層と高融点金属層の界面、及び高融点金属層とSi基板の界面にシリサイド層を形成する。最後に、レーザ吸収層をエッチング除去する(ステップ16)。以後、各工程について詳細に説明する。
まず、Si基板の表面に高融点金属層を形成する(ステップ10)。図2は、Si基板20の表面20aに高融点金属層24が形成されたことを示す図である。本発明の実施の形態に係る高融点金属層24は蒸着又はスパッタリングで形成されたTi層である。Si基板の厚さは15μmであり、高融点金属層24の層厚は1.5μmである。Si基板20の裏面20bには、低融点金属であるAlで形成されたAl配線22が形成されている。このように、ステップ10では、裏面20bにAl配線22が形成されたSi基板20の表面20aに高融点金属層24を形成する。
次いで、高融点金属層の上にレーザ吸収層を形成する(ステップ12)。図3は、高融点金属層24の上にレーザ吸収層26が形成されたことを示す図である。本発明の実施の形態に係るレーザ吸収層26はSi層で形成されている。レーザ吸収層26の層厚は1.5μmである。
次いで、レーザ吸収層にレーザ光を照射する(ステップ14)。図4は、レーザ吸収層26にレーザ光を照射することを示す図である。このステップでは、第2高調波(532nm)のYAGレーザ28を用いてレーザ吸収層26にレーザ光を照射する。レーザ光の照射は、Al配線22の温度を450℃未満に保ちつつ、レーザ吸収層26と高融点金属層24の温度が900℃程度になるように行われる。
図5は、レーザ光の照射によりシリサイド層が形成されたことを示す図である。レーザ光の照射の結果、レーザ吸収層26と高融点金属層24の界面には、レーザ吸収層26のSiと高融点金属層24のTiの化合物であるシリサイド層30が形成される。シリサイド層30はレーザ吸収層26と高融点金属層24をオーミック接触させている。また、高融点金属層24とSi基板20の界面には、高融点金属層24のTiとSi基板20のSiの化合物であるシリサイド層32が形成される。シリサイド層32は、高融点金属層24とSi基板20をオーミック接触させている。
次いで、レーザ吸収層をエッチング除去する(ステップ16)。このステップでは前述のレーザ照射でシリサイド化しなかったレーザ吸収層26をドライエッチング又はフッ酸系薬液により除去する。図6は、レーザ吸収層をエッチングしたことを示す図である。このステップを終えると、シリサイド層30が表面に露出する。
本発明の実施の形態に係る半導体素子の製造方法では、シリサイド層30及び32の形成のためにレーザ光を用いる。そしてレーザ吸収層26と高融点金属層24を900℃程度の高温としてシリサイド層30及び32を形成しつつ、Al配線22は低温(450℃未満)とする。このことについて図7を参照して説明する。図7は、レーザ光をレーザ吸収層26に照射したときの、レーザ吸収層26、高融点金属層24、Si基板20、及びAl配線22の温度のシミュレーション結果である。このシミュレーションでは、レーザ照射によりレーザ吸収層26(Si層)の表面が1200℃になるようにしている。例えば、パルス幅が100nmのレーザ光であればレーザ吸収層26の表面からの深さが2μmの位置で900℃となる。そのため、レーザ吸収層26も高融点金属層24も概ね900℃程度となり良質なシリサイド層30及び32を形成できる。
ところで、Al配線22の温度が450℃以上となると、Al配線22のAlとSi基板20のSiとが相互拡散する。これにより、AlがSi基板20のドーパントとして作用するなどして、半導体素子の電気特性がばらつくことがある。しかしながら、本発明の実施の形態に係る半導体素子の製造方法によれば、図7から明らかなように、レーザ照射によりレーザ吸収層26と高融点金属層24を900℃以上としても、Al配線22の温度を450℃未満とすることができる。従ってAl配線22のAlとSi基板20のSiとの相互拡散を防止できる。
このように、本発明の特徴の1つは、Si基板20の表面20a側にシリサイドを形成しつつ、Si基板20の裏面20b側ではAlとSiの相互拡散を防止することである。ゆえに、レーザ光照射時にSi基板20の裏面20bでAl配線22のAlとSi基板20のSiの相互拡散を防ぐようにAl配線22の温度を低く保てば本発明の効果を得ることができる。そのため、レーザ吸収層26、高融点金属層24、及びSi基板20の厚さは上述の値に限定されない。これらの厚さは、この特徴を得られる限り自由に設定することができる。
本発明の実施の形態に係る半導体素子の製造方法では、レーザ光によりレーザ吸収層26と高融点金属層24を900℃以上まで加熱したが、これらを450℃より高い温度まで加熱すれば安定したシリサイド形成がなし得る。よって、レーザ吸収層26と高融点金属層24の到達温度は450℃以上であれば特に限定されない。
本発明のレーザ吸収層26は2つの機能を有している。第1の機能は、レーザ光を効率的に吸収して高融点金属層24の温度を上昇させ、シリサイド層を形成する機能である。高融点金属層24に直接レーザ光を照射するとほとんどのレーザ光が反射され高融点金属層24を加熱することができないが、この第1の機能により効率的に高融点金属層24を加熱できる。
第2の機能は、レーザ吸収層26がSi層であるので、レーザ吸収層26自身がシリサイド化する機能である。第2の機能により、シリサイド層30を形成できるので、シリサイド層32だけの場合と比較して半導体素子を低抵抗化できる。
このように第1の機能と第2の機能を得られる限りにおいて、レーザ吸収層26の材料は特に限定されない。たとえば、アモルファスSi層や多結晶Si層を用いてもよい。なお、レーザ吸収層26として、シリコン以外の元素(非シリコン元素という)で構成された層(例えばTiN層)を用いると、レーザ光により発生した熱により、非シリコン元素が高融点金属層へ拡散する。そうすると、高融点金属層又はシリサイド層の品質に悪影響を及ぼす可能性がある。従って本発明ではレーザ吸収層26の材料として非シリコン元素は採用しない。
Si基板20の裏面20bに形成する低融点金属としてAl(Al配線22)を用いたが、本発明はこれに限定されない。本発明は、シリサイド形成時の高温がそのまま低融点金属に及ぶと低融点金属とSi基板20のSiが相互拡散するおそれのある場合において、低融点金属の温度上昇を回避するものである。従って低融点金属はAlに限定されず、「シリサイド形成時の高温がそのまま及ぼされるとSiと相互拡散するおそれのあるもの」であればよい。低融点金属としてAl以外の材料を採用した場合は、その材料とSiが相互拡散しないようにその材料の温度を低く保たなければならない。
低融点金属が採用される素子としては、例えば、IGBTや還流ダイオードがある。なお、低融点金属は、レーザ光を照射する前に形成されればいつ形成されてもよい。
YAGレーザ28に代えてエキシマレーザなどの他のレーザ光源を用いてもよい。エキシマレーザは波長が248nmのため、Siへの侵入深さはYAGレーザの20分の1程度となる。従ってレーザ吸収層の層厚も図7の20分の1程度とすればよい。
高融点金属層24はTiに限らず、例えばV、Cr、Zr、Nb、Mo、Hf、Ta、W、又はNiのいずれかを用いてもよい。また、Si基板20はワイドバンドギャップ半導体によって形成されてもよい。ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、又はダイヤモンドなどで形成される。
20 Si基板、 22 Al配線(低融点金属)、 24 高融点金属層、 26 レーザ吸収層、 28 YAGレーザ、 30,32 シリサイド層

Claims (5)

  1. Siを含む材料で形成されたSi基板の裏面に低融点金属を形成する工程と、
    前記Si基板の表面に高融点金属層を形成する工程と、
    前記高融点金属層の上にレーザ吸収層を形成する工程と、
    前記レーザ吸収層にレーザ光を照射し、前記低融点金属と前記Si基板のSiとの相互拡散を防ぐように前記低融点金属の温度を低く保ちつつ、前記レーザ吸収層と前記高融点金属層の界面、及び前記高融点金属層と前記Si基板の界面にシリサイド層を形成する工程と、
    前記レーザ吸収層をエッチングする工程と、を備えたことを特徴とする半導体素子の製造方法。
  2. 前記低融点金属はAlであり、
    前記レーザ吸収層はアモルファスSi層であることを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記レーザ光の照射にはYAGレーザ又はエキシマレーザを用いることを特徴とする請求項1又は2に記載の半導体素子の製造方法。
  4. 前記高融点金属層はTi、V、Cr、Zr、Nb、Mo、Hf、Ta、W、又はNiのいずれかで形成されたことを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子の製造方法。
  5. 前記Si基板は炭化珪素で形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の半導体素子の製造方法。
JP2011060587A 2011-03-18 2011-03-18 半導体素子の製造方法 Expired - Fee Related JP5672096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011060587A JP5672096B2 (ja) 2011-03-18 2011-03-18 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011060587A JP5672096B2 (ja) 2011-03-18 2011-03-18 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012199271A JP2012199271A (ja) 2012-10-18
JP5672096B2 true JP5672096B2 (ja) 2015-02-18

Family

ID=47181241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011060587A Expired - Fee Related JP5672096B2 (ja) 2011-03-18 2011-03-18 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5672096B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3404928B2 (ja) * 1994-11-07 2003-05-12 富士ゼロックス株式会社 薄膜集積回路の製造方法
JP2008085050A (ja) * 2006-09-27 2008-04-10 Renesas Technology Corp 半導体装置の製造方法
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2009130243A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2012199271A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
JP6164220B2 (ja) 半導体装置の製造方法
WO2017187760A1 (ja) 炭化珪素半導体装置およびその製造方法
KR101155563B1 (ko) 레이저를 이용한 태양전지 제조방법
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
WO2014097714A1 (ja) 半導体装置の製造方法
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
TW201312633A (zh) 用於防治半導體層中的缺陷之方法
JP6037083B2 (ja) 半導体装置の製造方法
KR20130023021A (ko) 실리콘 박막의 결정화 방법 및 실리콘 tft 장치의 제조 방법
US20170170280A1 (en) Method and apparatus for manufacturing semiconductor element, and semiconductor element
JP5939363B2 (ja) 半導体装置の製造方法
JP2012146716A (ja) 半導体装置の製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
JP5299950B2 (ja) 半導体製造方法
JP6425457B2 (ja) 半導体素子の製造方法
JP5672096B2 (ja) 半導体素子の製造方法
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
JP5939362B2 (ja) 半導体装置の製造方法
JP2018107190A (ja) 半導体装置の製造方法
JP2006093212A (ja) 多結晶層の形成方法、半導体装置の製造方法、及び半導体装置
JP2014090045A (ja) イオン導入層の活性化方法、および、半導体装置の製造方法
JP6254764B2 (ja) 半導体素子形成用基板の製造方法
TW544984B (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5672096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees