JP5672096B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP5672096B2 JP5672096B2 JP2011060587A JP2011060587A JP5672096B2 JP 5672096 B2 JP5672096 B2 JP 5672096B2 JP 2011060587 A JP2011060587 A JP 2011060587A JP 2011060587 A JP2011060587 A JP 2011060587A JP 5672096 B2 JP5672096 B2 JP 5672096B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- laser
- refractory metal
- absorption layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
図1は、本発明の実施の形態に係る半導体素子の製造方法のフローチャートである。本発明の実施の形態に係る半導体素子の製造方法では、まずSi基板の表面に高融点金属層を形成する(ステップ10)。次いで、高融点金属層の上にレーザ吸収層を形成する(ステップ12)。次いで、レーザ吸収層にレーザ光を照射する(ステップ14)。これによりレーザ吸収層と高融点金属層の界面、及び高融点金属層とSi基板の界面にシリサイド層を形成する。最後に、レーザ吸収層をエッチング除去する(ステップ16)。以後、各工程について詳細に説明する。
Claims (5)
- Siを含む材料で形成されたSi基板の裏面に低融点金属を形成する工程と、
前記Si基板の表面に高融点金属層を形成する工程と、
前記高融点金属層の上にレーザ吸収層を形成する工程と、
前記レーザ吸収層にレーザ光を照射し、前記低融点金属と前記Si基板のSiとの相互拡散を防ぐように前記低融点金属の温度を低く保ちつつ、前記レーザ吸収層と前記高融点金属層の界面、及び前記高融点金属層と前記Si基板の界面にシリサイド層を形成する工程と、
前記レーザ吸収層をエッチングする工程と、を備えたことを特徴とする半導体素子の製造方法。 - 前記低融点金属はAlであり、
前記レーザ吸収層はアモルファスSi層であることを特徴とする請求項1に記載の半導体素子の製造方法。 - 前記レーザ光の照射にはYAGレーザ又はエキシマレーザを用いることを特徴とする請求項1又は2に記載の半導体素子の製造方法。
- 前記高融点金属層はTi、V、Cr、Zr、Nb、Mo、Hf、Ta、W、又はNiのいずれかで形成されたことを特徴とする請求項1乃至3のいずれか1項に記載の半導体素子の製造方法。
- 前記Si基板は炭化珪素で形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011060587A JP5672096B2 (ja) | 2011-03-18 | 2011-03-18 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011060587A JP5672096B2 (ja) | 2011-03-18 | 2011-03-18 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012199271A JP2012199271A (ja) | 2012-10-18 |
JP5672096B2 true JP5672096B2 (ja) | 2015-02-18 |
Family
ID=47181241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011060587A Expired - Fee Related JP5672096B2 (ja) | 2011-03-18 | 2011-03-18 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5672096B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3404928B2 (ja) * | 1994-11-07 | 2003-05-12 | 富士ゼロックス株式会社 | 薄膜集積回路の製造方法 |
JP2008085050A (ja) * | 2006-09-27 | 2008-04-10 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2008135611A (ja) * | 2006-11-29 | 2008-06-12 | Denso Corp | 半導体装置の製造方法 |
JP2009130243A (ja) * | 2007-11-27 | 2009-06-11 | Toshiba Corp | 半導体装置の製造方法 |
-
2011
- 2011-03-18 JP JP2011060587A patent/JP5672096B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012199271A (ja) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924690B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6164220B2 (ja) | 半導体装置の製造方法 | |
WO2017187760A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR101155563B1 (ko) | 레이저를 이용한 태양전지 제조방법 | |
JP5369762B2 (ja) | 炭化珪素半導体装置の製造方法 | |
WO2014097714A1 (ja) | 半導体装置の製造方法 | |
JP5962475B2 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
TW201312633A (zh) | 用於防治半導體層中的缺陷之方法 | |
JP6037083B2 (ja) | 半導体装置の製造方法 | |
KR20130023021A (ko) | 실리콘 박막의 결정화 방법 및 실리콘 tft 장치의 제조 방법 | |
US20170170280A1 (en) | Method and apparatus for manufacturing semiconductor element, and semiconductor element | |
JP5939363B2 (ja) | 半導体装置の製造方法 | |
JP2012146716A (ja) | 半導体装置の製造方法 | |
JP6091703B2 (ja) | 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 | |
JP2012004185A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5299950B2 (ja) | 半導体製造方法 | |
JP6425457B2 (ja) | 半導体素子の製造方法 | |
JP5672096B2 (ja) | 半導体素子の製造方法 | |
JP6165313B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5939362B2 (ja) | 半導体装置の製造方法 | |
JP2018107190A (ja) | 半導体装置の製造方法 | |
JP2006093212A (ja) | 多結晶層の形成方法、半導体装置の製造方法、及び半導体装置 | |
JP2014090045A (ja) | イオン導入層の活性化方法、および、半導体装置の製造方法 | |
JP6254764B2 (ja) | 半導体素子形成用基板の製造方法 | |
TW544984B (en) | Manufacturing method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5672096 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |