JP3404928B2 - 薄膜集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、薄膜集積回路の製造方
法に関するものである。 【０００２】 【従来の技術】近年、薄膜集積回路に関する研究が盛ん
となり、特に、薄膜トランジスタ（ＴＦＴ）には、液晶
表示装置として、大きな需要が見込まれるため、鋭意、
研究開発が進められている。ＴＦＴには、ポリシリコン
（ｐｏｌｙ−Ｓｉ）ＴＦＴとアモルファスシリコン（ａ
−Ｓｉ）ＴＦＴとがあるが、ｐｏｌｙ−Ｓｉ ＴＦＴ
は、ａ−Ｓｉ ＴＦＴに比べて動作速度が２桁以上早い
ため、ＴＦＴを小型化する上で有利である上、従来、表
示パネルの外側に配置されていたドライブＩＣ等をパネ
ル内に集積化することによりコストダウンを図ることが
できる等の長所があるため、特に注目を集めている。 【０００３】ところで、ｐｏｌｙ−Ｓｉ ＴＦＴを低コ
ストで製造するには、できるだけ安価でかつ大面積のガ
ラス基板上に、できるだけ多数の素子を形成する必要が
ある。こうすることによって基板の単価を下げ、基板１
枚当たりのパネル数を増加させて、材料費及び加工費を
低減することができる。しかし、現在入手し得る大面積
で、かつ安価なガラス基板には、耐熱性の点で大きな問
題がある。すなわち、安価なガラス基板の歪点温度が、
６００℃ないし６５０℃程度であり、ＴＦＴの製造プロ
セス温度がガラス基板の歪点温度に近いと、製造時のガ
ラス基板の伸縮が大きくなり、製造不可能となることが
ある。そのため、マージンを１００℃とした場合、ＴＦ
Ｔの製造プロセスの最高温度を、約５００℃程度以下に
下げる必要があるが、従来のＴＦＴの製造プロセスにお
ける最高温度は約６００℃程度であり、この両者の間に
は約１００℃の隔たりがある。 【０００４】図１７乃至図２０は、従来法によるＴＦＴ
の製造プロセスを示す図である。図１７に示すように、
ガラス基板１０上に、ＬＰＣＶＤ法（Ｌｏｗ Ｐｒｅｓ
ｓｕｒｅ ＣＶＤ）やｐ−ＣＶＤ法（Ｐｌａｓｍａ−Ｃ
ＶＤ）などによりａ−Ｓｉが堆積された後、炉アニール
或いはレーザーアニールにより結晶化され、動作層とな
るｐｏｌｙ−Ｓｉ膜２０ａが得られる。 【０００５】次に、図１８に示すように、ｐｏｌｙ−Ｓ
ｉ膜２０ａが島状にパターンニングされ、島状のｐｏｌ
ｙ−Ｓｉ膜２０となり、その上に、ＥＣＲ−ＣＶＤ法
（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎ
ａｎｃｅ−ＣＶＤ）やｐ−ＣＶＤ法あるいは常圧ＣＶＤ
法などによりＳｉＯ₂ などのゲート絶縁膜３０が堆積さ
れる。 【０００６】次に、図１９に示すように、Ｔａ等から成
るゲート電極５０が堆積され、パターンニングされた
後、このゲート電極５０をマスクとして、イオン注入装
置（図示せず）或いはイオンドーピング装置（図示せ
ず）によって、ソース電極部４０ａ、ドレイン電極部４
０ｂに不純物が導入され、その後、温度５００℃で活性
化アニール処理が行われる。 【０００７】更に、図２０に示すように、ＳｉＯ₂ 等の
層間絶縁膜６０が堆積され、電極取り出しのための開口
７０ａ、７０ｂが開けられ、その上にＡｌが堆積された
後、パターンニングされてＡｌ配線８０が形成される。
その後、ＳｉＮなどの保護膜９０が配置されて、ｐｏｌ
ｙ−Ｓｉ ＴＦＴが形成される。ところで、歪点温度６
００℃程度のガラス基板を用いる場合、製造プロセスの
最高温度を５００℃付近の比較的低温度に設定する必要
があることは前に述べた通りであるが、ここでは、最高
温度に関係のある工程について詳細に説明する。 【０００８】先ず、ｐｏｌｙ−Ｓｉ動作層を形成する工
程には、通常、エキシマレーザーアニール装置が使用さ
れる場合が多い。エキシマレーザーアニール装置には、
ａ−Ｓｉに吸収され易い波長２４８ｎｍ前後のパルスレ
ーザーが、数ＭＷという高エネルギーで、かつ、２５ｎ
ｓｅｃから１００ｎｓｅｃほどの短いパルス幅で用いら
れるので、処理時間が極めて短い上に、レーザー光のビ
ームサイズが１ｃｍ×１ｃｍ程度と小さく、基板に対す
る影響が局所的であるため、下地への熱ダメージが極め
て少ないという利点がある。従来の炉アニールの場合、
６００℃付近の処理温度が必要であったのに対し、エキ
シマレーザーアニール装置の場合は室温でよいので、ガ
ラス基板の歪点温度に対して安全である。 【０００９】また、ゲート絶縁膜の堆積方法としては、
ＥＣＲ−ＣＶＤ装置が使用される場合が多いが、このＥ
ＣＲ−ＣＶＤ装置はサイクロトロン共鳴により高密度プ
ラズマを生成するため、室温に近い温度で良質なゲート
絶縁膜を堆積することができる。但し、ＥＣＲ−ＣＶＤ
装置には、ｐ−ＣＶＤ装置等と比べて、良質なゲート絶
縁膜が得られる利点がある反面、大面積の基板を処理す
ることが困難であるという欠点がある。 【００１０】また、不純物導入装置としてイオンドーピ
ング装置が使用される場合が多い。一般に、イオンドー
ピング装置では、イオン注入装置の場合と異なり質量分
離ができないため、イオン源から発生した全てのイオン
が半導体に導入される。しかし、このイオンドーピング
装置は、イオン源から取り出すイオンビーム自体の断面
積が大きいため、大面積の基板を短時間で処理でき、ま
たイオン導入後の不純物活性化アニールの温度を３００
℃から５００℃程度の比較的低温度とすることができ
る。この理由については、不純物導入時に、イオン源で
発生した多量の水素が同時に注入されることによる、い
わゆる水素ビームアニールのアシスト効果によるもので
あると考えられる。 【００１１】これらの装置の出現により、優れた耐熱性
を持つものの、高価で大面積化しにくい石英基板に代わ
って、安価で大面積化し易いガラス基板が用いられる基
盤が整備されつつある。ところで、これらの装置を使用
しても、十分な性能を持つＴＦＴをガラス基板上で製造
するための困難な課題がなお残されている。その課題の
１つとして、プロセスの最高温度が５００℃程度と低い
ため、十分良好な特性を持つゲート絶縁膜が未だに得ら
れていないことが挙げられる。特に、１０００℃程度の
高温で形成される熱酸化膜に比較して、低温処理で形成
される絶縁膜の特性が劣っており、一層の特性向上が望
まれている。また、前述のように、ＥＣＲ−ＣＶＤ装置
では、ｐ−ＣＶＤ装置や常圧ＣＶＤ装置等の場合と比較
して、良質なゲート絶縁膜が得られるものの、大面積の
基板を処理しにくいという欠点がある。 【００１２】そこで、ガラス基板上に良好な特性を持つ
ゲート絶縁膜を形成する方法として、特開昭６２−１１
９９７４号公報には、半導体薄膜上にゲート絶縁膜を堆
積し、これにエキシマレーザーなどのレーザー光を照射
することにより、ガラス基板を変形させることなく、良
好な特性を持つゲート絶縁膜を形成することができる旨
が開示されている。しかし、実際には、この方法によっ
ても、ガラス基板上で十分良好な特性を有するＴＦＴを
得ることはできない。それは、エキシマレーザー光の波
長が紫外光であるため、ＳｉＯ₂ 等のゲート絶縁膜をレ
ーザー光が透過してしまい、照射されたレーザー光がｐ
ｏｌｙ−Ｓｉ動作層のみに吸収され、目的とするゲート
絶縁膜がアニールされにくいためと考えられる。更に、
レーザー光によって動作層に与えられた熱が、動作層上
部のゲート絶縁膜方向ではなく、下層のガラス基板の方
向に放熱される。従って、このアニール方法ではｐｏｌ
ｙ−Ｓｉ動作層とゲート絶縁膜との界面及びゲート絶縁
膜における欠陥を十分に除去することができず、良好な
特性を持つＴＦＴが得られないと考えられる。 【００１３】次に、本発明者らが行った、プロセス温度
のＴＦＴ特性に及ぼす影響についての予備実験の結果に
ついて説明する。先ず、石英基板上にエキシマレーザー
アニール装置を用いてｐｏｌｙ−Ｓｉ動作層を形成し、
更にＥＣＲ−ＣＶＤによって室温でゲート絶縁膜を堆積
し、Ｔａのゲート電極を堆積した後、ゲート電極をマス
クとして、イオンドーピング装置により不純物をソース
部、ドレイン部に導入し、電気炉により温度５００℃で
不純物の活性化アニールを行い、サンプルを作製した。
このサンプルの特性を調べたところ、ソース部、ドレイ
ン部のシート抵抗は十分低く、良好であったが、他の特
性は良好とはいえず、例えば、ｎチャネルＴＦＴの閾値
電圧Ｖ_THは１０Ｖと高かった。そこで、このサンプルを
温度６００℃で追加アニールしたところ、閾値電圧Ｖ_TH
は１から２Ｖに低下し、非常に良好な特性となった。こ
のように、ゲート電極形成後、６００℃程度の温度で追
加アニールを行うことにより、プロセスダメージが除去
され、良好な特性が得られたものと考えられる。このプ
ロセスダメージは、ゲート絶縁膜堆積時、ゲート電極堆
積時、ゲート電極加工時、あるいはイオンドーピング装
置による不純物導入時のいずれかの段階において生じる
ものと考えられるが、詳しいことは現在不明である。こ
のようにガラス基板を用いて、良好な特性を持つＴＦＴ
を得るために、不純物導入後に、６００℃程度のアニー
ルを施したいところであるが、その温度帯ではガラス基
板の熱ダメージが避けられないので、安易にアニールを
行う訳にはいかない。なお、ガラス基板に熱ダメージを
与えずにアニールする方法として、特開平２−１６２７
７２号公報には、薄膜半導体と透明絶縁性基板との間
に、この透明絶縁性基板を透過する波長のインコヒーレ
ント光を吸収する層を設ける方法が開示されている。こ
の方法によって、透明絶縁性基板を高温度まで上昇させ
ることなく、半導体薄膜部分だけ高温度で処理すること
ができるため、絶縁性基板として低コストのパイレック
スやソーダガラス等の安価なガラスを使用できるように
なり、安価でかつ良好な電気特性を有する半導体装置が
得られると記載されている。しかし、実際にはハロゲン
ランプなどのインコヒーレント光の場合、数秒から数十
秒と比較的長い照射時間を必要とするため、絶縁性基板
が光を直接吸収することがないにしても、吸収層が吸収
した高温の熱が、下層の絶縁性基板に伝わり、基板が熱
ダメージを受けることが多い。また、上記の公報で開示
された方法の場合、半導体薄膜下に設けられた吸収層に
よって素子の平坦性が損なわれるため、製造歩留りが低
下しやすいという欠点もある。 【００１４】 【発明が解決しようとする課題】本発明は、上記の事情
に鑑み、ガラス基板を用いて、良好な特性を持つ薄膜集
積回路を低コストで製造することのできる薄膜集積回路
の製造方法を提供することを目的とする。 【００１５】 【課題を解決するための手段】上記目的を達成する本発
明の薄膜集積回路の製造方法は、絶縁性基板上もしくは
絶縁膜上に薄膜集積回路を形成する、薄膜集積回路の製
造方法において、所定の被処理領域上に、所定のパルス
レーザ光に対し光吸収性を有する光吸収膜を形成し、光
吸収膜に所定のパルスレーザ光を照射することにより、
被処理領域を熱処理する工程を含むことを特徴とする。 【００１６】 【作用】本発明の薄膜集積回路の製造方法は、上記のよ
うに構成されているため、動作層、ゲート絶縁膜及びこ
れらの界面等、所定の被処理領域上に、所定のパルスレ
ーザ光に対し光吸収性を有する光吸収膜を形成した後、
この光吸収膜に所定のパルスレーザ光を照射することに
よって、上記の被処理領域が瞬間的に高温アニール処理
され、良好な特性を持つゲート絶縁膜が得られる。その
結果、安価でかつ高性能の薄膜集積回路を製造すること
ができる。 【００１７】 【実施例】以下に、本発明の実施例について説明する。
なお、以下の各実施例は、いわゆる、コプレーナ型のｐ
ｏｌｙ−Ｓｉ ＴＦＴの製造方法に、本発明を適用した
場合の例である。図１乃至図５は、本発明の第１の実施
例におけるＴＦＴの製造プロセスを示す図である。 【００１８】先ず、図１に示すように、ガラス基板１０
上に、ＬＰＣＶＤ法により４５０℃の温度で厚さ１００
ｎｍのａ−Ｓｉを堆積した後、波長２４８ｎｍ、パルス
幅２５ｎｓｅｃ、エネルギー強さ４５０ｍＪ／ｃｍ² の
ＫｒＦ・エキシマレーザー装置によって、ａ−Ｓｉを結
晶化し、動作層となるｐｏｌｙ−Ｓｉ膜２０ａを得た。
この結晶化処理において、ａ−Ｓｉは瞬間的には、１０
００℃以上に加熱され、溶融するが、その溶融時間は約
１００ｎｓｅｃ程度と極めて短いため、ガラス基板が熱
ダメージを受けることはない。また、高エネルギーで結
晶化処理されるため、結晶性の良いｐｏｌｙ−Ｓｉ膜が
得られる。 【００１９】次に、図２に示すように、ｐｏｌｙ−Ｓｉ
膜２０ａを島状にパターンニングした後、ＥＣＲ−ＣＶ
Ｄ法により室温にて厚さ１００ｎｍのＳｉＯ₂ から成る
ゲート絶縁膜３０を堆積した。次に、図３に示すよう
に、ゲート絶縁膜３０の上に光吸収膜を形成するため、
ＬＰＣＶＤ法によって４５０℃の温度で厚さ３０ｎｍの
ａ−Ｓｉ光吸収膜２００を堆積した後、エキシマレーザ
ー装置によって、４５０ｍＪ／ｃｍ² のエネルギーで、
レーザーアニール処理を行った。 【００２０】次に、図４に示すように、ａ−Ｓｉ光吸収
膜２００を除去する際に半導体にダメージを与えること
の少ないＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈ
ｉｎｇ）装置によるドライエッチングによって、役割を
終えた光吸収膜ａ−Ｓｉ２００を除去した後、スパッタ
装置により温度１５０℃で厚さ５００ｎｍのゲート電極
用のＴａ５０を堆積した。次に、ゲート電極５０の上
に、フォトリソグラフィー法によってレジストパターン
を形成し、レジストをマスクとしてドライエッチングを
行った。次に、レジストを剥離し、パターンを形成した
後、ゲート電極５０をマスクとしてイオンドーピング装
置によりソース電極部４０ａ、ドレイン電極部４０ｂに
不純物を導入した。注入条件は、ソース電極部及びドレ
イン電極部をｎ⁺ 型にする場合、加速電圧は１００ｋｅ
Ｖ、使用ガスは５％のＰＨ₃ を含む水素ガス、注入量は
１×１０¹⁶ｃｍ^-2であり、ソース電極部及びドレイン電
極部をｐ⁺ 型にする場合、加速電圧は４０ｋｅＶ、使用
ガスは５％のＢ₂ Ｈ₆ を含む水素ガス、注入量は１×１
０¹⁶ｃｍ^-2である。不純物を導入した後、窒素雰囲気中
で５００℃、１時間、不純物の活性化アニール処理を行
った。活性化アニール温度がこの程度の低温度であるた
め、ガラス基板が熱変形することはなかった。 【００２１】次に、図５に示すように、ｐ−ＣＶＤ装置
によって温度２５０℃で厚さ１μｍのＳｉＯ₂ から成る
層間絶縁膜６０を堆積し、フッ酸によるウエットエッチ
ングによって電極取り出し用の開口７０ａ、７０ｂを開
口し、スパッタ装置によって１５０℃の温度で１μｍ厚
さのＡｌを堆積した後、パターンニングしてＡｌ配線８
０を形成し、ｐ−ＣＶＤ装置によって温度２５０℃で厚
さ１．５μｍのＳｉＮから成る保護絶縁膜９０を堆積し
た。 【００２２】このようにして製造されたｐｏｌｙ−Ｓｉ
ＴＦＴは、従来例に比べ良好な特性を有しており、特
に、閾値電圧が大幅に改善された。更に、ゲート絶縁膜
の特性をＣ−Ｖ法によって評価したところ、従来例に比
べ動作層とゲート絶縁膜との界面の欠陥密度が大幅に低
下していることがわかった。更に、ゲート絶縁膜の耐圧
も従来例と比べ向上していた。また、短パルスのエキシ
マレーザーを用いたため、１０００℃以上に加熱されて
も下層のガラス基板は熱ダメージを受けていなかった。
なお、ゲート絶縁膜の堆積方法として、大面積化が可能
なｐ−ＣＶＤ法を採用した場合も、同様に、ゲート絶縁
膜の特性が向上していた。 【００２３】このように特性が改善された理由につい
て、次のように説明することができる。上記実施例で
は、短波長パルスレーザー光により熱処理を行ったが、
波長２４８ｎｍのエキシマレーザーの場合、紫外線のた
めａ−Ｓｉ層の表面から約５ｎｍの深さの間にレーザー
光が吸収され、殆ど全てのレーザー光が光吸収膜に吸収
されていると考えられる。その結果、光吸収膜は１００
０℃以上にまで昇温し、その熱量が下方のゲート絶縁
膜、動作層、更にはガラス基板に向かって徐々に伝達さ
れる。このため、動作層とゲート絶縁膜との界面やゲー
ト絶縁膜自体の欠陥が大幅に減少したものと考えられ
る。これに対し、従来は、吸収される熱量そのものが少
ない上、その熱量が十分にゲート絶縁膜側に供給される
ことなく、ガラス基板側に放熱されてしまっていたので
はないかと考えられる。 【００２４】次に、本発明の第２の実施例について説明
する。図６乃至図９は、本発明の第２の実施例における
ＴＦＴの製造プロセスを示す図である。先ず、図６に示
すように、ガラス基板１０上に、ＬＰＣＶＤ法により４
５０℃の温度で厚さ１００ｎｍのａ−Ｓｉを堆積した
後、波長２４８ｎｍ、パルス幅２５ｎｓｅｃ、エネルギ
ー強さ４５０ｍＪ／ｃｍ² のＫｒＦエキシマレーザー装
置によって、ａ−Ｓｉを結晶化し、動作層となるｐｏｌ
ｙ−Ｓｉ膜２０ａを形成した。 【００２５】次に、図７に示すように、ｐｏｌｙ−Ｓｉ
膜２０ａを島状にパターンニングした後、ＥＣＲ−ＣＶ
Ｄ法により室温にて厚さ１００ｎｍのＳｉＯ₂ からなる
ゲート絶縁膜３０を堆積した。次に、図８に示すよう
に、ゲート絶縁膜３０の上に光吸収膜を形成するため、
ＬＰＣＶＤ法によって４５０℃の温度で厚さ３０ｎｍの
ａ−Ｓｉ光吸収膜２００を堆積した後、ｐ−ＣＶＤ法に
より室温にて厚さ５０ｎｍのＳｉＯ₂ から成る絶縁膜２
００ａを堆積し、エキシマレーザー装置によって４００
ｍＪ／ｃｍ² のエネルギーで、レーザーアニール処理を
行った。 【００２６】次に、図９に示すように、ＳｉＯ₂ 絶縁膜
２００ａをフッ酸で除去し、更にａ−Ｓｉ光吸収膜２０
０を除去するため、ＣＤＥ装置によってドライエッチン
グした。次に、スパッタ装置により１５０℃の温度で厚
さ５００ｎｍのゲート電極用のＴａ５０を堆積した。こ
れ以降の工程は前述の第１の実施例と同じである。この
ようにして製造されたｐｏｌｙ−Ｓｉ ＴＦＴは第１の
実施例と同様、良好な特性を持つものであった。 【００２７】なお、第２の実施例が第１の実施例と異な
る点は、図８における光吸収膜２００の上に絶縁膜２０
０ａが形成されていることである。このような構造とし
たことにより、光吸収膜として用いたａ−Ｓｉ膜２００
をエキシマレーザーアニールする際、レーザー光の反射
が低減され、レーザー光のエネルギーが有効に利用され
る。従って、照射するレーザー光のエネルギー密度を低
減することができ、その分だけ、ビームサイズを大きく
することができるので、処理時間を短縮することができ
る。また、光吸収膜の熱容量が増加するため、冷却速度
が低下し、実効的にアニール時間を延ばし、アニール効
果が高められる。 【００２８】次に、本発明の第３の実施例について説明
する。図１０乃至図１４は、本発明の第３の実施例にお
けるＴＦＴの製造プロセスを示す図である。先ず、図１
０に示すように、ガラス基板１０上に、ＬＰＣＶＤ法に
より温度４５０℃で厚さ１００ｎｍのａ−Ｓｉを堆積し
た後、波長２４８ｎｍ、パルス幅２５ｎｓｅｃ、エネル
ギー強さ４５０ｍＪ／ｃｍ² のＫｒＦエキシマレーザー
装置によって、ａ−Ｓｉを結晶化し、動作層となるｐｏ
ｌｙ−Ｓｉ膜２０ａを形成した。この結晶化処理におい
て、ａ−Ｓｉは瞬間的には、１０００℃以上に加熱さ
れ、溶融するが、その溶融時間は約１００ｎｓｅｃ程度
と極めて短いため、ガラス基板が熱ダメージを受けるこ
とはない。また、高エネルギーで結晶化処理されるた
め、結晶性の良いｐｏｌｙ−Ｓｉ膜が得られる。 【００２９】次に、図１１に示すように、ｐｏｌｙ−Ｓ
ｉ膜２０ａを島状にパターンニングした後、ＥＣＲ−Ｃ
ＶＤ法により室温で厚さ１００ｎｍのＳｉＯ₂ から成る
ゲート絶縁膜３０を堆積した。次に、図１２に示すよう
に、スパッタ装置により温度１５０℃で厚さ５００ｎｍ
のゲート電極用のＴａ５０を堆積した。次に、ゲート電
極５０の上に、フォトリソグラフィー法によってレジス
トパターンを形成し、レジストをマスクとしてドライエ
ッチングを行った。レジストを剥離し、パターンを形成
した後、ゲート電極５０をマスクとしてイオンドーピン
グ装置によりソース電極部４０ａ、ドレイン電極部４０
ｂに不純物を導入した。注入条件は、ソース電極部及び
ドレイン電極部をｎ⁺ 型にする場合、加速電圧は１００
ｋｅＶ、使用ガスは５％のＰＨ₃を含む水素ガス、注入
量は１×１０¹⁶ｃｍ^-2であり、ソース電極部及びドレイ
ン電極部をｐ⁺ 型にする場合、加速電圧は４０ｋｅＶ、
使用ガスは５％のＢ₂ Ｈ₆を含む水素ガス、注入量は１
×１０¹⁶ｃｍ^-2である。不純物を導入した後、窒素雰囲
気中で５００℃、１時間、不純物の活性化アニール処理
を行った。活性化アニール温度がこの程度の低温度であ
れば、ガラス基板が熱により変形することはない。 【００３０】次に、図１３に示すように、ゲート絶縁膜
３０の上に光吸収膜を形成するため、ＬＰＣＶＤ法によ
って温度４５０℃で厚さ３０ｎｍのａ−Ｓｉ２００を堆
積した。次に、エキシマレーザー装置によって、４５０
ｍＪ／ｃｍ² のエネルギーで、レーザーアニール処理を
行った。次に、ａ−Ｓｉ光吸収膜２００を除去する際に
半導体にダメージを与えることの少ないＣＤＥ（Ｃｈｅ
ｍｉｃａｌ ＤｒｙＥｔｃｈｉｎｇ）装置によるドライ
エッチングによって、役割の終わった光吸収膜ａ−Ｓｉ
２００を除去した。 【００３１】次に、図１４に示すように、ｐ−ＣＶＤ装
置により温度２５０℃で厚さ１μｍのＳｉＯ₂ から成る
層間絶縁膜６０を堆積し、フッ酸によるウエットエッチ
ングによって電極取り出し用の開口７０ａ、７０ｂを開
口し、スパッタ装置によって１５０℃の温度で１μｍ厚
さのＡｌを堆積した後、パターンニングして、Ａｌ配線
８０を形成し、ｐ−ＣＶＤ装置によって２５０℃の温度
で厚さ１．５μｍのＳｉＮから成る絶縁保護膜９０を堆
積した。 【００３２】このようにして作製されたｐｏｌｙ−Ｓｉ
ＴＦＴのソース電極部のシート抵抗は、５９０Ω／□
であり、また、ドレイン電極部のシート抵抗は、９４０
Ω／□であり、共に良好な値であった。また、移動度は
ｎチャネルで６０ｃｍ² ／Ｖｓ、ｐチャネルで４０ｃｍ
² ／Ｖｓと良好な値であった。また閾値電圧もｎチャネ
ルで１Ｖ、ｐチャネルで−３Ｖであり、石英基板を使用
し、６００℃活性化アニールを行った場合と同様の良好
な値であった。また、短パルスのエキシマレーザーを用
いたため、１０００℃以上に昇温しても下層のガラス基
板は熱ダメージを受けていなかった。 【００３３】このように良好な結果が得られた理由につ
いて、次のように説明することができる。すなわち、上
記実施例では、短波長パルスレーザー光により熱処理を
行ったが、本実施例における波長２４８ｎｍのエキシマ
レーザーの場合、ａ−Ｓｉ層の表面から約５ｎｍに亘っ
てレーザー光が吸収されており、その結果、吸収体下層
のガラス基板が直接、照射するエネルギー線でアニール
されることがなかった。また、殆ど全てのレーザー光を
吸収した吸収体は、１０００℃以上に昇温し、この熱量
が下層のゲート電極とゲート絶縁膜とに伝達されていく
が、処理時間が極めて短いため、ガラス基板表面は十分
低い温度に維持されていたからであろうと考えられる。 【００３４】また、高出力のエキシマレーザーと、この
エキシマレーザー光をよく吸収するａ−Ｓｉとを併用し
たため、１０００℃以上の熱をｐｏｌｙ−Ｓｉ動作層、
ゲート絶縁膜及びそれらの界面に供給することができ
て、残存していた歪が除去された結果、ｐｏｌｙ−Ｓｉ
動作層とゲート絶縁膜に対して、必要とされるエネルギ
ーが十分に供給され、かつ、ガラス基板の表面温度が歪
点温度以下に保たれたものと考えられる。 【００３５】次に、本発明の第４の実施例について説明
する。図１５は、本発明の第４の実施例におけるＴＦＴ
の製造プロセスを示す図である。第４の実施例は、上記
の第３の実施例と類似しており、第３の実施例と異なる
のは、ゲート電極とａ−Ｓｉから成る光吸収膜との間に
絶縁膜が配置されている点だけである。従って、第３の
実施例における図１０，１１，１２の各工程は本実施例
においても全く同様なので、第３の実施例と相違する図
１５について以下に説明する。 【００３６】図１５に示すように、Ｔａからなるゲート
電極５０を形成した後、ｐ−ＣＶＤ法により温度２５０
℃で膜厚３０ｎｍのＳｉＯ₂ 絶縁膜２００ａを堆積し
た。この絶縁膜２００ａ上に、光吸収膜としてＬＰＣＶ
Ｄ法により温度４５０℃で厚さ５０ｎｍのａ−Ｓｉ２０
０を堆積した後、エキシマレーザー装置によってエネル
ギー４５０ｍＪ／ｃｍ² でレーザーアニール処理を行っ
た。 【００３７】光吸収膜として用いたａ−Ｓｉ膜２００を
ドライエッチングにて除去した後の工程は第３の実施例
と同様である。このようにして作製されたｐｏｌｙ−Ｓ
ｉＴＦＴの移動度はｎチャネル、ｐチャネルでそれぞ
れ、６０ｃｍ² ／Ｖｓ、４０ｃｍ² ／Ｖｓと、第３の実
施例同様良好であった。また、閾値電圧もｎチャネル、
ｐチャネルでそれぞれ、１Ｖ、−３Ｖであり、６００℃
の活性化アニールを用いた場合と同様良好であった。ま
た、基板への熱ダメージもなかった。 【００３８】本実施例が第３の実施例と異なるのはゲー
ト電極５０とａ−Ｓｉからなる光吸収膜２００との間に
絶縁膜２００ａが配置されている点だけであるが、この
ようにすることにより、ドライエッチングによるａ−Ｓ
ｉ光吸収膜２００の除去工程を、より確実なものとする
ことができる。これは、除去工程において、ゲート電極
材料と光吸収膜材料の組合せ方次第では、選択比、すな
わち、除去すべき材料と除去すべきでない材料とが選択
的にエッチングされる度合いが十分確保できず、下層の
ゲート電極までエッチングされてしまう危険があるから
である。この選択比が十分確保できる材料の組合せは限
られているので、本実施例のように構成することは実際
上、極めて有効である。なお、中間に配置される絶縁膜
はＳｉＯ ₂ またはＳｉＮ等が望ましい。これは半導体製
造プロセスにおいて一般的に使用される高品質材料であ
ること以外に、特に、ＳｉＯ₂ は層間絶縁膜と同一材料
であるため、後段の電極取り出し用の開口を開ける工程
に支障を及ぼさないという利点を持つ。また、この絶縁
膜の膜厚は、ゲート電極を十分に被覆できるよう、１０
ｎｍ以上の厚さが望ましい。なお、膜厚が厚過ぎると後
段の開口工程におけるエッチングが困難になるので望ま
しくない。なお、この中間の絶縁膜は、光吸収膜を除去
する際に、同時に除去しても差し支えない。 【００３９】次に、本発明の第５の実施例について説明
する。図１６は、本発明の第５の実施例におけるＴＦＴ
の製造プロセスを示す図である。第５の実施例は、上記
の第３及び第４の実施例と類似しており、第３の実施例
と異なるのは、ゲート電極とａ−Ｓｉから成る光吸収膜
との間に絶縁膜が配置され、更に光吸収膜の上にも絶縁
膜が配置されている点である。また、第４の実施例と
は、ａ−Ｓｉから成る光吸収膜の上に更に絶縁膜が配置
されている点だけが異なっている。従って、第３の実施
例における図１０，１１，１２の各工程は本実施例にお
いても全く同様なので、相違する図１６について以下に
説明する。 【００４０】図１６に示すように、Ｔａからなるゲート
電極５０を形成した後、ｐ−ＣＶＤ法により温度２５０
℃で膜厚３０ｎｍのＳｉＯ₂ 絶縁膜２００ａを堆積し
た。この絶縁膜２００ａ上に、光吸収膜としてＬＰＣＶ
Ｄ法により４５０℃にて５０ｎｍ厚さのａ−Ｓｉ２００
を堆積した。更に、ｐ−ＣＶＤ法により温度２５０℃で
膜厚２５ｎｍのＳｉＯ₂ ２００ｂを堆積した後、エキシ
マレーザー装置を用い、エネルギー４５０ｍＪ／ｃｍ²
でレーザーアニール処理を行った。光吸収膜２００上の
ＳｉＯ₂ ２００ｂをフッ酸にて除去し、ａ−Ｓｉ光吸収
膜２００をドライエッチングにて除去した後の工程は上
記第３の実施例と同様である。このようにして作製され
たｐｏｌｙ−Ｓｉ ＴＦＴの移動度はｎチャネル、ｐチ
ャネルでそれぞれ、６０ｃｍ² ／Ｖｓ、４０ｃｍ² ／Ｖ
ｓであり、第３の実施例と同様良好であった。また、閾
値電圧もｎチャネル、ｐチャネルでそれぞれ、１Ｖ、−
３Ｖであり、６００℃の活性化アニール処理の場合と同
様に良好であった。また、基板への熱ダメージもなかっ
た。本実施例が第３の実施例と異なるのは、ゲート電極
とａ−Ｓｉの光吸収膜との間に絶縁膜が配置され、更に
光吸収膜上にも絶縁膜が配置されている点であるが、こ
のようにすることにより、光吸収膜として用いたａ−Ｓ
ｉ膜をエキシマレーザーアニールする際、レーザー光の
反射を低減でき、エネルギーを有効に用いることができ
るという利点が生じる。また、光吸収膜の熱容量が増加
するため、冷却速度が低下し、実効的にアニール時間を
延ばす効果もある。なお、この絶縁膜の膜厚を適切に設
定しないと、レーザー光が絶縁膜表面で反射して効果が
減少するので、下層のａ−Ｓｉ膜厚及びレーザー光の波
長に基づいて、反射率最低となる膜厚を選択することが
望ましい。なお、第３の実施例のように、ゲート電極上
に光吸収膜を直接配置する場合も、光吸収膜上にこの反
射防止膜を配置してレーザーアニールする方法が有効で
ある。 【００４１】なお、上記各実施例においては、コプレー
ナ型のｐｏｌｙ−Ｓｉ ＴＦＴの製造方法についてのみ
説明したが、本発明は、コプレーナ型のｐｏｌｙ−Ｓｉ
ＴＦＴに限定されるものではなく、スタッガー型或い
は逆スタッガー型等他の薄膜集積回路にも適用すること
ができる。また、上記の各実施例では、動作層としてｐ
ｏｌｙ−Ｓｉを用いた場合について説明したが、本発明
において、動作層はｐｏｌｙ−Ｓｉだけに限定されるも
のではなく、ＧｅやＳｉＧｅ等、他の半導体薄膜でもよ
い。 【００４２】また、上記の各実施例では、ゲート絶縁膜
としてＳｉＯ₂ を用いた場合について説明したが、本発
明において、ゲート絶縁膜動作層はＳｉＯ₂ だけに限定
されるものではなく、ＳｉＮ等他のゲート絶縁膜でもよ
い。また、上記各実施例では、光吸収膜としてａ−Ｓｉ
を用いた例について説明したが、本発明において、光吸
収膜は、ａ−Ｓｉのみに限定されるものではないが、不
純物が少なく、大面積の素子に堆積し易く、しかも後で
除去し易いという点で、現在では、ａ−Ｓｉが最も好ま
しい。 【００４３】また、光吸収膜はできるだけ薄い方がよ
い。これは、光吸収膜で吸収された熱を横方向に伝えず
に、下層のゲート絶縁膜、動作層の方向に有効に伝える
ためには膜厚が薄い方が有利だからである。また、光吸
収膜をゲート電極の上部に配置せずに、保護膜上や動作
層下など他の位置に配置してもよい。また、熱処理後
に、必ずしも光吸収膜を除去する必要はない。但し、光
吸収膜を残存させた場合には、素子の平坦性が損なわれ
易いため、一般的には光吸収膜を残存させることは好ま
しくない。 【００４４】なお、絶縁膜の表面におけるレーザー光の
反射が多いと効果が薄れるので、下層のａ−Ｓｉ膜厚及
びレーザー光の波長を考慮に入れて、反射率が最低とな
るよう、絶縁膜の膜厚を決定することが望ましい。ま
た、上記の各実施例において、不純物を導入し、その不
純物の活性化アニール処理（５００℃）を行った後に、
光吸収膜を形成し、レーザーアニール処理を行っている
が、これに対して、活性化アニール処理を省略し、光吸
収膜へのレーザーアニール処理のみを行い、これによっ
て実質的に活性化アニール処理を兼ねさせる方法も考え
られる。しかし、以下の理由により、活性化アニール処
理を省略する方法は好ましいものではないと考えられ
る。すなわち、一般に、不純物を導入した直後のｐｏｌ
ｙ−Ｓｉ動作層は、注入された不純物原子によりアモル
ファス化しており、最初の状態より密度が小さくなって
いる。従って、不純物の活性化アニール工程を省略した
場合、レーザーアニール処理時に、不純物が導入された
ソース電極部及びドレイン電極部に、短時間の間に大量
の熱量が供給されるため、急激な収縮が起こり、その部
分の平坦性が損なわれ易く、配線等の歩留り低下が起こ
り易いからである。なお、用いるエネルギーや動作層の
膜厚などの組合せによっては支障がない場合もあり得る
ので、そのような場合には、活性化アニール処理を省略
しても差し支えない。 【００４５】なお、上記各実施例では、高出力のエキシ
マレーザーと、このレーザー光をよく吸収するａ−Ｓｉ
とを併用することによって、１０００℃以上の熱をｐｏ
ｌｙ−Ｓｉ動作層、ゲート絶縁膜及びそれらの界面に供
給しているが、一般に、このエキシマレーザーの照射エ
ネルギーは高いほどよい結果を得ることができる。しか
し、エネルギーが高過ぎると、光吸収膜がアブレーショ
ンしたり、光吸収膜が蒸発したり、光吸収膜の下のゲー
ト絶縁膜が熱変形したりすることがあるので、このよう
な問題を起こさない程度のエネルギーに止める必要があ
る。 【００４６】なお、上記の各実施例では、光源としてエ
キシマレーザー装置を用いた場合について説明したが、
本発明は、光源としてエキシマレーザー装置を用いるこ
とに限定されるものではなく、他のパルスレーザーを光
源として用いてもよい。レーザ光はコヒーレント光であ
り、コヒーレント光は、従来の非コヒーレント光のタン
グステンランプなどと比較して、光が光吸収膜に十分吸
収されるため、下地基板の透過波長について考慮する必
要がない。また、非コヒーレント光の場合、複数の波長
が含まれ、一部の波長の光がガラス基板に到達する恐れ
があるが、コヒーレント光は単一波長であるため、光吸
収膜に完全に吸収され、基板温度を低温度に維持できる
利点がある。また、非コヒーレント光においては、エキ
シマレーザーのような数十ｎｓｅｃという極めて短時間
の照射ができないため、光吸収膜が吸収した熱によりガ
ラス基板がダメージを受け易い。従って、本発明におい
ては、照射する光はコヒーレント光であり、かつ、照射
時間の極めて短いパルスレーザーであることが好まし
い。 【００４７】なお、ゲート電極は薄く、かつ熱伝導熱率
の低い材料が望ましい。これは、光吸収膜で吸収した熱
を下層のゲート絶縁膜、動作層に有効に伝える上で有利
だからである。ところで、上記各実施例のようにゲート
電極上に光吸収膜を配置せずに、直接、ゲート電極をエ
キシマレーザーアニールしてはどうかという疑問が起こ
り得るが、このようにすると、次のような問題が生じ
る。すなわち、ゲート電極を直接エキシマレーザーアニ
ールした場合、ゲート電極にアブレーションが起き易
く、ＴａやＣｒ或いはＭｏ等のメタルゲート電極自体が
破損することがある。そこで、アブレーションを抑えよ
うとすると十分なエネルギーを供給できなくなり、特性
向上が望めない。なお、ｐｏｌｙ−Ｓｉをゲート電極と
する場合にはアブレーションは起きにくいが、ゲートの
シート抵抗が大きくなるので好ましくない。また、ゲー
ト電極上に光吸収膜がないと、熱を下地に均一に供給で
きない。上記各実施例では、光吸収膜がゲート電極の全
面を覆うように配置されているためこのようなことはな
い。 【００４８】 【発明の効果】以上説明したように、本発明によれば、
所定のパルスレーザ光に対し光吸収性を有する光吸収膜
の作用により、基板に熱ダメージを与えることなく、し
かも瞬間的に高温アニール処理することができるので、
歪点温度の低いガラス基板を用いて高性能の薄膜集積回
路を製造することができる。 【００４９】また、本発明により、安価なガラス基板を
用いることが可能となり、しかも、ゲート絶縁膜の特性
を大幅に向上させることができるため、基板の大面積化
が可能となり、高性能の薄膜集積回路を安価に製造する
ことができる。

【図面の簡単な説明】 【図１】本発明の第１の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図２】本発明の第１の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図３】本発明の第１の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図４】本発明の第１の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図５】本発明の第１の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図６】本発明の第２の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図７】本発明の第２の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図８】本発明の第２の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図９】本発明の第２の実施例におけるＴＦＴの製造プ
ロセスを示す図である。 【図１０】本発明の第３の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１１】本発明の第３の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１２】本発明の第３の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１３】本発明の第３の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１４】本発明の第３の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１５】本発明の第４の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１６】本発明の第５の実施例におけるＴＦＴの製造
プロセスを示す図である。 【図１７】従来例におけるＴＦＴの製造プロセスを示す
図である。 【図１８】従来例におけるＴＦＴの製造プロセスを示す
図である。 【図１９】従来例におけるＴＦＴの製造プロセスを示す
図である。 【図２０】従来例におけるＴＦＴの製造プロセスを示す
図である。 【符号の説明】 １０ ガラス基板 ２０ ｐｏｌｙ−Ｓｉ動作層 ２０ａ ｐｏｌｙ−Ｓｉ膜 ３０ ゲート絶縁膜 ４０ａ ソース電極部 ４０ｂ ドレイン電極部 ５０ ゲート電極 ６０ 層間絶縁膜 ７０ａ ソース電極部の開口 ７０ｂ ドレイン電極部の開口 ８０ Ａｌ配線 ９０ 保護絶縁膜層 ２００ 光吸収膜 ２００ａ 絶縁膜 ２００ｂ 絶縁膜

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−48410（ＪＰ，Ａ) 特開 昭61−145819（ＪＰ，Ａ) 特開 平６−181178（ＪＰ，Ａ) 特開 昭63−25913（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/20 H01L 21/268 H01L 21/336 H01L 27/12 H01L 29/786

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 絶縁性基板上もしくは絶縁膜上にアモル
   ファスシリコンを堆積する工程と、該アモルファスシリ
   コンに紫外線パルスレーザを照射して、多結晶シリコン
   を形成する工程と、該多結晶シリコン上にゲート絶縁膜
   を堆積する工程と、該ゲート絶縁膜上にアモルファスシ
   リコンの光吸収膜を堆積する工程と、該光吸収膜に紫外
   線パルスレーザ光を照射することにより前記ゲート絶縁
   膜および前記多結晶シリコンと前記ゲート絶縁膜との界
   面の欠陥密度を低下させるとともに該ゲート絶縁膜の耐
   圧を増加させる熱処理工程とを有することを特徴とする
   薄膜集積回路の製造方法。