JP5640147B2 - スイッチ回路、選択回路、及び電圧測定装置 - Google Patents

Description

本発明は、スイッチ回路、選択回路、及び電圧測定装置に関し、特に複数の電圧から１つの電圧を選択して測定する電圧測定装置に適用して、有効な技術に関する。

現在、車両走行用の駆動源としてモータを使用する電気自動車（ＥＶ：ｅｌｅｃｔｒｉｃ ｖｅｈｉｃｌｅ）やハイブリッド車（ＨＥＶ：ｈｙｂｒｉｄ ｅｌｅｃｔｒｉｃ ｖｅｈｉｃｌｅ）が自動車メーカを問わず多くの企業・団体で開発されている。これらモータを駆動するためには数百ボルトの高電圧を有する車両搭載電源が必要とされる。前記車両搭載電源は、数ボルト程度の電圧を発生する素電池（「電池セル」とも称する。）を複数個直列に接続した組電池で実現されている。

電気自動車等では車両の走行時や充電時などすべての使用環境下において、電池の状態（例えば、過充電状態、過放電状態、充電残量等）を判断するために各電池セルＶＣＬ１つずつの電圧を高精度で測定する必要がある。電池電圧の高精度な検出技術は電池エネルギの有効活用に必須であり、特に車両用電源としては車両の安全性や車両走行距離の長距離化に繋がる重要な技術である。

このような高精度化の要求に応え、且つさらなる低コスト化を実現するために、車両搭載電源における電圧測定装置は、電池セルＶＣＬ１つにつき１つのＡＤ変換器（以下、ＡＤＣ（Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）とも称する。）を備えるのではなく、電池セル数個〜十数個を１ブロックとして捉え、１ブロックにつき１つのＡＤＣを持つ構成が主に実用化されている。またその構成を実現するために、電圧測定装置は、マルチプレクサ回路（以下、ＭＵＸ（ｍｕｌｔｉｐｌｅｘｅｒ）とも称する。）を搭載し、ＭＵＸにより最下位電位（グラウンド（ＧＮＤ）レベル）を基準にして設計されるＡＤＣの信号入力に複数の異なる電圧水準にある電池電圧を時間的に順次切り替えることで、電圧の測定を実現している。また電池電圧を測定する回路方式として、従来はフライングキャパシタ回路を用いる方式が最もよく使用されている（例えば特許文献１参照）。この方式はＭＵＸ回路の一部として、少なくとも１つのキャパシタを使用して構成される。このキャパシタは通常時は両極いずれの端子も特定の電位に固定されておらず、電池側のスイッチ回路を通じて各電池の両極の入力電圧端子に接続可能とされ、ＡＤＣ側のスイッチ回路を通じてＡＤＣの２つの入力端子に接続可能とされる。また、別のスイッチ回路によってキャパシタの一方の端子はＧＮＤ電位や所定の固定電位に接続可能とされる。特許文献１に記載のフライングキャパシタ回路の測定時の動作を簡単に説明すると以下となる。例えば、先ず電圧を測定する電池の両端とキャパシタＣとを接続する電池側スイッチをオンしてキャパシタＣに電池電圧を充電する。次に電池側スイッチをオフしてから、キャパシタＣのどちらか一方の電極をＧＮＤ電位や一定電位に接続する。これにより電圧水準の異なる電池電圧をＡＤＣの動作範囲内の電圧領域にシフトさせることができる。そしてこの状態でＡＤＣ側のスイッチをオンするにすることでＡＤＣと電気的に接続し、ＡＤＣによってその電圧値を読み取る。なお、キャパシタＣとＡＤＣの間にバッファアンプや差動アンプを使用する場合があるが動作手順は同様である。

電圧測定装置の従来技術として特許文献１乃至９に開示があり、その他の関連技術として特許文献１０乃至１２に開示がある。

特許文献１には、フライングキャパシタ方式の電圧測定装置の各スイッチ回路において、電池電圧入力とキャパシタ間を接続するスイッチ素子をオンにする際に電池から消費されるスイッチの駆動電流を均一化する方法として、上位の単位電池セルに接続されたスイッチを駆動するレベルシフト回路ほど、そのレベルシフト回路に流れる消費電流を大きくするように、電池毎に前記駆動電流に重み付けを行う技術が開示されている。

特許文献２には、電池セル数Ｎ個に対して、キャパシタとの接続にＮ＋１個のＰＮＰ構造またはＮＰＮ構造のスイッチング素子を使用して電圧検出回路に接続する方法が開示されている。

特許文献３乃至６には、測定対象の電圧源と同数のキャパシタを用い、各スイッチ回路のスイッチ素子にはＮ型またはＰ型のＭＯＳＦＥＴを１つだけ使用する構成が開示されている。また特許文献５では、フライングキャパシタで使用されるスイッチの寄生容量による測定誤差を改善するために、スイッチ群の寄生容量を含む浮遊容量を予め測定し、フライングキャパシタの容量と測定した前記浮遊容量等に基づいて浮遊容量に蓄積された電荷による誤差電圧を算出し、その誤差電圧に基づいて測定電圧を算出する方法が開示されている。更に、特許文献６ではスイッチの寄生容量成分による誤差の改善方法が開示されている。

特許文献７には、スイッチ素子として用いるＭＯＳトランジスタのソース・ドレイン間の寄生ダイオードによる電荷抜けに対応するため、電圧測定回路において電池セル数分のキャパシタを用いるとともに、各スイッチ回路のスイッチ素子にはＭＯＳＦＥＴを用いる方法が開示されている。

特許文献８には、電池電圧入力とキャパシタ間を接続するスイッチをオンするための信号のレベルシフト回路にコンデンサを用いて、交流信号でスイッチをＯＮする方法が開示されている。

特許文献９には、前記特許文献５と同様にスイッチの寄生容量による測定誤差を改善するために、スイッチと差動増幅回路（ＯＰアンプ）を組み合わせたサンプルホールド回路を用いる方法が開示されている。

特許文献１０には、バッテリ保護回路においてバッテリの充電を安定して行うための外部電極とバッテリとの間の給電経路の開閉制御の方法が開示されている。

特許文献１１には、１つのＭＯＳトランジスタでは耐圧が不足するシステムにおける縦続トランジスタの接続方法が開示されている。

特許文献１２には、バッテリ充電制御において、バッテリの過充電や入力電圧低下によるバッテリからの電流の逆流を防止するための技術が開示されている。

特開２００５−２６５７７６号公報 特開２００６−５３１２０号公報 国際公開ＷＯ２００４／０８６０６５号パンフレット 特開２００５−２８３２５８号公報 特開２００６−１０５８２４号公報 特開２００５−３３９４号公報 特開２００５−９１１３６号公報 特開２００５−１７２８９号公報 特開２００８−９９３７１号公報 特開２００６−３２０１８３号公報 特開２００２−９６００号公報 特開２００９−３０１２０９号公報

本願発明者は、電圧測定装置における電圧測定精度の高精度化や電池の消費電流の均一化の要求に伴い、その技術的課題を見直した結果、以下の新たな課題を見出した。

第１の課題は、測定対象の電池エネルギ消費のアンバランスによる電池持続力の低下である。

図１９は、公知技術ではないが、本願発明者が本願発明に先立って検討したＰ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の一例である。また、図２０は、図１９と同様に、本願発明者が本願発明に先立って検討したＮ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の一例である。

図１９及び図２０に示されるスイッチ回路は、２つのＭＯＳトランジスタのソースを共通に接続するとともにゲートを共通に接続する双方向スイッチと、当該スイッチを制御するための制御信号（ＥＮＡＢＬＥ）によって制御されるＭＯＳトランジスタと、定電流を発生させるＭＯＳトランジスタと、抵抗Ｒと、から構成されるスイッチ駆動部を備える。例えば、電圧測定装置のＭＵＸ回路におけるスイッチ回路として、同図のスイッチ回路を用いた場合を考える。この電圧測定装置によって組電池を構成する夫々の電池セルの電圧を測定するに場合には、スイッチ駆動回路によってスイッチをオンして、測定対象の電池セルが接続される入力端子（ＶＩＮ）を計測回路側に接続される出力端子（ＶＯＵＴ）に接続する。このときスイッチ駆動回路には、スイッチをオンするための駆動電流Ｉが入力側（ＶＩＮ）から抵抗Ｒを介してグラウンド（ＧＮＤ）に流れる。このように、スイッチ駆動回路の低耐圧素子の使用や信号での制御の容易化のため、計測対象の電池セルの電極からＧＮＤレベルに駆動電流Ｉが流れるようにすることでスイッチ素子を駆動すると、夫々の電池セルは直列に接続されているため、下位側に配置された電池セルほど駆動電流を何度も取り出すこととなる。逆に最上位側に配置された電池セルからはあまり駆動電流は取り出されないために、電池エネルギ消費のアンバランスを引き起こしてしまう。この対策方法として、前述したように、特許文献１にスイッチ駆動回路の駆動電流の重み付けを行う方法が示されているが、この方法では、直列に接続する電池セルの数を増加させた場合には、その数に応じて駆動電流が大きくなり、電池の消費電力を抑えるためには駆動電流の単位電流をかなり小さくする必要がある。また、最下位付近のスイッチ素子は微少電流でオン電圧を発生させなければならず、駆動回路のオン電圧を発生させるための抵抗素子（例えば、図１９及び図２０の抵抗Ｒに相当する抵抗素子）が高抵抗となってしまい、電圧測定装置の面積の増大を招く。

第２の課題は、スイッチ素子及び信号経路の抵抗成分とスイッチ素子の駆動電流とで生ずる電圧降下による電圧測定精度の悪化である。上記の第１の課題で示したように、スイッチ素子をオンするための駆動電流を計測対象の電池セルから供給すると、スイッチ素子のオン抵抗、前記駆動電流が流れる信号経路の抵抗成分、電池セルの電極とスイッチ素子との間の外付けノイズカットフィルタの抵抗成分に前記駆動電流が流れることにより電圧降下が発生する。これらの抵抗成分はすべての製品で均一に製造することはできず、必ず素子のバラつきが生じてしまうが、この抵抗成分のバラつきが夫々の電圧降下に差を生じさせる。この電圧降下の差が電圧測定精度を悪化させる要因となる。例えば特許文献２では、各電池セルに対応するスイッチ素子としてプラス極側のスイッチにＰＭＯＳトランジスタを用い、マイナス極側にＮＭＯＳスイッチを用いているが、このような組み合わせ構成したスイッチ回路において前記抵抗成分のバラつきが大きい場合には、駆動電流の流れる方向の違いから電圧降下が相殺されることなく、逆に大きな測定誤差要因を生む可能性がある。この駆動電流による測定誤差の改善方法については、上記特許文献１乃至１２では特に言及されていない。特許文献８では、前述したようにスイッチ素子を駆動するためにドライブコンデンサを用いる方法が示されているが、スイッチをオンさせる交流信号自体が測定ノイズとなる可能性がある。測定ノイズを防止するには、電池側とのスイッチをＯＦＦのときに測定出来る様に電圧を保持するフライングキャパシタ回路を必要と考えられる。また、この方法を電圧測定装置で実現するには面積の大きな容量素子を使用せざるを得ず、回路規模の増大を招く。

第３の課題は、オフ状態のスイッチ素子において想定外の電流リークパスが生じることによる測定精度悪化である。例えば１つフライングキャパシタに選択的に電池セルを接続するＭＵＸ回路において、夫々のスイッチ素子としてＭＯＳトランジスタを用いる場合を考える。一つの電池セルの電圧を測定するために、当該電池セルのスイッチ素子（ＭＯＳトランジスタ）をオンしているとき、他の電池セルのスイッチ素子（ＭＯＳトランジスタ）はオフとされる。しかしながら、他の電池セルのＭＯＳトランジスタのゲートを制御してオフとしても、そのソース・ドレイン間の寄生ダイオードが導通するような電圧関係が生じると、測定対象の電池セルからフライングキャパシタへの電流経路に加え、オフしているスイッチ素子への電流経路が生じてしまい、測定対象の電池セルにとっては想定外の負荷電流として見えてしまう可能性がある。この負荷電流と電池からＭＵＸ回路出力までの経路における抵抗成分とによって電圧降下が生じてしまい、その電圧降下が測定誤差を生じさせる誤差要因となる。この課題の対策方法として、前述の特許文献３乃至７に寄生ダイオードが働かない構成が提案されているが、これらの方法では電池セル数分のフライングキャパシタを内蔵しないといけないため、回路面積が大きくなってしまう。一方、特許文献９等のように、スイッチ素子として２つのＭＯＳトランジスタのソースを共通に接続するとともにゲートを共通に接続する双方向スイッチを用いる場合であっても、例えば、オフ状態のスイッチ素子のＰＭＯＳトランジスタのソースノードよりも測定対象の電池の電圧が高い場合には、前記ＰＭＯＳトランジスタの寄生ダイオードが動作してしまい、負荷電流が生じてしまう。また、オフ状態のスイッチ素子のＮＭＯＳトランジスタのソースノードよりも測定対象の電池の電圧が低い場合には、前記ＮＭＯＳトランジスタの寄生ダイオードが動作してしまい負荷電流が生じてしまう。

第４の課題は、フライングキャパシタ方式の電圧測定装置におけるスイッチ素子の寄生容量及びＯＰアンプのオフセット誤差等によるデバイス起因の測定誤差の発生である。前述した特許文献５及び特許文献９でも言及されているように、フライングキャパシタ方式の電圧測定装置では、スイッチ素子の寄生容量が測定誤差要因となるために、測定の高精度化には対策が必要である。特許文献５及び特許文献９のいずれにおいても、誤差を補正するための処理等が複雑であり、回路規模の増大を招く。特に、特許文献９のようにフライングキャパシタ回路においてキャパシタとＡＤＣの間にバッファ用途でＯＰアンプを追加したり、ＯＰアンプを用いたサンプルホールド回路を用いたりする場合、ＯＰアンプ自身のオフセット電圧などが誤差要因となってしまう。その誤差を補正する方法は各種あるが、多くの手間がかかり、計測時間の増大や消費電力の増大を招く可能性がある。

また特許文献１０乃至１２に開示されたいずれの技術によっても上記の問題を解決することはできない。

本発明の目的は、電圧測定装置における電圧測定精度の向上と電池の消費電流の均一化に資する技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、スイッチ回路は、入力端子と出力端子の間に設けられたスイッチ素子と、前記入力端子に供給される入力電圧を挟んで、相互に異なる第１電源電圧と第２電源電圧との間で駆動されるスイッチ駆動部とを有する。前記スイッチ駆動部は、前記第１電源電圧が供給される第１電源端子側にドレイン側が接続され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路と、前記制御信号に応じて前記ソースフォロア回路の出力側と前記第２電源電圧が供給される第２電源端子との間の電流経路を開閉する電流制御部とを有する。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、本スイッチ回路は、電圧測定装置における電圧測定精度の向上と電池の消費電流の均一化に資する。

図１は、実施の形態１に係る電圧測定装置の一例を示すブロック図である。 図２は、電圧測定装置２の電源供給の一例を示す説明図である。 図３は、電圧測定装置２におけるＭＵＸ回路３０の一部のスイッチ回路の接続部分を示した説明図である。 図４は、電圧測定装置２の動作タイミングの一例を示すタイミングチャートである。 図５は、ＭＵＸ回路３０のＰ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の一例を示す回路図である。 図６は、ＭＵＸ回路３０のＮ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の一例を示す回路図である。 図７は、２種類のスイッチ回路を用いたＭＵＸ回路３０の構成例を示すブロック図である。 図８は、ＥＶ又はＨＥＶ用のバッテリの電圧測定システムの一例を示すブロック図である。 図９は、ＥＶ又はＨＥＶ用のバッテリの電圧測定システムの別の一例を示すブロック図である。 図１０は、Ｐ型ＭＯＳトランジスタの双方向スイッチ素子を用いたスイッチ回路の別の一例を示す回路図である。 図１１は、図１０におけるオフ信号（ＯＦＦ）を示す説明図である。 図１２は、Ｐ型ＭＯＳトランジスタの双方向スイッチ素子を用いたスイッチ回路の別の一例を示す回路図である。 図１３は、図１２におけるオフ信号（ＯＦＦ）を示す説明図である。 図１４は、Ｎ型ＭＯＳトランジスタの双方向スイッチ素子を用いたスイッチ回路の別の一例を示す回路図である。 図１５は、図１４におけるオフ信号（ＯＦＦ）を示す説明図である。 図１６は、電圧測定装置２の電源供給を別電源から供給する場合の一例を示すブロック図である。 図１７は、ＭＵＸ回路３０を適用したフライングキャパシタ方式の電圧測定装置の一例を示すブロック図である。 図１８は、電圧測定装置４の動作タイミングの一例を示すタイミングチャートである。 図１９は、本願発明者が本願発明に先立って検討したＰ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の回路図である。 図２０は、本願発明者が本願発明に先立って検討したＮ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の回路図である。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕（電源電圧駆動のスイッチ回路）
本発明の代表的な実施の形態に係るスイッチ回路（ＳＷＰ、ＳＷＮ）は、入力端子（ＶＩＮ）と出力端子（ＶＯＵＴ）の間に設けられたスイッチ素子（ＭＰ１及びＭＰ２、又はＭＮ１及びＭＮ２）と、前記スイッチ素子のオンオフを指示する制御信号（ＥＮＡＢＬＥ）に基づいて、前記スイッチ素子を駆動するスイッチ駆動部（４０１〜４０９）とを有する。前記スイッチ駆動部は、前記入力端子に供給される入力電圧を挟んで相互に異なる第１電源電圧（ＶＣＣ又はＧＮＤ）と第２電源電圧（ＧＮＤ又はＶＣＣ）との間で駆動される。また、前記スイッチ駆動部は、前記第１電源電圧が供給される第１電源端子側にドレイン側が接続され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路（４０１、４０４）と、前記制御信号に応じて前記ソースフォロア回路の出力側と前記第２電源電圧が供給される第２電源端子との間の電流経路を開閉する電流制御部（４０２、４０５）とを有する。

項１のスイッチ回路は、前記スイッチ回路の入力端子側から駆動電流を供給するのではなく、前記ソースフォロア回路を介して前記第１電源端子と前記第２電源端子との間に流れる駆動電流によってスイッチ素子を駆動させる。これにより、スイッチの駆動電流とスイッチの入出力端子間の抵抗成分とによる電圧降下は生じず、且つスイッチ駆動のために入力端子側の電力を消費することはない。したがって、例えば前述した電圧測定装置のＭＵＸ回路に項１のスイッチ回路を適用すれば、上記の第１の課題と第２の課題を解決することができる。

〔２〕（スイッチ回路の詳細）
項１のスイッチ回路において、前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給される第１導電型の第１ＭＯＳトランジスタ（ＭＰ１又はＭＮ２）と、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続される第１導電型の第２ＭＯＳトランジスタ（ＭＰ２又はＭＮ２）と、を有する。前記ソースフォロア回路は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続される第２導電型の第３ＭＯＳトランジスタ（ＭＮ３又はＭＰ５）と、一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部（Ｒ１、Ｒ２）とを有する。前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる。

これによれば、項１のスイッチ回路を簡易な構成で実現することができる。また、前記電圧生成部に流れる電流に基づいて第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのゲート・ソース間電圧を発生させるから、前記入力電圧によらないオン電圧を生成することができる。

〔３〕（定電流タイプのオフ加速回路を備えるスイッチ回路）
項１又は２のスイッチ回路において、前記スイッチ駆動部は、前記電流制御部によって形成された電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第１電源端子と第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端、並びに、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子を介して形成するオフ加速部（４０３、４０６）と、を更に有する。

これによれば、スイッチ素子がオフ状態のとき、前記電圧生成部の他端のノードの電位が前記第１電源電圧側に遷移するため、スイッチ素子のオフ状態がより安定となる。また、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子の電位が前記第１電源電圧側に遷移するため、オフ状態の前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの寄生ダイオードを介した電荷の移動を防止することができる。したがって、例えば前述した電圧測定装置のＭＵＸ回路に項３のスイッチ回路を適用すれば、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。

〔４〕（スイッチタイプのオフ加速回路を備えるスイッチ回路）
項１又は２のスイッチ回路において、前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間のうち所定の期間に前記第１電源端子と第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０７〜４０９）と、を更に有する。

これによれば、項３と同様に、スイッチ素子のオフ状態がより安定となり、且つオフ状態の前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの寄生ダイオードを介した電荷の移動を防止することができる。したがって、例えば前述した電圧測定装置のＭＵＸ回路に項３のスイッチ回路を適用すれば、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。また、前記オフ加速部は、スイッチ素子がオン状態であるときには電流を流さないので消費電流を低減することができ、且つスイッチ素子のオン電圧を決定する前記電圧生成部に流れる電流として前記電流制御部に流れる電流のみを考慮すればよいので、オン電圧の精度向上に資する。更に前記オフ加速部はスイッチ的に動作するので、定電流で動作する場合に比べ前記スイッチ素子がオフ状態に移行するまでの時間をより短くすることができ、且つより早いタイミングで寄生ダイオードを介した電荷の移動を防止することができる。

〔５〕（オフ加速回路：ワンショット信号）
項４のスイッチ回路において、前記オフ加速部が電流経路を形成する期間は、前記電流制御部が電流経路を閉じている期間のうち一部の期間（図１１のオフ信号のハイレベル期間）である。

〔６〕（オフ加速回路：反転信号）
項４のスイッチ回路において、前記オフ加速部が電流経路を形成する期間は、前記電流制御部が電流経路を閉じている期間に対応する期間（図１３又は図１５のオフ信号のハイレベル期間）である。

これによれば、前記オフ加速部が電流経路を形成する期間を、例えばスイッチ素子のオフ状態を指示する期間とすることができるから、設計が容易となる。

〔７〕（スイッチ回路（Ｐｃｈ））
項２乃至６のいずれかのスイッチ回路において、前記第１電源電圧は、前記入力電圧以上の電圧値（ＶＣＣ）とされ、前記第１導電型はＰチャネル型であり、前記第２導電型はＮチャネル型である。

〔８〕（スイッチ回路（Ｎｃｈ））
項２乃至６のいずれかのスイッチ回路において、前記第１電源電圧はグラウンド電圧とされ、前記第２電源電圧は前記入力電圧以上の電圧値（ＶＣＣ）とされ、前記第１導電型はＮチャネル型であり、前記第２導電型はＰチャネル型である。

〔９〕（電源電圧駆動のスイッチ回路を備えるマルチプレクサ回路）
本発明の代表的な実施の形態に係る選択回路（３０）は、一端と他端が接続されて組電池を構成する複数個の素電池（ＶＣＬ＿１〜ＶＣＬ＿ｎ）のうち１又は複数の素電池から構成されるブロックを１単位とし、入力された制御信号に応じて、いずれかの前記ブロックの両端に接続される信号線を選択して第１出力端子（ＩＮＰ（＋））と第２出力端子（ＩＮＮ（−））に接続する。前記選択回路は、前記ブロックの一端（電池セルＶＣＬの正側電極）に接続される信号線が接続される入力端子（ＶＩＮ）と前記第１出力端子に接続される信号線が接続される出力端子（ＶＯＵＴ）とを有して、前記制御信号に応じて当該入力端子と当該出力端子とを電気的に接続する第１スイッチ回路（ＳＷＰ）と、前記ブロックの他端（電池セルＶＣＬの負側電極）に接続される信号線が接続される入力端子（ＶＩＮ）と前記第２出力端子に接続される信号線が接続される出力端子（ＶＯＵＴ）とを有して、前記制御信号に応じて当該入力端子と当該出力端子とを電気的に接続する第２スイッチ回路（ＳＷＮ）とを夫々の前記ブロックに対応して有する。また、前記第１スイッチ回路及び前記第２スイッチ回路は、当該スイッチ回路の入力端子と出力端子の間に設けられたスイッチ素子（ＭＰ１及びＭＰ２、又はＭＮ１及びＭＮ２）と、前記制御信号に応じて前記スイッチ素子を駆動するスイッチ駆動部（４０１〜４０９）と、を有する。前記スイッチ駆動部は、前記第１電源電圧（ＶＣＣ又はＧＮＤ）が供給される第１電源端子と、前記第２電源電圧（ＧＮＤ又はＶＣＣ）が供給される第２電源端子との間に配置され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路（４０１、４０４）と、前記制御信号に応じて、前記第１電源端子と前記第２電源端子との間の前記ソースフォロア回路が配置された電流経路を開閉する電流制御部（４０２、４０５）とを有する。

これによれば、項１と同様に、前記第１スイッチ回路及び前記第２スイッチ回路によれば、スイッチの駆動電流とスイッチの入出力端子間の抵抗成分とによる電圧降下は生じず、且つスイッチ駆動のために入力端子側の電力を消費することはない。したがって、例えば前述した電圧測定装置のＭＵＸ回路として項９の選択回路を適用すれば、上記の第１の課題と第２の課題を解決することができる。

〔１０〕（ＶＣＣはバッテリ電圧）
項９の選択回路において、前記第１電源電圧は、前記組電池を構成する素電池のうち最高位の素電池の一端の電圧に応じた電圧（ＶＣＬ＿１の正側電極の電圧）である。

項１０の選択回路において、前記第１スイッチ回路及び前記第２スイッチ回路の駆動電流は前記組電池から供給される。すなわち、前記選択回路の選択動作において各素電池から均等に電力消費が行われるので、素電池間の電池エネルギ消費のバランスを保つことができる。

〔１１〕（ブロック毎のスイッチ回路は同一種類のトランジスタ）
項１０の選択回路において、前記スイッチ素子は、ゲート端子が前記駆動電圧により制御されるＰ型のＭＯＳトランジスタ（ＭＰ１、ＭＰ２）又はＮ型のＭＯＳトランジスタ（ＭＮ１、ＭＮ２）を有し、前記ブロックに対応される前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子のトランジスタの種類は同一とされる。

項１１の選択回路は、前記選択対象の前記ブロックの夫々の電極に接続されるスイッチ素子の種類を同一とするから、前記ブロックの夫々の電極から前記第１出力端子までの抵抗成分と前記第２出力端子までの抵抗成分とのずれの低減に資する。

〔１２〕（同一種類のスイッチ回路の接続方法）
項９乃至１１のいずれかの選択回路において、前記ブロックのうち前記他端の電位が所定の電位（ＶＴ）以上となる第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｐ型のＭＯＳトランジスタ（ＭＰ１、ＭＰ２）とされ、前記ブロックのうち前記他端の電位が前記所定の電位より低い第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｎ型のＭＯＳトランジスタ（ＭＮ１、ＭＮ２）とされる。

これによれば、前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子としてＮ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタを用いた場合であっても、夫々のブロックの両端に接続されるスイッチ素子を種類を等しくすることができる。

〔１３〕（スイッチ回路の詳細（Ｐｃｈ））
項１２の選択回路において、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＰ型の第１ＭＯＳトランジスタ（ＭＰ１）と、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続されるＰ型の第２ＭＯＳトランジスタ（ＭＰ２）と、を有する。また、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記ソースフォロア回路（４０１）は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続されるＮ型の第３ＭＯＳトランジスタ（ＭＮ３）と、一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部（Ｒ１）とを有する。更に、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記電流制御部（４０２）は、前記制御信号（ＥＮＡＢＬＥ）が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子（ＧＮＤ）との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる。

これによれば、項２と同様に前記第１スイッチ回路及び前記第２スイッチ回路を簡易な構成で実現することができる。また、前記電圧生成部に流れる電流に基づいて第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのゲート・ソース間電圧を発生させるから、前記入力電圧によらないオン電圧を生成することができる。

〔１４〕（スイッチ回路の詳細（Ｎｃｈ））
項１２又は１３の選択回路において、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＮ型の第４ＭＯＳトランジスタ（ＭＮ１）と、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第４ＭＯＳトランジスタのソース端子と共通に接続されるＮ型の第５ＭＯＳトランジスタ（ＭＮ２）と、を有する。また、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記ソースフォロア回路（４０４）は、ドレイン端子が前記第２電源端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子側に接続されるＰ型の第６ＭＯＳトランジスタ（ＭＰ５）と、一端が前記第６ＭＯＳトランジスタのソース端子側に接続され、他端が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部（Ｒ２）と、を有する。更に、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第１電源端子（ＶＣＣ）との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる。

これによれば、項２と同様に前記第１スイッチ回路及び前記第２スイッチ回路を簡易な構成で実現することができる。また、前記電圧生成部に流れる電流に基づいて第４ＭＯＳトランジスタ及び第５ＭＯＳトランジスタのゲート・ソース間電圧を発生させるから、前記入力電圧によらないオン電圧を生成することができる。

〔１５〕（定電流タイプのオフ加速回路を備えるスイッチ回路）
項１２乃至１４のいずれかの選択回路において、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第１電源端子（ＶＣＣ）と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０３）と、を更に有する。

これによれば、項３と同様に、スイッチ素子がＰ型ＭＯＳトランジスタから構成される前記第１スイッチ回路及び前記第２スイッチ回路において、スイッチ素子のオフ状態がより安定となり、且つ、オフ状態の前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの寄生ダイオードを介した電荷の移動を防止することができる。したがって、例えば前述した電圧測定装置のＭＵＸ回路として項１５の選択回路を適用すれば、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。

〔１６〕（スイッチタイプのオフ加速回路を備えるスイッチ回路）
項１２乃至１４のいずれかの選択回路において、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第１電源端子と前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０７、４０８）と、を更に有する。

これによれば、項４と同様に、スイッチ素子がＰ型ＭＯＳトランジスタから構成される前記第１スイッチ回路及び前記第２スイッチ回路において、スイッチ素子のオフ状態がより安定となり、且つオフ状態時の寄生ダイオードを介した電荷の移動を防止することができる。したがって、項１６の選択回路によれば、項１５と同様に、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。また、前記オフ加速部は、項４と同様に、消費電流を低減することができ、且つスイッチ素子のオン電圧の精度向上に資する。更に前記オフ加速部はスイッチ的に動作するので、定電流で動作する場合に比べ前記スイッチ素子がオフ状態に移行するまでの時間をより短くすることができ、且つより早いタイミングで寄生ダイオードを介した電荷の移動を防止することができる。

〔１７〕（定電流タイプのオフ加速回路を備えるスイッチ回路）
項１２乃至１６のいずれかの選択回路において、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を前記第２電源端子と前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０６）と、を更に有する。

これによれば、項１５と同様に、スイッチ素子がＮ型ＭＯＳトランジスタから構成される前記第１スイッチ回路及び前記第２スイッチ回路において、スイッチ素子のオフ状態がより安定となり、且つ、オフ状態の前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタの寄生ダイオードを介した電荷の移動を防止することができる。したがって、例えば前述した電圧測定装置のＭＵＸ回路として項１７の選択回路を適用すれば、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。

〔１８〕（スイッチタイプのオフ加速回路を備えるスイッチ回路）
項１２乃至１６のいずれかの選択回路において、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に前記第２電源端子と前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０９）と、を更に有する。

これによれば、項１６と同様に、スイッチ素子がＮ型ＭＯＳトランジスタから構成される前記第１スイッチ回路及び前記第２スイッチ回路において、スイッチ素子のオフ状態がより安定となり、且つオフ状態時の寄生ダイオードを介した電荷の移動を防止することができる。したがって、項１８の選択回路によれば、項１６と同様に、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。また、前記オフ加速部は、項１６と同様に、消費電流を低減することができ、且つスイッチ素子のオン電圧の精度向上に資する。更に前記オフ加速部はスイッチ的に動作するので、定電流で動作する場合に比べ前記スイッチ素子がオフ状態に移行するまでの時間をより短くすることができ、且つより早いタイミングで寄生ダイオードを介した電荷の移動を防止することができる。

〔１９〕（電源電圧駆動のスイッチ回路を備えるバッテリ電圧測定のためのバッテリ電圧測定装置）
本発明の代表的な実施の形態に係る電圧測定装置（２）は、一端と他端が接続されて組電池を構成する複数個の素電池（ＶＣＬ＿１〜ＶＣＬ＿ｎ）のうち１又は複数の素電池から構成されるブロックを１単位とし、１ブロック毎に前記ブロックの両端の電圧を測定するための電圧測定装置である。前記電圧測定装置は、入力された制御信号に応じて、前記ブロックの両端に接続される信号線を１ブロック毎に選択して第１出力端子（ＩＮＰ（＋））と第２出力端子（ＩＮＮ（−））に接続する選択部（３０）と、前記第１出力端子と前記第２出力端子の電圧を入力して、両端子間の電圧を測定する測定部（６０）と、を有する。前記選択部は、前記ブロックの一端（電池セルの正側電極）に接続される信号線が接続される入力端子（ＶＩＮ）と前記第１出力端子に接続される信号線が接続される出力端子（ＶＯＵＴ）とを有して前記制御信号に応じて前記入力端子と前記出力端子とを電気的に接続する第１スイッチ回路（ＳＷＰ）と、前記ブロックの他端（電池セルの負側電極）に接続される信号線が接続される入力端子（ＶＩＮ）と前記第２出力端子に接続される信号線が接続される出力端子（ＶＯＵＴ）とを有して前記制御信号に応じて前記入力端子と前記出力端子とを電気的に接続する第２スイッチ回路（ＳＷＮ）と、を夫々の前記ブロックに対応して有する。また、前記第１スイッチ回路及び前記第２スイッチ回路は、当該スイッチ回路の入力端子（ＶＩＮ）と出力端子（ＶＯＵＴ）との間に設けられたスイッチ素子（ＭＰ１及びＭＰ２、又はＭＮ１及びＭＮ２）と、前記制御信号に応じて前記スイッチ素子を駆動するスイッチ駆動部（４０１〜４０９）と、を有する。前記スイッチ駆動部は、前記第１電源電圧ＶＣＣ又はＧＮＤ）が供給される第１電源端子と、前記第２電源電圧（ＧＮＤ又はＶＣＣ）が供給される第２電源端子との間に配置され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路（４０１、４０４）と、前記制御信号に応じて、前記第１電源端子と前記第２電源端子との間の前記ソースフォロア回路が配置された電流経路を開閉する電流制御部（４０２、４０５）と、を有する。

項１９の電圧測定装置において、前記第１スイッチ回路及び前記第２スイッチ回路の駆動電流は、項１と同様に、前記第１電源端子と前記第２電源端子との間で流れるから、スイッチの駆動電流とスイッチの入出力端子間の抵抗成分とによる電圧降下は生じず、且つスイッチ駆動のために入力端子側の電力を消費することはない。また、項１９の電圧測定装置によれば、フライングキャパシタ方式を採用しない電圧測定装置を構成することができるから、電圧の測定に際し、スイッチ素子の寄生容量等によるデバイス起因の測定誤差を低減することができ、バッファやサンプリング用途の増幅回路の使用することによる誤差の発生を防ぐことができる。したがって、例えば前述した電圧測定装置として項１９の電圧測定装置を適用すれば、上記の第１の課題、第２の課題、及び第４の課題を解決することができる。

〔２０〕（ＶＣＣはバッテリ電圧）
項１９の電圧測定装置において、前記第１電源電圧は、前記組電池を構成する素電池のうち最高位の素電池の一端の電圧に応じた電圧（ＶＣＬ＿１の正側電極の電圧）である。

これによれば、項１０と同様に、電圧測定装置における前記選択回路の選択動作において、各素電池から均等に電力消費が行われるので、素電池間の電池エネルギ消費のバランスを保つことができる。

〔２１〕（ブロック毎のスイッチ回路は同一種類のトランジスタ）
項１９又は２０の電圧測定装置において、前記スイッチ素子は、ゲート端子が前記駆動電圧により制御されるＰ型のＭＯＳトランジスタ（ＭＰ１、ＭＰ２）又はＮ型のＭＯＳトランジスタ（ＭＮ１、ＭＮ２）を有し、前記ブロックに対応される前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子のトランジスタの種類は同一とされる。

これによれば、項１１と同様に、前記選択対象の前記ブロックの夫々の電極に接続されるスイッチ素子の種類を同一とするから、測定対象の前記ブロックの正電極から前記第１出力端子までの信号経路の抵抗成分と、負電極から前記第２出力端子までの信号経路の抵抗成分との差異の低減に資する。これにより、例えば、外乱による同相ノイズが発生した場合であっても、測定部の入力に差動ノイズが発生することを防止することができる。したがって、例えば、比較的測定に時間を要するデルタ・シグマ方式のアナログデジタル変換器を用いても、電圧測定システム全体でのノイズ除去性能の低減を防止することができ、測定誤差の発生を防ぐことができる。

〔２２〕（同一種類のスイッチ回路の接続方法）
項１９乃至２１のいずれかの電圧測定装置において、前記ブロックのうち前記他端の電位が所定の電位（ＶＴ）以上となる第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｐ型のＭＯＳトランジスタ（ＭＰ１、ＭＰ２）とされ、前記ブロックのうち前記他端の電位が前記所定の電位より低い第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｎ型のＭＯＳトランジスタ（ＭＮ１、ＭＮ２）とされる。

これによれば、項１２と同様に、前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子としてＮ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタを用いた場合であっても、夫々のブロックの両端に接続されるスイッチ素子を種類を等しくすることができる。

〔２３〕（スイッチ回路の詳細（Ｐｃｈ））
項２２の電圧測定装置において、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＰ型の第１ＭＯＳトランジスタ（ＭＰ１）と、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続されるＰ型の第２ＭＯＳトランジスタ（ＭＰ２）と、有する。また、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記ソースフォロア回路（４０１）は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続されるＮ型の第３ＭＯＳトランジスタ（ＭＮ３）と、一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部（Ｒ１）と、を有する。前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子（ＧＮＤ）との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる。

これによれば、項１３と同様に前記第１スイッチ回路及び前記第２スイッチ回路を簡易な構成で実現することができる。また、前記電圧生成部に流れる電流に基づいて第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのゲート・ソース間電圧を発生させるから、前記入力電圧によらないオン電圧を生成することができる。

〔２４〕（スイッチ回路の詳細（Ｎｃｈ））
項２２又は２３の電圧測定装置において、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＮ型の第４ＭＯＳトランジスタ（ＭＮ１）と、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第４ＭＯＳトランジスタのソース端子と共通に接続されるＮ型の第５ＭＯＳトランジスタ（ＭＮ２）と、を有する。また、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記ソースフォロア回路（４０４）は、ドレイン端子が前記第２電源端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子側に接続されるＰ型の第６ＭＯＳトランジスタ（ＭＰ５）と、一端が前記第６ＭＯＳトランジスタのソース端子側に接続され、他端が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部（Ｒ２）と、を有する。更に、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記電流制御部（４０５）は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第１電源端子（ＶＣＣ）との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる。

これによれば、項１４と同様に前記第１スイッチ回路及び前記第２スイッチ回路を簡易な構成で実現することができる。また、前記電圧生成部に流れる電流に基づいて第４ＭＯＳトランジスタ及び第５ＭＯＳトランジスタのゲート・ソース間電圧を発生させるから、前記入力電圧によらないオン電圧を生成することができる。

〔２５〕（定電流タイプのオフ加速回路を備えるスイッチ回路（Ｐｃｈ））
項２２乃至２４のいずれかの電圧測定装置において、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第１電源端子と前記第１ＭＯＳトランジスタ及び第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０３）、を更に有する。

これによれば、項１５と同様に、スイッチ素子がＰ型ＭＯＳトランジスタから構成される前記第１スイッチ回路及び前記第２スイッチ回路において、スイッチ素子のオフ状態がより安定となり、且つ、オフ状態の前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタの寄生ダイオードを介した電荷の移動を防止することができる。したがって、例えば項２５の電圧測定装置によれば、上記の第１の課題、第２の課題、及び第４の課題に加え、第３の課題を解決することができる。

〔２６〕（スイッチタイプのオフ加速回路を備えるスイッチ回路（Ｐｃｈ））
項２２乃至２４のいずれかの電圧測定装置において、前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部と、を更に有する。

これによれば、項１６と同様に、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。また、項１６と同様に、前記オフ加速部はスイッチ的に動作するので、定電流で動作する場合に比べ前記スイッチ素子がオフ状態に移行するまでの時間をより短くすることができ、且つより早いタイミングで寄生ダイオードを介した電荷の移動を防止することができる。

〔２７〕（定電流タイプのオフ加速回路を備えるスイッチ回路（Ｎｃｈ））
項２２乃至２６のいずれかの電圧測定装置において、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第２電源端子と前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部（４０６）、を更に有する。

これによれば、項１６と同様に、スイッチ素子がＮ型ＭＯＳトランジスタから構成される前記第１スイッチ回路及び前記第２スイッチ回路において、スイッチ素子のオフ状態がより安定となり、且つ、オフ状態の前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタの寄生ダイオードを介した電荷の移動を防止することができる。したがって、例えば項２６の電圧測定装置によれば、上記の第１の課題、第２の課題、及び第４の課題に加え、第３の課題を解決することができる。

〔２８〕（スイッチタイプのオフ加速回路を備えるスイッチ回路（Ｎｃｈ））
項２２乃至２６のいずれかの電圧測定装置において、前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路の前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第２電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部と、を更に有する。

これによれば、項１８と同様に、上記の第１の課題と第２の課題に加え、第３の課題を解決することができる。また、項１８と同様に、前記オフ加速部はスイッチ的に動作するので、定電流で動作する場合に比べ前記スイッチ素子がオフ状態に移行するまでの時間をより短くすることができ、且つより早いタイミングで寄生ダイオードを介した電荷の移動を防止することができる。

〔２９〕（ＡＤＣはΔ・Σ方式のＡＤＣであるバッテリ電圧測定のためのバッテリ電圧測定装置）
項１９乃至２８のいずれかの電圧測定装置において、前記測定部は、デルタ・シグマ方式のアナログデジタル変換器（６０１〜６０３）を有する。

２．実施の形態の詳細
実施の形態について更に詳述する。

≪実施の形態１≫
図１は、実施の形態１に係る電圧測定装置の一例を示すブロック図である。

同図に示される電圧測定装置２は、直列に接続された複数の電池セルＶＣＬ＿１〜ＶＣＬ＿ｎ（電池セルを総称する場合は、単に、ＶＣＬと表示する。）のうち、１又は複数の電池セルからなる電池セルのかたまり（以下、「ブロック」とも称する。）毎に両端の電圧を測定する。ここでは一例として前記ブロックを１個の電池セルとする。すなわち、前記電圧測定装置２は、前記直列に接続された複数の電池セルＶＣＬから１個ずつ電池セル選択して電圧を測定するものとする。なお、前記直列に接続された複数の電池セルＶＣＬは、直列に１列で接続された電池セル列に限られず、直列に接続された電池セル列が複数並列に接続された電池セル列も含む。また、複数の電池セルを並列接続したものを１つの電池としてみなして、それが複数個直列に接続されるものも意味する。

電圧測定装置２は、各ブロックの両端の電極から電圧を入力するための電圧入力端子２０と、電源電圧を入力するための電源端子ＶＣＣ及びＧＮＤと、測定対象となる１つの電池電圧を選択して出力するＭＵＸ回路３０と、入力される電圧差を計測する計測回路６０と、保護素子４０とから構成される。なお同図では、簡単のため、電圧測定装置２の機能部のうち電圧測定に係る機能部のみを表示している。

電圧測定装置２の電源は、例えば、前記複数の電池セルＶＣＬから供給される。図２は、電圧測定装置２の電源供給の一例を示す説明図である。同図に示されるように、電圧測定装置２は、前記複数の電池セルＶＣＬのうち最上位の電池セルＶＣＬ＿１の正側電極の電圧が電源端子ＶＣＣに供給され、前記複数の電池セルＶＣＬのうち最下位の電池セルＶＣＬ＿ｎの負側電極の電圧が電源端子ＧＮＤに供給される。

ＭＵＸ回路３０は、複数の電圧入力端子２０の夫々に接続される信号経路と計測回路６０の２つの入力端子ＩＮＰ（＋）及びＩＮＮ（−）とを接続するための複数のスイッチ回路を有する。具体的には、ＭＵＸ回路３０は、電池セルＶＣＬの正側電極と計測部６０の正側入力端子ＩＮＰ（＋）とを接続するスイッチ回路ＳＷＰ＿１〜ＳＷＰ＿ｎ（総称する場合は単にＳＷＰと表示する。）と、電池セルＶＣＬの負側電極と計測部６０の負側入力端子ＩＮＮ（−）とを接続するスイッチ回路ＳＷＮ＿１〜ＳＷＮ＿ｎ（総称する場合は単にＳＷＮと表示する。）と、を有する。すなわち、前記複数の電池セルの数をＮ個とすると、夫々の電池セルの電圧を測定するために、ＭＵＸ回路３０は、２Ｎ個のスイッチ回路が必要となる。なお、図１では、最上位の電池セルの正側の電圧を入力する電圧入力端子２０と計測回路６０の負側の入力端子ＩＮＮとを接続するスイッチ回路ＳＷＸと、最下位の電池セルの負側の電圧を入力する電圧入力端子２０と計測回路６０の正側の入力端子ＩＮＰとを接続するスイッチ回路ＳＷＹとを含む２Ｎ＋２個のスイッチ回路備える場合を示しているが、これら２つのスイッチ回路は無くてもよく、ＭＵＸ回路３０が適用されるシステム等に応じて適宜配置される。

スイッチ回路ＳＷＰ、ＳＷＮは、制御部５０による制御信号によってスイッチのオン状態とオフ状態が制御される。例えば、所定の電池セルの電圧を測定するとき、当該電池セルの両端の電圧が計測回路６０の入力端子間に印加されるように、制御部５０がＭＵＸ回路３０のスイッチ回路を制御する。ＭＵＸ回路３０の詳細は後述する。

保護素子４０は、計測回路６０の２つの入力端子ＩＮＰ、ＩＮＮ間に接続され、計測回路６０の入力段を保護するための保護素子であり、例えばツェナーダイオードである。

制御部５０は、ＭＵＸ回路３０や計測回路６０を制御することにより、各電池セルの電圧測定のための統括的な制御を行う。前記制御部５０は、例えば専用のロジック回路やマイクロコンピュータ等である。

計測回路６０は、制御部５０からの制御信号に応じて、２つの入力端子ＩＮＰ、ＩＮＮに入力された電位差を測定して測定結果を出力する。前記計測回路６０は、例えば、デルタ・シグマ方式のＡ／Ｄ変換器によって実現される。計測回路６０は、例えば、入力端ＩＮＰ、ＩＮＮに入力された電圧を取り込むためのスイッチ部６０１及び容量６０２と、取り込んだ電圧を入力して電圧を測定する計測部６０３とを備える。容量６０２は高耐圧素子であり、計測部６０３は低耐圧素子によって構成される回路である。

電圧測定装置２の測定動作について図３及び図４を用いて簡単に説明する。

図３は、電圧測定装置２におけるＭＵＸ回路３０の一部のスイッチ回路の接続部分を示した説明図である。

図４は、電圧測定装置２の動作タイミングの一例を示すタイミングチャートである。

図４において、例えば電池セルＶＣＬ＿１の電圧を測定するため、先ず制御部５０は、参照符号２０１のタイミングでＭＵＸ回路３０を制御してスイッチ回路ＳＷＰ＿１及びＳＷＮ＿１をオンさせる。これにより、電池セルＶＣＬ＿１の電圧が計測回路６０に入力される。入力電圧の安定後、参照符号２０２のタイミングで制御部５０は計測回路６０を制御し、電圧測定を実行させる。電池セルＶＣＬ＿１の電圧の測定が完了すると、参照符号２０３のタイミングで、制御部５０はスイッチ回路ＳＷＰ＿１及びＳＷＮ＿１をオフさせる。次に、例えば電池セルＶＣＬ＿２の電圧を測定するため、制御部５０は、参照符号２０４のタイミングでＭＵＸ回路３０を制御してスイッチ回路ＳＷＰ＿２及びＳＷＮ＿２をオンさせる。このとき、スイッチをオンさせるタイミング２０４は、スイッチ回路ＳＷＰ１〜ＳＷＮ＿２が全てオンすることによる短絡防止のため、スイッチ回路ＳＷＰ＿１及びＳＷＮ＿１がオフ状態になってから一定時間経過後のタイミングである。スイッチ回路ＳＷＰ＿２及びＳＷＮ＿２がオンすることにより、電池セルＶＣＬ＿２の電圧が計測回路６０に入力される。入力電圧の安定後、参照符号２０５のタイミングで制御部５０は計測回路６０を制御し、電圧測定を実行させる。電池セルＶＣＬ＿２の電圧の測定が完了すると、参照符号２０６のタイミングで、制御部５０はスイッチ回路ＳＷＰ＿２及びＳＷＮ＿２をオフさせる。以上の動作を繰り返し実行することにより、直列に接続された複数の電池セルの全ての電池セルの電圧を測定する。このように、本実施の形態１に係る電圧測定装置２は、前記直列に接続された複数の電池セルの電位が計測回路６０に直接入力されるため、前述したように計測回路６０内の容量６０２は高耐圧素子にする必要があるが、フライングキャパシタ方式にした場合のフライングキャパシタやバッファとしてのＯＰアンプ等が不要となるため、スイッチ回路のスイッチ素子の寄生容量等のデバイス起因の測定誤差やＯＰアンプ等のオフセット電圧等による測定誤差が生じることはない。

ＭＵＸ回路３０を構成するスイッチ回路として、Ｐ型のＭＯＳトランジスタをスイッチ素子とするスイッチ回路とＮ型のＭＯＳトランジスタをスイッチ素子とするスイッチ回路の２種類がある。以下、夫々のスイッチ回路の詳細について説明する。

図５は、ＭＵＸ回路３０のＰ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の一例を示す回路図である。同図に示されるように、スイッチ回路は、２つのＰ型ＭＯＳトランジスタＭＰ１、ＭＰ２から構成される双方向スイッチ素子を有する。ＭＰ１とＭＰ２のソース端子は共通に接続され、ゲート端子も共通に接続される。ＭＰ１のドレイン端子は電池電圧入力端子側の入力端子ＶＩＮに接続され、ＭＰ２のドレイン端子はＭＵＸ回路の信号出力側の出力端子ＶＯＵＴに接続される。また共通のソース端子とゲート端子との間にはダイオードＤ１が挿入され、アノードが共通ゲート端子側、カソードが共通ソース端子側にそれぞれ接続される。なお、ゲート耐圧保護が必要な場合は双方向スイッチ素子のオン電圧以上のブレイクダウン電圧を持ったツェナーダイオードを前記ダイオードＤ１の代わりに用いてもよい。

スイッチ回路は更に、オン電圧発生部４０１、電流制御部４０２、及びオフ加速部４０３を備える。

オン電圧発生部４０１は、Ｎ型ＭＯＳトランジスタＭＮ３と電圧発生素子である抵抗Ｒ１から構成されるソースフォロア回路である。ＭＮ３のゲート端子は双方向スイッチ素子の共通ソース端子に接続され、ドレイン端子は最上位電位である電源端子ＶＣＣに接続され、ソース端子は抵抗Ｒ１を介して双方向スイッチ素子の共通ゲート端子に接続される。なお、電圧発生素子として抵抗以外の素子を用いてもよい。例えば、抵抗素子Ｒ１の代わりに、バイアス電圧をゲート端子に印加したＭＯＳトランジスタを用いてもよいし、デプレッション型のＭＯＳトランジスタを電流源として用いてもよい。なお、ここでいうデプレッション型のＭＯＳトランジスタとは、例えば、ゲート・ソース間電位差が０Ｖでも電流を生じさせるように閾値が調整されたＭＯＳトランジスタである。また、ＭＮ３と双方向スイッチ素子ＭＰ１及びＭＰ２の各ゲート端子や各ドレイン端子には静電気破壊防止のために抵抗素子を直列に挿入してもよい。

電流制御部４０２は、例えば、バイアス電圧（ＢＩＡＳ）が印加され、電流（２Ｉ）を供給するためのＮ型ＭＯＳトランジスタＭＮ４と、双方向スイッチ素子ＭＰ１、ＭＰ２のオンオフを制御するためのイネーブル信号（ＥＮＡＢＬＥ）が印加されるＮ型ＭＯＳトランジスタＭＮ５とがカスコードに接続される構成である。ＭＮ４のドレイン端子は双方向スイッチ素子ＭＰ１、ＭＰ２のゲート端子に接続される。イネーブル信号は、制御部５０からの制御信号である。なお、ＭＮ４とＭＮ５との接続関係を逆にしてもよい。また、電流を供給するためのＭＮ４及びＭＮ６は例えばカレントミラー回路によって構成されるが、チャネル長変調効果による電流値変動を抑制するために、カスコード型カレントミラー回路によって構成されてもよい。同様にＭＰ３及びＭＰ４から成るカレントミラー回路もカスコード型カレントミラー回路としてもよい。

オフ加速部４０３は、ＭＮ４と共通のバイアス電圧（ＢＩＡＳ）が印加され、電流（Ｉ）を供給するためのＮ型ＭＯＳトランジスタＭＮ６と、ＭＮ６の電流（Ｉ）を折り返して双方向スイッチ素子のゲート端子に供給するためのカレントミラー回路を構成するＰ型ＭＯＳトランジスタＭＰ３及びＭＰ４とから構成される。

イネーブル信号がハイ（Ｈｉｇｈ）レベルにされ、双方向スイッチ素子のオンが指示されると、ＭＮ５がオン状態となり、ＭＮ４によって駆動電流２Ｉを生じる。この駆動電流２Ｉはオフ加速部４０３から流れ込む電流Ｉとその接点ノードで加算される。これにより、差分の電流Ｉがオン電圧発生部４０１を介して最上位電位（ＶＣＣ）から引き込まれる。このときに双方向スイッチ素子のゲート・ソース間にＭＰ１及びＭＰ２をオンするに足りる電位差ＶＧＳが生じることで、電池の電圧入力端子側とＭＵＸ回路の出力側とが電気的に導通される。すなわち、上記のスイッチ回路によれば、スイッチがオンするときスイッチ回路の駆動電流が入力端子ＶＩＮ側から供給されるのではなく、電源端子ＶＣＣから供給されるから、駆動電流と双方向スイッチ素子のオン抵抗とによる電圧降下が生じず、測定誤差の低減を図ることできる。また、駆動電流が電源端子ＶＣＣから供給されることで、組電池を構成する夫々の電池セルの電力消費が均等に行われるため、従来のような電池セル間でのアンバランスな電力消費を防止することができる。

一方、イネーブル信号がロー（Ｌｏｗ）レベルにされ、双方向スイッチ素子のオフが指示されたときは、ＭＮ５がオフ状態となり、駆動電流２Ｉが流れなくなる。これにより、オン電圧発生部４０１には電流が流れなくなり、双方向スイッチ素子ＭＰ１、ＭＰ２のゲート・ソース間には電位差が生じず、スイッチ回路は電池の電圧入力端子側とＭＵＸ回路の出力側とを電気的に開放する。またオフ加速部４０３から流れ込む電流Ｉが双方向スイッチ素子ＭＰ１、ＭＰ２のゲート端子を最上位電位（ＶＣＣ）にまで吊り上げることで、オフ状態を安定させる。更に、オフ加速部４０３からの電流ＩがダイオードＤ１を介してＭＰ１及びＭＰ２のソース端子に流れ込むことで、当該ソース端子に接続される寄生容量を充電し、当該ソース端子の電位を最上位電位（ＶＣＣ）まで吊り上げる。これによる効果は以下である。前述したように、選択された電池セルの両端の電圧は計測回路６０における容量６０２を介して計測部６０３に入力されるが、電池セルからＭＵＸ回路３０のスイッチ回路を介して容量６０２に電荷がチャージされることにより、電池セルの電圧が計測部６０３に入力される。このとき、ＭＵＸ回路３０におけるオフ状態の双方向スイッチ素子ＭＰ１及びＭＰ２のドレイン端子側の信号電位がソース端子側の電位より高い状態であると、測定対象の電池セルから前記容量６０２に流れ込む電流以外に、オフ状態の双方向スイッチ素子ＭＰ１及びＭＰ２の寄生ダイオードを介した電流が流れることになる。これにより、前記容量６０２をチャージする電荷が減るのでチャージ時間が長くなり、目標電圧に到達する前に電圧測定が開始されてしまうおそれがあり、これが測定誤差要因となる。これを防ぐために測定開始のタイミングを遅らせる方法もあるが、この方法だと電圧測定の測定時間が全体的に増大するおそれがある。そこで、前記オフ加速部４０３によれば、双方向スイッチ素子ＭＰ１及びＭＰ２のドレイン端子側の信号電位がソース端子側の電位より高くなる状態を防止するので、寄生ダイオードを介した電荷の移動を防ぐことができ、オフ状態の更なる安定化と測定誤差の発生の抑止を図ることができる。

なお、駆動電流（２Ｉ）やオフ加速部から供給する電流（Ｉ）の電流値は一定の比率で設計しなければいけないということはなく、オン電圧発生部４０１によって双方向スイッチ素子をオンするための差電圧ＶＧＳを生成することができれば、任意の電流値としてもよい。

図６は、ＭＵＸ回路３０のＮ型ＭＯＳトランジスタをスイッチ素子とするスイッチ回路の一例を示す回路図である。同図に示されるように、スイッチ回路は、２つのＮ型ＭＯＳトランジスタＭＮ１、ＭＮ２から構成される双方向スイッチ素子を有する。ＭＮ１とＭＮ２のソース端子は共通に接続され、ゲート端子も共通に接続される。ＭＮ１のドレイン端子は電池電圧入力端子側の入力端子ＶＩＮに接続され、ＭＮ２のドレイン端子はＭＵＸ回路の信号出力側の出力端子ＶＯＵＴに接続される。また共通のソース端子とゲート端子との間にはダイオードＤ２が挿入され、アノードが共通ソース端子側、カソードが共通ゲート端子側にそれぞれ接続される。なお、ゲート耐圧保護が必要な場合は双方向スイッチ素子のオン電圧以上のブレイクダウン電圧を持ったツェナーダイオードを前記ダイオードＤ２の代わりに用いてもよい。

Ｎ型の双方向スイッチ素子からなるスイッチ回路は更に、オン電圧発生部４０４、電流制御部４０５、及びオフ加速部４０６を備える。

オン電圧発生部４０４は、Ｐ型ＭＯＳトランジスタＭＰ５と電圧発生素子である抵抗Ｒ２から構成されるソースフォロア回路である。ＭＰ５のゲート端子は双方向スイッチ素子の共通ソース端子に接続され、ドレイン端子は最下位電位である電源端子ＧＮＤに接続され、ソース端子は抵抗Ｒ２を介して双方向スイッチ素子の共通ゲート端子に接続される。なお、前記オン電圧発生部４０１と同様に、電圧発生素子として抵抗以外の素子を用いてもよい。また、ＭＰ５と双方向スイッチ素子ＭＮ１及びＭＮ２の各ゲート端子や各ドレイン端子には静電気破壊防止のために抵抗素子を直列に挿入してもよい。

電流制御部４０５は、例えば、バイアス電圧（ＢＩＡＳ）が印加され、電流（２Ｉ）を供給するためのＮ型ＭＯＳトランジスタＭＮ４と、双方向スイッチ素子ＭＰ１、ＭＰ２のオンオフを制御するためのイネーブル信号（ＥＮＡＢＬＥ）が印加されるＮ型ＭＯＳトランジスタＭＮ４と、ＭＮ４の電流（２Ｉ）を折り返して双方向スイッチ素子のゲート端子に供給するためのカレントミラー回路を構成するＰ型ＭＯＳトランジスタＭＰ６及びＭＰ７と、から構成される。イネーブル信号は、前述と同様に制御部５０からの制御信号である。なお、双方向スイッチ素子を構成するＭＮ１及びＭＮ２のゲート端子が低い電圧印加でも十分にオンオフ状態を切り替えることができる場合には、カレントミラー回路ＭＰ６、ＭＰ７を介さずに双方向スイッチ素子のゲート端子に直接信号を印加して駆動してもよい。また、ＭＮ４とＭＮ５との接続関係を逆にしてもよい。更に電流を供給するためのＭＮ４及びＭＮ６は例えばカレントミラー回路によって構成されるが、チャネル長変調効果による電流値変動を抑制するために、カスコード型カレントミラー回路によって構成されてもよい。同様にＭＰ６及びＭＰ７から成るカレントミラー回路もカスコード型カレントミラー回路としてもよい。

オフ加速部４０６は、ＭＮ４と共通のバイアス電圧（ＢＩＡＳ）が印加され、双方向スイッチ素子のゲート端子とＧＮＤ端子との間で電流（Ｉ）を発生させるＮ型ＭＯＳトランジスタＭＮ６から構成される。

イネーブル信号がハイ（Ｈｉｇｈ）レベルにされ、双方向スイッチ素子のオンが指示されると、ＭＮ５がオン状態となり、ＭＮ４によって駆動電流２Ｉを生じる。この駆動電流２Ｉはカレントミラー回路ＭＰ６、ＭＰ７を介して双方向スイッチ素子の共通ゲート端子が接続されるノードに流れ込み、その駆動電流の一部の電流Ｉがオフ加速部４０６に流れる。これにより、差分の電流Ｉがオン電圧発生部４０４を介して最上位電位（ＧＮＤ）に引き込まれる。このときに双方向スイッチ素子のゲート・ソース間にＭＮ１及びＭＮ２をオンするに足りる電位差ＶＧＳが生じることで、電池の電圧入力端子側とＭＵＸ回路の出力側とが電気的に導通される。すなわち、上記のスイッチ回路によれば、スイッチがオンするときスイッチ回路の駆動電流が入力端子ＶＩＮ側から供給されるのではなく、電源端子ＶＣＣから供給されるから、駆動電流と双方向スイッチ素子のオン抵抗とによる電圧降下が生じず、測定誤差の低減を図ることできる。また、駆動電流が電源端子ＶＣＣから供給されることで、組電池を構成する夫々の電池セルの電力消費が均等に行われるため、従来のような電池セル間でのアンバランスな電力消費を防止することができる。

一方、イネーブル信号がロー（Ｌｏｗ）レベルにされ、双方向スイッチ素子のオフが指示されると、ＭＮ５がオフ状態となり、駆動電流２Ｉが流れなくなる。これにより、オン電圧発生部４０４には電流が流れなくなり、双方向スイッチ素子ＭＮ１、ＭＮ２のゲート・ソース間には電位差が生じず、スイッチ回路は電池の電圧入力端子側とＭＵＸ回路の出力側とを電気的に開放する。さらに、オフ加速部４０３が電流ＩをＧＮＤ側に流すことで、双方向スイッチ素子ＭＮ１、ＭＮ２のゲート端子を最上位電位（ＧＮＤ）にまで引き下げ、オフ状態を安定させる。更に、オフ加速部４０６がダイオードＤ２を介してＭＮ１及びＭＮ２のソース端子から電荷を引き抜くことで、当該ソース端子に接続される寄生容量を放電し、当該ソース端子の電位を最下位電位（ＧＮＤ）まで引き下げる。これにより、ＭＰ１及びＭＰ２のドレイン端子側の信号電位がソース端子側の電位より低くなる状態が生じて、ＭＮ１及びＭＮ２の寄生ダイオードを介した電荷の移動が生じることを防止し、双方向スイッチ素子のオフ状態を更に安定化させる。なお、駆動電流（２Ｉ）やオフ加速部から供給する電流（Ｉ）の電流値は、前述と同様に、一定の比率で設計しなければいけないということはなく、オン電圧発生部４０４によって双方向スイッチ素子をオンするための差電圧ＶＧＳを生成することができれば、任意の電流値としてもよい。

次にＭＵＸ回路３０の具体的な構成について説明する。

図７は、２種類のスイッチ回路を用いたＭＵＸ回路３０の構成例を示すブロック図である。簡単のため、同図では、計測回路６０の前段までの接続関係が示され、例えば、直列に接続された複数の電池セル（外部電圧源）１と、電圧入力端子２０と、ＭＵＸ回路３０と、計測回路６０と、の接続関係が示される。なお、同図では、ノイズ除去のため、前記複数の電池セルＶＣＬと電圧入力端子２０との間に低域フィルタ（ＬＰＦ）３が挿入されている場合を一例として示している。前記低域フィルタ３は、例えば、外付けの抵抗と容量から構成されるが、インダクタ等を用いて構成してもよい。図７に示されるＭＵＸ回路３０では、例えばスイッチ回路は以下のように構成される。

第１に、前記複数の電池セルのうち負側電極の電位が所定の電位（ＶＴ）以上となる電池セルから正側電極が最上位電位の電池セルまでの連続した複数の電池セルに接続されるスイッチ回路として、２つのＰチャネルＭＯＳＦＥＴのソース同士を共通接続して構成される双方向スイッチ素子を備えるスイッチ回路を用いる（ＰＭＯＳスイッチ群）。例えば、Ｐ型のスイッチ素子のスイッチ回路の場合、双方向スイッチ素子ＭＰ１及びＭＰ２がオンするためには、ＭＰ１及びＭＰ２のゲート電圧はソース電圧よりも低くなる方向に電圧範囲が必要となる。そこで、より電位が高い電池セルに接続されるスイッチ回路にはＰ型のスイッチ素子のスイッチ回路を用いる。

第２に、前記複数の電池セルのうち正側電極の電位が所定の電位（ＶＴ）以下となる電池セルから負側電極が最下位電位の電池セルまでの連続した複数の電池セルに接続されるスイッチ回路として、２つのＮチャネル型ＭＯＳＦＥＴのソース同士を共通接続して構成される双方向スイッチ素子を備えるスイッチ回路を用いる（ＮＭＯＳスイッチ群）。例えばＮ型のスイッチ素子のスイッチ回路の場合、双方向スイッチ素子ＭＮ１及びＭＮ２がオンするためには、ＭＮ１及びＭＮ２のゲート電圧はソース電圧よりも高くなる方向に電圧範囲が必要となる。そこで、より電位が低い電池セルに接続されるスイッチ回路にはＮ型のスイッチ素子のスイッチ回路を用いる。

第３に、電池セルの正側電極とＭＵＸ回路３０の出力信号線の正側出力（計測回路６０の正側入力端子ＩＮＰ）とを接続するスイッチ回路ＳＷＰ＿１〜ＳＷＰ＿ｎのスイッチ素子と、電池セルの負側電極とＭＵＸ回路３０の出力信号線の負側出力（計測回路６０の負側入力端子ＩＮＮ）とを接続するスイッチ回路ＳＷＮ＿１〜ＳＷＮ＿ｎのスイッチ素子は、同一種類のスイッチ素子とする。すなわち、選択された電池セルの電圧を計測回路６０に入力する正側の信号線と負側の信号経路を形成するスイッチ素子のＭＯＳトランジスタの種類を同一とすることで、スイッチ素子のオン抵抗を等しくなるように構成する。これにより、夫々の信号経路の抵抗成分の差異が小さくなるように構成される。したがって、例えば図４に示した計測実行期間において、前記信号経路に外乱による同相ノイズが発生した場合であっても、計測回路６０の入力に差動ノイズが発生することを防止することができ、測定誤差の発生を抑止することができる。

以上のようにＭＵＸ回路３０では、負側電極の電位が所定の電位（ＶＴ）以上となる電池セルから正側電極が最上位電位の電池セルまでの連続した複数の電池セルに接続されるスイッチ回路には、Ｐ型のＭＯＳトランジスタをスイッチ素子とするスイッチ回路を用い、正側電極の電位が所定の電位（ＶＴ）以下となる電池セルから負側電極が最下位電位の電池セルまでの連続した複数の電池セルに接続されるスイッチ回路には、Ｎ型のＭＯＳトランジスタをスイッチ素子とするスイッチ回路を用いる。なお、前記所定の電位ＶＴは、ＭＵＸ回路３０の入力電圧範囲、双方向スイッチ素子等の特性、及びＭＵＸ回路３０の要求仕様等に応じて決定する。

電圧測定装置２を適用したシステムの一例を図８及び図９に示す。

図８は、ＥＶ又はＨＥＶ用のバッテリの電圧測定システムの一例を示すブロック図である。

同図において、モータはモータ駆動用のインバータの両端にバッテリから電力が供給されることにより駆動される。同図に示される電圧測定システムを構成するバッテリ装置１０は、複数の素電池が直列に接続された組電池から構成されるバッテリ１０１と、前記バッテリを構成する電池セルのうち数個〜十数個を一組とし、一組の電池セル１毎に割り当てられた複数の電圧測定装置２と、電池監視用マイクロコンピュータ（ＭＣＵ）６と、を備える。バッテリ１０１は、例えば電気自動車等の車両全体で数百個の素電池から構成され、最上位の電圧は例えば４００Ｖ程度である。また、バッテリ１０１を構成する素電池は、例えば、リチウムイオン電池である。

電池監視用マイクロコンピュータ（ＭＣＵ）６は、電圧測定装置２を制御することによりバッテリ電圧の測定を実行させ、測定結果に基づいてモータ駆動用インバータに対する電池からの電力供給を制御する。また、電池制御用マイクロコンピュータ７との間でＣＡＮ通信等を行う。

夫々の電圧測定装置２は、バッテリ１０１のうち測定対象とされる一組の電池セル１について、前述した方法により電圧を測定する。また、電圧測定装置２は、前述した機能部に加え、通信機能部７０、７１を更に有し、通信機能部７０、７１を用いて電池監視用マイクロコンピュータ６からの制御指示や電圧測定結果等を相互に通信する。

図９は、ＥＶ又はＨＥＶ用のバッテリの電圧測定システムの別の一例を示すブロック図である。

同図に示される電圧測定システムを構成するバッテリ装置１１は、バッテリ１０１を構成する電池セルのうち数個〜十数個を一組とし、一組の電池セル１毎に電圧測定装置２と電池監視用マイクロコンピュータ（ＭＣＵ）６とが割り当てられる。電圧測定は上記と同様の方法で行われるが、夫々の電圧測定の指示や電圧測定結果等のやり取りは、一組の電池セル１に対応される電圧測定装置２と電池監視用マイクロコンピュータ６との間で行われる。一組の電池セル１毎の電圧測定装置２と電池監視用マイクロコンピュータ６は、例えば夫々が別個の半導体基板に形成されたＬＳＩでもよいし、夫々が１つの半導体基板に形成された１チップのＬＳＩでもよい。

以上実施の形態１に係る電圧測定装置２によれば、スイッチがオン状態のときに、駆動電流と信号経路におけるスイッチ素子のオン抵抗等の抵抗成分とに基づく電圧降下が生じないから、測定誤差の低減を図ることができる。また、駆動電流が電源端子ＶＣＣから供給されるので、素電池間でのアンバランスな電力消費を防止することができる。更に、オフ加速部４０３、４０６により、双方向スイッチ素子のオフ状態を更に安定化させることができる。また実施の形態１に係る電圧測定装置２は、フライングキャパシタ方式を採用しないため、計測回路６０内の容量６０２は高耐圧素子にする必要はあるが、スイッチ回路のスイッチ素子の寄生容量等のデバイス起因の測定誤差やＯＰアンプ等のオフセット電圧等による測定誤差が生じることはないので、より測定誤差の小さい電圧測定回路を実現することができる。

≪実施の形態２≫
図１０は、Ｐ型ＭＯＳトランジスタの双方向スイッチ素子を用いたスイッチ回路の別の一例を示す回路図である。図５のスイッチ回路と同様の構成要素には同一の符号を付してその詳細な説明を省略する。

図１０に示されるスイッチ回路は、定電流Ｉを流しこむ構成のオフ加速部４０３に変えて、イネーブル信号（ＥＮＡＢＬＥ）に応じたオフ信号（ＯＦＦ）によって制御されるオフ加速部４０７を備える。前記オフ加速部４０７は、ゲート端子にオフ信号（ＯＦＦ）が入力されるＮ型ＭＯＳトランジスタＭＮ７と、ＭＮ７のソース端子とＧＮＤ端子との間に設けられた電流値を調整するための抵抗素子Ｒ３と、電源ＶＣＣを基準としてＭＮ７に流れる電流を電圧に変換する抵抗素子Ｒ４と、抵抗素子Ｒ４によって生じた電圧を入力して、電源端子ＶＣＣと双方向スイッチ素子の共通ゲート端子をスイッチ的に接続するＰ型ＭＯＳトランジスタＭＰ８と、から構成される。

図１１は、図１０におけるオフ信号を示す説明図である。同図に示されるように、オフ信号（ＯＦＦ）は、イネーブル信号（ＥＮＡＢＬＥ）がハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）に切り替わった後に、所定の期間だけハイ（Ｈｉｇｈ）とされる信号である。オフ信号は、イネーブル信号と同様に、例えば制御部５０から出力される制御信号の一つである。オフ加速部４０７は、イネーブル信号（ＥＮＡＢＬＥ）がロー（Ｌｏｗ）に切り替わっている期間に短時間のパルスとしてオフ信号が１回または複数回印加されると、ＭＮ７がオンして抵抗Ｒ４により電源ＶＣＣ基準の電圧が発生してＭＰ８がオンし、電源ＶＣＣ側から双方向スイッチ素子ＭＰ１及びＭＰ２のゲート端子に大きな電流が瞬時に流れ込む。これにより、双方向スイッチ素子のゲート端子が最上位電位に吊り上げられるとともに、ダイオードＤ１を介して電流が流れることにより、双方向スイッチ素子のソース端子も最上位電位に吊り上げられる。以上の動作により、双方向スイッチ素子のドレイン端子側の電位がソース端子側の電位より高くなる状態を防ぎ、双方向スイッチ素子のオフ態をより安定化させることができる。また、定電流で充電する場合に比べてより高速に安定状態に移行させることができる。

また、図５のスイッチ回路とは異なりバイアス電流Ｉをスイッチ素子のオン時に流さない。これにより、スイッチ素子のオン電圧は、抵抗Ｒ１とＭＮ４に流れる電流Ｉに基づいて決定される。すなわち、双方向スイッチ素子のオン電圧を決定する上で上記オフ加速用のバイアス電流Ｉを考慮する必要がないから、設計が容易となるとともに、オン電圧の精度を高めることができる。また、バイアス電流Ｉを無駄に流さないから、消費電流をより小さく抑えることもできる。

なお、オフ信号を入力するＭＮ７と抵抗Ｒ３によって電流を生成しているが、図１０の構成に限られず、オフ信号の電圧を調整することでオフ信号の印加時にバイアス電流源としてＭＮ７を動作させる構成でもよい。また、抵抗素子Ｒ３の代わりに、バイアス電圧をゲート端子に印加したＭＯＳトランジスタを用いてもよいし、デプレッション型のＭＯＳトランジスタを電流源として用いてもよい。なお、ここでいうデプレッション型のＭＯＳトランジスタとは、例えば、ゲート・ソース間電位差が０Ｖでも電流を生じさせるように閾値が調整されたＭＯＳトランジスタである。

≪実施の形態３≫
図１２は、Ｐ型ＭＯＳトランジスタの双方向スイッチ素子を用いたスイッチ回路の別の一例を示す回路図である。図５及び図１０のスイッチ回路と同様の構成要素には同一の符号を付してその詳細な説明を省略する。

図１２に示されるスイッチ回路は、定電流Ｉを流しこむ構成のオフ加速部４０３に変えて、イネーブル信号（ＥＮＡＢＬＥ）に応じたオフ信号（ＯＦＦ）によって制御されるオフ加速部４０８を備える。前記オフ加速部４０８は、オフ信号（ＯＦＦ）が入力されるロジック回路を構成するＮ型ＭＯＳトランジスタＭＮ８及びＰ型ＭＯＳトランジスタＭＰ９と、前記ロジック回路の出力を入力して、電源端子ＶＣＣと双方向スイッチ素子の共通ゲート端子をスイッチ的に接続するＰ型ＭＯＳトランジスタＭＰ８と、から構成される。前記インバータ回路は、電源ＶＣＣと電源ＶＣＣ基準の電圧との間で駆動される。前記電源ＶＣＣ基準の電位は、例えば、電源ＶＣＣから５Ｖ低くなるように生成された電位である。なお、前記電源ＶＣＣ基準の電位を最上位電圧から５Ｖ低い電圧としているが、この電圧は使用する素子の耐圧など諸条件に合わせて設定可能である。また、同図では、簡単のため、前記ロジック回路としてＭＮ８及びＭＰ９から構成されるインバータ回路を示しているが、オフ信号に応じてＭＰ８を制御することができれば、より複雑な論理回路で構成してもよい。

図１３は、図１２におけるオフ信号を示す説明図である。同図に示されるように、オフ信号（ＯＦＦ）は、例えばイネーブル信号（ＥＮＡＢＬＥ）の逆位相となる信号であり、イネーブル信号がロー（Ｌｏｗ）の期間だけ、ハイ（Ｈｉｇｈ）とされる信号である。オフ信号は、イネーブル信号と同様に、例えば制御部５０から出力される制御信号の一つである。

オフ加速部４０８は、イネーブル信号（ＥＮＡＢＬＥ）がロー（Ｌｏｗ）に切り替わっている期間にハイ（Ｈｉｇｈ）となるオフ信号が印加されると、ＭＰ８がオンして電源ＶＣＣ側から双方向スイッチ素子ＭＰ１及びＭＰ２のゲート端子に大きな電流が瞬時に流れ込む。これにより、双方向スイッチ素子のゲート端子が最上位電位に吊り上げられるとともに、ダイオードＤ１を介して電流が流れることにより、双方向スイッチ素子のソース端子も最上位電位に吊り上げられる。以上の動作により、双方向スイッチ素子のドレイン端子側の電位がソース端子側の電位より高くなる状態を防ぎ、双方向スイッチ素子のオフ態をより安定化させることができる。また、定電流で充電する場合に比べてより高速に安定状態に移行させることができる。

また、実施の形態２に係るスイッチ回路と同様に、スイッチ素子のオン時にオフ加速回路４０８からバイアス電流Ｉを流さない。これにより、双方向スイッチ素子のオン電圧を決定する上で上記オフ加速用のバイアス電流Ｉを考慮する必要がないから、設計が容易となるとともに、オン電圧の精度を高めることができる。また、バイアス電流Ｉを無駄に流さないから、消費電流をより小さく抑えることもできる。

≪実施の形態４≫
図１４は、Ｎ型ＭＯＳトランジスタの双方向スイッチ素子を用いたスイッチ回路の別の一例を示す回路図である。図６のスイッチ回路と同様の構成要素には同一の符号を付してその詳細な説明を省略する。

図１４に示されるスイッチ回路は、定電流Ｉを流しこむ構成のオフ加速部４０６に変えて、イネーブル信号（ＥＮＡＢＬＥ）に応じたオフ信号（ＯＦＦ）によって制御されるオフ加速部４０９を備える。前記オフ加速部４０９は、ゲート端子にオフ信号（ＯＦＦ）が入力され、ソース端子がＧＮＤ端子に接続され、ドレイン端子が双方向スイッチ素子の共通ゲート端子に接続されるＮ型ＭＯＳトランジスタＭＮ９から構成される。

図１５は、図１４におけるオフ信号（ＯＦＦ）を示す説明図である。同図に示されるように、オフ信号（ＯＦＦ）は、例えばイネーブル信号（ＥＮＡＢＬＥ）の逆位相となる信号であり、イネーブル信号がロー（Ｌｏｗ）の期間だけ、ハイ（Ｈｉｇｈ）とされる信号である。オフ信号は、イネーブル信号と同様に、例えば制御部５０から出力される制御信号の一つである。

オフ加速部４０９は、イネーブル信号（ＥＮＡＢＬＥ）がロー（Ｌｏｗ）に切り替わっている期間にハイ（Ｈｉｇｈ）となるオフ信号が印加されると、ＭＮ９がオンして双方向スイッチ素子ＭＰ１及びＭＰ２のゲート端子側から電源ＧＮＤ側に大きな電流が瞬時に流れ込む。これにより、双方向スイッチ素子のゲート端子が最下位電位に引き下げられるとともに、ダイオードＤ２を介して電流が流れることにより、双方向スイッチ素子のソース端子も最下位電位に引き下げられる。以上の動作により、双方向スイッチ素子のドレイン端子側の電位がソース端子側の電位より低くなる状態を防ぎ、双方向スイッチ素子のオフ態をより安定化させることができる。また、定電流で充電する場合に比べてより高速に安定状態に移行させることができる。

また、実施の形態１に係るスイッチ回路及び実施の形態２に係るスイッチ回路と同様に、スイッチ素子のオン時にオフ加速回路４０９からバイアス電流Ｉを流さない。これにより、双方向スイッチ素子のオン電圧を決定する上で上記オフ加速用のバイアス電流Ｉを考慮する必要がないから、設計が容易となるとともに、オン電圧の精度を高めることができる。また、バイアス電流Ｉを無駄に流さないから、消費電流をより小さく抑えることもできる。

なお、図１４ではＭＮ９のソース端子をＧＮＤ端子に直接接続しているが、これに限られず、ソース端子とＧＮＤ端子との間に電流値を調整する抵抗素子を挿入してもよい。また、オフ信号の電圧を調整することでオフ信号の印加時にバイアス電流源としてＭＮ９を動作させる構成でもよい。これらの構成とすることで、放電時のピーク電流が低下するので、システムノイズ放射の軽減に資する。更に、オフ信号は図１５に示されるパルスに限られず、図１１に示されるような短時間のパルスであっても良いし、当該パルスは１回に限られず、複数回印加してもよい。

≪実施の形態５≫
図１６は、電圧測定装置２の電源供給を別電源から供給する場合の一例を示すブロック図である。

実施の形態１では、電圧測定装置２の電源供給を前記直列に接続された複数の電池セルＶＣＬの最上位電圧から行うが、実施の形態５では、前記複数の電池セルとは異なる別電源から供給する。例えば、ＥＶ又はＨＥＶ用のバッテリの電圧測定システムに電圧測定装置２を適用する場合、車載の照明などを駆動するために搭載されている鉛バッテリ電源等に基づいて生成される電圧ＶＡから電源供給する。前述したように、バッテリとして用いられるリチウムイオン電池は数十個以上が直列に接続されるため電圧測定装置２が複数用いられる。そして、そのＧＮＤ電圧もそれぞれ異なるため、電源供給回路を電気的に直接接続することは出来ない。そこで、例えば鉛バッテリ電源等の電圧を昇圧又は降圧して生成した電圧ＶＡから電気的に絶縁してエネルギを供給するため、絶縁型ＤＣ／ＤＣコンバータ５を用いて、電圧ＶＡを昇圧又は降圧した電圧ＶＣＣを電圧測定装置２に供給する。図１６では、フライバックコンバータで電源電圧を共有する場合を一例として示したが、それ以外の構成でもよい。また、電源電圧ＶＣＣは、前記直列に接続された複数の電池セルの最上位電圧以上の電圧を供給する。例えば、リチウムイオン電池を１２個直列に接続した場合の電圧測定装置について電池セルの電圧が最大で４．３Ｖまでになるとすると、電源電圧ＶＣＣは５２Ｖ以上必要となる。そこで、電源電圧ＶＣＣとして例えば５５Ｖ程度を供給するように絶縁型ＤＣ／ＤＣコンバータ５の出力電圧を調整する。

これによれば、電圧測定装置２のＭＵＸ回路３０におけるスイッチ回路の駆動電流は前記直列に接続された複数の電池セルから供給されないから、電池セルの電圧測定動作において、前記複数の電池セルの電力消費を抑えることができ、且つ電池セルの電池エネルギ消費のアンバランスによる電池持続力の低下も防止することができる。

≪実施の形態６≫
実施の形態１では、フライングキャパシタを用いない構成の電圧測定装置２を示したが、前記スイッチ回路を備えるＭＵＸ回路３０をフライングキャパシタ方式の電圧測定装置にも適用することができる。

図１７は、ＭＵＸ回路３０を適用したフライングキャパシタ方式の電圧測定装置の一例を示すブロック図である。同図に示される電圧測定装置４は、ＭＵＸ回路３０と、フライングキャパシタＣ１と、電圧入力用のスイッチ部８０と、バッファを構成するＯＰアンプ（バッファアンプ）Ｕ１と、計測回路６１と、制御部５１とを備える。計測回路６１は、デルタ・シグマ方式のＡＤ変換回路、又はＳＡＲ（Ｓｕｃｃｅｓｓｉｖｅ Ａｐｐｒｏｘｉｍａｔｉｏｎ Ｒｅｇｉｓｔｅｒ）方式のＡＤ変換回路を備える。電圧測定装置４の電源端子ＶＣＣには、例えば前記複数の電池セルＶＣＬのうち最高位の電池セルＶＣＬ＿１の正側電極の電圧が入力され、電源端子ＧＮＤには、例えば前記複数の電池セルＶＣＬのうち最低位の電池セルＶＣＬ＿ｎの負側電極の電圧が入力される。

フライングキャパシタ方式の電圧測定装置４の動作手順について図１８を用いて詳細に説明する。

図１８は、図１７に示される電圧測定装置４の動作タイミングの一例を示すタイミングチャートである。

例えば電池セルＶＣＬ＿１の電圧を測定するため、先ず制御部５１は、参照符号５０１のタイミングでＭＵＸ回路３０を制御してスイッチ回路ＳＷＰ＿１及びＳＷＮ＿１をオンさせる。これにより、電池セルＶＣＬ＿１の電圧がフライングキャパシタＣ１の両端に入力される。入力電圧の安定後、参照符号５０２のタイミングで制御部５１はスイッチ回路ＳＷＰ＿１及びＳＷＮ＿１をオフさせ、フライングキャパシタＣ１をフローティングとする。参照符号５０３のタイミングにおいて制御部５１はスイッチ回路ＳＷＢをオンさせ、フライングキャパシタＣ１の一方の電極を計測回路６１の負側入力端子ＩＮＮ（ＧＮＤ電位）に接続する。これにより、フライングキャパシタＣ１の両端電圧は、ＧＮＤ電位を基準とした電圧に変換される。次に参照符号５０４のタイミングでスイッチ回路ＳＷＡをオンさせ、フライングキャパシタＣ１の電圧をバッファアンプＵ１を介して計測回路６０に入力する。そして、制御部５１は参照符号５０５のタイミングで計測回路６１を制御し、電圧測定を実行させる。電池セルＶＣＬ＿１の電圧の測定が完了すると、制御部５１は、参照符号５０６のタイミングでスイッチ回路ＳＷＡ及びＳＷＢをオフさせる。次に、例えば電池セルＶＣＬ＿２の電圧を測定するため、制御部５１は、参照符号５０７のタイミングでＭＵＸ回路３０を制御してスイッチ回路ＳＷＰ＿２及びＳＷＮ＿２をオンさせる。これにより、電池セルＶＣＬ＿２の電圧がフライングキャパシタＣ１の両端に入力される。入力電圧の安定後、参照符号５０８のタイミングで制御部５１はスイッチ回路ＳＷＰ＿１及びＳＷＮ＿１をオフさせ、フライングキャパシタＣ１をフローティングとする。参照符号５０９のタイミングにおいて制御部５１はスイッチ回路ＳＷＢをオンさせ、フライングキャパシタＣ１の一方の電極を計測回路６１の負側入力端子ＩＮＮ（ＧＮＤ電位）に接続する。次に参照符号５１０のタイミングでスイッチ回路ＳＷＡをオンさせ、フライングキャパシタＣ１の電圧をバッファアンプＵ１を介して計測回路６１に入力する。そして、制御部５１は参照符号５１１のタイミングで計測回路６１を制御し、電圧測定を実行させる。電池セルＶＣＬ＿２の電圧の測定が完了すると、制御部５１は、参照符号５１２のタイミングでスイッチ回路ＳＷＡ及びＳＷＢをオフさせる。以上の動作を繰り返し実行することにより、直列に接続された素電池の全ての電池セルの電圧を測定する。

前述したように、フライングキャパシタ方式の電圧測定装置の場合、フライングキャパシタに対するスイッチ素子の寄生容量等に起因する測定誤差や、バッファを構成するＯＰアンプのオフセット電圧等による測定誤差が生ずる。しかしながら、このような誤差が無視できるような場合には、電圧測定装置としてフライングキャパシタ方式の電圧測定装置４を適用すれば、高耐圧素子を用いなくとも計測回路６０を構成することができる。また、電圧測定装置４にＭＵＸ回路３０を適用しているので、実施の形態１と同様に、スイッチ回路の駆動電流と信号経路のオン抵抗等の抵抗成分とに基づく電圧降下による測定誤差の発生の抑止と、電池セル間でのアンバランスな電力消費を防止と、スイッチ素子のオフ状態の更なる安定化とが可能となる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、実施の形態１乃至６では、電圧測定装置を電気自動車等のバッテリの電圧測定システムに適用する場合を例示したが、これに限られず、デジタルカメラ、ノートＰＣ、電動工具、電動アシスト自転車、及び電動バイク等の多直電池を使用する製品の電池電圧の測定にも適用可能である。また、外部電圧源を構成する電池セルとしてリチウムイオン電池を例示したが、これに限られず、ニッケル水素電池や燃料電池など各種電池にも適用可能である。更に、実施の形態１乃至６に係るスイッチ回路を電圧測定装置におけるＭＵＸ回路３０に適用する場合を例示したが、これに限られず、スイッチとして用いるのであれば他の用途の回路にも適用することができる。

本発明は、スイッチ回路、選択回路、及び電圧測定装置に関し、特に複数の電圧から１つの電圧を選択して測定する電圧測定装置に広く適用することができる。

ＶＣＬ＿１〜ＶＣＬ＿ｎ 電池セル
１ 一組の電池セル
２、４ 電圧測定装置
３ 外付けＬＰＦ
２０ 電圧入力端子
３０ マルチプレクサ回路（ＭＵＸ回路）
ＳＷＰ＿１〜ＳＷＰ＿ｎ 電池セルの正側電極と計測回路の正側の入力端子を接続するためのスイッチ回路
ＳＷＮ＿１〜ＳＷＮ＿ｎ 電池セルの負側電極と計測回路の負側の入力端子を接続するためのスイッチ回路
４０ 保護用ダイオード
５０、５１ 制御部
６０、６１ 計測回路
ＩＮＰ（＋） 正側の入力端子
ＩＮＮ（−） 負側の入力端子
６０１ スイッチ部
６０２ 容量
６０３ 計測部
２０１〜２０６ 動作タイミング
４０１、４０４ オン電圧生成部
４０２、４０５ 電流制御部
４０３、４０６〜４０９ オフ加速部
ＭＰ１、ＭＰ２ 双方向スイッチ素子（Ｐ型ＭＯＳトランジスタ）
ＭＮ１、ＭＮ２ 双方向スイッチ素子（Ｎ型ＭＯＳトランジスタ）
ＭＮ３〜ＭＮ９ Ｎ型ＭＯＳトランジスタ
ＭＰ３〜ＭＰ９ Ｐ型ＭＯＳトランジスタ
Ｒ１〜Ｒ４ 抵抗素子
Ｄ１、Ｄ２ ダイオード
ＶＩＮ スイッチ回路の入力端子
ＶＯＵＴ スイッチ回路の出力端子
１０１ バッテリ
１０、１１ バッテリ装置
７０、７１、７２ 通信機能部
５ 絶縁型ＤＣ／ＤＣコンバータ
６ 電池監視用マイクロコンピュータ
７ 電池制御用マイクロコンピュータ
ＶＡ 鉛バッテリ等に基づいて生成される電圧
８０ スイッチ部
ＳＷＡ、ＳＷＢ スイッチ回路
Ｕ１ バッファアンプ
５０１〜５１２ 動作タイミング
ＶＣＣ 電源電圧、電源電圧端子
ＧＮＤ グラウンド電圧、グラウンド端子
ＶＴ スイッチ回路の種別を決定するための基準となる電圧

Claims (21)

1. 入力端子と出力端子の間に設けられたスイッチ素子と、
   前記スイッチ素子のオンオフを指示する制御信号に基づいて、前記スイッチ素子を駆動するスイッチ駆動部と、を有するスイッチ回路であって、
   前記スイッチ駆動部は、前記入力端子に供給される入力電圧を挟んで、相互に異なる第１電源電圧と第２電源電圧との間で駆動され、
   前記第１電源電圧が供給される第１電源端子側にドレイン側が接続され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路と、
   前記制御信号に応じて、前記ソースフォロア回路の出力側と前記第２電源電圧が供給される第２電源端子との間の電流経路を開閉する電流制御部と、を有し、
   前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給される第１導電型の第１ＭＯＳトランジスタと、
   ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続される第１導電型の第２ＭＯＳトランジスタと、を有し、
   前記ソースフォロア回路は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続される第２導電型の第３ＭＯＳトランジスタと、
   一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部と、を有し、
   前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じ、
   前記スイッチ駆動部は、前記電流制御部によって形成された電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に、前記電圧生成部の他端、並びに、前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子を介して形成するオフ加速部を更に有する、スイッチ回路。
2. 前記第１電源電圧は、前記入力電圧以上の電圧値とされ、
   前記第１導電型はＰチャネル型であり、前記第２導電型はＮチャネル型である、請求項１記載のスイッチ回路。
3. 前記第１電源電圧はグラウンド電圧とされ、前記第２電源電圧は前記入力電圧以上の電圧値とされ、
   前記第１導電型はＮチャネル型であり、前記第２導電型はＰチャネル型である、請求項１記載のスイッチ回路。
4. 入力端子と出力端子の間に設けられたスイッチ素子と、
   前記スイッチ素子のオンオフを指示する制御信号に基づいて、前記スイッチ素子を駆動するスイッチ駆動部と、を有するスイッチ回路であって、
   前記スイッチ駆動部は、前記入力端子に供給される入力電圧を挟んで、相互に異なる第１電源電圧と第２電源電圧との間で駆動され、
   前記第１電源電圧が供給される第１電源端子側にドレイン側が接続され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路と、
   前記制御信号に応じて、前記ソースフォロア回路の出力側と前記第２電源電圧が供給される第２電源端子との間の電流経路を開閉する電流制御部と、を有し、
   前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給される第１導電型の第１ＭＯＳトランジスタと、
   ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続される第１導電型の第２ＭＯＳトランジスタと、を有し、
   前記ソースフォロア回路は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続される第２導電型の第３ＭＯＳトランジスタと、
   一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部と、を有し、
   前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じ、
   前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部を更に有する、スイッチ回路。
5. 前記オフ加速部が電流経路を形成する期間は、前記電流制御部が電流経路を閉じている期間のうち一部の期間である、請求項４記載のスイッチ回路。
6. 前記オフ加速部が電流経路を形成する期間は、前記電流制御部が電流経路を閉じている期間に対応する期間である、請求項４記載のスイッチ回路。
7. 素電池の一端と他端が接続されて組電池を構成する複数個の素電池のうち１又は複数の素電池から構成されるブロックを１単位とし、入力された制御信号に応じて、いずれかの前記ブロックの両端に接続される信号線を選択して第１出力端子と第２出力端子に接続する選択回路であって、
   前記ブロックの一端に接続される信号線が接続される入力端子と前記第１出力端子に接続される信号線が接続される出力端子とを有し、前記制御信号に応じて当該入力端子と当該出力端子とを電気的に接続する第１スイッチ回路と、
   前記ブロックの他端に接続される信号線が接続される入力端子と前記第２出力端子に接続される信号線が接続される出力端子とを有し、前記制御信号に応じて当該入力端子と当該出力端子とを電気的に接続する第２スイッチ回路と、を夫々の前記ブロックに対応して有し、
   前記第１スイッチ回路及び前記第２スイッチ回路は、当該スイッチ回路の入力端子と出力端子の間に設けられたスイッチ素子と、前記制御信号に応じて前記スイッチ素子を駆動するスイッチ駆動部と、を有し、
   前記スイッチ駆動部は、前記入力端子に供給される入力電圧を挟んで、相互に異なる第１電源電圧と第２電源電圧との間で駆動され、
   前記第１電源電圧が供給される第１電源端子と、前記第２電源電圧が供給される第２電源端子との間に配置され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路と、
   前記制御信号に応じて、前記第１電源端子と前記第２電源端子との間の前記ソースフォロア回路が配置された電流経路を開閉する電流制御部と、を有し、
   前記第１電源電圧は、前記組電池を構成する素電池のうち最高位の素電池の一端の電圧に応じた電圧であり、
   前記スイッチ素子は、ゲート端子が前記駆動電圧により制御されるＰ型のＭＯＳトランジスタ又はＮ型のＭＯＳトランジスタを有し、
   前記ブロックに対応される前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子のトランジスタの種類は同一とされ、
   前記ブロックのうち前記他端の電位が所定の電位以上となる第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｐ型のＭＯＳトランジスタとされ、
   前記ブロックのうち前記他端の電位が前記所定の電位より低い第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｎ型のＭＯＳトランジスタとされる、選択回路。
8. 前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
   前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＰ型の第１ＭＯＳトランジスタと、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続されるＰ型の第２ＭＯＳトランジスタと、を有し、
   前記ソースフォロア回路は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続されるＮ型の第３ＭＯＳトランジスタと、
   一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部と、を有し、
   前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる、請求項７記載の選択回路。
9. 前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
   前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＮ型の第４ＭＯＳトランジスタと、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第４ＭＯＳトランジスタのソース端子と共通に接続されるＮ型の第５ＭＯＳトランジスタと、を有し、
   前記ソースフォロア回路は、ドレイン端子が前記第２電源端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子側に接続されるＰ型の第６ＭＯＳトランジスタと、
   一端が前記第６ＭＯＳトランジスタのソース端子側に接続され、他端が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部と、を有し、
   前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第１電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる、請求項８記載の選択回路。
10. 前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部と、を更に有する請求項９記載の選択回路。
11. 前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部と、を更に有する請求項９記載の選択回路。
12. 前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第２電源端子と前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部と、を更に有する請求項１０記載の選択回路。
13. 前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第２電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部と、を更に有する請求項１１記載の選択回路。
14. 素電池の一端と他端が接続されて組電池を構成する複数個の素電池のうち１又は複数の素電池から構成されるブロックを１単位とし、１ブロック毎に前記ブロックの両端の電圧を測定するための電圧測定装置であって、
    入力された制御信号に応じて、前記ブロックの両端に接続される信号線を１ブロック毎に選択して第１出力端子と第２出力端子に接続する選択部と、
    前記第１出力端子と前記第２出力端子の電圧を入力して、両端子間の電圧を測定する測定部と、を有し、
    前記選択部は、前記ブロックの一端に接続される信号線が接続される入力端子と前記第１出力端子に接続される信号線が接続される出力端子とを有し、前記制御信号に応じて前記入力端子と前記出力端子とを電気的に接続する第１スイッチ回路と、
    前記ブロックの他端に接続される信号線が接続される入力端子と前記第２出力端子に接続される信号線が接続される出力端子とを有し、前記制御信号に応じて前記入力端子と前記出力端子とを電気的に接続する第２スイッチ回路と、を夫々の前記ブロックに対応して有し、
    前記第１スイッチ回路及び前記第２スイッチ回路は、当該スイッチ回路の入力端子と出力端子との間に設けられたスイッチ素子と、前記制御信号に応じて前記スイッチ素子を駆動するスイッチ駆動部と、を有し、
    前記スイッチ駆動部は、前記入力端子に供給される入力電圧を挟んで、相互に異なる第１電源電圧と第２電源電圧との間で駆動され、
    前記第１電源電圧が供給される第１電源端子と、前記第２電源電圧が供給される第２電源端子との間に配置され、前記入力電圧に応じた電圧を入力し、出力側に生じた電圧を前記スイッチ素子を駆動するための駆動電圧として前記スイッチ素子に供給するソースフォロア回路と、
    前記制御信号に応じて、前記第１電源端子と前記第２電源端子との間の前記ソースフォロア回路が配置された電流経路を開閉する電流制御部と、を有し、
    前記第１電源電圧は、前記組電池を構成する素電池のうち最高位の素電池の一端の電圧に応じた電圧であり、
    前記スイッチ素子は、ゲート端子が前記駆動電圧により制御されるＰ型のＭＯＳトランジスタ又はＮ型のＭＯＳトランジスタを有し、
    前記ブロックに対応される前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子のトランジスタの種類は同一とされ、
    前記ブロックのうち前記他端の電位が所定の電位以上となる第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｐ型のＭＯＳトランジスタとされ、
    前記ブロックのうち前記他端の電位が前記所定の電位より低い第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路のスイッチ素子は、Ｎ型のＭＯＳトランジスタとされる、電圧測定装置。
15. 前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＰ型の第１ＭＯＳトランジスタと、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第１ＭＯＳトランジスタのソース端子と共通に接続されるＰ型の第２ＭＯＳトランジスタと、を有し、
    前記ソースフォロア回路は、ドレイン端子が前記第１電源端子側に接続され、ゲート端子が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子側に接続されるＮ型の第３ＭＯＳトランジスタと、
    一端が前記第３ＭＯＳトランジスタのソース端子側に接続され、他端が前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部と、を有し、
    前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第２電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる、請求項１４記載の電圧測定装置。
16. 前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ素子は、ドレイン端子が前記入力端子側に接続され、ゲート端子に前記駆動電圧が供給されるＮ型の第４ＭＯＳトランジスタと、ドレイン端子が前記出力端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタのゲート端子側に接続され、ソース端子が前記第４ＭＯＳトランジスタのソース端子と共通に接続されるＮ型の第５ＭＯＳトランジスタと、を有し、
    前記ソースフォロア回路は、ドレイン端子が前記第２電源端子側に接続され、ゲート端子が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子側に接続されるＰ型の第６ＭＯＳトランジスタと、
    一端が前記第６ＭＯＳトランジスタのソース端子側に接続され、他端が前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのゲート端子側に接続され、供給された電流に応じて両端に電圧を生成する電圧生成部と、を有し、
    前記電流制御部は、前記制御信号が前記スイッチ素子のオンを指示する場合には、前記電圧生成部の他端と前記第１電源端子との間の電流経路を開き、前記制御信号が前記スイッチ素子のオフを指示する場合には当該電流経路を閉じる、請求項１５記載の電圧測定装置。
17. 前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部、を更に有する請求項１６記載の電圧測定装置。
18. 前記第１ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第１電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部と、を更に有する請求項１６記載の電圧測定装置。
19. 前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部によって形成される電流経路に流れる電流よりも小さい電流が流れる電流経路を、前記第２電源端子と前記第４ＭＯＳトランジスタ及び前記第５ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して形成するオフ加速部、を更に有する請求項１７記載の電圧測定装置。
20. 前記第２ブロックに対応する前記第１スイッチ回路及び前記第２スイッチ回路において、
    前記スイッチ駆動部は、前記電流制御部が電流経路を閉じている期間に、前記第２電源端子と前記第１ＭＯＳトランジスタ及び前記第２ＭＯＳトランジスタのソース端子との間に前記電圧生成部の他端を介して電流経路を形成するオフ加速部と、を更に有する請求項１８記載の電圧測定装置。
21. 前記測定部は、デルタ・シグマ方式のアナログデジタル変換器を有する、請求項１４記載の電圧測定装置。

Images