JP4101816B2 - バッテリ保護回路 - Google Patents

Description

本発明は、バッテリの充放電に異常が発生した場合、給電経路を遮断してバッテリを保護するバッテリ保護回路に係り、例えば、給電経路を遮断するためのスイッチとしてＮチャンネルのＭＯＳトランジスタを用いるバッテリ保護回路に関するものである。

近年、リチウムイオン電池やニッケル−水素電池などの比較的小容量のバッテリにおいてエネルギー密度の向上が著しく進んでおり、小型・軽量でありながら機器を長時間駆動することが可能になってきている。バッテリの性能向上は、携帯電話機に代表される携帯型電子機器の普及に大きく貢献している。

また、バッテリ本体の高性能化に伴って、その周辺回路も高機能化が進んでいる。例えばノート型コンピュータやビデオカメラなどのようにバッテリの交換が可能な電子機器には、残量管理機能などの各種機能を実現するための電子回路をバッテリ本体に組み込んだバッテリ装置（バッテリ・パックとも呼ばれる）が搭載されている。最近では、マイクロコンピュータ（以降‘μＣ’と略記することがある）を使ってこれらの機能を実現するバッテリ装置が一般的になっている。

他方、例えばリチウムイオン電池などの高性能なバッテリは、過充電によってセル電圧が異常に高くなったり、過放電によってセル電圧が極端に低下したり、あるいはセルに過大な充放電電流が流れたりした場合、特性の劣化や故障を構造的に起こし易いという問題がある。そのため、一般的なバッテリ装置には、上記のような異常な充放電が行われた場合にバッテリと電子機器との間の給電経路を遮断してバッテリを保護する回路が搭載されている。

給電経路の遮断には、一般にトランジスタ等の半導体スイッチ素子が用いられており、例えば、オン抵抗が小さく大電流の駆動が可能なパワーＭＯＳＦＥＴなどが使用されている。特許文献１には、バッテリの正極側の給電経路をＮチャンネルのＭＯＳトランジスタによって遮断するバッテリの保護回路が記載されている。
特開平１１−１８７５７８号公報

図１０は、バッテリの正極側の給電経路をＮチャンネルのＭＯＳトランジスタ（以降、‘ＮＭＯＳトランジスタ’と表記する）によって遮断する保護回路を備えたバッテリ装置の一構成例を示す図である。
図１０に示すバッテリ装置１００は、ＮＭＯＳトランジスタＱ１，Ｑ２と、バッテリＢ１と、抵抗Ｒｓ１と、保護回路１０１と、マイクロコンピュータ１０２とを有する。

バッテリ（二次電池）Ｂ１は、例えばリチウムイオン電池などのバッテリ・セルを複数直列に接続して構成される。図１０の例では、直列に接続された３つのバッテリ・セルＣＥＬ１〜ＣＥＬ３を有する。

ＮＭＯＳトランジスタＱ１及びＱ２は、互いのドレインが共通に接続される。ＮＭＯＳトランジスタＱ１のソースは、バッテリ装置１００の正極ＰＡＣＫ＋に接続される。ＮＭＯＳトランジスタＱ２のソースは、バッテリＢ１の正極ＢＡＴ＋に接続される。

バッテリＢ１の負極ＢＡＴ−とバッテリ装置１００の負極ＰＡＣＫ−との間には、抵抗Ｒｓ１が接続される。抵抗Ｒｓ１は、マイクロコンピュータ１０２や保護回路１０１においてバッテリＢ１の充放電電流を検出するために用いられる。

保護回路１０１は、ＮＭＯＳトランジスタＱ１，Ｑ２の各ゲートに供給する駆動電圧を発生し、これらのオンとオフを制御する。例えば、所定のインターフェースを介してマイクロコンピュータ１０２と通信を行い、マイクロコンピュータ１０２から送られてくる設定値を内部のレジスタに格納する。そして、レジスタに格納した設定値に従ってＮＭＯＳトランジスタＱ１，Ｑ２のオンとオフをそれぞれ制御する。

また、保護回路１０１は、ＮＭＯＳトランジスタＱ１，Ｑ２の駆動電圧を発生するため、例えばチャージポンプ回路などによって構成される昇圧回路を内蔵する。ＮＭＯＳトランジスタＱ１の駆動電圧を発生する昇圧回路は、ＮＭＯＳトランジスタＱ１のソース（すなわち正極ＰＡＣＫ＋）に生じる電圧を昇圧してＮＭＯＳトランジスタＱ１のゲートに供給する。ＮＭＯＳトランジスタＱ２の駆動電圧を発生する昇圧回路は、ＮＭＯＳトランジスタＱ２のソース（すなわち正極ＢＡＴ＋）に生じる電圧を昇圧してＮＭＯＳトランジスタＱ２のゲートに供給する。

更に、保護回路１０１は、内部回路や外部のマイクロコンピュータ１０２に電源電圧Ｖｒｅｇを供給するための電源回路を内蔵する。この電源回路は、例えば低ドロップアウト（low-dropout）のリニア・レギュレータによって構成されており、ＮＭＯＳトランジスタＱ１，Ｑ２の共通ドレインに生じる電圧ＶＤＤを降圧して一定値の電源電圧Ｖｒｅｇを発生する。

保護回路１０１は、抵抗Ｒｓ１に生じる電圧に基づいてバッテリＢ１の充電電流を監視し、過電流を検出した場合にＮＭＯＳトランジスタＱ１，Ｑ２を遮断する機能や、レジスタの設定値に応じて選択したバッテリ・セル（ＣＥＬ１〜ＣＥＬ３）の電圧を検出し、これをマイクロコンピュータ１０２に出力する機能なども有する。

マイクロコンピュータ１０２は、バッテリＢ１の充放電電流や各セルの電圧を監視し、過充電や過放電、過電流等の異常が生じた場合、ＮＭＯＳトランジスタＱ１及びＱ２をオフするよう保護回路１０１のレジスタへ設定値を書き込む。また、バッテリＢ１の充放電電流を積分して電池残量を予測する処理や、保護回路１０１における過電流の検出しきい値を設定する処理などを行う。

また、マイクロコンピュータ１０２は、例えばＳＭＢＵＳ（system management bus）等のチップ間インターフェースによって後述する電子機器２００と通信を行い、バッテリ装置１００の電池残量等の情報を電子機器２００に提供する。

このバッテリ装置１００は、パーソナルコンピュータ等の電子機器２００に接続されて使用される。電子機器２００は、例えば図１０に示すように、充電回路ＣＨ１，ＣＨ２と、スイッチ回路ＳＷ１，ＳＷ２と、マイクロコンピュータ２１０と、負荷２２０とを有する。

負荷２２０は、バッテリ装置１００からの電源供給によって動作する電子機器２００の内部負荷を表す。

充電回路ＣＨ１，ＣＨ２は、バッテリ装置１００を充電するための充電電流Ｉ１，Ｉ２を発生し、これをバッテリ装置１００の正極ＰＡＣＫ＋側の給電経路に出力する。
充電回路ＣＨ１は、スイッチ回路ＳＷ１を介して給電経路に接続されており、スイッチ回路ＳＷ１がオンのとき給電経路に充電電流Ｉ１を出力する。
充電回路ＣＨ２は、スイッチ回路ＳＷ２を介して給電経路に接続されており、スイッチ回路ＳＷ２がオンのとき給電経路に充電電流Ｉ２を出力する。

充電回路ＣＨ１は、バッテリ装置１００の通常の充電に使用される。一方、充電回路ＣＨ２は、バッテリ電圧が一定レベルより低下している場合などにおいて予備的な充電（プリチャージ）を行うために使用される。充電回路ＣＨ２が出力する充電電流Ｉ２は、充電回路ＣＨ１が出力する充電電流Ｉ１に比べて小さい。

マイクロコンピュータ２１０は、バッテリ装置１００のマイクロコンピュータ１０２とＳＭＢＵＳ等によって通信を行い、電池残量等の情報を取得する。また、バッテリ装置１００から取得した情報に基づいて充電回路ＣＨ１，ＣＨ２やスイッチ回路ＳＷ１，ＳＷ２を制御し、バッテリＢ１の充電電流を適切な値に設定する。

ここで、図１０に示す上述のバッテリ装置１００において過放電等によりバッテリ電圧がゼロボルト付近まで低下した場合の充電動作について、図１１を参照して説明する。
バッテリ電圧がゼロボルト付近まで低下した場合、過大な充電電流によるバッテリ・セルのダメージを避けるため、通常の電流（Ｉ１）より小さいプリチャージ電流（Ｉ２）によってバッテリＢ１の充電が行われる。

ステップＳＴ１：
バッテリＢ１の電圧がゼロボルトの状態でスイッチ回路ＳＷ２がオンに設定され、充電電流Ｉ２によるプリチャージが開始される。

ステップＳＴ２：
このとき、バッテリ装置１００のＮＭＯＳトランジスタＱ１及びＱ２は何れもオフであるため、正極ＰＡＣＫ＋に供給される充電電流ＩｐａｃｋはＮＭＯＳトランジスタＱ１のボディ・ダイオードＤ１を介してＮＭＯＳトランジスタＱ１のドレインに流れ、電圧ＶＤＤが上昇する（図１１（Ａ））。

ステップＳＴ３：
電圧ＶＤＤの上昇によって保護回路１０１の電源回路が動作を開始し、電源電圧Ｖｒｅｇが発生すると、その電源電圧Ｖｒｅｇを受けて保護回路１０１の昇圧回路が動作を開始する。また、この電源電圧Ｖｒｅｇによってマイクロコンピュータ１０１が起動する（図１１（Ｄ））。

ステップＳＴ４：
昇圧回路が発生する駆動電圧によってＮＭＯＳトランジスタＱ２がオンし、バッテリ（ＣＥＬ１〜ＣＥＬ３）に充電電流Ｉｐａｃｋ（＝Ｉ２）が流れる（図１１（Ｃ））。

ステップＳＴ５：
昇圧回路の駆動電圧の電圧が上昇すると、これに伴ってＮＭＯＳトランジスタＱ１，Ｑ２のオン抵抗が小さくなるため、電圧ＶＤＤが低下する。

ステップＳＴ６：
電圧ＶＤＤの電圧が電源回路の動作可能な電圧より低くなると、電源回路からの電源電圧Ｖｒｅｇの供給が停止し、昇圧回路の動作が停止する。これにより、ＮＭＯＳトランジスタＱ２がオフしてバッテリＢ１の充電電流がゼロになる（図１１（Ｃ））。また、電源電圧Ｖｒｅｇの供給が停止されるためマイクロコンピュータ１０１が停止する（図１１（Ｄ））。

ステップＳＴ７：
ＮＭＯＳトランジスタＱ２がオフになると、ボディ・ダイオードＤ１を介して流れる充電電流Ｉｐａｃｋにより電圧ＶＤＤが再び上昇する。バッテリＢ１の電圧が電源回路の動作可能な電圧になるまで、上述したステップＳＴ２〜ＳＴ６の動作が繰り返され、バッテリが断続的に充電される。

ステップＳＴ８：
バッテリＢ１の電圧が電源回路の動作可能な一定のレベルに達すると、ＮＭＯＳトランジスタＱ２がオンしても電源回路は停止しなくなる。これにより、昇圧回路が持続的に動作して、ＮＭＯＳトランジスタＱ２がオンのまま保持されるため、バッテリは一定の充電電流Ｉｐａｃｋ（＝Ｉ２）によって充電される。

ステップＳＴ９：
バッテリＢ１の電圧が更に上昇し、通常の充電電流によって充電可能なレベルに達すると、スイッチ回路ＳＷ２がオフ、スイッチ回路ＳＷ１がオンに切り替えられ、充電電流Ｉ１がバッテリに供給される（図１１（Ｃ）））。また、ＮＭＯＳトランジスタＱ１，Ｑ２の両方がオンに駆動される。これにより、プリチャージ時に比べて高速な充電が行われる。

ステップＳＴ１０：
バッテリＢ１の電圧が充電回路ＣＨ１の出力電圧の上限値（Ｖｃ）に達すると、充電電流Ｉ１がゼロになり、バッテリＢ１の充電が終了する。

このように、図１０に示すバッテリ装置１００においては、過放電等によってバッテリ電圧がゼロボルト付近まで低下すると、保護回路１００の昇圧回路が安定に動作できなくなり、ＮＭＯＳトランジスタＱ２がオンとオフを繰り返すため、バッテリに流れる充電電流が断続的になってしまうという不利益がある。特に、ＮＭＯＳトランジスタＱ２がオフからオンへ変化するとき、バッテリに流れる電流が一時的にプリチャージ電流Ｉ２より大きくなる可能性があり、バッテリ・セルを劣化させる原因になる。

本発明はかかる事情に鑑みてなされたものであり、その目的は、外部電源とバッテリとの間の給電経路に生じる電圧を昇圧して生成した駆動電圧により当該給電経路に設けたＮＭＯＳトランジスタ等のスイッチ回路の開閉を制御し、かつ、過放電等によってバッテリ電圧がゼロボルト付近まで低下した場合でも一定の充電電流によって安定にバッテリを充電することができるバッテリ保護回路を提供することにある。

本発明の第１の観点は、外部電源とバッテリとの間の第１の給電経路に挿入される第１のスイッチ回路の開閉を制御するバッテリ保護回路であって、入力される制御信号に応じて、上記第１の給電経路に生じる電圧を昇圧した第１の駆動電圧を発生し、上記第１のスイッチ回路を当該第１の駆動電圧によってオンに駆動する第１のスイッチ駆動回路と、入力される制御信号に応じて、上記外部電源と上記バッテリとの間の第２の給電経路に生じる電圧より低い第２の駆動電圧を発生し、当該第２の給電経路に挿入される第２のスイッチ回路を当該第２の駆動電圧によってオンに駆動する第２のスイッチ駆動回路と、上記バッテリの電圧が上記第１のスイッチ駆動回路の昇圧動作に必要な電圧に達していない場合、上記第１のスイッチ駆動回路が昇圧動作を停止し、上記第２のスイッチ駆動回路が上記第２の駆動電圧を発生するように上記制御信号を出力する制御回路とを有し、上記外部電源と上記第２のスイッチ回路との間の上記第２の給電経路には第２の抵抗が挿入されており、上記第２のスイッチ駆動回路は、上記第２の抵抗と上記第２のスイッチ回路との間の上記第２の給電経路に生じる電圧より低い上記第２の駆動電圧を発生する。

上記第１の観点に係るバッテリ保護回路は、上記外部電源から上記第１の給電経路を介して供給される電圧に基づいて上記制御回路の電源電圧を発生する電源回路と、上記電源回路において発生する電源電圧が所定の電圧より低い場合にリセット信号を出力するリセット回路とを有しても良い。上記制御回路は、上記リセット信号を受けて起動した場合、上記第１のスイッチ駆動回路が昇圧動作を停止し、上記第２のスイッチ駆動回路が上記第２の駆動電圧を発生するように上記制御信号を出力し、上記バッテリの電圧が上記第１のスイッチ駆動回路の昇圧動作に必要な電圧に達したことを示す所定の信号が入力された場合、上記第１のスイッチ駆動回路が昇圧動作を開始し、上記第２のスイッチ駆動回路が上記第２の駆動電圧の発生を停止するように上記制御信号を出力しても良い。

本発明の第２の観点は、外部電源とバッテリとの間の給電経路に挿入されるスイッチ回路の開閉を制御するバッテリ保護回路であって、入力される制御信号に応じて、上記給電経路に生じる電圧を昇圧した電圧を発生し、上記スイッチ回路を当該昇圧した電圧によってオンに駆動するスイッチ駆動回路と、入力される制御信号に応じて、上記スイッチ回路をオンに駆動するための電圧を上記外部電源から上記給電経路を介して上記スイッチ回路に供給する駆動電圧供給回路と、上記バッテリの電圧が上記スイッチ駆動回路の昇圧動作に必要な電圧に達していない場合、上記スイッチ駆動回路が昇圧動作を停止し、上記駆動電圧供給回路が上記スイッチ回路に駆動電圧を供給するように上記制御信号を出力する制御回路とを有し、上記スイッチ回路は、ドレインとソースとの間に内蔵されるダイオードが上記外部電源から上記バッテリへ流れる充電電流に対して順方向となるように上記給電経路に挿入される第１のＮＭＯＳトランジスタと、ドレインとソースとの間に内蔵されるダイオードが上記充電電流に対して逆方向となるように上記給電経路に挿入される第２のＮＭＯＳトランジスタとを含み、上記スイッチ駆動回路は、上記第１のＮＭＯＳトランジスタのソースに生じる電圧を昇圧して上記第１のＮＭＯＳトランジスタのゲートに供給するとともに、上記第２のＮＭＯＳトランジスタのソースに生じる電圧を昇圧して上記第２のＮＭＯＳトランジスタのゲートに供給し、上記駆動電圧供給回路は、上記第２のＮＭＯＳトランジスタのドレインとゲートとの間に接続される第２のＰＭＯＳトランジスタと、上記制御回路の制御信号に応じて、上記第２のＰＭＯＳトランジスタをオン又はオフに駆動するトランジスタ駆動回路とを含む。

上記第２の観点に係るバッテリ保護回路は、上記スイッチ駆動回路の上記昇圧電圧によって上記第２のＰＭＯＳトランジスタに流れる電流を阻止するように、上記第２のＰＭＯＳトランジスタと直列に接続されるダイオードを有しても良い。

また、上記第２の観点に係るバッテリ保護回路は、上記バッテリの充電モードを選択するための電圧を入力する第１の端子と、上記外部電源から上記給電経路を介して上記第１の端子に電圧が供給されているかを判定する判定回路と、上記外部電源から上記給電経路を介して供給される電圧に基づいて上記制御回路の電源電圧を発生する電源回路と、上記電源回路において発生する電源電圧が所定の電圧より低い場合にリセット信号を出力するリセット回路とを有しても良い。
上記トランジスタ駆動回路は、上記外部電源から上記給電経路を介して上記第１の端子に電圧が供給される場合において、上記リセット回路が上記リセット信号を出力するか、又は、上記制御回路が上記第２のＰＭＯＳトランジスタをオンに駆動するための上記制御信号を出力するならば、上記第２のＰＭＯＳトランジスタをオンに駆動しても良い。
上記制御回路は、上記リセット信号を受けて起動した場合、上記第１のスイッチ駆動回路が昇圧動作を停止するように上記制御信号を出力し、上記リセット回路が上記リセット信号の出力を停止した場合、上記外部電源からの電圧が上記第１の端子に供給されていると上記判定回路が判定するならば、上記トランジスタ駆動回路が上記第２のＰＭＯＳトランジスタをオンに駆動するように上記制御信号を出力し、上記バッテリの電圧が上記スイッチ駆動回路の昇圧動作に必要な電圧に達したことを示す所定の信号が入力された場合、上記スイッチ駆動回路が昇圧動作を開始し、上記トランジスタ駆動回路が上記第２のＰＭＯＳトランジスタをオフに駆動するように上記制御信号を出力しても良い。

本発明の第３の観点は、二次電池と、当該二次電池の電源端子と外部電源端子との間に直列に接続される第１及び第２のトランジスタとを有するバッテリ装置の上記第１及び第２のトランジスタを駆動するためのバッテリ保護回路に関するものである。このバッテリ保護回路は、上記第１のトランジスタの制御端子に対して第１の駆動信号を供給する第１のドライバと、上記第２のトランジスタの制御端子に対して第２の駆動信号を供給する第２のドライバと、外部電源端子に供給される電圧又は基準電圧に応じた電圧が印加されるモード選択端子と、上記第１のトランジスタと上記第２のトランジスタとの接続中点と上記第２のトランジスタの制御端子との間に結合され得る第４のトランジスタと、上記モード選択端子に印加される電圧に応じて上記第４のトランジスタの制御端子に対して第４の駆動信号を供給するための駆動回路とを含むモード選択回路とを有し、二次電池に対して外部電源端子から電流が供給される際に、上記モード選択端子に現われる電圧が上記外部電源端子に供給される電圧に応じた電圧である場合に上記第４のトランジスタが導通状態に駆動される。

上記第３の観点に係るバッテリ保護回路は、外部電源端子に供給される電圧を監視するための電圧監視回路と、上記第１のトランジスタと上記第２のトランジスタとの接続中点から給電され得る電源回路とを更に有しても良い。この場合、上記電圧監視回路が所定の電圧を検出した後に上記電源回路が内部電源電圧の供給を開始しても良い。

上記第１及び第２のトランジスタは、ドレイン同士が接続された第１及び第２のＮＭＯＳトランジスタであっても良い。

本発明の第４の観点は、二次電池と、当該二次電池の電源端子と外部電源端子との間に直列に接続される第１及び第２のトランジスタと、上記第１のトランジスタと上記第２のトランジスタとの接続中点と二次電池の電源端子との間に結合される第３のトランジスタとを有するバッテリ装置の上記第１、第２及び第３のトランジスタを駆動するためのバッテリ保護回路に関するものである。このバッテリ保護回路は、上記第１のトランジスタの制御端子に対して第１の駆動信号を供給する第１のドライバと、上記第２のトランジスタの制御端子に対して第２の駆動信号を供給する第２のドライバと、上記第３のトランジスタの制御端子に対して第３の駆動信号を供給する第３のドライバと、外部電源端子に供給される電圧又は基準電圧に応じた電圧が印加されるモード選択端子と、上記第１のトランジスタと上記第２のトランジスタとの接続中点と上記第２のトランジスタの制御端子との間に結合され得る第４のトランジスタと、上記モード選択端子に印加される電圧に応じて上記第４のトランジスタの制御端子に対して第４の駆動信号を供給するための駆動回路とを含むモード選択回路と、外部電源端子に供給される電圧を監視するための電圧監視回路と、上記第１のトランジスタと上記第２のトランジスタとの接続中点から給電され、上記電圧監視回路が所定の電圧を検出した後に内部電源電圧の供給を開始する電源回路とを有しており、二次電池に対して外部電源端子から電流が供給される際に、上記モード選択端子に現われる電圧が基準電圧に応じた電圧である場合に上記第４のトランジスタが非導通状態に駆動され、上記電源回路から内部電源電圧が供給されていないときに、上記第３のドライバが上記第１のトランジスタと上記第２のトランジスタとの接続中点に現われる電圧に応答して上記第３のトランジスタを導通状態とするための第３の駆動信号を供給する。

上記バッテリ装置は、二次電池の電源端子と上記第３のトランジスタとの間に結合される第１の抵抗素子を有しても良いし、あるいは、上記第１のトランジスタと上記第２のトランジスタとの間の接続中点と上記第３のトランジスタとの間に結合される第２の抵抗素子を有しても良い。
上記第１及び第２のトランジスタは、ドレイン同士が接続された第１及び第２のＮＭＯＳトランジスタであっても良い。
上記第３のトランジスタは、ソースが上記第１及び第２のＮＭＯＳトランジスタのドレインに接続されたＰＭＯＳトランジスタであっても良い。

本発明によれば、バッテリ電圧がスイッチ回路の駆動電圧を生成するための昇圧動作に必要な電圧に達していない場合、別の給電経路に挿入される昇圧動作の不要なスイッチ回路をオンに駆動することによって、一定の充電電流により安定にバッテリを充電することができる。
また、本発明によれば、バッテリ電圧がスイッチ回路の駆動電圧を生成するための昇圧動作に必要な電圧に達していない場合、外部電源から給電経路を介して与えられる電圧によってスイッチ回路をオンに駆動することによって、一定の充電電流により安定にバッテリを充電することができる。

以下、バッテリ装置に適用された本発明のバッテリ保護回路について、図面を参照して説明する。

図１、図２及び図３は、本発明の実施形態に係る３つのバッテリ装置（１００Ａ、１００Ｂ、１００Ｃ）の構成例を示す図である。
まず、これらのバッテリ装置の全体構成を説明し、次いで、各バッテリ装置において共通に用いられる保護回路１１０の詳細構成を説明する。

図１に示すバッテリ装置１００Ａは、ＮＭＯＳトランジスタＱ１，Ｑ２と、ＰＭＯＳトランジスタＱ３と、バッテリＢ１と、抵抗Ｒｓ１と、ダイオードＤ５，Ｄ６と、保護回路１１０と、マイクロコンピュータ１５０とを有する。
ＮＭＯＳトランジスタＱ１及びＱ２は、本発明の第１のスイッチ回路の一実施形態である。
ＮＭＯＳトランジスタＱ１は、本発明の第１のＮＭＯＳトランジスタ（第１のトランジスタ）の一実施形態である。
ＮＭＯＳトランジスタＱ２は、本発明の第２のＮＭＯＳトランジスタ（第２のトランジスタ）の一実施形態である。
ＰＭＯＳトランジスタＱ３は、本発明の第２のスイッチ回路の一実施形態であるとともに、本発明の第１のＰＭＯＳトランジスタ（第３のトランジスタ）の一実施形態である。
抵抗Ｒ１は、本発明の第１の抵抗の一実施形態である。

バッテリＢ１は、例えばリチウムイオン電池などのバッテリ・セルを複数直列に接続して構成される。図１の例では、直列に接続された３つのバッテリ・セルＣＥＬ１〜ＣＥＬ３を有する。

ＮＭＯＳトランジスタＱ１及びＱ２は、互いのドレインが共通に接続される。ＮＭＯＳトランジスタＱ１のソースは、バッテリ装置１００Ａの正極ＰＡＣＫ＋に接続される。ＮＭＯＳトランジスタＱ２のソースは、バッテリＢ１の正極ＢＡＴ＋に接続される。
ＰＭＯＳトランジスタＱ３は、そのソースがＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインに接続され、そのドレインが抵抗Ｒ１を介して正極ＢＡＴ＋に接続される。
ＮＭＯＳトランジスタＱ１及びＱ２の各ゲート並びにＰＭＯＳトランジスタＱ３のゲートには、保護回路１１０によって生成される駆動電圧が供給される。

バッテリＢ１の負極ＢＡＴ−とバッテリ装置１００Ａの負極ＰＡＣＫ−との間には、電流検出用の抵抗Ｒｓ１が接続される。

なお、正極ＰＡＣＫ＋、ＮＭＯＳトランジスタＱ１及びＱ２、正極ＢＡＴ＋、負極ＢＡＴ−、抵抗Ｒｓ１、負極ＰＡＣＫ−を通る給電経路は、本発明の第１の給電経路に相当する。
正極ＰＡＣＫ＋、ＮＭＯＳトランジスタＱ１（ボディ・ダイオードＤ１）、ＰＭＯＳトランジスタＱ３、抵抗Ｒ１、正極ＢＡＴ＋、負極ＢＡＴ−、抵抗Ｒｓ１、負極ＰＡＣＫ−を通る給電経路は、本発明の第２の給電経路に相当する。

ダイオードＤ５及びＤ６は、互いのカソードが共通に接続される。ダイオードＤ５のアノードは、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインに接続される。ダイオードＤ６のアノードは、正極ＢＡＴ＋に接続される。
ダイオードＤ５及びＤ６の共通接続されたカソードに生じる電圧は、後述する電源回路１１６に供給される。

保護回路１１０は、ＮＭＯＳトランジスタＱ１，Ｑ２及びＰＭＯＳトランジスタＱ３の各ゲートに供給する駆動電圧を発生し、これらのオンとオフを制御する。例えば、所定のインターフェースを介してマイクロコンピュータ１５０と通信を行い、マイクロコンピュータ１５０から送られてくる設定値を内部のレジスタに格納する。そして、レジスタに格納した設定値に従ってＮＭＯＳトランジスタＱ１，Ｑ２及びＰＭＯＳトランジスタＱ３のオンとオフをそれぞれ制御する。

また、保護回路１１０は、バッテリ電圧がゼロボルト付近まで低下した場合におけるバッテリＢ１の充電モードを、端子ＰＭＳに入力される電圧に応じて選択する。すなわち、端子ＰＭＳが負極ＢＡＴ−（基準電位）に接続される場合（図１、図２）、ＮＭＯＳトランジスタＱ２のドレインとゲートとを切り離した状態でバッテリＢ１の充電を開始し、端子ＰＭＳが正極ＰＡＣＫ＋に接続される場合（図３）、ＮＭＯＳトランジスタＱ２のドレインとゲートとを接続した状態でバッテリＢ１の充電を開始する。

更に、保護回路１１０は、抵抗Ｒｓ１に生じる電圧に基づいてバッテリＢ１の充電電流を監視し、過電流を検出した場合にＮＭＯＳトランジスタＱ１，Ｑ２を遮断する機能や、レジスタの設定値に応じて選択したバッテリ・セル（ＣＥＬ１〜ＣＥＬ３）の電圧を検出し、これをマイクロコンピュータ１５０に出力する機能なども有する。

マイクロコンピュータ１５０は、バッテリＢ１の充放電電流や各セルの電圧を監視し、過充電や過放電、過電流等の異常が生じた場合、ＮＭＯＳトランジスタＱ１及びＱ２をオフするように保護回路１１０を設定する。また、バッテリＢ１の充放電電流を積分して電池残量を予測する処理や、保護回路１１０における過電流の検出しきい値を設定する処理などを行う。

また、マイクロコンピュータ１５０は、ＳＭＢＵＳ等のチップ間インターフェースによって電子機器２００と通信を行い、バッテリ装置１００Ａの電池残量等の情報を電子機器２００に提供する。
バッテリ装置１００Ａに接続される電子機器２００は、図１０に示す同一符号の構成要素と同じであるため、ここでは説明を割愛する。

図２に示すバッテリ装置１００Ｂは、図１に示すバッテリ装置１００Ａにおける抵抗Ｒ１を抵抗Ｒ２に置き換えたものである。
抵抗Ｒ２は、本発明の第２の抵抗に相当し、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインとＰＭＯＳトランジスタＱ３のソースとの間の経路に挿入される。

なお、バッテリ装置１００Ｂにおいて、正極ＰＡＣＫ＋、ＮＭＯＳトランジスタＱ１（ボディ・ダイオードＤ１）、抵抗Ｒ２、ＰＭＯＳトランジスタＱ３、正極ＢＡＴ＋、負極ＢＡＴ−、抵抗Ｒｓ１、負極ＰＡＣＫ−を通る給電経路は、本発明の第２の給電経路に相当する。

また、図２における電子機器２００Ｂは、電子機器２００におけるプリチャージ用の充電回路ＣＨ２とスイッチ回路ＳＷ２を削除したものである。

図３に示すバッテリ装置１００Ｃは、図１に示すバッテリ装置１００ＡにおけるＰＭＯＳトランジスタＱ３及び抵抗Ｒ１を削除し、保護回路１１０の端子ＰＭＳを正極ＰＡＣＫ＋に接続したものである。

次に、保護回路１１０の詳細構成について説明する。
保護回路１１０は、例えば図１〜図３に示すように、ＮＭＯＳトランジスタの駆動回路１１１，１１２と、ＰＭＯＳトランジスタの駆動回路１１３と、モード選択回路１１４と、低電圧動作ロック回路１１５と、電源回路１１６と、リセット回路１１７と、セル電圧検出回路１１８と、過電流検出回路１１９と、制御回路１２０とを有する。
駆動回路１１１及び１１２は、本発明の第１のスイッチ駆動回路の一実施形態である。
駆動回路１１１は、本発明の第１のドライバの一実施形態である。
駆動回路１１２は、本発明の第２のドライバの一実施形態である。
駆動回路１１３は、本発明の第２のスイッチ駆動回路（第３のドライバ）の一実施形態である。
電源回路１１６は、本発明の電源回路の一実施形態である。
低電圧動作ロック回路１１５は、本発明の電源監視回路の一実施形態である。
制御回路１２０は、本発明の制御回路の一実施形態である。

駆動回路１１１は、制御回路１２０から出力される制御信号ＤＳＧに応じて、ＮＭＯＳトランジスタＱ１のゲートに供給する駆動電圧を発生する。駆動回路１１１は、例えばチャージポンプ回路等の昇圧回路を有しており、制御信号ＤＳＧがハイレベルの場合にＮＭＯＳトランジスタＱ１のソース（すなわち正極ＰＡＣＫ＋）の電圧を昇圧してＮＭＯＳトランジスタＱ１のゲートに供給する。

駆動回路１１２は、制御回路１２０から出力される制御信号ＣＨＧに応じて、ＮＭＯＳトランジスタＱ２のゲートに供給する駆動電圧を発生する。駆動回路１１２は、例えばチャージポンプ回路等の昇圧回路を有しており、制御信号ＣＨＧがハイレベルの場合にＮＭＯＳトランジスタＱ２のソース（すなわち正極ＢＡＴ＋）の電圧を昇圧してＮＭＯＳトランジスタＱ２のゲートに供給する。

駆動回路１１３は、制御回路１２０から出力される制御信号ｘＺＶに応じて、ＰＭＯＳトランジスタＱ３のゲートに供給する駆動電圧を発生する。駆動回路１１３は、例えばクランプ回路を有しており、制御信号ｘＺＶがローレベルの場合にＰＭＯＳトランジスタＱ３のソース（すなわちＮＭＯＳトランジスタＱ１及びＱ２の共通ドレイン）に生じる電圧ＶＤＤより低い駆動電圧ＺＶＯを発生してＰＭＯＳトランジスタＱ３のゲートに供給する。

図４は、駆動回路１１３の構成の一例を示す図である。
駆動回路１１３は、例えば図４に示すように、差動増幅器ＯＰ１と、基準電圧発生回路Ｕ１と、ＮＭＯＳトランジスタＱ４と、抵抗Ｒ３〜Ｒ７とを有する。

抵抗Ｒ３は、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインと駆動電圧ＺＶＯの出力端子との間に接続される。

抵抗Ｒ６は、駆動電圧ＺＶＯの出力端子と差動増幅器ＯＰ１の負側の入力端子との間に接続される。
抵抗Ｒ７は、差動増幅器ＯＰ１の負側の入力端子と基準電位（負極ＢＡＴ−）との間に接続される。

ＮＭＯＳトランジスタＱ４のドレインは抵抗Ｒ４を介して駆動電圧ＺＶＯの出力端子に接続され、そのソースは抵抗Ｒ５を介して基準電位に接続され、そのゲートは差動増幅器ＯＰ１の出力に接続される。

基準電圧発生回路Ｕ１は、基準電圧Ｖｒｅｆを発生して差動増幅器ＯＰ１の正側入力端子に入力する。

差動増幅器ＯＰ１は、電源回路１１６において生成される電源電圧Ｖｒｅｇを受けて動作する回路であり、正側入力端子（＋）に入力される電圧と負側入力端子（−）に入力される電圧との差を増幅してＮＭＯＳトランジスタＱ４のゲートに出力する。
また、差動増幅器ＯＰ１は、制御信号ｘＺＶがローレベルの場合に上記の増幅動作を行う。制御信号ｘＺＶがハイレベルの場合は、ローレベルの信号を出力してＮＭＯＳトランジスタＱ４をオフに設定する。

図５は、バッテリ電圧がゼロボルト付近まで低下した場合における駆動回路１１３の動作を説明するための図である。
図５（Ａ）は、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインに生じる電圧ＶＤＤ、及び、駆動回路１１３から出力される駆動電圧ＺＶＯを示す。
図５（Ｂ）は、低電圧動作ロック回路１１５から出力される信号ｘＵＶＬＯを示す。
図５（Ｃ）は、電源回路１１６において生成される電源電圧Ｖｒｅｇを示す。
図５（Ｄ）は、リセット回路１１７から出力されるリセット信号ｘＲＥＳＥＴを示す。
図５（Ｅ）は、制御回路１２０から出力される制御信号ｘＺＶを示す。

バッテリ電圧がゼロボルト付近まで低下している状態で電子機器２００の充電回路ＣＨ２から充電電流Ｉ２が供給されると、ＮＭＯＳトランジスタＱ１のドレインとソースとの間のボディ・ダイオードＤ１を介してＮＭＯＳトランジスタＱ１のドレインに充電電流Ｉ２が流れるため、ドレインの電圧ＶＤＤが上昇する。この電圧が一定のレベルより低い場合、後述の低電圧動作ロック回路１１５からローレベルの信号ｘＵＶＬＯが出力され（図５（Ｂ））、電源回路１１６は電源電圧Ｖｒｅｇの供給を停止する（図５（Ｃ））。

電源回路１１６から電源電圧Ｖｒｅｇが供給されない場合、差動増幅器ＯＰ１が動作しないため、ＮＭＯＳトランジスタＱ４のゲートには駆動電圧が供給されず、ＮＭＯＳトランジスタＱ４はオフする。したがって、駆動電圧ＺＶＯは、抵抗Ｒ６，Ｒ７の直列回路と抵抗Ｒ３とによって電圧ＶＤＤを分圧した値になる。抵抗Ｒ６，Ｒ７の抵抗値が抵抗Ｒ３の抵抗値に比べて十分大きいものとすると、駆動電圧ＺＶＯは電圧ＶＤＤとほぼ等しくなる（図５（Ａ））。

電圧ＶＤＤが一定レベルに達すると、低電圧動作ロック回路１１５の信号ｘＵＶＬＯがハイレベルに変化し、電源回路１１６が起動する（図５（Ｃ））。電源回路１１６が起動する当初において、リセット回路１１７はローレベルのリセット信号ｘＲＥＳＥＴを出力するため（図５（Ｄ））、これを受けた制御回路１２０は所定の初期状態になる。制御回路１２０は、この初期状態においてローレベルの制御信号ｘＺＶを出力する（図５（Ｅ））。差動増幅器ＯＰ１は、ローレベルの制御信号ｘＺＶを受けて増幅動作を開始する。

差動増幅器ＯＰ１は、抵抗Ｒ６及びＲ７によって駆動電圧ＺＶＯを分圧した値と基準電圧Ｖｒｅｆとが等しくなるように、ＮＭＯＳトランジスタＱ４のゲート電圧を発生する。そのため、駆動電圧ＺＶＯは、抵抗Ｒ６及びＲ７の抵抗値と基準電圧Ｖｒｅｆとによって決まる一定の電圧（Ｖｃ１）にクランプされる。
例えば、抵抗Ｒ６の抵抗値を１１９ＫΩ、抵抗Ｒ７の抵抗値を６０ＫΩ、基準電圧Ｖｒｅｆを１．７Ｖとすると、電圧Ｖｃ１は次式のようになる。

［数１］
Ｖｃ１＝１．７×（１１９Ｋ＋６０Ｋ）／６０Ｋ≒３．５［Ｖ］ …（１）

駆動電圧ＺＶＯが一定の電圧Ｖｃ１にクランプされるように制御が働くため、電圧ＶＤＤが上昇するにつれてＮＭＯＳトランジスタＱ３の抵抗値は小さくなる。ところが、電圧ＶＤＤが一定のレベルより高くなると、ＮＭＯＳトランジスタＱ４の抵抗値をゼロにしても（すなわちＮＭＯＳトランジスタＱ４をショートしても）駆動電圧ＺＶＯを電圧Ｖｃ１にクランプできなくなり、駆動電圧ＺＶＯが電圧Ｖｃ１を超えて上昇し始める。
例えば抵抗Ｒ３の抵抗値を５ＫΩ、抵抗Ｒ４の抵抗値を４．２ＫΩ、抵抗Ｒ５の抵抗値を８００Ω（０．８ＫΩ）とすると、電圧ＶＤＤが約７Ｖを超えたところで駆動電圧ＺＶＯが上昇し始める。この場合、駆動電圧ＺＶＯは次式のようになる。

［数２］
ＺＶＯ≒ＶＤＤ×（４．２Ｋ＋０．８Ｋ＋５Ｋ）／５Ｋ＝ＶＤＤ／２ …（２）

この状態で更に電圧ＶＤＤが上昇すると、抵抗Ｒ５に生じる電圧によってＮＭＯＳトランジスタＱ４のソース電圧が上昇し、これに応じてＮＭＯＳトランジスタＱ４のゲート電圧も上昇する。このゲート電圧が差動増幅器ＯＰ１の出力可能な上限値に達すると、ＮＭＯＳトランジスタＱ４に流れる電流はこの上限値によって制限された一定の電流になる。
例えば、差動増幅器ＯＰ１の出力電圧の上限値が３Ｖ、ＮＭＯＳトランジスタＱのしきい値が０．６Ｖとすると、この上限値３Ｖに達したとき抵抗Ｒ５に流れる電流は３ｍＡになる。その結果、ＮＭＯＳトランジスタＱ４の電流は３ｍＡに制限され、抵抗Ｒ３（５ＫΩ）に生じる電圧は最大１５Ｖ（＝３ｍＡ×５ｋΩ）に制限される。すなわち、ＰＭＯＳトランジスタＱ３のゲートとソースとの間の電圧は最大１５Ｖに制限される。

駆動回路１１３は、電圧ＶＤＤを上記のように３段階にクランプすることによって、電圧ＶＤＤより低い駆動電圧ＺＶＯを生成し、ＰＭＯＳトランジスタＱ３をオンに駆動する。
ＰＭＯＳトランジスタＱ３がオンすると、これを経由して流れるプリチャージ電流によりバッテリＢ１が充電される。バッテリＢ１の電圧が一定のレベルに達すると、制御回路１２０は制御信号ｘＺＶをローレベルからハイレベルに切り換える（図５（Ｅ））。制御信号ｘＺＶがハイレベルになると、差動増幅器ＯＰ１の増幅動作が停止して、ＮＭＯＳトランジスタＱ４がオフするため、駆動電圧ＺＶＯは電圧ＶＤＤとほぼ等しくなる。これにより、ＰＭＯＳトランジスタＱ３はオンからオフに切り替わり、バッテリＢ１のプリチャージが停止される。
以上が駆動回路１１３の説明である。

モード選択回路１１４は、バッテリ電圧がゼロボルト付近まで低下した場合におけるバッテリＢ１の充電モードを選択するための回路である。
すなわち、端子ＰＭＳが負極ＢＡＴ−に接続される場合（図１、図２）、モード選択回路１１４は、ＮＭＯＳトランジスタＱ２のドレインとゲートとを切り離した状態でバッテリＢ１の充電を開始する。
他方、端子ＰＭＳが正極ＰＡＣＫ＋に接続される場合（図３）、モード選択回路１１４は、ＮＭＯＳトランジスタＱ２のドレインとゲートとを接続した状態でバッテリＢ１の充電を開始する。すなわち、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインに生じる電圧ＶＤＤをＮＭＯＳトランジスタＱ２のゲートに供給することにより、ＮＭＯＳトランジスタＱ２をオンに駆動した状態で、バッテリＢ１の充電を開始する。

図６は、モード選択回路１１４の構成の一例を示す図である。
図６に示すモード選択回路１１４は、ＰＭＯＳトランジスタＱ５と、ＮＭＯＳトランジスタＱ６〜Ｑ９と、ダイオードＤ４と、ツェナダイオードＺＤ１と、抵抗Ｒ８〜Ｒ１２と、キャパシタＣ１と、バッファ回路Ｕ２とを有する。
なお、ＰＭＯＳトランジスタＱ５、ＮＭＯＳトランジスタＱ６〜Ｑ８、ツェナダイオードＺＤ１、抵抗Ｒ８〜Ｒ１１、キャパシタＣ１を含む回路は、本発明の駆動電圧供給回路の一実施形態である。
ＰＭＯＳトランジスタＱ５は、本発明の第２のＰＭＯＳトランジスタの一実施形態である。
ＮＭＯＳトランジスタＱ６〜Ｑ８、ツェナダイオードＺＤ１、抵抗Ｒ８〜Ｒ１１、キャパシタＣ１を含む回路は、本発明のトランジスタ駆動回路の一実施形態である。
ＮＭＯＳトランジスタＱ９、抵抗Ｒ１２、バッファ回路Ｕ２を含む回路は、本発明の判定回路の一実施形態である。

ＰＭＯＳトランジスタＱ５は、ＮＭＯＳトランジスタＱ２のドレインとゲートとの間に接続される。図６の例では、ＰＭＯＳトランジスタＱ５のドレインは、後述のダイオードＤ４を介してＮＭＯＳトランジスタＱ２のゲートに接続され、ＰＭＯＳトランジスタＱ５のソースは、ＮＭＯＳトランジスタＱ２のドレインに接続される。

ダイオードＤ４は、駆動回路１１２の駆動電圧によってＰＭＯＳトランジスタＱ５に流れる電流を阻止するように、ＰＭＯＳトランジスタＱ５と直列に接続される。図６の例では、ＰＭＯＳトランジスタＱ５のドレインにダイオードＤ４のアノードが接続され、ＮＭＯＳトランジスタＱ２のゲートにダイオード４のカソードが接続される。

ツェナダイオードＺＤ１のカソードは、ＰＭＯＳトランジスタＱ５のゲートに接続され、そのアノードは抵抗Ｒ９を介してＮＭＯＳトランジスタＱ６，Ｑ７のドレインに共通接続される。ＮＭＯＳトランジスタＱ６，Ｑ７のソースは、それぞれ基準電位（負極ＢＡＴ−）に接続される。
抵抗Ｒ８は、ＰＭＯＳトランジスタＱ５のソースとツェナダイオードのアノードとの間に接続される。

端子ＰＭＳと基準電位との間には、抵抗Ｒ１０とキャパシタＣ１が直列に接続される。抵抗Ｒ１０は端子ＰＭＳ側に接続され、キャパシタＣ１は基準電位側に接続される。
抵抗Ｒ１０とキャパシタＣ１との接続点は、ＮＭＯＳトランジスタＱ６，Ｑ９のゲートに接続されるとともに、抵抗Ｒ１１及びＮＭＯＳトランジスタＱ８の直列回路を介して基準電位に接続される。

ＮＭＯＳトランジスタＱ９のドレインは、抵抗Ｒ１２を介して電源電圧Ｖｒｅｇの供給線に接続され、そのソースは基準電位に接続される。
ＮＭＯＳトランジスタＱ９のドレインに生じる電圧は、電源電圧Ｖｒｅｇを受けて動作するバッファ回路Ｕ２に入力される。バッファ回路Ｕ２の出力信号ｘＰＭＳは、端子ＰＭＳの接続状態を示す信号として制御回路１２０に出力される。

上述した構成を有する図６に示すモード選択回路１１６によると、端子ＰＭＳが基準電位（負極ＢＡＴ−）に接続される場合、ＮＭＯＳトランジスタＱ６，Ｑ９のゲート電圧が基準電位になるため、これらのトランジスタがオフに駆動される。
バッテリ電圧がゼロボルト付近まで低下して電源回路１１６が起動していないとき、制御回路１２０から出力される制御信号ＰＣＨＧはローレベルになり、ＮＭＯＳトランジスタＱ７はオフする。この状態でＮＭＯＳトランジスタＱ６もオフになると、抵抗Ｒ８に流れる電流はゼロになり、ツェナダイオードＺＤ１はオフする。そのため、ＰＭＯＳトランジスタＱ５のゲートとソースの電圧はほぼ等しくなり、ＰＭＯＳトランジスタＱ５はオフする。
また、充電電流Ｉｐａｃｋにより電源回路１１６が起動して電源電圧Ｖｒｅｇが発生すると、ＰＭＯＳトランジスタＱ９のドレイン電圧は電源電圧Ｖｒｅｇと等しくなり、バッファ回路Ｕ２からハイレベルの信号ｘＰＭＳが出力される。

他方、端子ＰＭＳが正極ＰＡＣＫ＋に接続される場合、充電回路ＣＨ１若しくはＣＨ２から供給される充電電流Ｉｐａｃｋによって端子ＰＭＳの電圧が上昇する。
バッテリ電圧がゼロボルト付近まで低下して電源回路１１６が起動していないとき、リセット回路１１６からローレベルのリセット信号ｘＲＥＳＥＴが出力され、ＮＭＯＳトランジスタＱ８はオフする。この状態で端子ＰＭＳの電圧が上昇すると、端子ＰＭＳから抵抗Ｒ１０を介して流れる電流によりキャパシタＣ１の電圧が上昇し、ＮＭＯＳトランジスタＱ６及びＱ９がオンに駆動される。
ＮＭＯＳトランジスタＱ６がオンすると、抵抗Ｒ８に電流が流れて電圧降下が生じる。電圧ＶＤＤの上昇に応じて抵抗Ｒ８の電圧降下が大きくなり、これがツェナダイオードＺＤ１のツェナ電圧ＶｚｄとＰＭＯＳトランジスタＱ５のしきい電圧Ｖｔｈとの和‘Ｖｚｄ＋Ｖｔｈ’を超えると、ＰＭＯＳトランジスタＱ５がオンする。これにより、ＰＭＯＳトランジスタＱ５及びダイオード４を介してＮＭＯＳトランジスタＱ２のゲートに駆動電圧が供給され、ＮＭＯＳトランジスタＱ２がオンする。
また、充電電流Ｉｐａｃｋにより電源回路１１６が起動して電源電圧Ｖｒｅｇが発生すると、ＰＭＯＳトランジスタＱ９のドレイン電圧は基準電位と等しくなり、バッファ回路Ｕ２からローレベルの信号ｘＰＭＳが出力される。
以上が、モード選択回路１１４の説明である。

低電圧動作ロック回路１１５は、正極ＰＡＣＫ＋の電圧が所定の電圧より低い場合、電源回路１１６による電源電圧Ｖｒｅｇの供給を停止させるローレベルの信号ｘＵＶＬＯを出力し、正極ＰＡＣＫ＋の電圧がこの所定の電圧を超えた場合、信号ｘＵＶＬＯをローレベルからハイレベルに切り替えて電源回路１１６を起動させる。

電源回路１１６は、保護回路１１０内部の各回路やマイクロコンピュータ１５０に供給する電源電圧Ｖｒｅｇを発生する。
電源回路１１６は、例えば低ドロップアウト（low-dropout）のリニア・レギュレータによって構成されており、ＮＭＯＳトランジスタＱ１，Ｑ２の共通ドレインからダイオードＤ５を介して供給される電圧、若しくは、正極ＢＡＴ＋からダイオードＤ６を介して供給される電圧を入力し、この入力電圧を降圧して一定値の電源電圧Ｖｒｅｇを発生する。

リセット回路１１７は、電源回路１１６において発生する電源電圧Ｖｒｅｇが所定の電圧より低い場合にローレベルのリセット信号ｘＲＥＳＥＴを出力し、電源電圧Ｖｒｅｇがこの所定の電圧を超えた場合、リセット信号ｘＲＥＳＥＴをローレベルからハイレベルに切り換える。

セル電圧検出回路１１８は、制御回路１２０の制御に従って３つのバッテリ・セル（ＣＥＬ１〜ＣＥＬ３）から１つを選択し、当該選択したバッテリ・セルの電圧を検出する。そして、この検出結果をマイクロコンピュータ１５０に出力する。

過電流検出回路１１９は、抵抗Ｒｓ１に発生する電圧が制御回路１２０によって設定されたしきい値を超えたか否かを検出し、この検出結果を制御回路１２０に出力する。

制御回路１２０は、電源電圧Ｖｒｅｇの供給を受けて動作する回路であり、保護回路１１０内部の各回路を制御するための制御信号を出力する。すなわち、制御回路１２０は、所定のインターフェースを介してマイクロコンピュータ１５０と通信を行い、マイクロコンピュータ１５０から送られてくる設定値を内部のレジスタに格納する。そして、レジスタの設定値に応じて保護回路１１０内部の各回路を制御する。
例えば、レジスタに格納される設定値に応じて、各トランジスタ（Ｑ１〜Ｑ３）のオンとオフの制御や、過電流検出回路１１９における過電流検出しきい値の設定、セル電圧検出回路１１８における検出対象のバッテリ・セルの選択などを行う。

また、制御回路１２０は、過電流検出回路１１９の検出結果を監視し、しきい値を超える過電流が検出された場合には制御信号ＣＨＧ、ＤＳＧを直ちにローレベルにする。これにより、ＮＭＯＳトランジスタＱ１，Ｑ２を遮断して、バッテリＢ１を過電流から保護する。

更に、制御回路１２０は、電源回路１１６の起動時などにおいてローレベルのリセット信号ｘＲＥＳＥＴが入力されると、レジスタの設定値を初期化する。この場合、制御回路１２０は、制御信号ＣＨＧ、ＤＳＧ、ｘＺＶ、ＰＣＨＧを全てローレベルに設定する。

すなわち、制御回路１２０は、ローレベルのリセット信号ｘＲＥＳＥＴを受けて起動すると、駆動回路１１１，１１２が昇圧動作を停止し、駆動回路１１３が駆動電圧ＺＶＯを発生するように制御信号ＣＨＧ，ＤＳＧ，ｘＺＶを出力する。
したがって、図１に示すバッテリ装置１００Ａや図２に示すバッテリ装置１００Ｂでは、バッテリＢ１の電圧がゼロボルト付近まで低下した状態で制御回路１２０が起動すると、ＮＭＯＳトランジスタＱ１及びＱ２がオフ、ＰＭＯＳトランジスタＱ３がオンになり、ＰＭＯＳトランジスタＱ３を流れる電流によってバッテリＢ１が充電される。

他方、制御回路１２０は、ローレベルのリセット信号ｘＲＥＳＥＴがハイレベルに切り替わるとき、端子ＰＭＳに正極ＰＡＣＫ＋からの電圧が供給されていることを示すローレベルの信号ｘＰＭＳがモード選択回路１１４から出力されているならば、モード選択回路１１４のＰＭＯＳトランジスタＱ５がオンするようにハイレベルの制御信号ＰＣＨＧを出力する。
したがって、図３に示すバッテリ装置１００Ｃでは、バッテリＢ１の電圧がゼロボルト付近まで低下した状態で制御回路１２０が起動すると、ＮＭＯＳトランジスタＱ２はゲートとドレインとを接続されてオン状態になり、ＮＭＯＳトランジスタＱ２を流れる電流によりバッテリＢ１が充電される。

バッテリＢ１が充電されているとき、マイクロコンピュータ１５０はバッテリＢ１の電圧を監視する。そして、バッテリＢ１の電圧が駆動回路１１１，１１２の安定な昇圧動作に必要な電圧に達したと判断すると、マイクロコンピュータ１５０は制御信号ＣＨＧ，ＤＳＧ，ｘＺＶをハイレベル、制御信号ＰＣＨＧをローレベルにするよう制御回路１２０のレジスタに設定値を書き込む。
制御回路１２０は、マイクロコンピュータ１５０により書き込まれたレジスタの設定値に応じて、制御信号ＣＨＧ，ＤＳＧ，ｘＺＶをハイレベル、制御信号ＰＣＨＧをローレベルに設定し、ＰＭＯＳトランジスタＱ３及びＱ５をオフ、ＮＭＯＳトランジスタＱ１及びＱ２をオンに切り替える。これにより、バッテリＢ１は、ＮＭＯＳトランジスタＱ１及びＱ２を流れる電流によって充電される。

ここで、上述した構成を有するバッテリ装置（１００Ａ，１００Ｂ，１００Ｃ）の動作を説明する。

＜バッテリ装置１００Ａ（図１）の動作説明＞
まず、バッテリ装置１００Ａの動作について、図７を参照して説明する。

図７は、バッテリ電圧がゼロボルト付近まで低下した場合におけるバッテリ装置１００Ａの動作を説明するための図である。
図７（Ａ）は、正極ＰＡＣＫ＋の電圧Ｖ（ＰＡＣＫ＋）、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインに生じる電圧ＶＤＤ、正極ＢＡＴ＋の電圧Ｖ（ＢＡＴ＋）を示す。
図７（Ｂ）は、ＰＭＯＳトランジスタＱ３の状態（オン／オフ）を示す。
図７（Ｃ）は、ＮＭＯＳトランジスタＱ１及びＱ２の状態（オン／オフ）を示す。
図７（Ｄ）は、電子機器２００から供給される充電電流Ｉｐａｃｋを示す。
図７（Ｅ）は、マイクロコンピュータ１５０の起動状態を示す。

ステップＳＴ１０１：
バッテリＢ１の電圧がゼロボルトの状態でスイッチ回路ＳＷ２がオンに設定され、充電電流Ｉ２によるプリチャージが開始される。

ステップＳＴ１０２：
このとき、バッテリ装置１００ＡのＮＭＯＳトランジスタＱ１及びＱ２は何れもオフであるため、電子機器２００から正極ＰＡＣＫ＋に供給される充電電流Ｉｐａｃｋ（＝Ｉ２）はＮＭＯＳトランジスタＱ１のボディ・ダイオードＤ１を介してＮＭＯＳトランジスタＱ１のドレインに流れ、電圧ＶＤＤが上昇する（図７（Ａ））。

ステップＳＴ１０３：
電圧ＶＤＤの上昇によって電源回路１１６が起動し、電源電圧Ｖｒｅｇが発生すると、この電源電圧Ｖｒｅｇを受けて駆動回路１１３が動作を開始する。また、電源電圧Ｖｒｅｇの供給を受けてマイクロコンピュータ１５０が起動する（図７（Ｅ））。

ステップＳＴ１０４：
電圧ＶＤＤが所定の電圧Ｖｃ２に達すると、駆動回路１１３による駆動電圧ＺＶＯのクランプが開始される。電圧Ｖｃ２は次式で表される。

［数３］
Ｖｃ２＝Ｖｃ１＋Ｖｇｓ（Ｑ３） …（３）

ただし、式（３）において‘Ｖｇｓ（Ｑ３）’はＰＭＯＳトランジスタＱ３のゲートとソースとの間の電圧を示す。この‘Ｖｇｓ（Ｑ３）’によってＰＭＯＳトランジスタＱ３がオンし（図７（Ｂ））、充電電流Ｉｐａｃｋ（＝Ｉ２）がバッテリＢ１に流れる（図７（Ｄ））。すなわち、
ＰＡＣＫ＋ … Ｑ１（Ｄ１） … Ｑ３ … Ｒ１ … ＢＡＴ＋ … Ｂ１ … ＢＡＴ− … Ｒｓ１ … ＰＡＣＫ− ；
という給電経路によってバッテリＢ１がプリチャージされる。

このとき、充電電流Ｉｐａｃｋ（＝Ｉ２）が一定であるため、ＰＭＯＳトランジスタＱ３の‘Ｖｇｓ（Ｑ３）’は一定になる。したがって、電圧ＶＤＤは式（３）に示す一定の電圧Ｖｃ２に保持される。
また、正極ＰＡＣＫ＋の電圧Ｖ（ＰＡＣＫ＋）は、式（３）で表される電圧Ｖｃ２に比べてボディ・ダイオードＤ１の順方向電圧だけ高くなる。

ステップＳＴ１０５：
マイクロコンピュータ１５０は、セル電圧検出回路１１８の検出値に基づいてバッテリＢ１の電圧を監視する。バッテリＢ１の電圧が駆動回路１１１，１１２の安定な昇圧動作に必要な電圧に達すると、マイクロコンピュータ１５０は制御信号ＣＨＧ，ＤＳＧ，ｘＺＶがそれぞれハイレベルになるよう制御回路１２０のレジスタに設定値を書き込む。これにより、ＰＭＯＳトランジスタＱ３がオフし、ＮＭＯＳトランジスタＱ１，Ｑ２がオンする（図７（Ｂ），（Ｃ））。これにより、
ＰＡＣＫ＋ … Ｑ１ … Ｑ２ … ＢＡＴ＋ … Ｂ１ … ＢＡＴ− … Ｒｓ１ … ＰＡＣＫ− ；
という給電経路でバッテリＢ１が充電される。

ステップＳＴ１０６：
また、マイクロコンピュータ１５０がＮＭＯＳトランジスタＱ１，Ｑ２をオンに設定すると、電子機器２００はスイッチ回路ＳＷ２をオフ、スイッチ回路ＳＷ１をオンに設定する。これにより、バッテリＢ１は、プリチャージ時より大きな電流Ｉ１で高速に充電される（図７（Ｄ））。

ステップＳＴ１０７：
バッテリＢ１の電圧が充電回路ＣＨ１の出力電圧の上限値（Ｖｃ）に達すると、充電電流Ｉ１がゼロになり、バッテリＢ１の充電が終了する（図７（Ｄ））。

＜バッテリ装置１００Ｂ（図２）の動作説明＞
次に、バッテリ装置１００Ｂの動作について、図８を参照して説明する。

図８は、バッテリ電圧がゼロボルト付近まで低下した場合におけるバッテリ装置１００Ｂの動作を説明するための図である。
図８（Ａ）は、正極ＰＡＣＫ＋の電圧Ｖ（ＰＡＣＫ＋）、ＰＭＯＳトランジスタＱ３のソースの電圧ＶＤＤｓ、正極ＢＡＴ＋の電圧Ｖ（ＢＡＴ＋）を示す。
図８（Ｂ）は、ＰＭＯＳトランジスタＱ３の状態（オン／オフ）を示す。
図８（Ｃ）は、ＮＭＯＳトランジスタＱ１及びＱ２の状態（オン／オフ）を示す。
図８（Ｄ）は、電子機器２００Ｂから供給される充電電流Ｉｐａｃｋを示す。
図８（Ｅ）は、マイクロコンピュータ１５０の起動状態を示す。

ステップＳＴ２０１：
バッテリＢ１の電圧がゼロボルトの状態でスイッチ回路ＳＷ１がオンに設定され、充電電流Ｉ１によるプリチャージが開始される。

ステップＳＴ２０２：
このとき、バッテリ装置１００ＢのＮＭＯＳトランジスタＱ１及びＱ２は何れもオフであるため、電子機器２００Ｂから正極ＰＡＣＫ＋に供給される充電電流Ｉｐａｃｋ（＝Ｉ１）はＮＭＯＳトランジスタＱ１のボディ・ダイオードＤ１を介してＮＭＯＳトランジスタＱ１のドレインに流れ、電圧ＶＤＤが上昇する。

ステップＳＴ２０３：
電圧ＶＤＤの上昇によって電源回路１１６が起動し、電源電圧Ｖｒｅｇが発生すると、この電源電圧Ｖｒｅｇを受けて駆動回路１１３が動作を開始する。また、電源電圧Ｖｒｅｇの供給を受けてマイクロコンピュータ１５０が起動する（図８（Ｅ））。

ステップＳＴ２０４：
電流Ｉ１によって生じる抵抗Ｒ２の電圧降下が充電回路ＣＨ１の出力可能な上限電圧Ｖｃに比べて十分大きいものとすると、正極ＰＡＣＫ＋の電圧はこの上限電圧Ｖｃに達する（図８（Ａ））。また、電圧ＶＤＤは、上限電圧Ｖｃに比べてボディ・ダイオードＤ１の順方向電圧だけ低い電圧となる。
電圧ＶＤＤが上昇すると、駆動回路１１３のクランプ動作によってＰＭＯＳトランジスタＱ３のソースの電圧ＶＤＤｓが式（３）の電圧Ｖｃ２にクランプされ（図８（Ａ））、ＰＭＯＳトランジスタＱ３がオンする（図８（Ｂ））。このときＰＭＯＳトランジスタＱ３に流れる電流Ｉｒ２は、次式のように表される。

［数４］
Ｉｒ２＝（Ｖｃ−Ｖｆ（Ｄ１）−Ｖｃ２）／ｒ２ …（４）

式（４）において、‘Ｖｆ（Ｄ１）’はボディ・ダイオードＤ１の順方向電圧を示し、‘ｒ２’は抵抗Ｒ２の抵抗値を示す。この式（４）に示す電流Ｉｒ２が、充電電流ＩｐａｃｋとしてバッテリＢ１に流れる（図８（Ｄ））。
すなわち、
ＰＡＣＫ＋ … Ｑ１（Ｄ１） … Ｒ２ … Ｑ３ … ＢＡＴ＋ … Ｂ１ … ＢＡＴ− … Ｒｓ１ … ＰＡＣＫ− ；
という給電経路に式（４）の電流が流れ、バッテリＢ１が充電される。

式（４）から分かるように、抵抗値ｒ２を適切に設定することによって、プリチャージ電流の大きさを任意に設定することができる。

ステップＳＴ２０５：
マイクロコンピュータ１５０は、セル電圧検出回路１１８の検出値に基づいてバッテリＢ１の電圧を監視する。バッテリＢ１の電圧が駆動回路１１１，１１２の安定な昇圧動作に必要な電圧に達すると、マイクロコンピュータ１５０は制御信号ＣＨＧ，ＤＳＧ，ｘＺＶがそれぞれハイレベルになるよう制御回路１２０のレジスタに設定値を書き込む。これにより、ＰＭＯＳトランジスタＱ３がオフし、ＮＭＯＳトランジスタＱ１，Ｑ２がオンする（図８（Ｂ），（Ｃ））。その結果、
ＰＡＣＫ＋ … Ｑ１ … Ｑ２ … ＢＡＴ＋ … Ｂ１ … ＢＡＴ− … Ｒｓ１ … ＰＡＣＫ− ；
という給電経路でバッテリＢ１が充電される。
給電経路の切り替えによって抵抗Ｒ２による電圧降下がなくなるため、正極ＰＡＣＫ＋の電圧は上限電圧Ｖｃから正極ＢＡＴ＋の電圧Ｖ（ＢＡＴ＋）まで急速に低下する（図８（Ａ））。また、充電回路ＣＨ１から供給される充電電流Ｉｐａｃｋは電流Ｉｒ２から電流Ｉ１まで大きくなる。これにより、バッテリＢ１は、ステップＳＴ２０４のプリチャージ時に比べて大きな電流Ｉ１で高速に充電される。

ステップＳＴ２０６：
バッテリＢ１の電圧が充電回路ＣＨ１の出力電圧の上限値（Ｖｃ）に達すると、充電電流Ｉ１がゼロになり、バッテリＢ１の充電が終了する（図８（Ｄ））。

＜バッテリ装置１００Ｃ（図３）の動作説明＞
次に、バッテリ装置１００Ｃの動作について、図９を参照して説明する。

図９は、バッテリ電圧がゼロボルト付近まで低下した場合におけるバッテリ装置１００Ｃの動作を説明するための図である。
図９（Ａ）は、正極ＰＡＣＫ＋の電圧Ｖ（ＰＡＣＫ＋）、ＮＭＯＳトランジスタＱ１及びＱ２の共通ドレインに生じる電圧ＶＤＤ、ＮＭＯＳトランジスタＱ２のゲートの電圧Ｖｇ（Ｑ２）、正極ＢＡＴ＋の電圧Ｖ（ＢＡＴ＋）を示す。
図９（Ｂ）は、モード選択回路１１４のＰＭＯＳトランジスタＱ５の状態（オン／オフ）を示す。
図９（Ｃ）は、電子機器２００から供給される充電電流Ｉｐａｃｋを示す。
図９（Ｄ）は、低電圧動作ロック回路１１５の信号ｘＵＶＬＯを示す。
図９（Ｅ）は、電源電圧Ｖｒｅｇを示す。
図９（Ｆ）は、リセット信号ｘＲＥＳＥＴを示す。
図９（Ｇ）は、モード選択回路１１４の信号ｘＰＭＳを示す。
図９（Ｈ）は、制御回路１２０の制御信号ＰＣＨＧを示す。
図９（Ｉ）は、制御回路１２０の制御信号ＣＨＧを示す。
図９（Ｊ）は、制御回路１２０の制御信号ＤＳＧを示す。

ステップＳＴ３０１：
バッテリＢ１の電圧がゼロボルトの状態でスイッチ回路ＳＷ２がオンに設定され、充電電流Ｉ２によるプリチャージが開始される。

ステップＳＴ３０２：
このとき、バッテリ装置１００ＣのＮＭＯＳトランジスタＱ１及びＱ２は何れもオフであるため、電子機器２００から正極ＰＡＣＫ＋に供給される充電電流Ｉｐａｃｋ（＝Ｉ２）はＮＭＯＳトランジスタＱ１のボディ・ダイオードＤ１を介してＮＭＯＳトランジスタＱ１のドレインに流れ、電圧ＶＤＤが上昇する。

ステップＳＴ３０３：
端子ＰＭＳに入力される正極ＰＡＣＫ＋の電圧Ｖ（ＰＡＣＫ＋）が所定の電圧Ｖｐｍｓに達すると（図９（Ａ））、モード選択回路１１４のＰＭＯＳトランジスタＱ５がオンに駆動されて（図９（Ｂ））、ＮＭＯＳトランジスタＱ２のゲートに電圧‘ＶＤＤ−Ｖｆ（Ｄ４）’が供給される。ただし、‘Ｖｆ（Ｄ４）’はダイオードＤ４（図６参照）の順方向電圧を示す。

ステップＳＴ３０４：
ＮＭＯＳトランジスタＱ２は、ゲートに供給される電圧‘ＶＤＤ−Ｖｆ（Ｄ４）’によってオンするため、バッテリＢ１には、ＮＭＯＳトランジスタＱ２を介して充電電流Ｉｐａｃｋ（＝Ｉ２）が流れる（図９（Ｃ））。
すなわち、
ＰＡＣＫ＋ … Ｑ１ … Ｑ２ … ＢＡＴ＋ … Ｂ１ … ＢＡＴ− … Ｒｓ１ … ＰＡＣＫ− ；
という給電経路でバッテリＢ１がプリチャージされる。

このとき、ＮＭＯＳトランジスタＱ２ゲートとソース（正極ＢＡＴ＋）との間の電圧Ｖｇｓ（Ｑ２）は、プリチャージ用の電流Ｉ２を流すために必要な電圧に固定される。また、電圧ＶＤＤは、電圧Ｖ（ＢＡＴ＋）に比べて‘Ｖｇｓ（Ｑ２）＋Ｖｆ（Ｄ４）’だけ高くなり、電圧Ｖ（ＰＡＣＫ＋）は電圧Ｖ（ＢＡＴ＋）に比べて‘Ｖｇｓ（Ｑ２）＋Ｖｆ（Ｄ４）＋Ｖｆ（Ｄ１）’だけ高くなる（図９（Ａ））。

ステップＳＴ３０５：
電圧ＶＤＤが電源回路１１６の動作可能な所定の電圧に達し、低電圧動作ロック回路１１５の信号ｘＵＶＬＯがローレベルからハイレベルに変化すると（図９（Ｄ））、電源回路１１６が起動する（図９（Ｅ））。

ステップＳＴ３０６：
電源回路１１６の起動によって電源電圧Ｖｒｅｇが上昇すると、この電源電圧Ｖｒｅｇを受けた制御回路１２０が起動する。この起動時にリセット信号ｘＲＥＳＥＴはローレベルであるため（図９（Ｆ））、制御回路１２０のレジスタは初期化される。
一方、端子ＰＭＳは正極ＰＡＣＫ＋に接続されるため、電源回路１１６の起動によって電源電圧Ｖｒｅｇが上昇してもモード選択回路１１４の信号ｘＰＭＳはローレベルに保たれる（図９（Ｇ））。

ステップＳＴ３０７：
制御回路１２０の初期化後、リセット信号ｘＲＥＳＥＴがローレベルからハイレベルに切り替わる（図９（Ｇ））。リセット信号ｘＲＥＳＥＴがハイレベルになると、ＮＭＯＳトランジスタＱ８（図６参照）がオンするため、キャパシタＣ１が抵抗Ｒ１１により放電されて、ＮＭＯＳトランジスタＱ６及びＱ９のゲート電圧が徐々に低下する。このとき、キャパシタＣ１の電圧は、キャパシタＣ１の容量値と抵抗Ｒ１１の抵抗値とによって決まる一定の時定数に応じた速さで低下するため、リセット信号ｘＲＥＳＥＴがハイレベルに変化した後もＮＭＯＳトランジスタＱ６及びＱ９は一定の期間（ｔｈ）オン状態に保たれる。
他方、リセット信号ｘＲＥＳＥＴがローレベルからハイレベルに切り替わるとき、ＮＭＯＳトランジスタＱ９は期間ｔｈが経過するまでオン状態に保たれるため、この期間ｔｈにおいて信号ｘＰＭＳはローレベルに保たれる。期間ｔｈが制御回路１２０のタイミング条件（最小ホールド時間）を満たすものとすると、制御回路１２０は、リセット信号ｘＲＥＳＥＴのハイレベルへの切り替わり時に信号ｘＰＭＳがローレベルになっていると判断して、制御信号ＰＣＨＧをローレベルからハイレベルに切り替える（図９（Ｈ））。

ステップＳＴ３０８：
制御信号ＰＣＨＧがハイレベルになると、ＮＭＯＳトランジスタＱ７（図６参照）がオンする。そのため、上述した期間ｔｈの経過後にＮＭＯＳトランジスタＱ６がオフしても、ＰＭＯＳトランジスタＱ５は引き続きオンに駆動される。

ステップＳＴ３０９：
マイクロコンピュータ１５０は、セル電圧検出回路１１８の検出値に基づいてバッテリＢ１の電圧を監視する。バッテリＢ１の電圧が駆動回路１１１，１１２の安定な昇圧動作に必要な電圧に達すると、マイクロコンピュータ１５０は、制御信号ＣＨＧ，ＤＳＧがそれぞれハイレベル、制御信号ＰＣＨＧがローレベルになるよう制御回路１２０のレジスタに設定値を書き込む（図９（Ｈ），（Ｉ），（Ｊ））。これにより、モード選択回路１１４のＰＭＯＳトランジスタＱ５がオフしてＮＭＯＳトランジスタＱ２のドレインとゲートとが切り離されるとともに、駆動回路１１１及び１１２が発生する駆動電圧によってＮＭＯＳトランジスタＱ１及びＱ２がオンする。

ステップＳＴ３１０：
マイクロコンピュータ１５０がＮＭＯＳトランジスタＱ１，Ｑ２をオンに設定すると、電子機器２００はスイッチ回路ＳＷ２をオフ、スイッチ回路ＳＷ１をオンに設定する。これにより、バッテリＢ１は、プリチャージ時より大きな電流Ｉ１で高速に充電される（図９（Ｃ））。
このとき、正極ＰＡＣＫ＋と正極ＢＡＴ＋との電圧差は、ＮＭＯＳトランジスタＱ１及びＱ２のオン抵抗値に電流Ｉ１を乗じた値になる。この電圧差が十分小さいものとすると、正極ＰＡＣＫ＋の電圧Ｖ（ＰＡＣＫ＋）は概ね‘Ｖｇｓ（Ｑ２）＋Ｖｆ（Ｄ４）＋Ｖｆ（Ｄ１）’だけプリチャージ時よりも低くなる（図９（Ａ））。

ステップＳＴ３１１：
バッテリＢ１の電圧が充電回路ＣＨ１の出力電圧の上限値（Ｖｃ）に達すると、充電電流Ｉ１がゼロになり、バッテリＢ１の充電が終了する（図８（Ｃ））。

以上説明したように、図１，図２に示すバッテリ装置１００Ａ，１００Ｂによれば、バッテリＢ１の電圧が駆動回路１１１，１１２においてＮＭＯＳトランジスタＱ１，Ｑ２の駆動電圧を生成するために必要な電圧に達していない場合、駆動回路１１１，１１２の昇圧動作が停止され、これらのトランジスタとは異なる給電経路に挿入されたＰＭＯＳトランジスタＱ３が駆動回路１１３によってオンに駆動される。駆動回路１１３では、ＰＭＯＳトランジスタＱ３の給電経路に生じる電圧ＶＤＤをこれより低い電圧にクランプすることによって、昇圧動作を行うことなくＰＭＯＳトランジスタＱ３の駆動電圧ＺＶＯが生成される。これにより、バッテリＢ１の電圧がゼロボルト付近まで低下した場合でも、一定の充電電流によって安定にバッテリＢ１を充電することができる。

また、図３に示すバッテリ装置１００Ｃによれば、バッテリＢ１の電圧が駆動回路１１１，１１２においてＮＭＯＳトランジスタＱ１，Ｑ２の駆動電圧を生成するために必要な電圧に達していない場合、ＮＭＯＳトランジスタＱ１，Ｑ２が挿入される給電経路を介して電子機器２００の充電回路ＣＨ２から与えられる電圧ＶＤＤをＮＭＯＳトランジスタＱ２のゲートに供給することにより、昇圧動作を行うことなくＮＭＯＳトランジスタＱ２がオンに駆動される。これにより、バッテリＢ１の電圧がゼロボルト付近まで低下した場合でも、一定の充電電流によって安定にバッテリＢ１を充電することができる。

このように、バッテリ装置１００Ａ〜１００Ｃによれば、一定の充電電流によって安定にバッテリＢ１を充電することができるため、バッテリＢ１の電圧がゼロボルト付近まで低下した場合でも、図１０に示すバッテリ装置１００のように一時的に過大な充電電流が流れることによるバッテリ・セルの劣化を防止することができる。

また、バッテリ装置１００Ａ〜１００Ｃによれば、一定の充電電流によってバッテリＢ１をプリチャージすることにより、図１１に示すような断続的なプリチャージを行う場合に比べて、プリチャージに要する時間を短縮できる。

図１１に示すバッテリ装置では、プリチャージ中にマイクロコンピュータがオンとオフを繰り返すため、電子機器はバッテリ装置の状態を把握することができなくなり、プリチャージに必要な時間を予測することができない。
これに対して、バッテリ装置１００Ａ〜１００Ｃによれば、一定の充電電流でバッテリＢ１をプリチャージすることにより、電源回路を安定に動作させてマイクロコンピュータを起動状態に保つことができるため、電子機器はプリチャージ時間を予測することができる。
加えて、プリチャージ中にマイクロコンピュータがオンとオフを繰り返すと、電子機器はバッテリ装置を異常状態と誤判定する可能性があるが、バッテリ装置１００Ａ〜１００Ｃによれば、そのような誤判定を防止できる。

更に、バッテリ装置１００Ａ〜１００Ｃによれば、一定の充電電流によってバッテリＢ１を充電することにより、図１１に示すような正極ＰＡＣＫ＋の電圧の振動を抑制できる。電子機器側のマイクロコンピュータは、バッテリ装置の正極の電圧に基づいてその状態を判定する場合があるため、図１１のような振動が検出されるとバッテリ装置に異常があると誤判定される可能性があるが、バッテリ装置１００Ａ〜１００Ｃによればそのような誤判定を防ぐことができる。
特に、バッテリ装置１００Ａによれば、正極ＰＡＣＫ＋とＰＭＯＳトランジスタＱ３との間の経路に生じる電圧ＶＤＤより低い電圧ＺＶＯが生成され、これがＰＭＯＳトランジスタＱ３のゲートに駆動電圧として供給される。これにより、ＰＭＯＳトランジスタＱ３を経由して充電を行う状態からＮＭＯＳトランジスタＱ１，Ｑ２を経由して充電を行う状態へ切り替えるときの正極ＰＡＣＫ＋の電圧変化を微小に抑えることができる。
バッテリ装置１００Ｃによれば、正極ＰＡＣＫ＋とＮＭＯＳトランジスタＱ２との間の経路に生じる電圧ＶＤＤがＮＭＯＳトランジスタＱ２のゲートに駆動電圧として供給されるため、このようにＮＭＯＳトランジスタＱ２を駆動する状態からＮＭＯＳトランジスタＱ１，Ｑ２のゲートを昇圧駆動する状態へ切り換えるときの正極ＰＡＣＫ＋の電圧変化を微小に抑えることができる。

バッテリ装置１００Ｂによれば、正極ＰＡＣＫ＋とＰＭＯＳトランジスタＱ３との間の経路に抵抗Ｒ２が挿入されており、この抵抗Ｒ２とＰＭＯＳトランジスタＱ３との間の経路に生じる電圧ＶＤＤｓより低い電圧ＺＶＯが生成され、これがＰＭＯＳトランジスタＱ３のゲートに駆動電圧として供給される。これにより、抵抗Ｒ２の抵抗値に応じた任意の電流でバッテリＢ１をプリチャージすることができるため、電子機器側においてプリチャージ用の充電回路を設ける必要がなくなり、部品点数を削減することができる。

バッテリ装置１００Ｃによれば、プリチャージ用のＰＭＯＳトランジスタを別途に設けることなくプリチャージを行うことができるため、部品点数を削減することができる。

バッテリ装置１００Ａ，１００Ｂによれば、バッテリＢ１の正極ＢＡＴ＋側からＰＭＯＳトランジスタＱ３によってプリチャージ電流が供給される。これにより、バッテリＢ１の電圧がゼロボルト付近まで低下している状態でも、ＰＭＯＳトランジスタＱ３のソース側の電圧ＶＤＤによって電源回路１１６を起動させることができる。そのため、バッテリＢ１の電圧がゼロボルト付近まで低下している状態から、マイクロコンピュータ１５０を起動して電子機器２００（２００Ｂ）との通信を行うことが可能である。

また、上述した保護回路１１０によれば、プリチャージ用のＰＭＯＳトランジスタＱ３を駆動するための駆動回路１１３と、ＮＭＯＳトランジスタＱ２に給電経路からの駆動電圧を供給するＰＭＯＳトランジスタＱ５と、端子ＰＭＳの電圧に応じてＰＭＯＳトランジスタＱ５をオン又はオフに駆動する回路とを設けることによって、図１〜図３に示すような種々のバッテリ装置を構成することが可能である。これにより、例えば電子機器におけるプリチャージ用の充電回路の有無や、バッテリ電圧がゼロボルト付近におけるバッテリ装置と通信の必要性、バッテリ装置の部品点数など、様々な条件や要求に適合するバッテリ装置を共通の保護回路１１０によって構成することが可能になる。

バッテリ装置１００Ａによれば、ＰＭＯＳトランジスタＱ３とバッテリＢ１との経路に抵抗Ｒ１が設けられているため、プリチャージ時におけるＰＭＯＳトランジスタＱ３の損失を低減し、ＰＭＯＳトランジスタＱ３の発熱を抑えることができる。

図６に示すモード選択回路１１６によれば、ＰＭＯＳトランジスタＱ５と直列に接続されたダイオードＤ４によって、駆動回路１１２の出力からＰＭＯＳトランジスタＱ５に逆流する電流を阻止できる。そのため、駆動回路１１２の駆動電圧をＮＭＯＳトランジスタＱ２のソース電圧に対して十分に昇圧し、ＮＭＯＳトランジスタＱ２のオン抵抗を小さくすることができる。

以上、本発明の一実施形態について説明したが、本発明は上記の形態にのみ限定されるものではなく、種々の改変が可能である。

上述の実施形態では、２つのＮＭＯＳトランジスタ（Ｑ１，Ｑ２）のドレインを共通に接続しているが、これに限らず、両者のソースを共通に接続しても良い。
この場合、２つのＮＭＯＳトランジスタが両方ともオフする初期の状態において、共通接続されたソースに外部電源若しくはバッテリから電圧を供給する回路を設ける。これにより、２つのＮＭＯＳトランジスタの各駆動回路は、共通接続されたソースの電圧を昇圧して駆動電圧を生成することが可能になる。
また、図３に示すタイプのバッテリ装置を構成する場合には、２つのＮＭＯＳトランジスタのうち放電側のトランジスタのゲートに外部電源からの電圧を供給することによって、このトランジスタをオンに駆動し、プリチャージを行うことが可能になる。

モード選択回路１１４のＰＭＯＳトランジスタＱ５がオンに駆動されているとき駆動回路１１２の昇圧動作が停止するように両者を制御することによって、逆流防止用のダイオードＤ４は省略することが可能である。

上述の実施形態では、バッテリＢ１の電圧がプリチャージを終了して良い電圧に達しているか否かをマイクロコンピュータ１５０において検知しているが、これを保護回路１１０の内部回路において検知しても良い。

本発明の実施形態に係るバッテリ装置の第１の構成例を示す図である。 本発明の実施形態に係るバッテリ装置の第２の構成例を示す図である。 本発明の実施形態に係るバッテリ装置の第３の構成例を示す図である。 給電経路に挿入されるＰＭＯＳトランジスタの駆動回路の構成例を示す図である。 図４に示す駆動回路の動作の一例を示す図である。 モード選択回路の構成の一例を示す図である。 図１に示すバッテリ装置の動作の一例を示す図である。 図２に示すバッテリ装置の動作の一例を示す図である。 図３に示すバッテリ装置の動作の一例を示す図である。 バッテリの正極側の給電経路をＮＭＯＳトランジスタによって遮断する保護回路を備えたバッテリ装置の一構成例を示す図である。 図１０に示すバッテリ装置においてバッテリの電圧がゼロボルト付近まで低下した場合における充電動作の一例を説明するための図である。

符号の説明

１００Ａ〜１００Ｃ…バッテリ装置、２００，２００Ｂ…電子機器、ＣＨ１，ＣＨ２…充電回路、１１０…保護回路、１５０，２１０…マイクロコンピュータ、Ｂ１…バッテリ、Ｑ１，Ｑ２，Ｑ４，Ｑ６〜Ｑ９…ＮＭＯＳトランジスタ、Ｑ３，Ｑ５…ＰＭＯＳトランジスタ、Ｒｓ１，Ｒ１〜Ｒ１２…抵抗、Ｃ１…キャパシタ、Ｄ１〜Ｄ６…ダイオード、ＺＤ１…ツェナダイオード、ＯＰ１…差動増幅器、Ｕ１…基準電圧発生回路、Ｕ２…バッファ回路、１１１〜１１３…駆動回路、１１４…モード選択回路、１１５…低電圧動作ロック回路、１１６…電源回路、１１７…リセット回路、１１８…セル電圧検出回路、１１９…過電流検出回路、１２０…制御回路。

Claims (14)

1. 外部電源とバッテリとの間の第１の給電経路に挿入される第１のスイッチ回路の開閉を制御するバッテリ保護回路であって、
   入力される制御信号に応じて、上記第１の給電経路に生じる電圧を昇圧した第１の駆動電圧を発生し、上記第１のスイッチ回路を当該第１の駆動電圧によってオンに駆動する第１のスイッチ駆動回路と、
   入力される制御信号に応じて、上記外部電源と上記バッテリとの間の第２の給電経路に生じる電圧より低い第２の駆動電圧を発生し、当該第２の給電経路に挿入される第２のスイッチ回路を当該第２の駆動電圧によってオンに駆動する第２のスイッチ駆動回路と、
   上記バッテリの電圧が上記第１のスイッチ駆動回路の昇圧動作に必要な電圧に達していない場合、上記第１のスイッチ駆動回路が昇圧動作を停止し、上記第２のスイッチ駆動回路が上記第２の駆動電圧を発生するように上記制御信号を出力する制御回路と、
   を有し、
   上記外部電源と上記第２のスイッチ回路との間の上記第２の給電経路には第２の抵抗が挿入されており、
   上記第２のスイッチ駆動回路は、上記第２の抵抗と上記第２のスイッチ回路との間の上記第２の給電経路に生じる電圧より低い上記第２の駆動電圧を発生する、
   バッテリ保護回路。
2. 上記外部電源から上記第１の給電経路を介して供給される電圧に基づいて上記制御回路の電源電圧を発生する電源回路と、
   上記電源回路において発生する電源電圧が所定の電圧より低い場合にリセット信号を出力するリセット回路と、
   を更に有し、
   上記制御回路は、
   上記リセット信号を受けて起動した場合、上記第１のスイッチ駆動回路が昇圧動作を停止し、上記第２のスイッチ駆動回路が上記第２の駆動電圧を発生するように上記制御信号を出力し、
   上記バッテリの電圧が上記第１のスイッチ駆動回路の昇圧動作に必要な電圧に達したことを示す所定の信号が入力された場合、上記第１のスイッチ駆動回路が昇圧動作を開始し、上記第２のスイッチ駆動回路が上記第２の駆動電圧の発生を停止するように上記制御信号を出力する、
   請求項１に記載のバッテリ保護回路。
3. 上記第１のスイッチ回路は、
   ドレインとソースとの間に内蔵されるダイオードが上記外部電源から上記バッテリへ流れる充電電流に対して順方向となるように上記第１の給電経路に挿入される第１のＮＭＯＳトランジスタと、
   ドレインとソースとの間に内蔵されるダイオードが上記充電電流に対して逆方向となるように上記第１の給電経路に挿入される第２のＮＭＯＳトランジスタとを含み、
   上記第２のスイッチ回路は、
   ドレインとソースとの間に内蔵されるダイオードが上記充電電流に対して逆方向となるように上記第２の給電経路に挿入される第１のＰＭＯＳトランジスタを含み、
   上記第１のスイッチ駆動回路は、上記第１のＮＭＯＳトランジスタのソースに生じる電圧を昇圧して上記第１のＮＭＯＳトランジスタのゲートに供給するとともに、上記第２のＮＭＯＳトランジスタのソースに生じる電圧を昇圧して上記第２のＮＭＯＳトランジスタのゲートに供給し、
   上記第２のスイッチ駆動回路は、上記第１のＰＭＯＳトランジスタのソースに生じる電圧より低い電圧を上記第１のＰＭＯＳトランジスタのゲートに供給する、
   請求項１又は２に記載のバッテリ保護回路。
4. 上記第１のＮＭＯＳトランジスタ及び上記第２のＮＭＯＳトランジスタは、互いのドレインが共通に接続されており、
   上記第１のＰＭＯＳトランジスタは、上記第１のＮＭＯＳトランジスタ及び上記第２のＮＭＯＳトランジスタの共通接続されたドレインと上記バッテリとの間の上記第２の電流経路に挿入される、
   請求項３に記載のバッテリ保護回路。
5. 外部電源とバッテリとの間の給電経路に挿入されるスイッチ回路の開閉を制御するバッテリ保護回路であって、
   入力される制御信号に応じて、上記給電経路に生じる電圧を昇圧した電圧を発生し、上記スイッチ回路を当該昇圧した電圧によってオンに駆動するスイッチ駆動回路と、
   入力される制御信号に応じて、上記スイッチ回路をオンに駆動するための電圧を上記外部電源から上記給電経路を介して上記スイッチ回路に供給する駆動電圧供給回路と、
   上記バッテリの電圧が上記スイッチ駆動回路の昇圧動作に必要な電圧に達していない場合、上記スイッチ駆動回路が昇圧動作を停止し、上記駆動電圧供給回路が上記スイッチ回路に駆動電圧を供給するように上記制御信号を出力する制御回路と、
   を有し、
   上記スイッチ回路は、
   ドレインとソースとの間に内蔵されるダイオードが上記外部電源から上記バッテリへ流れる充電電流に対して順方向となるように上記給電経路に挿入される第１のＮＭＯＳトランジスタと、
   ドレインとソースとの間に内蔵されるダイオードが上記充電電流に対して逆方向となるように上記給電経路に挿入される第２のＮＭＯＳトランジスタとを含み、
   上記スイッチ駆動回路は、上記第１のＮＭＯＳトランジスタのソースに生じる電圧を昇圧して上記第１のＮＭＯＳトランジスタのゲートに供給するとともに、上記第２のＮＭＯＳトランジスタのソースに生じる電圧を昇圧して上記第２のＮＭＯＳトランジスタのゲートに供給し、
   上記駆動電圧供給回路は、
   上記第２のＮＭＯＳトランジスタのドレインとゲートとの間に接続される第２のＰＭＯＳトランジスタと、
   上記制御回路の制御信号に応じて、上記第２のＰＭＯＳトランジスタをオン又はオフに駆動するトランジスタ駆動回路とを含む、
   バッテリ保護回路。
6. 上記スイッチ駆動回路の上記昇圧電圧によって上記第２のＰＭＯＳトランジスタに流れる電流を阻止するように、上記第２のＰＭＯＳトランジスタと直列に接続されるダイオードを有する、
   請求項５に記載のバッテリ保護回路。
7. 上記バッテリの充電モードを選択するための電圧を入力する第１の端子と、
   上記外部電源から上記給電経路を介して上記第１の端子に電圧が供給されているかを判定する判定回路と、
   上記外部電源から上記給電経路を介して供給される電圧に基づいて上記制御回路の電源電圧を発生する電源回路と、
   上記電源回路において発生する電源電圧が所定の電圧より低い場合にリセット信号を出力するリセット回路と、
   を有し、
   上記トランジスタ駆動回路は、上記外部電源から上記給電経路を介して上記第１の端子に電圧が供給される場合において、上記リセット回路が上記リセット信号を出力するか、又は、上記制御回路が上記第２のＰＭＯＳトランジスタをオンに駆動するための上記制御信号を出力するならば、上記第２のＰＭＯＳトランジスタをオンに駆動し、
   上記制御回路は、
   上記リセット信号を受けて起動した場合、上記第１のスイッチ駆動回路が昇圧動作を停止するように上記制御信号を出力し、
   上記リセット回路が上記リセット信号の出力を停止した場合、上記外部電源からの電圧が上記第１の端子に供給されていると上記判定回路が判定するならば、上記トランジスタ駆動回路が上記第２のＰＭＯＳトランジスタをオンに駆動するように上記制御信号を出力し、
   上記バッテリの電圧が上記スイッチ駆動回路の昇圧動作に必要な電圧に達したことを示す所定の信号が入力された場合、上記スイッチ駆動回路が昇圧動作を開始し、上記トランジスタ駆動回路が上記第２のＰＭＯＳトランジスタをオフに駆動するように上記制御信号を出力する、
   請求項５又は６に記載のバッテリ保護回路。
8. 二次電池と、当該二次電池の電源端子と外部電源端子との間に直列に接続される第１及び第２のトランジスタとを有するバッテリ装置の上記第１及び第２のトランジスタを駆動するためのバッテリ保護回路であって、
   上記第１のトランジスタの制御端子に対して第１の駆動信号を供給する第１のドライバと、
   上記第２のトランジスタの制御端子に対して第２の駆動信号を供給する第２のドライバと、
   外部電源端子に供給される電圧又は基準電圧に応じた電圧が印加されるモード選択端子と、上記第１のトランジスタと上記第２のトランジスタとの接続中点と上記第２のトランジスタの制御端子との間に結合され得る第４のトランジスタと、上記モード選択端子に印加される電圧に応じて上記第４のトランジスタの制御端子に対して第４の駆動信号を供給するための駆動回路とを含むモード選択回路と、
   を有し、
   二次電池に対して外部電源端子から電流が供給される際に、上記モード選択端子に現われる電圧が上記外部電源端子に供給される電圧に応じた電圧である場合に上記第４のトランジスタが導通状態に駆動される、
   バッテリ保護回路。
9. 外部電源端子に供給される電圧を監視するための電圧監視回路と、
   上記第１のトランジスタと上記第２のトランジスタとの接続中点から給電され得る電源回路と、
   を更に有し、
   上記電圧監視回路が所定の電圧を検出した後に上記電源回路が内部電源電圧の供給を開始する、
   請求項８に記載のバッテリ保護回路。
10. 上記第１及び第２のトランジスタが、ドレイン同士が接続された第１及び第２のＮＭＯＳトランジスタである、
    請求項８又は９に記載のバッテリ保護回路。
11. 二次電池と、当該二次電池の電源端子と外部電源端子との間に直列に接続される第１及び第２のトランジスタと、上記第１のトランジスタと上記第２のトランジスタとの接続中点と二次電池の電源端子との間に結合される第３のトランジスタとを有するバッテリ装置の上記第１、第２及び第３のトランジスタを駆動するためのバッテリ保護回路であって、
    上記第１のトランジスタの制御端子に対して第１の駆動信号を供給する第１のドライバと、
    上記第２のトランジスタの制御端子に対して第２の駆動信号を供給する第２のドライバと、
    上記第３のトランジスタの制御端子に対して第３の駆動信号を供給する第３のドライバと、
    外部電源端子に供給される電圧又は基準電圧に応じた電圧が印加されるモード選択端子と、上記第１のトランジスタと上記第２のトランジスタとの接続中点と上記第２のトランジスタの制御端子との間に結合され得る第４のトランジスタと、上記モード選択端子に印加される電圧に応じて上記第４のトランジスタの制御端子に対して第４の駆動信号を供給するための駆動回路とを含むモード選択回路と、
    外部電源端子に供給される電圧を監視するための電圧監視回路と、
    上記第１のトランジスタと上記第２のトランジスタとの接続中点から給電され、上記電圧監視回路が所定の電圧を検出した後に内部電源電圧の供給を開始する電源回路と、
    を有し、
    二次電池に対して外部電源端子から電流が供給される際に、
    上記モード選択端子に現われる電圧が基準電圧に応じた電圧である場合に上記第４のトランジスタが非導通状態に駆動され、
    上記電源回路から内部電源電圧が供給されていないときに、上記第３のドライバが上記第１のトランジスタと上記第２のトランジスタとの接続中点に現われる電圧に応答して上記第３のトランジスタを導通状態とするための第３の駆動信号を供給する、
    バッテリ保護回路。
12. 上記バッテリ装置が、二次電池の電源端子と上記第３のトランジスタとの間に結合される第１の抵抗素子を有する、
    請求項１１に記載のバッテリ保護回路。
13. 上記バッテリ装置が、上記第１のトランジスタと上記第２のトランジスタとの間の接続中点と上記第３のトランジスタとの間に結合される第２の抵抗素子を有する、
    請求項１１に記載のバッテリ保護回路。
14. 上記第１及び第２のトランジスタが、ドレイン同士が接続された第１及び第２のＮＭＯＳトランジスタであり、
    上記第３のトランジスタが、ソースが上記第１及び第２のＮＭＯＳトランジスタのドレインに接続されたＰＭＯＳトランジスタである、
    請求項１１乃至１３の何れかに記載のバッテリ保護回路。

Images