JP6378003B2 - 半導体装置、電池監視システム、及び半導体装置の起動方法 - Google Patents

半導体装置、電池監視システム、及び半導体装置の起動方法 Download PDF

Info

Publication number
JP6378003B2
JP6378003B2 JP2014173206A JP2014173206A JP6378003B2 JP 6378003 B2 JP6378003 B2 JP 6378003B2 JP 2014173206 A JP2014173206 A JP 2014173206A JP 2014173206 A JP2014173206 A JP 2014173206A JP 6378003 B2 JP6378003 B2 JP 6378003B2
Authority
JP
Japan
Prior art keywords
circuit
signal
potential
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014173206A
Other languages
English (en)
Other versions
JP2016048469A (ja
Inventor
菊池　秀和
秀和 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2014173206A priority Critical patent/JP6378003B2/ja
Priority to US14/824,118 priority patent/US10018680B2/en
Priority to CN201510510923.6A priority patent/CN105390761B/zh
Publication of JP2016048469A publication Critical patent/JP2016048469A/ja
Application granted granted Critical
Publication of JP6378003B2 publication Critical patent/JP6378003B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G01R31/396—Acquisition or processing of data for testing or for monitoring individual cells or groups of cells within a battery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/48—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte
    • H01M10/482—Accumulators combined with arrangements for measuring, testing or indicating the condition of cells, e.g. the level or density of the electrolyte for several batteries or cells simultaneously or sequentially
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Secondary Cells (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Description

本発明は、半導体装置、電池監視システム、及び半導体装置の起動方法に関するものである。
従来から、複数の半導体装置が直列に接続されて互いに通信を行う、いわゆるデイジーチェーン接続された半導体装置が知られている。このような複数の半導体装置を起動させる場合、特にパワーダウン時の待機状態から復帰させる場合は、最下段の半導体装置から上段の半導体装置へ、順次、起動を行っていく。そのため、従来の半導体装置では、待機状態において、レギュレータ、及び半導体装置間で通信を行うための通信回路を動作状態にしておき、いつでも半導体装置同士の通信を可能にしていた（例えば、特許文献１及び特許文献２参照）。
特開２０１２−０４４７６８号公報 特開２０１０−１４６９９１号公報
しかしながら、従来の半導体装置では、待機状態において、レギュレータ、及び半導体装置間を動作させておくため、十分には消費電流を抑制できない場合があった。
本発明は、上述した問題を解決するために提案されたものであり、待機状態における消費電流を抑制することができる、半導体装置、電池監視システム、及び半導体装置の起動方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、外部からの起動信号が入力され、接続された外部バッテリのグランド電位以上、該バッテリの電源電位以下の範囲の動作電圧で動作し、該起動信号に基づいた内部起動信号を出力する起動回路と、前記内部起動信号が入力され、前記電源電位から駆動電圧を生成して出力するレギュレータと、前記駆動電圧以上の昇圧電圧を生成して出力する昇圧回路と、前記電源電位以上、前記昇圧電圧の電位以下の範囲の動作電圧で動作し、前記内部起動信号に応じて起動信号を他の半導体装置へ出力する駆動回路と、外部からの第１通信信号が入力され、前記グランド電位以上、前記駆動電圧の電位以下の範囲の動作電圧で動作し、該第１通信信号に基づいた内部通信信号を出力する第１通信回路と、前記内部通信信号が入力され、前記電源電位以上、前記他の半導体装置の駆動電圧の電位以下の範囲の動作電圧で動作し、前記内部通信信号に基づいた第２通信信号を該他の半導体装置へ出力する第２通信回路と、を備える。
また、本発明の電池監視システムは、直列に接続された複数の電池セルを含むバッテリと、前記バッテリの最高位の電位が電源電位として供給され、前記バッテリの最低位の電位がグランド電位として供給される、装置間で第１通信回路と第２通信回路とが接続された請求項１から請求項８のいずれか１項に記載の複数の半導体装置と、前記複数の半導体装置を制御する、前記複数の半導体装置のいずれか１個に接続された制御部と、を備える。
また、本発明の半導体装置の起動方法は、内部起動信号が入力され、接続された外部バッテリの電源電位から駆動電圧を生成して出力するレギュレータと、前記駆動電圧以上の昇圧電圧を生成して出力する昇圧回路と、外部からの第１通信信号が入力され、前記バッテリのグランド電位以上、前記駆動電圧の電位以下の範囲の動作電圧で動作し、該第１通信信号に基づいた内部通信信号を出力する第１通信回路と、前記内部通信信号が入力され、前記電源電位以上、他の半導体装置の駆動電圧の電位以下の範囲の動作電圧で動作し、前記内部通信信号に基づいた第２通信信号を該他の半導体装置へ出力する第２通信回路と、を備える半導体装置の起動方法であって、外部からの起動信号が入力され、接続された外部バッテリのグランド電位以上、該バッテリの電源電位以下の範囲の動作電圧で動作する起動回路により、該起動信号に基づいた前記内部起動信号を出力し、前記電源電位以上、前記昇圧電圧の電位以下の範囲の動作電圧で動作する駆動回路により、前記内部起動信号に応じて起動信号を前記他の半導体装置へ出力する。
待機状態における消費電流を抑制することができる、という効果を奏する。
第１の実施の形態の電池監視システムの一例の概略構成を示す概略構成図である。 第１の実施の形態の駆動回路の具体例の構成図である。 第１の実施の形態の電池監視システムの各ＩＣの起動動作の一例の流れを表すフローチャートである。 駆動回路変形例の変形例１−１の一例の構成図である。 駆動回路変形例の変形例１−２の一例の構成図である。 駆動回路変形例の変形例１−３の一例の構成図である。 第１の実施の形態の駆動回路及び起動回路の一例の構成図である。 第２の実施の形態の駆動回路及び起動回路の一例の構成図である。 駆動回路及び起動回路の変形例の構成図である。
以下、図面を参照して、本発明の半導体装置の一例である電池監視用のＩＣ（Integrated Circuit）を備えた電池監視システムについて説明する。
[第１の実施の形態]
まず、本実施の形態の電池監視システム全体の概略構成について説明する。図１に、本実施の形態の電池監視システムの一例の概略構成図を示す。
電池監視システム１０は、ＭＣＵ（Micro Controller Unit）１２と、２個のバッテリ１８（１８１、１８２）と、２個のＩＣ２０（ＩＣ２０１、ＩＣ２０２）と、を備えている。なお、以下では、バッテリ１８１、１８２及びＩＣ２０１、ＩＣ２０２について、総称する場合は、それぞれ「バッテリ１８」及び「ＩＣ２０」と表し、個々を区別する場合は、個々を示す符号を付して表す。
バッテリ１８は、それぞれｎ（ｎは１以上の自然数）個の電池セル１９（１９１〜１９ｎ、以下総称する場合は、「電池セル１９」という）を含んでいる。各バッテリ１８に含まれる電池セル１９の数は任意である。具体例として、本実施の形態では、全バッテリ１８がｎ個の電池セル１９を含んでいる場合を示したが、これに限らず例えば、電池セル１９の数は、バッテリ１８毎に異なる数であってもよい。各バッテリ１８に含まれる電池セル１９は、直列に接続されている。電池セル１９の具体例としては、リチウムイオン二次電池セルが挙げられる。
ＭＣＵ１２は、電池監視システム１０全体を制御して、各ＩＣ２０により、バッテリ１８の電池セル１９の電圧（電池電圧）を測定する機能を有している。本実施の形態の電池監視システム１０のように、バッテリ１８の電圧ＶＤＤを電源電圧として用いる、デイジーチェーン接続されたＩＣ２０の場合、上段のＩＣ２０ほど、電源電圧が高電圧となるため、一群のＩＣ２０へのアクセスは、最下段のＩＣ２０により行う。すなわち、ＭＣＵ１２は、最下段のＩＣ２０（ＩＣ２０１）の下位通信回路２２１に通信線を介して接続されており、最下段のＩＣ２０（ＩＣ２０１）と通信を行う。
本実施の形態のＩＣ２０は、バッテリ１８に含まれる電池セル１９の電圧を測定する機能を有している。本実施の形態の電池監視システム１０では、図１に示すように、各ＩＣ２０は、下段がＩＣ２０１、及び上段がＩＣ２０２として直列に接続されており、具体例としてデイジーチェーン接続されている。なお、本実施の形態の電池監視システム１０では、具体例として、ＩＣ２０を２個備える場合について説明するが、ＩＣ２０の数は、任意であり、２個に限定されるものではない。
ＩＣ２０は、バッテリ１８の最高電位側から電源電圧ＶＤＤ（ＶＤＤ１、ＶＤＤ２、総称する場合は、「ＶＤＤ」という）が供給される。また、バッテリ１８の最低電位側からＧＮＤ（グランド、ＧＮＤ１、ＧＮＤ２、総称する場合は、「ＧＮＤ」という）が供給される。本実施の形態のバッテリ１８では、電池セル１９がｎ個直列に接続されているため、電源電圧ＶＤＤ１、ＶＤＤ２は、１個あたりの電池セル１９の電圧をＶとすると、以下の（１）、（２）式で表される。一般的に、電源電圧ＶＤＤは、数十［Ｖ］程度の高電圧となる。
ＶＤＤ１＝（Ｖ×ｎ）×（段数＝１） ・・・（１）
ＶＤＤ２＝（Ｖ×ｎ）×（段数＝２） ・・・（２）
また、本実施の形態の電池監視システム１０では、最下段ＩＣ２０１のＧＮＤ１の電位は、バッテリ１８１の最低電位と同様になる。一方、次段ＩＣ２０２のＧＮＤ２の電位は、バッテリ１８２の最低電位と同様になると共に、下段のバッテリ１８１の最高電位となる。
本実施の形態のＩＣ２０は、下位通信回路２２（２２１、２２２）、上位通信回路２４（２４１、２４２）、制御回路２６（２６１、２６２）、電圧測定回路２８（２８１、２８２）、レギュレータ３０（３０１、３０２）、昇圧回路３２（３２１、３２２）、起動回路４０（４０１、４０２）、及び駆動回路５０（５０１、５０２）を備えている。以下では、ＩＣ２０と同様に、総称する場合は、「下位通信回路２２」、「上位通信回路２４」、「制御回路２６」、「電圧測定回路２８」、「レギュレータ３０」、「昇圧回路３２」、「起動回路４０」、及び「駆動回路５０」と表し、個々を区別する場合は、個々を示す符号を付して表す。
制御回路２６は、ＩＣ２０全体を制御する機能を有している。また、本実施の形態の制御回路２６は、所定の内部回路が立ち上がった場合に、制御信号を駆動回路５０に出力する機能を有する。所定の内部回路としては、制御回路２６、レギュレータ３０、及び昇圧回路３２が挙げられるが、これらに限定されず、駆動回路５０が動作するのに必要な電源の供給に関連する内部回路であればよい。所定の内部回路のその他の一例としては、ＩＣ２０の全内部回路が挙げられる。
電圧測定回路２８には、バッテリ１８がフィルタ１６を介して接続されており、接続されたバッテリ１８に含まれる各電池セル１９の電圧を測定する機能を有している。フィルタ１６は、抵抗素子Ｒ及び容量素子Ｃを含んでおり、ノイズが電源電圧線を流れる信号に与える影響を抑制する機能を有している。
電圧測定回路２８の例としては、バッテリ１８に含まれる電池セル１９の数に応じたスイッチング素子を備えたものが挙げられる。この場合、電圧測定回路２８は、電圧の測定を行う対象となる電池セル１９の高電位側に接続された電池電圧線と、低電位側に接続された電池電圧線とを該スイッチング素子により選択し、高電位側に接続された電池電圧線の電位と、低電位側に接続された電池電圧線の電位とに基づいて、測定対象の電池セル１９の電圧を、制御回路２６の制御により測定する。電圧測定回路２８による測定結果は、ＭＣＵ１２に出力される。具体的には、ＩＣ２０２による測定結果は、ＩＣ２０１を経由して、ＭＣＵ１２に出力される。
レギュレータ３０は、バッテリ１８から供給される高電圧の電源電圧ＶＤＤから、駆動電圧ＶＲＥＧ（ＶＲＥＧ１、またはＶＲＥＧ２、総称する場合は、「ＶＲＥＧ」という）を生成してＩＣ２０内部回路の駆動電圧として供給する機能を有している。駆動電圧ＶＲＥＧの大きさは、電源電圧ＶＤＤ未満である。
上述したように、電源電圧ＶＤＤは高電圧であるため、回路（ＩＣの内部回路）を構成する素子は高耐圧とする必要がある。しかしながら、全回路を高耐圧素子としてしまうと、面積が大きくなる等の問題が生じる場合がある。そのため、本実施の形態のＩＣ２０では、電池セル１９の電圧（電源電圧ＶＤＤ）がかかる回路領域（回路素子）を高耐圧素子（高電圧回路）を用いる一方、その他の内部回路については、レギュレータ３０から出力される駆動電圧ＶＲＥＧにより駆動する低耐圧素子（低電圧回路）を用いている。具体的に図１に示したＩＣ２０では、電圧測定回路２８、レギュレータ３０、及び昇圧回路３２を高電圧回路とし、その他の回路をレギュレータ３０から出力される駆動電圧ＶＲＥＧにより駆動する低電圧回路としている。
昇圧回路３２は、バッテリ１８から供給される電源電圧ＶＤＤから、昇圧電圧ＨＶ（ＨＶ１、またはＨＶ２、総称する場合は、「ＨＶ」という）を生成して供給する機能を有している。
第１通信回路の一例である下位通信回路２２及び第２通信回路の一例である上位通信回路２４は、ＭＣＵ１２または各ＩＣ２０間で通信を行うための機能を有している。
ＩＣ２０１の下位通信回路２２１には、ＭＣＵ１２が通信線を介して接続されており、ＭＣＵ１２との間で各種データの送受信を行う。ＩＣ２０１の上位通信回路２４１とＩＣ２０２の下位通信回路２２２とは、通信線を介して接続されており、ＩＣ２０１及びＩＣ２０２の間で各種データの送受信を行う。なお、ＩＣ２０２の上位通信回路２４２には、上段のＩＣが接続されていないが、電池監視システム１０が３個以上のＩＣ２０を備える場合（３段以上のデイジーチェーン接続の場合）は、上段のＩＣの下位通信回路２２に通信線を介して接続される。
下位通信回路２２は、自ＩＣ２０のＧＮＤを回路のＧＮＤとし、また、自ＩＣ２０内部のレギュレータ３０の出力である駆動電圧ＶＲＥＧを回路電源（駆動電源）として動作する。従って、下位通信回路２２に入出力される信号は、ＧＮＤ電位以上、ＶＲＥＧ電位以下の範囲の電位レベル（振幅）を有する低電圧信号である。一方、上位通信回路２４は、自ＩＣ２０の電源電圧ＶＤＤを回路のＧＮＤとし、また、上段のＩＣ２０のレギュレータ３０の出力である駆動電圧ＶＲＥＧを回路電源（駆動電源）として動作する。従って、上位通信回路２４に入出力される信号は、ＶＤＤ電位以上、ＶＤＤ電位＋上段のＩＣ２０のＶＲＥＧ電位以下の範囲の電位レベルを有する高電圧信号である。
自ＩＣ２０内の下位通信回路２２に入出力されるＧＮＤ電位以上、ＶＲＥＧ電位以下の範囲の電位レベルを有する低電圧信号と、上位通信回路２４に入出力されるＶＤＤ電位以上、ＶＤＤ電位＋ＶＲＥＧ電位以下の範囲の電位レベルを有する高電圧信号は、図示を省略したレベルシフタにより振幅が同等のままでレベルシフトされることにより、下位通信回路２２と上位通信回路２４との間で入出力が可能になっている。
具体的に本実施の形態では、ＩＣ１の上位通信回路２４１は、自ＩＣ２０１の電源電圧ＶＤＤ１を回路のＧＮＤとし、また、上段ＩＣ２０２の駆動電圧ＶＲＥＧ２を回路電源として動作する。駆動電圧ＶＲＥＧ２は自ＩＣ２０１の電源電圧ＶＤＤ１と駆動電圧ＶＲＥＧ１とを合わせた電位とみなすことができる。ＩＣ２の下位通信回路２２２は、自ＩＣ２０２のＧＮＤ２を回路のＧＮＤとし、自ＩＣ２０２内部のレギュレータ３０２の出力である駆動電圧ＶＲＥＧ２を回路電源（駆動電源）として動作する。自ＩＣ２０２のＧＮＤ２は、下段のＩＣ２０１の電源電圧ＶＤＤ１と同電位とみなすことができる。従って、ＩＣ２０１の上位通信回路２４１及びＩＣ２０２の下位通信回路２２２は、共に、ＩＣ２０２の駆動電圧ＶＲＥＧ２を回路電源とし、ＩＣ２０２のＧＮＤを回路のＧＮＤとして用いているため、相互通信が可能になっている。
本実施の形態の起動回路４０は、起動信号に基づいて、自ＩＣ２０の内部回路を起動（例えば、待機状態から復帰）させる機能を有する。本実施の形態の起動回路４０は、Ｈレベルの起動信号、より具体的には、起動信号が、ＬレベルからＨレベルに立ち上がった場合に起動を検知して、自ＩＣ２０内の内部回路を起動させるための内部起動信号の一例である信号を出力する機能を有する。
起動回路４０は、自ＩＣ２０のＧＮＤを回路のＧＮＤとし、また、自ＩＣ２０の電源電圧ＶＤＤを回路電源として動作する。本実施の形態の起動回路４０は、このように、上述の機能を有し、ＧＮＤ電位以上、ＶＤＤ電位以下の範囲の振幅の信号を受信できればよく、特に限定されるものではない。
また、本実施の形態の駆動回路５０は、制御回路２６から入力される制御信号に基づいて、上段のＩＣ２０を駆動させるための起動信号を上段のＩＣ２０の起動回路４０に出力する機能を有する（詳細後述）。駆動回路５０は、自ＩＣ２０の電源電圧ＶＤＤを回路のＧＮＤとし、また、自ＩＣ２０の昇圧回路３２から出力される昇圧電圧ＨＶを回路電源として動作する。
図２には、本実施の形態の駆動回路５０の具体例の構成図示す。図２（１）は、駆動回路５０の一例の概略構成図であり、（２）は、ノード（Ａ）、（Ｂ）、及び出力端子の一例である出力端子ＯＵＴにおける電位、より具体的には、ノード（Ａ）を流れる信号、ノード（Ｂ）を流れる信号、及び出力ＯＵＴを流れる信号の時間変化の一例を表したタイムチャートである。なお、図２では、説明の便宜上、ＩＣ２０１の駆動回路５０１を示している。
図２に示すように、本実施の形態の駆動回路５０は、バッファ５２、レベルシフタ５４、ＰＭＯＳトランジスタ５６、及びＮＭＯＳトランジスタ５８を備えている。
制御回路２６は、自ＩＣ２０の所定の内部回路が立ち上がると、制御信号を駆動回路５０に出力する。駆動回路５０のバッファ５２には、制御信号が入力される。バッファ５２から出力された信号は、レベルシフタ５４に入力される。レベルシフタ５４Ａは、入力されたＧＮＤ１電位以上、ＶＤＤ１（ＶＲＥＧ）電位以下の範囲の電位レベルを有する低電圧信号を、ＶＤＤ１電位以上、ＨＶ１電位以下の範囲の電位レベルを有する高電圧信号に変換して出力する機能を有する。レベルシフタ５４の出力は、ノード（Ａ）を介してＰＭＯＳトランジスタ５６に入力され、また、ノード（Ｂ）を介してＮＭＯＳトランジスタ５８に入力される。
ＰＭＯＳトランジスタ５６のゲート端子は、ノード（Ａ）を介してレベルシフタ５４に接続されている。また、ＰＭＯＳトランジスタ５６の、ソース端子は、昇圧電圧ＨＶ（具体的には、昇圧電圧ＨＶを供給する信号線）に接続されている。さらに、ＰＭＯＳトランジスタ５６の、ドレイン端子は、出力ＯＵＴ及びＮＭＯＳトランジスタ５８のドレイン端子に接続されている。一方、ＮＭＯＳトランジスタ５８のゲート端子は、ノード（Ｂ）を介してレベルシフタ５４に接続されている。また、ＮＭＯＳトランジスタ５８の、ソース端子は、電源電圧ＶＤＤ（具体的には、電圧ＶＤＤを供給する信号線）に接続されている。また、ＮＭＯＳトランジスタ５８の、ドレイン端子は、出力端子ＯＵＴ及びＰＭＯＳトランジスタ５６のドレイン端子に接続されている。出力端子ＯＵＴから出力される信号が起動信号として、上段のＩＣ２０の起動回路４０に出力される。
本実施の形態の電池監視システム１０におけるＩＣ２０の起動動作について、電池監視システム１０全体の動作の流れに基づいて詳細に説明する。図３には、電池監視システム１０全体の動作の一例の流れを表すフローチャートを示す。図３に示した起動動作は、電池監視システム１０に電源を投入した場合や、待機状態から復帰する場合に行われる。なお、本実施の形態において、「待機状態」とは、所定の条件を満たした場合に、電流の消費を抑制するため、非動作状態となっている状態をいい、本実施の形態のＩＣ２０では、待機状態でも遮断されることがない電源電圧ＶＤＤで動作する起動回路４０を除く、内部回路が待機状態になる。従って、本実施の形態のＩＣ２０では、下位通信回路２２、上位通信回路２４、制御回路２６、電圧測定回路２８、レギュレータ３０、昇圧回路３２、及び駆動回路５０が、待機状態になる。
まず、ステップＳ１００では、最下段のＩＣ２０が、起動信号を受信する。本実施の形態の電池監視システム１０では、ＩＣ２０１の起動回路４０１が起動信号を受信する。本実施の形態の電池監視システム１０では、ＭＣＵ１２が最下段のＩＣ２０に接続されているため、最下段のＩＣ２０から上段のＩＣ２０を順に起動していく。そのため、まず、最下段のＩＣ２０が、起動信号を受信する。なお、起動信号は、ＭＣＵ１２から入力されてもよいし、電池監視システム１０内の他の回路や、外部の装置から入力されてもよい。
次のステップＳ１０２〜Ｓ１０８の処理は、起動信号を受信したＩＣ２０における処理である。
ステップＳ１０２では、起動信号を受信したＩＣ２０の起動回路４０が、自ＩＣ２０内の内部回路を起動させる。本実施の形態では、一例として、起動信号により起動回路４０が起動を検知すると、起動を検知したことを表す信号を起動回路４０がレギュレータ３０に出力し、レギュレータ３０がまず、起動する。レギュレータ３０の起動後、レギュレータ３０が生成する駆動電圧ＶＲＥＧにより動作する内部回路が起動して、非動作状態から動作状態に移行する。従って、レギュレータ３０の起動により、制御回路２６も起動する。さらに、制御回路２６が、昇圧回路３２及び駆動回路５０を動作させることにより、駆動回路５０は、上段のＩＣ２０に起動信号を出力できるようになる。
次のステップＳ１０４では、ＩＣ２０は、所定の内部回路が起動するまで、待機状態となり、起動した場合は、ステップＳ１０６へ進む。本実施の形態では、具体例として、ＩＣ２０の制御回路２６が、所定の内部回路が起動したか否かを判断している。所定の内部回路としては、上述したように、制御回路２６、レギュレータ３０、及び昇圧回路３２が挙げられるが、これらに限定されず、駆動回路５０が動作するのに必要な電源の供給に関連する内部回路であればよい。本ステップにおける所定の内部回路のその他の一例としては、ＩＣ２０の全内部回路が挙げられる。
なお、内部回路の起動は、上述のように、レギュレータ３０が起動すると制御回路２６、及び昇圧回路３２が少なくとも起動する。下位通信回路２２、上位通信回路２４、及び電圧測定回路２８は、ここですぐに起動させずともよく、実際に必要になった場合に起動させるようにしてもよい。
所定の内部回路が起動した場合、ステップＳ１０６では、制御回路２６が、駆動回路５０に、所定の内部回路の起動が完了したことを表す制御信号を出力する。
なお、ＩＣ２０の上位通信回路２４が動作状態に移行しても、上段のＩＣ２０では、レギュレータ３０が非動作状態であり、下位通信回路２２が非動作状態であるため、上位通信回路２４による通信は行えない。
次のステップＳ１０８では、ＩＣ２０の駆動回路５０が上段のＩＣ２０に、上段のＩＣ２０を起動させるための起動信号を出力する。
図２（２）に示すように、ＩＣ２０の駆動回路５０のノード（Ａ）の電位がＨＶ１（Ｈレベル）では、ＰＭＯＳトランジスタ５６がオフ状態になり、ノード（Ｂ）の電位がＨＶ１では、ＮＭＯＳトランジスタ５８がオン状態になるため、出力端子ＯＵＴの電位がＶＤＤ１（Ｌレベル）となる。
さらに、ＩＣ２０の駆動回路５０のノード（Ａ）の電位がＶＤＤ１では、ＰＭＯＳトランジスタ５６がオン状態になり、ノード（Ｂ）の電位がＶＤＤ１では、ＮＭＯＳトランジスタ５８がオフ状態になるため、出力ＯＵ端子の電位がＨＶ１となる。本実施の形態のＩＣ２０では、出力端子ＯＵＴから出力される起動信号がＬレベルからＨレベルに立ち上がった場合に、上段のＩＣ２０の起動回路４０が起動を検知する。
起動信号は、自ＩＣ２０のＶＤＤ電位以上、ＨＶ電位以下の範囲を振幅とする信号であるが、上段のＩＣ２０の起動回路４０は、自ＩＣ２０のＧＮＤ電位以上、ＶＤＤ電位以下の範囲、すなわち、下段のＩＣ２０のＶＤＤ電位以上、ＶＤＤ×２電位以下の範囲の信号を受信可能であるため、起動信号の受信が可能である。
なお、本実施のＩＣ２０の駆動回路５０では、上段のＩＣ２０の起動回路４０に起動信号を出力した後、図２（２）に示すように、ノード（Ａ）の電位をＨＶ１としてＰＭＯＳトランジスタ５６をオフ状態にし、ノード（Ｂ）の電位をＶＤＤ１として、ＮＭＯＳトランジスタ５８をオフ状態にして、出力ＯＵＴの電位をＨｉ−Ｚ（ハイインピーダンス）状態にしている。
次のステップＳ１１０で、上段のＩＣ２０が存在する場合は、ステップＳ１０２に戻り、上段のＩＣ２０が存在しない場合は、ステップＳ１１２へ進む。本実施の形態の電池監視システム１０では、全ＩＣ２０が起動するまで、未だ起動していないＩＣ２０が、順次、ステップＳ１０２〜Ｓ１０８の動作を繰り返す。すなわち、本実施の形態の電池監視システム１０では、ＩＣ２０１が起動すると、次に、直上のＩＣ２０２がステップＳ１０２〜Ｓ１０８の処理を行うことにより、ＩＣ２０２が起動する。そのため、ステップＳ１１０で、上段のＩＣ２０が存在する場合は、ステップＳ１０２に戻る。
なお、本実施の形態のＩＣ２０は、上段のＩＣ２０が存在するか否かの判断を行わない。そのため、本実施の形態の電池監視システム１０では、具体例として、ステップＳ１００の処理により最下段のＩＣ２０（ＩＣ２０１）が起動信号を受信してから所定の時間が経過した場合に、上段のＩＣ２０が存在しないと判断して、ステップＳ１１２へ進むようにしている。
次のステップＳ１１２で、電池監視システム１０のＭＣＵ１２が、全ＩＣ２０が起動したか否かを判断する。本実施の形態では、ＭＣＵ１２が、全ＩＣ２０が起動したか否かを判断する方法の具体例として、データ信号等の信号の通信を、ＩＣ２０と行い、アクセスできないＩＣ２０を発見した場合、再び、起動信号をＩＣ２０に出力するようにしている。なお、既に起動しているＩＣ２０に、再び起動信号が入力された場合、ＩＣ２０では、既にレギュレータ３０の起動により駆動回路５０が起動しているため、起動回路４０から制御回路２６に信号を出力して、制御回路２６から駆動回路５０に制御信号を出力するようにしている。
一方、電池監視システム１０のＭＣＵ１２が、全ＩＣ２０が起動したと判断した場合は、本動作を終了する。
以上説明したように、本実施の形態の電池監視システム１０の各ＩＣ２０は、下記の特徴を有する。ＩＣ２０は、自ＩＣ２０のＧＮＤを回路のＧＮＤとし、また、自ＩＣ２０の電源電圧ＶＤＤを回路電源として動作する起動回路４０を備える。また、ＩＣ２０は、自ＩＣ２０の電源電圧ＶＤＤを回路のＧＮＤとし、また、自ＩＣ２０の昇圧回路３２から出力される昇圧電圧ＨＶを回路電源として動作する駆動回路５０を備える。ＩＣ２０は、待機状態では、起動回路のみ動作状態にし、その他の内部回路を非動作状態にしておく。待機状態から復帰する場合は、起動信号に基づいて起動回路４０が、自装置の内部回路を動作状態に移行させるための信号を出力する。全内部回路が動作状態に移行すると、駆動回路５０が、上段のＩＣ２０の内部回路を起動させるための起動信号を上段のＩＣ２０の起動回路４０に出力する。
このように本実施の形態の電池監視システム１０のＩＣ２０では、パワーダウン時に、待機状態にすることにより、待機状態では、起動回路４０のみ動作するため、消費電流を抑制することができる。
従来のＩＣでは、待機状態から復帰する場合に、各ＩＣを起動させるための起動信号を下段のＩＣから上段のＩＣに通信するため、待機状態において、レギュレータ、下位通信回路、及び上位通信回路を動作させておかねばいけない場合があった。特に、レギュレータは電源電圧を用いて動作するものであり、消費電流が大きく、レギュレータを動作させておくことは、低消費電力化の妨げとなっていた。
また、従来のＩＣでは、待機状態における消費電流を抑制するために、通常動作を行う場合の駆動電圧を供給するためのレギュレータと、待機状態において通常動作時よりも低電圧の駆動電圧を供給するためのレギュレータと、を備え、待機状態では、低電圧の駆動電圧により、下位通信回路及び上位通信回路を動作させておく場合があった。しかしながら、レギュレータ、下位通信回路、及び上位通信回路は、低消費電流化しても、動作状態である以上、電流は消費されてしまう。これら従来のＩＣに対して、本実施の形態のＩＣ２０では、上述のように、待機状態において、起動回路４０のみ動作していればよいため、従来のＩＣに比べて、待機状態（パワーダウン時）における消費電流を抑制することができる。
また、本実施の形態の電池監視システム１０では、上述のように、電圧レベル（モード）で、各ＩＣ２０を起動することができる。
なお、駆動回路５０の構成は、図２に示したものに限らず、自ＩＣ２０の昇圧回路３２から出力される昇圧電圧ＨＶを回路電源として動作し、制御信号に基づいて、起動信号を出力するものであればよい。駆動回路５０の構成のその他の例について、変形例として具体的に説明する。
（変形例１−１）
図４に、駆動回路５０の変形例の具体例として駆動回路５０Ａの構成図示す。図４（１）は、駆動回路５０Ａの概略構成図であり、（２）は、ノード（Ａ）、（Ｂ）、及び出力端子ＯＵＴにおける電位（信号の電位）の時間変化の一例を表したタイムチャートである。なお、図４では、説明の便宜上、ＩＣ２０１の駆動回路５０Ａ１を示している。
図４に示すように、本実施の形態の駆動回路５０Ａは、バッファ５２Ａ、レベルシフタ５４Ａ、抵抗素子５７Ａ、及びＮＭＯＳトランジスタ５８Ａを備えている。図２に示した駆動回路５０は、いわゆる、スリーステートの３値出力バッファである場合について説明したが、本変形例の駆動回路５０Ａは、ＮＭＯＳオープンドレインを用いた、いわゆる、オープンドレインバッファである。
駆動回路５０Ａのバッファ５２Ａには、制御信号が入力される。バッファ５２Ａから出力された信号は、レベルシフタ５４Ａに入力される。レベルシフタ５４Ａは、入力されたＧＮＤ１電位以上、ＶＤＤ１（ＶＲＥＧ）電位以下の範囲の電位レベルを有する低電圧信号を、ＶＤＤ１電位以上、ＨＶ１電位以下の範囲の電位レベルを有する高電圧信号に変換して出力する機能を有する。レベルシフタ５４Ａの出力は、ノード（Ｃ）を介してＮＭＯＳトランジスタ５８Ａに入力される。
抵抗素子５７Ａは、一端が昇圧電圧ＨＶ（具体的には、昇圧電圧ＨＶを供給する信号線）に接続されている。また、抵抗素子５７Ａは、他端が出力端子ＯＵＴ及び、ＮＭＯＳトランジスタ５８Ａのドレイン端子に接続されている。
ＮＭＯＳトランジスタ５８Ａのゲート端子は、ノード（Ｃ）を介してレベルシフタ５４Ａに接続されている。ＮＭＯＳトランジスタ５８Ａのゲート端子は、ノード（Ｃ）を介してレベルシフタ５４Ａに接続されている。また、ＮＭＯＳトランジスタ５８Ａの、ソース端子は、電源電圧ＶＤＤ（具体的には、電源電圧ＶＤＤを供給する信号線）に接続されている。また、ＮＭＯＳトランジスタ５８Ａの、ドレイン端子は、出力端子ＯＵＴ及び抵抗素子５７Ａの他端に接続されている。出力端子ＯＵＴから出力される信号が起動信号として、上段のＩＣの起動回路４０に出力される。
電池監視システム１０における、起動回路４０及び駆動回路５０Ａを用いたＩＣ２０の起動動作は、上述と同様（図３参照）であるため、詳細な説明は、省略する。
図４（２）に示すように、駆動回路５０Ａのノード（Ｃ）の電位がＶＤＤ１では、ＮＭＯＳトランジスタ５８Ａがオフ状態になるため、出力端子ＯＵＴにおける電位がＨＶ１（Ｈレベル）となる。
さらに、駆動回路５０Ａのノード（Ｃ）の電位がＨＶ１では、ＮＭＯＳトランジスタ５８Ａがオン状態になるため、出力端子ＯＵＴにおける電位がＶＤＤ１となる。本実施の形態では、出力端子ＯＵＴから出力される起動信号がＬレベルからＨレベルに立ち上がった場合に、上段の起動回路４０が起動を検知する。
上段ＩＣ２０への起動信号は、自ＩＣ２０のＶＤＤ電位以上、ＨＶ電位以下の範囲を振幅とする信号であるが、上段の起動回路４０は、自ＩＣ２０のＧＮＤ電位以上、ＶＤＤ電位以下の範囲、すなわち、下段のＩＣ２０のＶＤＤ電位以上、ＶＤＤ×２電位以下の範囲の信号を受信可能であるため、起動信号の受信が可能である。
なお、抵抗素子５７Ａは、駆動回路５０Ａ内に備えずに、外付けの抵抗素子を用いてもよい。その場合、起動信号は、ＶＤＤ１電位以上、外付けの抵抗素子に基づくプルアップ電圧以下の範囲の振幅を有する信号となる。
（変形例１−２）
図５に、駆動回路５０の変形例の具体例として駆動回路５０Ｂの構成図示す。図５（１）は、駆動回路５０Ｂの概略構成図であり、（２）は、ノード（Ｄ）、及び出力ＯＵＴにおける電位（信号の電位）の時間変化の一例を表したタイムチャートである。なお、図５では、説明の便宜上、ＩＣ２０１の駆動回路５０Ｂ１を示している。
図５に示すように、本実施の形態の駆動回路５０Ｂは、バッファ５２Ｂ、レベルシフタ５４Ｂ、抵抗素子５７Ｂ、及びＰＭＯＳトランジスタ５６Ｂを備えている。本変形例の駆動回路５０Ｂは、ＰＭＯＳオープンドレインを用いた、いわゆる、オープンドレインバッファである。
駆動回路５０Ｂのバッファ５２Ｂには、制御信号が入力される。バッファ５２Ｂから出力された信号は、レベルシフタ５４Ｂに入力される。レベルシフタ５４Ｂは、入力されたＧＮＤ１電位以上、ＶＤＤ１（ＶＲＥＧ）電位以下の範囲の電位レベルを有する低電圧信号を、ＶＤＤ１電位以上、ＨＶ１電位以下の範囲の電位レベルを有する高電圧信号に変換して出力する機能を有する。レベルシフタ５４Ｂの出力は、ノード（Ｄ）を介してＰＭＯＳトランジスタ５６Ｂに入力される。
ＰＭＯＳトランジスタ５６Ｂのゲート端子は、ノード（Ｄ）を介してレベルシフタ５４Ｂに接続されている。ＰＭＯＳトランジスタ５６Ｂのゲート端子は、ノード（Ｄ）を介してレベルシフタ５６Ｂに接続されている。また、ＰＭＯＳトランジスタ５６Ｂの、ソース端子は、昇圧電圧ＨＶを供給する信号線に接続されている。また、ＰＭＯＳトランジスタ５６Ｂの、ドレイン端子は、出力端子ＯＵＴ及び抵抗素子５７Ｂの一端に接続されている。抵抗素子５７Ｂは、一端が、出力端子ＯＵＴ及び、ＰＭＯＳトランジスタ５６Ｂのドレイン端子に接続されている。また、抵抗素子５７Ｂは、他端が電源電圧ＶＤＤを供給する信号線に接続されている。出力端子ＯＵＴから出力される信号が起動信号として、上段のＩＣの起動回路４０に出力される。
電池監視システム１０における、起動回路４０及び駆動回路５０Ｂを用いたＩＣ２０の起動動作は、上述と同様（図４参照）であるため、詳細な説明は、省略する。
図５（２）に示すように、駆動回路５０Ｂのノード（Ｄ）の電位がＨＶ１では、ＰＭＯＳトランジスタ５６Ｂがオフ状態になるため、出力端子ＯＵＴにおける電位がＶＤＤ１（Ｌレベル）となる。
さらに、駆動回路５０Ａのノード（Ｃ）の電位がＶＤＤ１では、ＰＭＯＳトランジスタ５６Ｂがオン状態になるため、出力端子ＯＵＴにおける電位がＨＶ１となる。本実施の形態では、出力端子ＯＵＴから出力される起動信号がＬレベルからＨレベルに立ち上がった場合に、上段の起動回路４０が起動を検知する。
上段ＩＣ２０への起動信号は、自ＩＣ２０のＶＤＤ電位以上、ＨＶ電位以下の範囲を振幅とする信号であるが、上段の起動回路４０は、自ＩＣ２０のＧＮＤ電位以上、ＶＤＤ電位以下の範囲、すなわち、下段のＩＣ２０のＶＤＤ電位以上、ＶＤＤ×２電位以下の範囲の信号を受信可能であるため、起動信号の受信が可能である。
なお、抵抗素子５７Ｂは、駆動回路５０Ａ内に備えずに、外付けの抵抗素子を用いてもよい。その場合、起動信号は、外付けの抵抗素子に基づくプルダウン電圧以上、ＨＶ１電位以下の範囲の振幅を有する信号となる。
（変形例１−３）
図６に、駆動回路５０の変形例の具体例として駆動回路５０Ｃの構成図示す。図６（１）は、駆動回路５０Ｃの概略構成図であり、（２）は、ノード（Ｅ）、ノード（Ｆ）、及び出力ＯＵＴにおける電位（信号の電位）の時間変化の一例を表したタイムチャートである。なお、図６では、説明の便宜上、ＩＣ２０１の駆動回路５０Ｃ１を示している。
図６に示すように、本実施の形態の駆動回路５０Ｃは、バッファ５２Ｃ、レベルシフタ５４Ｃ、ＰＭＯＳトランジスタ５６Ｃ１、及びＰＭＯＳトランジスタ５６Ｃ２を備えている。
駆動回路５０Ｃのバッファ５２Ｃには、制御信号が入力される。バッファ５２Ｃから出力された信号は、レベルシフタ５４Ｃに入力される。レベルシフタ５４Ｃは、入力されたＧＮＤ１電位以上、ＶＤＤ１（ＶＲＥＧ）電位以下の範囲の電位レベルを有する低電圧信号を、ＧＮＤ１電位以上、ＨＶ１電位以下の範囲の電位レベルを有する高電圧信号に変換して出力する機能を有する。レベルシフタ５４Ｃの出力は、ノード（Ｅ）を介してＰＭＯＳトランジスタ５６Ｃ１に入力され、また、ノード（Ｆ）を介してＰＭＯＳトランジスタ５６Ｃ２に入力される。なお、起動動作において、ノード（Ｅ）の電位、及びノード（Ｆ）の電位は、反転関係にある。
ＰＭＯＳトランジスタ５６Ｃ１のゲート端子は、ノード（Ｅ）を介してレベルシフタ５４Ｃに接続されている。また、ＰＭＯＳトランジスタ５６Ｃ１の、ソース端子は、昇圧電圧ＨＶを供給する信号線に接続されている。さらに、ＰＭＯＳトランジスタ５６Ｃ１の、ドレイン端子は、出力端子ＯＵＴ及びＰＭＯＳトランジスタ５６Ｃ１のドレイン端子に接続されている。一方、ＣＭＯＳトランジスタ５６Ｃ２のゲート端子は、ノード（Ｆ）を介してレベルシフタ５４Ｃに接続されている。また、ＰＭＯＳトランジスタ５６Ｃ２の、ソース端子は、出力ＯＵＴ及びＰＭＯＳトランジスタ５６Ｃ１のドレイン端子に接続されている。また、ＰＭＯＳトランジスタ５６Ｃ２のドレイン端子は、電圧ＶＤＤを供給する信号線に接続されている。さらに、ＰＭＯＳトランジスタ５６Ｃ２の、バックゲートは、昇圧電圧ＨＶを供給する信号線に接続されている。出力端子ＯＵＴから出力される信号が起動信号として、上段のＩＣの起動回路４０に出力される。
図６（２）に示すように、駆動回路５０Ｃのノード（Ｅ）の電位がＨＶ１、及びノード（Ｆ）の電位がＧＮＤ１の場合は、ＰＭＯＳトランジスタ５６Ｃ１がＶｇｓ＝ＨＶ１−ＶＤＤ１となり、オフ状態になる。また、ＰＭＯＳトランジスタ５６Ｃ２がＶｇｓ＝ＧＮＤ１−ＶＤＤ１となり、オン状態になる。
さらに、駆動回路５０Ｃのノード（Ｅ）の電位がＧＮＤ１、及びノード（Ｆ）の電位がＨＶ１の場合は、ＰＭＯＳトランジスタ５６Ｃ１がＶｇｓ＝ＧＮＤ１−ＨＶ１となり、オン状態になる。また、ＰＭＯＳトランジスタ５６Ｃ２がＶｇｓ＝ＨＶ１−ＨＶ１＝０となり、オフ状態になる。本実施の形態では、出力端子ＯＵＴから出力される起動信号がＬレベルからＨレベルに立ち上がった場合に、上段の起動回路４０が起動を検知する。
上段ＩＣ２０への起動信号は、自ＩＣ２０のＶＤＤ電位以上、ＨＶ電位以下の範囲を振幅とする信号であるが、上段の起動回路４０は、自ＩＣ２０のＧＮＤ電位以上、ＶＤＤ電位以下の範囲、すなわち、下段のＩＣ２０のＶＤＤ電位以上、ＶＤＤ×２電位以下の範囲の信号を受信可能であるため、起動信号の受信が可能である。
なお、本実施の駆動回路５０Ｃでは、上段の起動回路４０に起動信号を出力した後、図６（２）に示すように、ノード（Ｅ）及びノード（Ｆ）の電位をＨＶ１とすることにより、出力端子ＯＵＴにおける電位をＨｉ−Ｚ状態にすることができる。
このように、本変形例では、次段（レベルシフタ５４Ｃの後段）をＰＭＯＳトランジスタのみを含んでおり、ＮＭＯＳトランジスタを含んでいない。上述の図２に示した駆動回路５０のように、次段がＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ５８を含む場合、バルク電位を、電源電圧ＶＤＤ（回路のＬレベル）とする必要がある。ＮＭＯＳがウェル分離されていないプロセスで駆動回路５０を実現しようとする場合、バルク電位をＧＮＤ電位にしなければならないが、大きな基板バイアス効果による閾値Ｖｔの変動が発生してしまう場合があった。また、図５に示した駆動回路５０Ｂでは、ＮＭＯＳトランジスタを用いていないため、ＮＭＯＳがウェル分離されていないプロセスでも実現可能であるが、回路のＬレベル（電源電圧ＶＤＤ）は、抵抗素子５７Ｂの抵抗値に依存する。抵抗値を高くした場合、起動信号のレベルの遷移が遅くなり、信号デューティが悪化する。一方、抵抗値を低くした場合、起動信号がＨレベル（昇圧電圧ＨＶ）の場合に消費電流が多くなる。このように抵抗値には、利益相反関係がある。
これに対して、本変形例では、駆動回路５０における次段が、ＮＭＯＳトランジスタを用いず、ＰＭＯＳトランジスタのみを含むため、ＮＭＯＳがウェル分離されていないプロセスでも、駆動回路５０を実現することができる。
また、抵抗素子等を用いずとも、起動信号のＨレベル（昇圧電圧ＨＶ）及びＬレベル（電源電圧ＶＤＤ）もＰＭＯＳトランジスタにより駆動（決定）されるため、起動信号のレベルの遷移スピードが遅くなるのを抑制することができ、信号デューティが悪化するのを抑制することができる。
なお、本変形例では、ノード（Ｅ）を流れる信号の振幅（ノード（Ｅ）の電位）は、ノード（Ｆ）を流れる信号の振幅（ノード（Ｆ）の電位）と同様に、ＧＮＤ（ＧＮＤ１）電位以上、ＨＶ（ＨＶ１）電位以下の範囲としているが、ノード（Ｆ）と異ならせてもよい。例えば、駆動回路５０の出力のＬレベル以上、Ｈレベル以下の範囲の振幅（ＶＤＤ電位以上、ＨＶ電位以下の範囲）を有する信号でもよい。また、ノード（Ｆ）を流れる信号のＬレベルは、ＧＮＤ１電位でなくともよく、電源電圧ＶＤＤ１より、ＰＭＯＳ５６Ｃ２の閾値分、低い電圧レベルであればよい。
[第２の実施の形態]
本実施の形態のＩＣ２０では、起動回路が、第１の実施の形態の起動回路４０と異なる場合について説明する。なお、本実施の形態のＩＣ２０（電池監視システム１０）における、その他の回路部分、及び動作等は、第１の実施の形態と同様であるため、詳細な説明を省略する。
図７には、第１の実施の形態で用いられる起動回路４０の一例の構成図を示す。なお、図７には、説明の便宜上、ＩＣ２０１の駆動回路５０１と、ＩＣ２０２の起動回路４０２を示している。
起動回路４０は、抵抗素子７１と、ＮＭＯＳトランジスタ７２と、を備えている。抵抗素子７１は、一端が自ＩＣ２０の電源電圧ＶＤＤを供給する信号線に接続され、他端が信号を出力する信号線７４に接続されている。
ＮＭＯＳトランジスタ７２は、制御端子が下段のＩＣ２０の駆動回路５０に接続されており、下段のＩＣ２０の駆動回路５０から、起動信号が入力される。また、ＮＭＯＳトランジスタ７２は、ドレイン端子が、抵抗素子７１の他端及び、信号線７４に接続され、ソース端子が自ＩＣ２０のＧＮＤ電位（電圧ＶＣ１）を供給する信号線に接続されている。
電池監視システム１０は、図１に示すように、バッテリ１８と、各ＩＣ２０との間に、フィルタ１６が設けられている。そのため、各ＩＣ２０では、電源電圧ＶＤＤは、フィルタ１６を介して入力されるため、ノイズの影響を受けづらい。また、各ＩＣ２０において、昇圧回路３２が生成する昇圧電圧ＨＶは、電源電圧ＶＤＤを基準にレギュレータ３０の出力である駆動電圧ＶＲＥＧに応じて昇圧しているため、ノイズの影響を受けづらい。これに対して回路のＧＮＤ電位である電圧ＶＣ（ＶＣ１）は、フィルタ１６を介さずに、直接、ＩＣ２０に入力されるため、電池セル１９電圧の揺れや、ノイズの影響を受けやすい。
駆動回路５０から出力される起動信号がＬレベル（ＶＤＤ１）の場合、起動回路４０のＮＭＯＳトランジスタ７２の制御端子には、Ｌレベル（ＶＤＤ１）の起動信号がゲート電圧をとして入力される。そのため、ＮＭＯＳトランジスタ７２は、オフ状態にあり、当該起動信号は、上述のように、ノイズの影響を受けづらい。一方、ＮＭＯＳトランジスタ７２のソース端子が接続されている信号線の電圧ＶＣ１は、上述のようにノイズの影響を受けやすい。ＮＭＯＳトランジスタ７２のゲート電圧をＬレベルで保持したまま、電圧ＶＣ１の電位が電池電圧の揺れ等に起因するノイズの影響を受けて、ＮＭＯＳトランジスタ７２の閾値Ｖｔ分以上低下した場合、ＮＭＯＳトランジスタ７２は、誤ってオン状態に移行してしまい、起動回路４０から出力される信号のレベルが変化してしまう結果、起動を誤検知してしまう。
これに対して、本実施の形態の起動回路では、このようにノイズの影響を受けた場合であっても、起動の誤検知を抑制することができるものである。
図８に、本実施の形態の駆動回路５０２及び起動回路４０２の一例の構成図を示す。なお、図８には、説明の便宜上、ＩＣ２０１の駆動回路５０１と、ＩＣ２０２の起動回路４０２を示している。
図８に示すように、本実施の形態では、駆動回路５０２は、駆動回路５０Ｘ１、５０Ｘ２（以下、総称する場合は、「駆動回路５０Ｘ」という）を備えており、起動信号を、１対の相補信号としている。なお、駆動回路５０２が備える２つの駆動回路５０Ｘは、同種のものを用いればよく、第１の実施の形態の駆動回路５０、５０Ａ、５０Ｂ、５０Ｃのいずれであってもよい。
起動回路４０２は、差動アンプ８０を備えている。差動アンプ８０の非反転入力端子には、入力端子ＩＮ１が接続されており、出力端子ＯＵＴ１を介して、駆動回路５０Ｘ１から起動信号が入力される。また、差動アンプ８０に反転入力端子には、入力端子ＩＮ２が接続されており、出力端子ＯＵＴ２を介して、駆動回路５０Ｘ２から起動信号が入力される。
起動回路４０２では、非反転入力端子に入力される起動信号がＨレベル（電圧ＨＶ１）であり、反転入力端子に入力される起動信号がＬレベル（電源電圧ＶＤＤ１）の場合に起動を検知する。または、本実施の形態の起動回路４０２では、非反転入力端子に入力される起動信号がＬレベル（電源電圧ＶＤＤ１）であり、反転入力端子に入力される起動信号がＨレベル（電圧ＨＶ１）の場合に起動を検知する。
電源電圧ＶＤＤ１及び電圧ＨＶ１は、上述のようにノイズの影響を受けづらく、起動回路４０２は、電源電圧ＶＤＤ１及び電圧ＨＶ１のレベルに基づいて、起動を検知するため、上述したように、電圧ＶＣ１がノイズの影響を受けた場合であっても、起動を誤検知することがない。
なお、起動回路４０２の構成は、図８に示したものに限らず、前段のＩＣ２０から出力される１対の相補信号である起動信号により動作するものであればよい。起動回路４０２の構成のその他の例について、変形例として具体的に説明する。
（変形例２−１）
本変形例では、起動回路に論理回路を用いた場合について説明する。
図９には、本変形例の駆動回路５０２Ａ及び起動回路４０２Ａの一例を示す。図９（１）は、本変形例の駆動回路５０２Ａ及び起動回路４０２Ａの一例の構成図を示し、（２）は、起動回路４０２Ａの論理回路９６の真理値表を示す。なお、図９には、説明の便宜上、ＩＣ２０１の駆動回路５０２１と、ＩＣ２０２の起動回路４０２Ａ２を示している。
駆動回路５０２Ａは、上述した駆動回路５０２と同様であるため、説明を省略する。一方、図９に示すように、本実施の形態では、駆動回路４０２Ａは、抵抗素子９１、ＮＭＯＳトランジスタ９２、抵抗素子９３、ＮＭＯＳトランジスタ９４、及び論理回路９６を備えている。
抵抗素子９１の一端は、電源電圧ＶＤＤ２を供給する信号線に接続され、他端は、ＮＭＯＳトランジスタ９２のドレイン端子、及びノード（Ｇ）を介して論理回路９６の反転入力端子に接続されている。ＮＭＯＳトランジスタ９２の制御端子は、入力端子ＩＮ１に接続されており、出力端子ＯＵＴ１を介して、駆動回路５０Ｘ１から起動信号が入力される。また、ＮＭＯＳトランジスタ９２のドレイン端子は、抵抗素子９１の他端、及びノード（Ｇ）を介して論理回路９６の反転入力端子に接続されている。さらに、ＮＭＯＳトランジスタ９２のソース端子は、電圧ＧＮＤ２を供給する信号線に接続されている。
抵抗素子９３の一端は、電源電圧ＶＤＤ２を供給する信号線に接続され、他端は、ＮＭＯＳトランジスタ９４のドレイン端子、及びノード（Ｈ）を介して論理回路９６の非反転入力端子に接続されている。ＮＭＯＳトランジスタ９４の制御端子は、入力端子ＩＮ２に接続されており、出力端子ＯＵＴ２を介して、駆動回路５０Ｘ２から起動信号が入力される。また、ＮＭＯＳトランジスタ９４のドレイン端子は、抵抗素子９３の他端、及びノード（Ｈ）を介して論理回路９６の非反転入力端子に接続されている。さらに、ＮＭＯＳトランジスタ９４のソース端子は、電圧ＧＮＤ２を供給する信号線に接続されている。
論理回路９６の真理値表は、図９（２）に示すようになりノード（Ｇ）を流れる信号の電位がＨレベル、ノード（Ｈ）を流れる信号の電位がＬレベルの場合のみ、論理回路９６から出力されノード（Ｉ）を流れる信号の電位がＨレベルになる。
本変形例の起動回路４０２Ａでは、入力端子ＩＮ１を介してＮＭＯＳトランジスタ９２の制御端子に入力される起動信号がＬレベル（電源電圧ＶＤＤ１）であり、入力端子ＩＮ２を介してＮＭＯＳトランジスタ９４の制御端子に入力される起動信号がＨレベル（電圧ＨＶ１）の場合に起動を検知する。なお、論理回路９６の論理の組み替えにより、ＮＭＯＳトランジスタ９２の制御端子に入力される起動信号がＨレベル（電圧ＨＶ１）であり、ＮＭＯＳトランジスタ９４の制御端子に入力される起動信号がＬレベル（電源電圧ＶＤＤ１）の場合に起動を検知するようにしてもよい。
起動回路４０２Ａが起動の非検知状態では、ＮＭＯＳトランジスタ９２の制御端子に入力される起動信号がＨレベル（電圧ＨＶ１）でオン状態であり、ＮＭＯＳトランジスタ９４の制御端子に入力される起動信号がＬレベル（電源電圧ＶＤＤ１）でオフ状態である。この状態は、図９（２）に示した、真理値表の（Ｇ）＝０、（Ｈ）＝１、（Ｉ）＝０に対応する。
この状態で、上述のように、電圧ＶＣ１が、ＮＭＯＳトランジスタ９２、９４の閾値Ｖｔ分以上低下した場合、ＮＭＯＳトランジスタ９４は、図７に示した起動回路４０と同様に、誤動作して、オン状態になってしまう。
一方、ＮＭＯＳトランジスタ９２が、オン状態のままであるため、図９（２）に示した、真理値表の（Ｇ）＝０、（Ｈ）＝０に対応し、（Ｉ）＝０であるため、起動回路４０２Ａは、起動を誤検知することがない。
このように、本変形例の起動回路４０２Ａでは、起動回路に論理回路を用いているため、ノイズが発生した場合でも、起動を誤検知するのを抑制することができる。
また、上述の起動回路４０２（図８参照）では、差動アンプ８０を動作させるための定電流を要したが、本変形例では、当該定電流を要しないため、より多くの消費電流を抑制することができる。
なお、本変形例の起動回路４０２Ａ及び上述の図７に示した起動回路４０では、ＮＭＯＳトランジスタを用いた場合について説明したがこれに限らず、ＮＭＯＳトランジスタに代わり、ＰＭＯＳトランジスタを用いるようにしてもよい。この場合は、入力端子ＩＮ１に制御端子が接続されたＰＭＯＳトランジスタの制御端子にＬレベルの起動信号が入力された場合に、起動を検知する。
また、最下段のＩＣ２０（ＩＣ２０１）の起動回路４０、４０２、４０２Ａは、差動入力回路の一方の電位を固定電位とし、単相で動作させてもよい。最下段のＩＣ２０は、ＧＮＤ電圧がノイズの影響を受けづらいため、差動入力回路を用いなくても、誤動作しづらいためである。
以上説明したように、各実施の形態の電池監視システム１０のＩＣ２０によれば、ＩＣ２０は、自ＩＣ２０のＧＮＤを回路のＧＮＤとし、自ＩＣ２０の電源電圧ＶＤＤを回路電源として動作する起動回路４０、４０２、または４０２Ａを備える。ＩＣ２０は、自ＩＣ２０の電源電圧ＶＤＤを回路のＧＮＤとし、自ＩＣ２０の昇圧回路３２から出力される昇圧電圧ＨＶを回路電源として動作する駆動回路５０または５０２Ａを備えるため、待機状態では、待機状態でも供給が遮断されない自ＩＣ２０の電源電圧ＶＤＤにより動作する起動回路４０、４０２、４０２Ａのみ動作させておけばよいため、待機状態における消費電流を抑制することができる。
なお、上記各実施の形態で示した、ＩＣの個数（デイジーチェーンの段数）等は、一例であり、特に限定されるものではない。
また、上記各実施の形態では、本発明の半導体装置を、バッテリ１８の電池セルの電圧を測定する電池監視用ＩＣに適用した場合について説明したがこれに限らず、接続されたバッテリ１８から電源電圧が供給されるものであればよい。
また、上記各実施の形態で説明した電池監視システム１０、及びＩＣ２０等の構成、各動作等は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることは言うまでもない。また、上記各実施の形態を組み合わせてもよいことは、言うまでもない。
１０ 電池監視システム
１２ 制御部
２０ ＩＣ
２２ 下位通信回路
２４ 上位通信回路
３０ レギュレータ
３２ 昇圧回路
４０ 起動回路
５０ 駆動回路

Claims (7)

  1. 外部からの起動信号が入力され、接続された外部バッテリのグランド電位以上、該バッテリの電源電位以下の範囲の動作電圧で動作し、該起動信号に基づいた内部起動信号を出力する起動回路と、
    前記内部起動信号が入力され、前記電源電位から駆動電圧を生成して出力するレギュレータと、
    前記駆動電圧以上の昇圧電圧を生成して出力する昇圧回路と、
    前記電源電位以上、前記昇圧電圧の電位以下の範囲の動作電圧で動作し、前記内部起動信号に応じて起動信号を他の半導体装置へ出力する駆動回路と、
    外部からの第１通信信号が入力され、前記グランド電位以上、前記駆動電圧の電位以下の範囲の動作電圧で動作し、該第１通信信号に基づいた内部通信信号を出力する第１通信回路と、
    前記内部通信信号が入力され、前記電源電位以上、前記他の半導体装置の駆動電圧の電位以下の範囲の動作電圧で動作し、前記内部通信信号に基づいた第２通信信号を該他の半導体装置へ出力する第２通信回路と、
    を備えた半導体装置であって、
    前記駆動回路は、
    前記起動信号に応じた信号の電位を変換するレベルシフタと、
    前記レベルシフタの第１の出力が制御端子に入力され、前記昇圧電圧が供給される信号線が一方の端子に接続され、出力端子が他方の端子に接続されたＰＭＯＳトランジスタと、
    前記レベルシフタの第２の出力が制御端子に入力され、前記ＰＭＯＳトランジスタの他方の端子及び前記出力端子が一方の端子に接続され、前記電源電位が供給される信号線が他方の端子に接続されたＮＭＯＳトランジスタと、
    を備える半導体装置。
  2. 外部からの起動信号が入力され、接続された外部バッテリのグランド電位以上、該バッテリの電源電位以下の範囲の動作電圧で動作し、該起動信号に基づいた内部起動信号を出力する起動回路と、
    前記内部起動信号が入力され、前記電源電位から駆動電圧を生成して出力するレギュレータと、
    前記駆動電圧以上の昇圧電圧を生成して出力する昇圧回路と、
    前記電源電位以上、前記昇圧電圧の電位以下の範囲の動作電圧で動作し、前記内部起動信号に応じて起動信号を他の半導体装置へ出力する駆動回路と、
    外部からの第１通信信号が入力され、前記グランド電位以上、前記駆動電圧の電位以下の範囲の動作電圧で動作し、該第１通信信号に基づいた内部通信信号を出力する第１通信回路と、
    前記内部通信信号が入力され、前記電源電位以上、前記他の半導体装置の駆動電圧の電位以下の範囲の動作電圧で動作し、前記内部通信信号に基づいた第２通信信号を該他の半導体装置へ出力する第２通信回路と、
    を備えた半導体装置であって、
    前記駆動回路は、
    前記起動信号に応じた信号の電位を変換するレベルシフタと、
    前記レベルシフタの第１の出力が制御端子に入力され、前記昇圧電圧が供給される信号線が一方の端子に接続され、出力端子が他方の端子に接続された第１ＰＭＯＳトランジスタと、
    前記レベルシフタの第２の出力が制御端子に入力され、前記第１ＰＭＯＳトランジスタの他方の端子及び前記出力端子が一方の端子に接続され、前記電源電位が供給される信号線が他方の端子に接続された第２ＰＭＯＳトランジスタと、
    を備える半導体装置。
  3. 外部からの起動信号が入力され、接続された外部バッテリのグランド電位以上、該バッテリの電源電位以下の範囲の動作電圧で動作し、該起動信号に基づいた内部起動信号を出力する起動回路と、
    前記内部起動信号が入力され、前記電源電位から駆動電圧を生成して出力するレギュレータと、
    前記駆動電圧以上の昇圧電圧を生成して出力する昇圧回路と、
    前記電源電位以上、前記昇圧電圧の電位以下の範囲の動作電圧で動作し、前記内部起動信号に応じて起動信号を他の半導体装置へ出力する駆動回路と、
    外部からの第１通信信号が入力され、前記グランド電位以上、前記駆動電圧の電位以下の範囲の動作電圧で動作し、該第１通信信号に基づいた内部通信信号を出力する第１通信回路と、
    前記内部通信信号が入力され、前記電源電位以上、前記他の半導体装置の駆動電圧の電位以下の範囲の動作電圧で動作し、前記内部通信信号に基づいた第２通信信号を該他の半導体装置へ出力する第２通信回路と、
    を備えた半導体装置であって、
    前記駆動回路は、第１起動信号を出力する第１駆動回路と、前記第１起動信号と信号のレベルが相補関係にある第２起動信号を出力する第２駆動回路と、を備え、
    前記起動回路は、前記第１起動信号と前記第２起動信号との電位差に基づいて、前記内部起動信号を出力する半導体装置。
  4. 外部からの起動信号が入力され、接続された外部バッテリのグランド電位以上、該バッテリの電源電位以下の範囲の動作電圧で動作し、該起動信号に基づいた内部起動信号を出力する起動回路と、
    前記内部起動信号が入力され、前記電源電位から駆動電圧を生成して出力するレギュレータと、
    前記駆動電圧以上の昇圧電圧を生成して出力する昇圧回路と、
    前記電源電位以上、前記昇圧電圧の電位以下の範囲の動作電圧で動作し、前記内部起動信号に応じて起動信号を他の半導体装置へ出力する駆動回路と、
    外部からの第１通信信号が入力され、前記グランド電位以上、前記駆動電圧の電位以下の範囲の動作電圧で動作し、該第１通信信号に基づいた内部通信信号を出力する第１通信回路と、
    前記内部通信信号が入力され、前記電源電位以上、前記他の半導体装置の駆動電圧の電位以下の範囲の動作電圧で動作し、前記内部通信信号に基づいた第２通信信号を該他の半導体装置へ出力する第２通信回路と、
    を備えた半導体装置であって、
    前記駆動回路は、第１起動信号を出力する第１駆動回路と、前記第１起動信号と信号のレベルが相補関係にある第２起動信号を出力する第２駆動回路と、を備え、
    前記起動回路は、前記第１起動信号のレベルに応じて状態が変化する第１ＭＯＳトランジスタと、前記第２起動信号のレベルに応じて状態が変化する第２ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの状態に応じて供給される第１信号、及び前記第２ＭＯＳトランジスタの状態に応じて供給される第２信号に基づいて出力する信号のレベルが決定される論理回路と、を備える半導体装置。
  5. 前記第１通信回路は、グランドの電位が前記グランド電位であり、電源の電位が前記駆動電圧であり、
    前記第２通信回路は、グランドの電位が前記電源電位であり、電源の電位が前記他の半導体装置の駆動電圧の駆動電位であり、
    前記起動回路は、グランドの電位が前記グランド電位であり、電源の電位が前記電源電位であり、
    前記駆動回路は、グランドの電位が前記電源電位であり、電源の電位が前記昇圧電圧の電位である、
    請求項１から請求項４のいずれか１項に記載の半導体装置。
  6. 直列に接続された複数の電池セルを含むバッテリと、
    前記バッテリの最高位の電位が電源電位として供給され、前記バッテリの最低位の電位がグランド電位として供給される、装置間で第１通信回路と第２通信回路とが接続された請求項１から請求項５のいずれか１項に記載の複数の半導体装置と、
    前記複数の半導体装置を制御する、前記複数の半導体装置のいずれか１個に接続された制御部と、
    を備えた電池監視システム。
  7. 前記複数の半導体装置の各々は、前記制御部に接続された半導体装置から順次、起動信号に基づいて自装置の内部回路の起動後に、前記駆動回路から起動信号を次段の半導体装置に出力する、
    請求項６に記載の電池監視システム。
JP2014173206A 2014-08-27 2014-08-27 半導体装置、電池監視システム、及び半導体装置の起動方法 Active JP6378003B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014173206A JP6378003B2 (ja) 2014-08-27 2014-08-27 半導体装置、電池監視システム、及び半導体装置の起動方法
US14/824,118 US10018680B2 (en) 2014-08-27 2015-08-12 Semiconductor device, battery monitoring system, and method for activating semiconductor device
CN201510510923.6A CN105390761B (zh) 2014-08-27 2015-08-19 半导体装置、电池监视***以及半导体装置的起动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014173206A JP6378003B2 (ja) 2014-08-27 2014-08-27 半導体装置、電池監視システム、及び半導体装置の起動方法

Publications (2)

Publication Number Publication Date
JP2016048469A JP2016048469A (ja) 2016-04-07
JP6378003B2 true JP6378003B2 (ja) 2018-08-22

Family

ID=55402211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014173206A Active JP6378003B2 (ja) 2014-08-27 2014-08-27 半導体装置、電池監視システム、及び半導体装置の起動方法

Country Status (3)

Country Link
US (1) US10018680B2 (ja)
JP (1) JP6378003B2 (ja)
CN (1) CN105390761B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6741945B2 (ja) * 2016-09-13 2020-08-19 ミツミ電機株式会社 電池制御回路
JP6936039B2 (ja) * 2017-04-12 2021-09-15 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、起動信号の検出方法及び通信方法
JP7006876B2 (ja) * 2017-05-01 2022-01-24 ラピスセミコンダクタ株式会社 半導体装置、電池監視システム、および半導体装置の起動方法
US10622994B2 (en) * 2018-06-07 2020-04-14 Vishay-Siliconix, LLC Devices and methods for driving a semiconductor switching device
US10608630B1 (en) * 2018-06-26 2020-03-31 Xilinx, Inc. Method of increased supply rejection on single-ended complementary metal-oxide-semiconductor (CMOS) switches

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201525A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 出力ドライブ回路
JP3155879B2 (ja) * 1994-02-25 2001-04-16 株式会社東芝 半導体集積回路装置
JP3261302B2 (ja) * 1996-03-19 2002-02-25 シャープ株式会社 半導体メモリ装置及びその製造方法
JP3584830B2 (ja) * 1999-03-30 2004-11-04 セイコーエプソン株式会社 半導体装置並びにそれを用いた液晶装置及び電子機器
JP2005318751A (ja) * 2004-04-30 2005-11-10 Shin Kobe Electric Mach Co Ltd 多直列電池制御システム
JP5233136B2 (ja) * 2007-03-14 2013-07-10 株式会社リコー 定電流回路及び定電流回路を使用した発光ダイオード駆動装置
JP5127383B2 (ja) * 2007-09-28 2013-01-23 株式会社日立製作所 電池用集積回路および該電池用集積回路を使用した車両用電源システム
US7911244B2 (en) * 2007-11-30 2011-03-22 Sony Corporation Differential drive circuit and communication device
JP5208714B2 (ja) 2008-12-22 2013-06-12 株式会社東芝 組電池システム
JP5486822B2 (ja) * 2009-02-17 2014-05-07 株式会社日立製作所 電池システム
JP5470073B2 (ja) * 2010-02-05 2014-04-16 日立ビークルエナジー株式会社 電池制御装置および電池システム
JP4602471B1 (ja) * 2010-04-14 2010-12-22 和征 榊原 電池パックおよび電池パックシステム
JP5453184B2 (ja) * 2010-06-28 2014-03-26 日立ビークルエナジー株式会社 電池制御回路
JP5638311B2 (ja) 2010-08-18 2014-12-10 ラピスセミコンダクタ株式会社 組電池システム、電圧監視システム、電圧監視装置及び半導体装置
KR101750055B1 (ko) * 2010-09-13 2017-06-22 삼성전자주식회사 보조 전원 장치, 그것을 포함하는 메모리 시스템, 및 그것의 셀 균형 방법
JP5735098B2 (ja) * 2011-03-28 2015-06-17 三洋電機株式会社 バッテリシステム、電動車両、移動体、電力貯蔵装置および電源装置
WO2012144373A1 (ja) * 2011-04-21 2012-10-26 ルネサスエレクトロニクス株式会社 スイッチ回路、選択回路、及び電圧測定装置
US9746525B2 (en) 2011-09-08 2017-08-29 Hitachi Automotive Systems, Ltd. Battery system monitoring device
EP2765434B1 (en) * 2011-10-07 2020-04-08 Hitachi Automotive Systems, Ltd. Battery monitoring device and battery monitoring system
WO2013094015A1 (ja) * 2011-12-20 2013-06-27 日立ビークルエナジー株式会社 電池監視・制御用集積回路および電池システム
US9209632B2 (en) * 2012-07-25 2015-12-08 Texas Instruments Incorporated Systems and methods of direct cell attachment for batteries
US8928513B1 (en) * 2014-09-18 2015-01-06 IQ-Analog Corporation Current steering digital-to-analog converter (DAC) switch driver
JP6193573B2 (ja) * 2013-01-10 2017-09-06 ラピスセミコンダクタ株式会社 電池監視システム、電池監視装置、及び電池監視システムの起動方法
JP5998069B2 (ja) * 2013-01-23 2016-09-28 ルネサスエレクトロニクス株式会社 半導体装置及び電池パック
US10374444B2 (en) * 2014-08-26 2019-08-06 Elite Power Innovations, Llc. Method and system for battery management
US9667245B2 (en) * 2014-10-10 2017-05-30 Efficient Power Conversion Corporation High voltage zero QRR bootstrap supply
CN105896944B (zh) * 2014-10-24 2019-09-03 意法半导体研发(深圳)有限公司 反相升降压型变换器驱动电路和方法

Also Published As

Publication number Publication date
US20160061905A1 (en) 2016-03-03
CN105390761B (zh) 2019-09-13
CN105390761A (zh) 2016-03-09
JP2016048469A (ja) 2016-04-07
US10018680B2 (en) 2018-07-10

Similar Documents

Publication Publication Date Title
JP6378003B2 (ja) 半導体装置、電池監視システム、及び半導体装置の起動方法
EP3197051A1 (en) Driving circuit for non-volatile memory
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
JP4253720B2 (ja) パワーオンリセット回路
JP5225876B2 (ja) パワーオンリセット回路
KR101623117B1 (ko) 레벨 쉬프팅이 가능한 로직 회로
US6850090B2 (en) Level shifter
JP5845112B2 (ja) スイッチ回路
JP3888464B2 (ja) 半導体集積回路
JP5203791B2 (ja) レベルシフト回路
JP5421075B2 (ja) 入力回路
US20080036522A1 (en) Level-shifting circuits and methods of level shifting
JP4796437B2 (ja) 発振回路
JP2008219388A (ja) オープンドレイン出力回路
US8736311B2 (en) Semiconductor integrated circuit
JP2012080380A (ja) 半導体集積回路
US10541676B2 (en) Symmetrical dual voltage level input-output circuitry
JP2006352204A (ja) 電位検出回路及びそれを備える半導体集積回路
JP6069703B2 (ja) 半導体装置
JP7395390B2 (ja) 半導体装置
JP2009213109A (ja) 入出力回路
JP2011091601A (ja) レベルシフター回路、集積回路装置及び電子機器
JP2014066528A (ja) 半導体装置
JP2006135712A (ja) レベルシフタ回路及びそれを具備する半導体集積回路
JP2007259160A (ja) ３値検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180726

R150 Certificate of patent or registration of utility model

Ref document number: 6378003

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150