JP5810326B2 - 電圧計測用マルチプレクサおよびそれを備えた電圧計測器 - Google Patents

Description

本発明は所定数のバッテリセルが直列に接続されたバッテリセルアレイにおける各バッテリセルの電圧を計測するために用いられる電圧計測用マルチプレクサおよびそれを備えた電圧計測器に関する。

ハイブリッド電気自動車（ＨＥＶ）や電気自動車（ＥＶ）に搭載されるバッテリには、出力電圧およびエネルギー密度が一般的な２次電池より高く高効率なリチウムイオンバッテリが多く用いられている。リチウムイオンバッテリは、充放電の制御が難しく、破裂や発火の危険性があるため、車載バッテリとしてリチウムイオンバッテリを用いる場合には、特にバッテリの電圧管理が重要となる。

このようなバッテリの電圧を計測するための電圧計測器の構成として、直列接続されたバッテリセルの両端の電圧を順次計測する構成が知られている（例えば特許文献１参照）。図１１は従来の電圧計測器の概略構成を示す回路図である。図１１に示すように、従来の電圧計測器１１０は、複数（ｎ個）のバッテリセルＣｊ（ｊ＝１，…，ｎ）が直列接続されたバッテリセルアレイ１０１の各バッテリセルＣｊの電圧を計測するために、複数のバッテリセルＣｊの各接続端の電圧が入力され、そのうちの１つの電圧を出力するマルチプレクサ１０２と、マルチプレクサ１０２の出力に基づいて各バッテリセルＣｊの電圧を演算処理する信号処理部１０３とを備えている。マルチプレクサ１０２は、各バッテリセルＣｊの両端の電圧が入力される複数の入力端子Ｔｉ（ｉ＝０，…，ｎ）ごとに設けられる２つで一対のスイッチＳＷＡｉ，ＳＷＢｉを備えている。一方のスイッチＳＷＡｉをオンすることにより、対応するバッテリセルＣｊの一端の電圧が一対の出力端子ＴＯ１，ＴＯ２の一方（正相側の出力端子ＴＯ１）に接続され、他方のスイッチＳＷＢｉをオンすることにより、対応するバッテリセルＣｊの一端の電圧が一対の出力端子ＴＯ１，ＴＯ２の他方（逆相側の出力端子ＴＯ２）に接続される。このような構成においては、マルチプレクサ１０２によってバッテリセルＣｊの各接続端のノードが各ノードに対応するスイッチＳＷＡｉ，ＳＷＢｉにより選択的に信号処理部１０３に接続されることにより、当該バッテリセルＣｊの電圧が計測される。これをすべてのバッテリセルＣｊに対して順次行うことにより、各バッテリセルＣｊの電圧データを収集し、これに基づいてバッテリの制御を行う。

特開２０１０−６０４３５号公報

ここで、このような電圧計測器においては、バッテリセルアレイ１０１の電圧（Ｎ個のバッテリセルＣｊが直列接続されたバッテリセルの総電圧値ＶＣ_ｎ）をマルチプレクサ１０２等の各構成要素の駆動電源（電源電圧ＶＢＡＴ）としても利用している。この際、各構成要素の駆動やノイズ等により電源電圧ＶＢＡＴに揺れが生じる場合がある。また、電圧計測器に外部電源が接続される場合には、当該外部電源の電流リプルなどによっても電源電圧ＶＢＡＴの揺れが生じる。このような電源電圧ＶＢＡＴの揺れによりバッテリセルアレイ１０１の電圧計測精度が悪化するのを防止するために、駆動電源の経路と電圧計測の経路との間にキャパシタＣＢおよび抵抗ＲＢで構成されるフィルタ１０４を挿入することが知られている。

しかし、電源電圧ＶＢＡＴの揺れによってバッテリセルアレイ１０１の電圧ＶＣｎが電源電圧ＶＢＡＴが高くなると、電源電圧ＶＢＡＴより高い電圧が印加されるバッテリセル（高電位側のバッテリセルの幾つか）の電圧に対応するマルチプレクサ１０２のスイッチＳＷＡｐ，ＳＷＢｐ（例えばｐ＝ｎ−１，ｎ等）が誤動作し、バッテリセルＣｊの電圧計測精度を低下させてしまう問題がある。

図１２は図１１に示す電圧計測器に用いられるスイッチの概略構成を示す回路図である。図１２に示すように、スイッチＳＷＡｉ，ＳＷＢｉは、ＮチャンネルＭＯＳトランジスタ１２１とＰチャンネルＭＯＳトランジスタ１２２とが並列に接続され、各ゲートに互いに反転した制御信号Ｃ，ＮＣが入力されることにより、ソース−ドレイン間が接続または遮断される、いわゆるＣＭＯＳスイッチ（伝送ゲート）により構成されている。このようなスイッチＳＷＡｉ，ＳＷＢｉにおいては、電源電圧ＶＢＡＴとグランド電圧ＧＮＤとを用いてオンまたはオフが実現されるため、電源電圧ＶＢＡＴより高い電圧が入力されると、制御信号の状態に拘わらずスイッチＳＷＡｉ，ＳＷＢｉがオンしてしまう場合がある。この結果、他のバッテリセルＣｊを計測している場合においても当該高電位側のバッテリセルが接続された状態となり、正しいバッテリセル電圧を計測することができない。

これに対し、電源電圧より高い電圧が入力された場合でも誤動作が生じないようなＭＯＳスイッチも考えられる。図１３は従来の昇圧型のＭＯＳスイッチの概略構成を示す回路図である。このような昇圧型のＭＯＳスイッチは、マルチプレクサ１０２の入出力電圧に応じて制御電圧を変動させるよう構成されている。具体的には、昇圧型のＭＯＳスイッチは、ドレインが互いに接続された２つのＰチャンネルＭＯＳトランジスタ１３１，１３２と、各ＰチャンネルＭＯＳトランジスタ１３１，１３２のゲートとソースとを直接接続するか所定のオフセット電圧Ｖｃを生じさせる電圧源１３３，１３４を介して接続するかを切り替える切り替え部１３５，１３６とを備えている。切り替え部１３５，１３６を切り替えて、ＭＯＳトランジスタ１３１，１３２のゲートとソースとを直接接続することにより、ＭＯＳスイッチはオフし、電圧源１３３，１３４を介して接続することにより、ＰチャンネルＭＯＳトランジスタ１３１，１３２のゲート電圧をソース電圧よりオフセット電圧Ｖｃ下げることにより、当該ＰチャンネルＭＯＳトランジスタ１３１，１３２がオンしてＭＯＳスイッチはオンする。このようなスイッチを用いれば電源電圧ＶＢＡＴより高い電圧が入力されても切り替え部１３５，１３６が直接接続されている限りＭＯＳトランジスタ１３１，１３２がオンすることはないため、正しいバッテリセル電圧を計測することは可能である。

しかしながら、このような昇圧型のＭＯＳスイッチを採用する場合、すべてのバッテリセルＣｊに接続されたすべてのスイッチＳＷＡｉ，ＳＷＢｉを図１３に示すような昇圧型のＰＭＯＳスイッチに置き換える必要がある。というのも、高電位側のバッテリセルに対応するスイッチＳＷＡｐ，ＳＷＢｐがオンした場合にも他のバッテリセルに対応するスイッチＳＷＡｉ，ＳＷＢｉの出力端子側に電源電圧ＶＢＡＴより高い電圧が印加される可能性があるからである。図１３に示すような昇圧型のＭＯＳスイッチは、通常の伝送ゲートに比べて回路面積が大きいため、これをすべてのスイッチＳＷＡｉ，ＳＷＢｉに採用すると、マルチプレクサ１０２の回路面積が増大し、電圧計測器が大型化してしまう。

本発明は、このような従来の課題を解決するものであり、電源電圧より高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制することができる電圧計測用マルチプレクサおよびそれを備えた電圧計測器を提供することを目的とする。

本発明のある形態に係る電圧計測用マルチプレクサは、複数のバッテリセルが直列に接続されたバッテリセルアレイの各バッテリセルの電圧を計測するために、前記複数のバッテリセルの各接続端における電圧が入力され、そのうちの１つの電圧を出力する電圧計測用マルチプレクサであって、前記複数のバッテリセルの各接続端の電圧がそれぞれ入力される複数の入力端子と、前記複数の入力端子から入力される電圧のうちのいずれか１つを出力する出力端子と、前記複数の入力端子のうち最も高い電圧が印加される側から所定数のバッテリセルに接続される少なくとも１つの高電圧用入力端子と前記出力端子との間の第１経路に設けられ、前記高電圧用入力端子と前記出力端子とを接続または遮断する第１スイッチと、前記高電圧用入力端子以外の各入力端子と前記出力端子との間の第２経路において当該各入力端子ごとに設けられ、前記高電圧用入力端子以外の入力端子のいずれか１つと前記出力端子とを選択的に接続または遮断する複数の第２スイッチと、前記複数の第２スイッチと前記第１スイッチの前記出力端子側端との間に設けられた第３スイッチとを備え、前記第１スイッチおよび前記第３スイッチは、前記第１、第２および第３スイッチを駆動するための前記バッテリセルアレイの電圧に基づいた電源電圧より高い電圧でも動作するよう構成されている。

上記構成によれば、各バッテリセルの接続端における電圧が入力される入力端子と出力端子との間の経路のうち、入力端子に電源電圧より高い入力電圧が印加される可能性のある入力端子を含む経路（第１経路）と、電源電圧より低い入力電圧が印加される入力端子を含む経路（第２経路）とを別系統としている。その上で、第１経路において出力端子に接続されている第１スイッチと第２経路において出力端子に接続されている第３スイッチとを、マルチプレクサの各スイッチを駆動する電源電圧より高い電圧でも動作するような構成としている。これにより、第２経路において高い電圧が印加されない入力端子に対応して設けられた第２スイッチは従来のような簡単なスイッチで構成しつつ、第２スイッチと出力端子との間の経路を集約して第３スイッチを設けることにより、電源電圧より高い電圧でも動作する第３スイッチの数を減らすことができる。したがって、電源電圧より高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制することができる。

前記高電圧用入力端子は、前記複数の入力端子のうち最も高い電圧が印加される入力端子であってもよい。

前記出力端子は、２つで一対の出力端子で構成されており、前記第１スイッチ、前記第２スイッチおよび前記第３スイッチは、それぞれ、前記複数の入力端子のうちのいずれか１つと前記一対の出力端子のうちの一方の出力端子とを接続または遮断する正相側スイッチと、前記複数の入力端子のうちのいずれか１つと前記一対の出力端子のうちの他方の出力端子とを接続または遮断する逆相側スイッチとを含んでもよい。

前記第１スイッチは、主端子の一方が前記入力端子に接続され、主端子の他方が前記出力端子に接続される第１ＭＯＳトランジスタと、前記第１ＭＯＳトランジスタの前記制御端子と前記主端子の一方との間に接続され、前記制御端子と前記主端子の一方との間の電位差の最大値を規定する第１定電圧素子と、一端が前記制御端子に接続される第１キャパシタと、前記第１キャパシタと基準電位とを接続または遮断する第４スイッチと、前記第１キャパシタと前記第４スイッチとの間に所定の電圧を印加する第１定電圧回路とを備えてもよい。これによれば、第１ＭＯＳトランジスタの制御端子に接続された第１キャパシタに第１定電圧回路によって生成された定電圧が印加されることによって第１ＭＯＳトランジスタがオンする。すなわち、第１ＭＯＳトランジスタの制御端子に印加される電圧（制御電圧）は、電源電圧に依存しない。しかも、第１ＭＯＳトランジスタの主端子の一方と制御端子との間には、第１定電圧素子が接続されており、この間の電圧が第１定電圧素子によって一定電圧以下に制御される。したがって、簡単な構成で、第１スイッチを、電源電圧より高い電圧でも動作させることが可能となる。

前記定電圧回路は、前記キャパシタの他端に接続される第２定電圧素子と、前記第２定電圧素子に電流を流して前記キャパシタと前記第２定電圧素子の間に所定の定電圧を印加する第１電流源とを備えてもよい。これによれば、第２定電圧素子に第１電流源からの電流を流すことにより、容易に定電圧を生成することができる。

前記第３スイッチは、主端子の一方が前記第２スイッチに接続され、主端子の他方が前記出力端子に接続され、前記第１ＭＯＳトランジスタと相補関係にある第２ＭＯＳトランジスタと、前記第２ＭＯＳトランジスタの前記制御端子と前記主端子の一方との間に接続され、前記制御端子と前記主端子の一方との間の電位差の最大値を規定する第３定電圧素子と、一端が前記制御端子に接続される第２キャパシタと、前記第２キャパシタと基準電位とを接続または遮断する第５スイッチと、前記第２キャパシタと前記第５スイッチとの間に所定の電圧を印加する第２定電圧回路とを備えてもよい。これによれば、第３スイッチにおいても第１スイッチと同様に、簡単な構成で、電源電圧より高い電圧でも動作させることが可能となる。さらに、第２ＭＯＳトランジスタが第１スイッチの第１ＭＯＳトランジスタと相補的に接続されるため、第２キャパシタ、第５スイッチおよび第２定電圧回路を第１スイッチの第１キャパシタ、第４スイッチおよび第１定電圧回路と共通化することができる。

前記第１スイッチおよび前記第３スイッチと前記一対の出力端子との間に接続される一対の第６スイッチと、前記第１スイッチおよび前記第３スイッチと前記第６スイッチとの間に接続されるフライングキャパシタとを備えてもよい。これによれば、第６スイッチによる接続を解除した状態で第１スイッチまたは第３スイッチを接続することにより、計測すべき電圧によってフライングキャパシタに充電され、その後、第１スイッチまたは第３スイッチの接続を解除した状態で第６スイッチを接続することにより、フライングキャパシタに充電された電圧が出力端子に印加される（出力端子に接続される後段の信号処理部に入力される）。これにより、バッテリセルと信号処理部との絶縁性を確保しつつ、高精度な電圧計測を行うことができる。しかも、フライングキャパシタに充電される電圧は正相側に接続された電圧と逆相側に接続された電圧との差電圧であるため、フライングキャパシタおよび第６スイッチは電源電圧以下で駆動する一般的な構成とすることができる（高電圧対応の構成にする必要がない）。

また、本発明の他の形態に係る電圧計測器は、上記構成の電圧計測用マルチプレクサと、前記一対の出力端子から出力される各入力端子の電圧に基づいて各バッテリセルの電圧を演算処理する信号処理部とを備えている。

上記構成によれば、電源電圧より高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制することができるマルチプレクサを用いて電圧計測器を用いているため、電圧計測器の小型化しつつバッテリセルの電圧を高精度に計測することができる。

本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。

本発明は以上に説明したように構成され、電源電圧より高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制することができるという効果を奏する。

図１は本発明の第１実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。 図２は図１に示す電圧計測器の信号処理部の概略構成を示す回路図である。 図３は図１に示すマルチプレクサの第１スイッチの概略構成を示す回路図である。 図４は図３に示す第１スイッチにおける第１キャパシタの両端部の電圧波形を示すグラフである。 図５は図１に示すマルチプレクサの第３スイッチの概略構成を示す回路図である。 図６は図５に示す第３スイッチにおける第２キャパシタの両端部の電圧波形を示すグラフである。 図７は本発明の第２実施形態に係る電圧計測装置が適用されたバッテリシステムの概略構成例を示す回路図である。 図８は図７に示す電圧計測器の信号処理部の概略構成を示す回路図である。 図９は本発明の第３実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。 図１０は本発明の第４実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。 図１１は従来の電圧計測器の概略構成を示す回路図である。 図１２は図１１に示す電圧計測器に用いられるスイッチの概略構成を示す回路図である。 図１３は従来の昇圧型のＭＯＳスイッチの概略構成を示す回路図である。

以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下では全ての図を通じて同一または相当する要素には同一の参照符号を付して、その重複する説明を省略する。

＜第１実施形態＞
まず、本発明の第１実施形態に係るマルチプレクサが適用された電圧計測器について説明する。図１は本発明の第１実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。

図１に示すように、本実施形態の電圧計測器１０は、複数（ｎ個）のバッテリセルＣｊ（ｊ＝１，…，ｎ）が直列接続されたバッテリセルアレイ１の各バッテリセルＣｊの電圧を計測するために、複数のバッテリセルＣｊの各接続端における電圧が入力され、そのうちの１つの電圧を出力するマルチプレクサ２と、マルチプレクサ２の出力に基づいて各バッテリセルＣｊの電圧を演算処理する信号処理部３とを備えている。マルチプレクサ２は、各バッテリセルＣｊの各接続端の電圧ＶＣｉ（ｉ＝０，１，…，ｎ）が入力される複数の入力端子Ｔｉと、複数の入力端子Ｔｉから入力される電圧のうちのいずれか１つを出力する出力端子ＴＯ１とを備えている。出力端子ＴＯ１には、信号処理部３が接続されている。

複数の入力端子Ｔｉのうち最も高い電圧が印加される側から所定数（本実施形態においては１つ）のバッテリセルＣｎの接続端に接続される少なくとも１つの高電圧用入力端子Ｔｎと出力端子ＴＯ１との間の第１経路Ｐ１には、第１スイッチＳＡ１が設けられており、高電圧用入力端子Ｔｎと出力端子ＴＯ１とを接続または遮断するよう構成されている。また、高電圧用入力端子Ｔｎ以外の各入力端子Ｔ０〜Ｔｎ−１と出力端子ＴＯ１との間の第２経路Ｐ２には、当該各入力端子Ｔ０〜Ｔｎ−１ごとに第２スイッチＳＢ０〜ＳＢｎ−１が設けられている。複数の第２スイッチＳＢ０〜ＳＢｎ−１は、高電圧用入力端子Ｔｎ以外の入力端子Ｔ０〜Ｔｎ−１のいずれか１つと出力端子ＴＯ１とを選択的に接続または遮断するよう構成されている。

また、複数の第２スイッチＳＢ０〜ＳＢｎ−１と第１スイッチＳＡ１の出力端子ＴＯ１側端との間には、第３スイッチＳＣ１が設けられている。本実施形態においては、複数の第２スイッチＳＢ０〜ＳＢｎ−１と１つの第３スイッチＳＣ１とを接続するために、当該第２スイッチＳＢ０〜ＳＢｎ−１と第３スイッチＳＣ１との間で第２経路は、１つに集約されている。

各スイッチは、外部または内部に設けられたマイクロコントローラなどの制御部（図示せず）によりオンまたはオフが制御される。第１スイッチＳＡ１と第３スイッチＳＣ１とは、択一的にオンするよう制御される。すなわち、高電圧用入力端子Ｔｎに入力される電圧ＶＣｎを計測する場合には、第３スイッチＳＣ１をオフした状態で第１スイッチＳＡ１をオンする。また、高電圧用入力端子Ｔｎ以外の入力端子Ｔ０〜Ｔｎ−１に入力される電圧ＶＣ０〜ＶＣｎ−１を計測する場合には、第１スイッチＳＡ１をオフした状態で第３スイッチＳＣ１をオンする。

電圧計測器１０は、バッテリセルアレイ１の電圧（ｎ個のバッテリセルＣｊが直列接続されたバッテリセルの総電圧値ＶＣｎ）をマルチプレクサ２および信号処理部３等の各構成要素の駆動電源（電源電圧ＶＢＡＴ）としても利用している。そして、電源電圧ＶＢＡＴの揺れによりバッテリセルアレイ１の電圧計測精度が悪化するのを防止するために、駆動電源の経路と電圧計測の経路との間にキャパシタＣＢおよび抵抗ＲＢで構成されるフィルタ４が挿入されている。

図２は図１に示す電圧計測器の信号処理部の概略構成を示す回路図である。図２に示すように、信号処理部３は、一端がマルチプレクサ２の出力端子ＴＯ１に接続され、当該出力端子ＴＯ１から出力される電圧に応じて充電されるキャパシタ３１と、当該キャパシタ３１の他端が入力端子に接続された差動増幅器３０と、差動増幅器３０の入出力端子間に接続されたキャパシタ３２と、キャパシタ３２と並列に接続されたスイッチＳ３３とを備えている。差動増幅器３０は、非反転入力端子が基準電圧に接続され、反転入力端子がキャパシタ３１と接続されている。

このような信号処理部３の動作を、バッテリセルＣｎの電圧を計測する場合を例に挙げて説明する。まず、マルチプレクサ２の各スイッチをオフした状態でスイッチＳ３３をオン（接続）することにより、キャパシタ３１，３２の電荷を放電し、差動増幅器３０の出力電圧ＶＯを０にする。その後、第１スイッチＳＡ１をオンする。これにより、バッテリセルＣｎの上側の電圧ＶＣｎが入力端子ＴｎおよびスイッチＳＡ１を含む第１経路Ｐ１を通じて出力端子ＴＯ１に出力される。キャパシタ３１は、出力端子ＴＯ１から出力された上側の電圧ＶＣｎに応じて充電される。その後、スイッチＳ３３および第１スイッチＳＡ１をオフした後、第２スイッチＳＢｎ−１をオンする。これにより、バッテリセルＣｎの下側の電圧ＶＣｎ−１が入力端子Ｔｎ−１およびスイッチＳＢｎ−１を含む第２経路Ｐ２を通じて出力端子ＴＯ１に出力される。これに伴い、キャパシタ３１には、下側の電圧ＶＣｎ−１に応じた電荷が蓄積されるように、上側の電圧ＶＣｎから下側の電圧ＶＣｎ−１に降下した電圧分の電荷が放電される。この際、スイッチＳ３３がオフしているため、降下した電圧分の電荷は、キャパシタ３１からキャパシタ３２に移動する。このようにしてキャパシタ３２には、上側の電圧ＶＣｎから下側の電圧ＶＣｎ−１の差分電圧、すなわち、バッテリセルＣｎの電圧が印加され、これが差動増幅器３０の出力電圧ＶＯとなって出力される。他のバッテリセルＣｊを計測する場合も同様である。

ここで、第１スイッチＳＡ１および第３スイッチＳＣ１は、第１、第２および第３スイッチを駆動するためのバッテリセルアレイ１の電圧（ｎ個のバッテリセルＣｊが直列接続されたバッテリセルの総電圧値）ＶＣｎに基づいた電源電圧ＶＢＡＴより高い電圧でも動作するよう構成されている。

上記構成によれば、複数のバッテリセルＣｊの各接続端の電圧ＶＣｉが入力される入力端子Ｔｉと出力端子ＴＯ１との間の経路のうち、入力端子Ｔｉに電源電圧ＶＢＡＴより高い入力電圧が印加される可能性のある入力端子Ｔｎを含む経路（第１経路Ｐ１）と、電源電圧ＶＢＡＴより低い入力電圧が印加される入力端子Ｔ０〜Ｔｎ−１を含む経路（第２経路Ｐ２）とを別系統としている。その上で、第１経路Ｐ１において出力端子ＴＯ１に接続されている第１スイッチＳＡ１と第２経路Ｐ２において出力端子ＴＯ１に接続されている第３スイッチＳＣ１とを、マルチプレクサ２の各スイッチを駆動する電源電圧ＶＢＡＴより高い電圧でも動作するような構成としている。これにより、第２経路Ｐ２において高い電圧が印加されない入力端子Ｔ０〜Ｔｎ−１に対応して設けられた第２スイッチＳＢ０〜ＳＢｎ−１は従来のような簡単なスイッチ（例えば図１２で示すようなスイッチ）で構成しつつ、第２スイッチＳＢ０〜ＳＢｎ−１と出力端子ＴＯ１との間の経路を集約して第３スイッチＳＣ１を設けることにより、電源電圧ＶＢＡＴより高い電圧でも動作する第３スイッチＳＣ１の数を減らすことができる（本実施形態においては１つの第３スイッチＳＣ１のみが設けられている）。したがって、電源電圧ＶＢＡＴより高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制することができる。

電源電圧ＶＢＡＴより高い電圧でも動作する第１スイッチＳＡ１および第３スイッチＳＣ１の構成としては、図１３に示すようなオフセット電圧Ｖｃを用いてＭＯＳトランジスタ１３１，１３２のゲート−ソース間に電圧差を生じさせる昇圧型のスイッチ回路が考えられるが、これに限られない。

本実施形態においては、以下のような構成の第１スイッチＳＡ１および第３スイッチＳＣ１が用いられている。図３は図１に示すマルチプレクサの第１スイッチの概略構成を示す回路図である。図３に示すように、第１スイッチＳＡ１は、主端子の一方（ソース）が入力端子Ｔｎに接続され（主端子の一方に入力電圧Ｖｉｎが印加され）、主端子の他方（ドレイン）が出力端子ＴＯ１に接続される（主端子の他方に出力電圧Ｖｏｕｔが印加される）第１ＭＯＳトランジスタＱ１と、第１ＭＯＳトランジスタＱ１の制御端子（ゲート）と主端子の一方との間に接続され、制御端子と主端子の一方との間の電位差（ゲート−ソース間電圧）の最大値を規定する第１定電圧素子Ｄ１と、一端が制御端子に接続される第１キャパシタ４０と、第１キャパシタ４０と基準電位となるグランドＧＮＤとを接続または遮断する第４スイッチＳＤ１と、第１キャパシタ４０と第４スイッチＳＤ１との間に所定の電圧を印加する第１定電圧回路４１とを備えている。本実施形態において、第１ＭＯＳトランジスタＱ１は、ＰチャンネルＭＯＳトランジスタにより構成されている。

第１定電圧回路４１は、第１キャパシタ４０の他端に接続される第２定電圧素子Ｄ２と、第２定電圧素子Ｄ２に電流を流して第１キャパシタ４０と第２定電圧素子Ｄ２との間に所定の定電圧ＶＤを印加する第１電流源４２とを備えている。

第１定電圧素子Ｄ１および第２定電圧素子Ｄ２は、例えばツェナーダイオードなどが用いられる。第１定電圧素子Ｄ１と第２定電圧素子Ｄ２とは同じ順方向電圧ＶＤを有しており、この順方向電圧ＶＤは、第１ＭＯＳトランジスタＱ１をオンさせるのに十分な電圧として設定されている。なお、本実施形態において第１ＭＯＳトランジスタＱ１は、ＰチャンネルＭＯＳトランジスタで構成されているので、第１定電圧素子Ｄ１は、第１ＭＯＳトランジスタＱ１のゲートからソースへと向かう方向を順方向としている。

上記のような構成によれば、第１ＭＯＳトランジスタＱ１の制御端子に接続された第１キャパシタ４０に第１定電圧回路４１によって生成された定電圧ＶＤが印加されることによって第１ＭＯＳトランジスタＱ１がオンする。すなわち、第１ＭＯＳトランジスタＱ１の制御端子に印加される電圧（制御電圧）ＶＤは、電源電圧ＶＢＡＴに依存しない。しかも、第１ＭＯＳトランジスタＱ１の主端子の一方と制御端子との間には、第１定電圧素子Ｄ１が接続されており、この間の電圧が第１定電圧素子Ｄ１によって一定電圧ＶＤ以下に制御される。したがって、簡単な構成で、第１スイッチＳＡ１を、電源電圧ＶＢＡＴより高い電圧でも動作させることが可能となる。また、第２定電圧素子Ｄ２に第１電流源４２からの電流を流すことにより、容易に定電圧ＶＤを生成することができる。

第１スイッチＳＡ１の動作をより具体的に説明する。図４は図３に示す第１スイッチにおける第１キャパシタの両端部の電圧波形を示すグラフである。図４においては、第１キャパシタ４０と第１ＭＯＳトランジスタＱ１の制御端子との間の電圧（第１端部電圧）Ｖ１と第１キャパシタ４０と第４スイッチＳＤ１との間の電圧（第２端部電圧）Ｖ２との時間的変化が示されている。

まず、第４スイッチＳＤ１がオフのとき、第２定電圧素子Ｄ２に電流源４２から電流が供給されることにより、第２定電圧素子Ｄ２には定電圧ＶＤが発生する。これにより、第１キャパシタ４０と第４スイッチＳＤ１との間の電圧（第２端部電圧）Ｖ２は第２定電圧素子Ｄ２の定電圧ＶＤとなる。ここで、十分に時間が経過し、第１キャパシタ４０が定常状態であれば、第１キャパシタ４０には電流が流れないので、第１定電圧素子Ｄ１にも電流は流れない。したがって、第１キャパシタ４０と第１ＭＯＳトランジスタＱ１の制御端子との間の電圧（第１端部電圧）Ｖ１は入力電圧Ｖｉｎと等しくなる。このため、第１ＭＯＳトランジスタＱ１のソース−ゲート間に電位差は発生せず、第１ＭＯＳトランジスタＱ１はオフとなる（時刻０〜ｔ１）。

次に、時刻ｔ１において第４スイッチＳＤ１がオンすると、第１キャパシタ４０の第４スイッチＳＤ１側端がグランドＧＮＤに接続されるため、第２端部電圧Ｖ２はＶＤから基準電位（０Ｖ）になる。一方で、第１キャパシタ４０の両端の電位差は瞬時にはほとんど変わらないため、第１端部電圧Ｖ１も第２端部電圧Ｖ２の電圧降下分（電圧ＶＤ）低下し、Ｖ１＝Ｖｉｎ−ＶＤとなる。これにより、第１ＭＯＳトランジスタＱ１のソース−ゲート間には電位差ＶＤが発生し、第１ＭＯＳトランジスタＱ１はオンする。その後、時刻ｔ２で第４スイッチＳＤ１がオフすると、第２端部電圧Ｖ２は基準電位から第２定電圧素子Ｄ２による定電圧ＶＤとなるため、第１端部電圧Ｖ１も第２端部電圧Ｖ２の電圧上昇分（電圧ＶＤ）上昇する。ここで、第４スイッチＳＤ１のオン期間において第１端部電圧Ｖ１はわずかに上昇する。したがって、第４スイッチＳＤ１をオフにする直前の第１端部電圧Ｖ１は、Ｖｉｎ−ＶＤより低下していることはない。このため、第１端部電圧Ｖ１は第４スイッチＳＤ１をオフにすることにより電圧ＶＤ上昇して入力電圧Ｖｉｎ以上の電圧になる。したがって、第１ＭＯＳトランジスタＱ１はオフする。その後、時刻ｔ３で第４スイッチＳＤ１がオンすると、時刻ｔ１における動作と同様に、第１ＭＯＳトランジスタＱ１はオンする。以降は第４スイッチＳＤ１のオンまたはオフ動作に応じて上記と同様に第１ＭＯＳトランジスタＱ１のオンまたはオフ動作が制御される。

図５は図１に示すマルチプレクサの第３スイッチの概略構成を示す回路図である。図５に示すように、第３スイッチＳＣ１は、主端子の一方（ソース）が第２スイッチＳＢ０〜ＳＢｎ−１に接続され（主端子の一方に入力電圧Ｖｉｎが印加され）、主端子の他方（ドレイン）が出力端子ＴＯ１に接続され（主端子の他方に出力電圧Ｖｏｕｔが印加され）、第１ＭＯＳトランジスタＱ１と相補関係にある第２ＭＯＳトランジスタＱ２と、第２ＭＯＳトランジスタＱ２の制御端子（ゲート）と主端子の一方との間に接続され、制御端子と主端子の一方との間の電位差（ゲート−ソース間電圧）の最大値を規定する第３定電圧素子Ｄ３と、一端が制御端子に接続される第２キャパシタ４５と、第２キャパシタ４５と基準電位となるグランドＧＮＤとを接続または遮断する第５スイッチＳＥ１と、第２キャパシタ４５と第５スイッチＳＥ１との間に所定の電圧を印加する第２定電圧回路４３とを備えている。本実施形態において、第２ＭＯＳトランジスタＱ２は、ＮチャンネルＭＯＳトランジスタにより構成されている。

第２定電圧回路４３は、第１定電圧回路４１と同様に、第２キャパシタ４５の他端に接続される第４定電圧素子Ｄ４と、第４定電圧素子Ｄ４に電流を流して第２キャパシタ４５と第４定電圧素子Ｄ４との間に所定の定電圧ＶＤを印加する第２電流源４４とを備えている。

第３定電圧素子Ｄ３および第４定電圧素子Ｄ４についても、例えばツェナーダイオードなどが用いられる。第３定電圧素子Ｄ３と第４定電圧素子Ｄ４とは同じ順方向電圧ＶＤを有しており、この順方向電圧ＶＤは、第２ＭＯＳトランジスタＱ２をオンさせるのに十分な電圧として設定されている。なお、本実施形態において第２ＭＯＳトランジスタＱ２は、ＮチャンネルＭＯＳトランジスタで構成されているので、第３定電圧素子Ｄ３は、第２ＭＯＳトランジスタＱ２のソースからゲートへと向かう方向を順方向としている。

上記のような構成によれば、第３スイッチＳＣ１においても第１スイッチＳＡ１と同様に、簡単な構成で、電源電圧ＶＢＡＴより高い電圧でも動作させることが可能となる。

第３スイッチＳＣ１の動作をより具体的に説明する。図６は図５に示す第３スイッチにおける第２キャパシタの両端部の電圧波形を示すグラフである。図６においては、第２キャパシタ４５と第２ＭＯＳトランジスタＱ２の制御端子との間の電圧（第３端部電圧）Ｖ３と第２キャパシタ４５と第５スイッチＳＥ１との間の電圧（第４端部電圧）Ｖ４との時間的変化が示されている。

まず、第５スイッチＳＥ１がオンのとき、第２キャパシタ４５と第２ＭＯＳトランジスタＱ２の制御端子との間の電圧（第３端部電圧）Ｖ３は、基準電位（０Ｖ）となる。ここで、ここで、十分に時間が経過し、第２キャパシタ４５が定常状態であれば、第２キャパシタ４５には電流が流れないので、第３定電圧素子Ｄ３にも電流は流れない。したがって、第３端部電圧Ｖ３は入力電圧Ｖｉｎと等しくなる。このため、第２ＭＯＳトランジスタＱ２のソース−ゲート間に電位差は発生せず、第２ＭＯＳトランジスタＱ２はオフとなる（時刻０〜ｔ１）。

次に、時刻ｔ１において第５スイッチＳＥ１がオフすると、第４定電圧素子Ｄ４に電流源４４から電流が供給されることにより、第４定電圧素子Ｄ４には定電圧ＶＤが発生する。これにより、第２キャパシタ４５と第５スイッチＳＥ１との間の電圧（第４端部電圧）Ｖ４は基準電位（０Ｖ）から第４定電圧素子Ｄ４の定電圧ＶＤとなる。一方で、第２キャパシタ４５の両端の電位差は瞬時にはほとんど変わらないため、第３端部電圧Ｖ３も第４端部電圧Ｖ４の電圧上昇分（電圧ＶＤ）上昇し、Ｖ１＝Ｖｉｎ＋ＶＤとなる。これにより、第２ＭＯＳトランジスタＱ２のソース−ゲート間には電位差ＶＤが発生し、第２ＭＯＳトランジスタＱ２はオンする。

その後、時刻ｔ２で第５スイッチＳＥ１がオンすると、第４端部電圧Ｖ４は第４定電圧素子Ｄ４による定電圧ＶＤから基準電位となるため、第３端部電圧Ｖ３も第４定電圧素子Ｄ４の電圧降下分（電圧ＶＤ）低下する。ここで、第５スイッチＳＥ１のオフ期間において第３端部電圧Ｖ３はわずかに低下する。したがって、第５スイッチＳＥ１をオンにする直前の第３端部電圧Ｖ３は、Ｖｉｎ＋ＶＤより上昇していることはない。このため、第３端部電圧Ｖ３は第５スイッチＳＥ１をオンにすることにより電圧ＶＤ低下して入力電圧Ｖｉｎ以下の電圧になる。したがって、第２ＭＯＳトランジスタＱ２はオフする。その後、時刻ｔ３で第５スイッチＳＥ１がオフすると、時刻ｔ１における動作と同様に、第２ＭＯＳトランジスタＱ２はオンする。以降は第５スイッチＳＥ１のオンまたはオフ動作に応じて上記と同様に第２ＭＯＳトランジスタＱ２のオフまたはオン動作が制御される。

このように、本実施形態の構成によれば、第１スイッチＳＡ１における第４スイッチＳＤ１の動作と、第３スイッチＳＣ１における第５スイッチＳＥ１の動作とを同じにすることで第１スイッチＳＡ１と第３スイッチＳＣ１とが択一的にオンする。したがって、同じ制御信号で動作させることができるため、回路構成がより簡単となる。

＜第２実施形態＞
次に、本発明の第２実施形態に係るマルチプレクサが適用された電圧計測器について説明する。図７は本発明の第２実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。本実施形態において第１実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の電圧計測器１０Ｂが第１実施形態の電圧計測器１０と異なる点は、図７に示すように、１つの入力端子Ｔｉを正相および逆相にそれぞれ接続可能に構成されていることである。

具体的には、マルチプレクサ２Ｂの出力端子は、２つで一対の出力端子ＴＯ１，ＴＯ２で構成されており、第１スイッチ、第２スイッチおよび第３スイッチは、それぞれ、複数の入力端子Ｔｉのうちのいずれか１つと一対の出力端子ＴＯ１，ＴＯ２のうちの一方の出力端子ＴＯ１とを接続または遮断する正相側スイッチと、複数の入力端子Ｔｉのうちのいずれか１つと一対の出力端子ＴＯ１，ＴＯ２のうちの他方の出力端子ＴＯ２とを接続または遮断する逆相側スイッチとを含んでいる。すなわち、第１スイッチは、正相側第１スイッチＳＡＡ１と逆相側第１スイッチＳＡＢ１とを含み、第２スイッチは、正相側第２スイッチＳＢＡ０〜ＳＢＡｎ−１と逆相側第２スイッチＳＢＢ０〜ＳＢＢｎ−１とを含み、第３スイッチは、正相側第３スイッチＳＣＡ１と逆相側第３スイッチＳＣＢ１とを含む。

図８は図７に示す電圧計測器の信号処理部の概略構成を示す回路図である。図８に示すように、信号処理部３Ｂは、一端がマルチプレクサ２Ｂの一対の出力端子ＴＯ１，ＴＯ２のそれぞれに接続され、当該出力端子ＴＯ１，ＴＯ２から出力される電圧に応じて充電される一対のキャパシタ３１Ａ，３１Ｂと、一対の入力端子が一対のキャパシタ３１Ａ，３１Ｂの他端にそれぞれ接続された差動増幅器３０Ｂと、差動増幅器３０Ｂの入出力端子間に接続された一対のキャパシタ３２Ａ，３２Ｂと、一対のキャパシタ３２Ａ，３２Ｂと並列に接続された一対のスイッチＳ３３Ａ，Ｓ３３Ｂとを備えている。すなわち、信号処理部３Ｂはいわゆる容量型増幅回路として構成されている。

このような信号処理部３Ｂの動作を、バッテリセルＣｎの電圧を計測する場合を例に挙げて説明する。まず、マルチプレクサ２Ｂの各スイッチをオフした状態でスイッチＳ３３Ａ，Ｓ３３Ｂをオン（接続）することにより、キャパシタ３１Ａ，３１Ｂ，３２Ａ，３２Ｂの電荷を放電し、差動増幅器３０Ｂの出力電圧ＶＯ（正相側出力電圧ＶＯＰおよび逆相側出力電圧ＶＯＮ）を０にする。その後、正相側第１スイッチＳＡ１および逆相側第２スイッチＳＢＢｎ−１をオンする。これにより、バッテリセルＣｎの上側の電圧ＶＣｎが入力端子Ｔｎおよび正相側第１スイッチＳＡＡ１を含む第１経路Ｐ１を通じて正相側出力端子ＴＯ１に出力され、バッテリセルＣｎの下側の電圧ＶＣｎ−１が入力端子Ｔｎ−１および逆相側第２スイッチＳＢｎ−１を含む第２経路Ｐ２を通じて逆相側出力端子ＴＯ２に出力される。正相側キャパシタ３１Ａは、正相側出力端子ＴＯ１から出力された上側の電圧ＶＣｎに応じて充電され、逆相側キャパシタ３１Ｂは、逆相側出力端子ＴＯ２から出力された下側の電圧Ｃｎ−１に応じて充電される。

その後、一対のスイッチＳ３３Ａ，Ｓ３３Ｂ、正相側第１スイッチＳＡＡ１および逆相側第２スイッチＳＢＢｎ−１をオフした後、正相側第２スイッチＳＢＡｎ−１および逆相側第１スイッチＳＡＢ１をオンする。これにより、バッテリセルＣｎの下側の電圧ＶＣｎ−１が入力端子Ｔｎ−１および正相側第２スイッチＳＢＡｎ−１を含む第２経路Ｐ２を通じて正相側出力端子ＴＯ１に出力され、バッテリセルＣｎの上側の電圧ＶＣｎが入力端子Ｔｎおよび逆相側第１スイッチＳＡＢ１を含む第１経路Ｐ１を通じて逆相側出力端子ＴＯ２に出力される。

これに伴い、正相側キャパシタ３１Ａに、下側の電圧ＶＣｎ−１に応じた電荷が蓄積されるように、上側の電圧ＶＣｎから下側の電圧ＶＣｎ−１に降下した電圧分の電荷が放電される。この際、スイッチＳ３３Ａがオフしているため、降下した電圧分の電荷は、正相側キャパシタ３１Ａから正相側キャパシタ３２Ａに移動する。一方、逆相側キャパシタ３１Ｂに、上側の電圧ＶＣｎに応じた電荷が蓄積されるように、下側の電圧ＶＣｎ−１から上側の電圧ＶＣｎに上昇した電圧分の電荷が充電される。この際、スイッチＳ３３Ｂがオフしているため、上昇した電圧分の電荷は、逆相側キャパシタ３２Ａから逆相側キャパシタ３１Ｂに移動する。

このようにして正相側キャパシタ３２Ａには、上側の電圧ＶＣｎから下側の電圧ＶＣｎ−１の差分電圧、すなわち、バッテリセルＣｎの正相電圧が印加され、これが差動増幅器３０Ｂの正相側出力電圧ＶＯＰとなって出力される。また、逆相側キャパシタ３２Ｂには、下側の電圧ＶＣｎ−１から上側の電圧ＶＣｎの差分電圧、すなわち、バッテリセルＣｎの逆相電圧が印加され、これが差動増幅器３０Ｂの逆相側出力電圧ＶＯＮとなって出力される。このように、一対のキャパシタ３２Ａ，３２Ｂには、正負が逆で同じ量の電荷が蓄積されるため、正相側出力電圧ＶＯＰと逆相側出力電圧ＶＯＮの差分（ＶＯＰ−ＶＯＮ）を出力電圧ＶＯとして出力することにより得られる出力電圧ＶＯのゲインを２倍にすることができる。他のバッテリセルＣｊを計測する場合も同様である。

＜第３実施形態＞
次に、本発明の第３実施形態に係るマルチプレクサが適用された電圧計測器について説明する。図９は本発明の第３実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。本実施形態において第２実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の電圧計測器１０Ｃが第２実施形態の電圧計測器１０Ｂと異なる点は、図９に示すように、信号処理部３Ｃがマルチプレクサ２Ｂの一対の出力端子ＴＯ１，ＴＯ２から出力される電圧信号をアナログ−デジタル変換するアナログ−デジタル変換部５１とデジタル化された電圧信号をデータ処理するデータ処理部５２とを備えていることである。このようにデジタル化して電圧管理を行う態様においても、マルチプレクサ２Ｂを適用することにより、電源電圧ＶＢＡＴより高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制することができる。

＜第４実施形態＞
次に、本発明の第４実施形態に係るマルチプレクサが適用された電圧計測器について説明する。図１０は本発明の第４実施形態に係るマルチプレクサが適用された電圧計測器の概略構成例を示す回路図である。本実施形態において第２実施形態と同様の構成については同じ符号を付し説明を省略する。本実施形態の電圧計測器１０Ｄが第２実施形態の電圧計測器１０Ｂと異なる点は、図１０に示すように、第１スイッチＳＡＡ１，ＳＡＢ１および第３スイッチＳＣＡ１，ＳＣＢ１と一対の出力端子ＴＯ１，ＴＯ２との間に接続される一対の第６スイッチＳＦＡ１，ＳＦＡ２と、第１スイッチＳＡＡ１，ＳＡＢ１および第３スイッチＳＣＡ１，ＳＣＢ１と第６スイッチＳＦＡ１，ＳＦＢ１との間に接続されるフライングキャパシタ６１とを備えていることである。

これによれば、第６スイッチＳＦＡ１，ＳＦＢ１による接続を解除した状態（オフの状態）で第１スイッチＳＡＡ１，ＳＡＢ１または第３スイッチＳＣＡ１，ＳＣＢ１を接続することにより、フライングキャパシタ６１が計測すべき電圧によって充電される。その後、第１スイッチＳＡＡ１，ＳＡＢ１または第３スイッチＳＣＡ１，ＳＣＢ１の接続を解除した上で第６スイッチＳＦＡ１，ＳＦＢ１を接続することにより、フライングキャパシタ６１の充電電圧が出力端子ＴＯ１，ＴＯ２に印加される（出力端子ＴＯ１，ＴＯ２に接続される後段の信号処理部３Ｂに入力される）。これにより、バッテリセルＣｊと信号処理部３Ｂとの絶縁性を確保しつつ、高精度な電圧計測を行うことができる。しかも、フライングキャパシタ６１に充電される電圧は正相側に接続された電圧と逆相側に接続された電圧との差電圧である（入力端子Ｔ０〜Ｔｎに印加される電圧がそのまま入力されることがない）ため、計測する電圧が高電圧用入力端子Ｔｎから入力される電源電圧ＶＢＡＴより高い（可能性のある）電圧であるか否かに拘わらず、フライングキャパシタ６１および第６スイッチＳＦＡ１，ＳＦＢ１は電源電圧ＶＢＡＴ以下で駆動する一般的な構成とすることができる（高電圧対応の構成にする必要がない）。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。例えば、複数の上記実施形態における各構成要素を任意に組み合わせることとしてもよい。また、上記実施形態において、高電圧用入力端子は、複数の入力端子Ｔ０〜Ｔｎのうち最も高い電圧ＶＣｎが印加される入力端子Ｔｎのみとしているが、本発明はこれに限られず、電源電圧ＶＢＡＴより高い電圧が印加され得る複数の入力端子に接続されるスイッチを第１スイッチとして構成してもよい。

上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。

本発明のマルチプレクサおよび電圧計測器は、電源電圧より高い入力電圧が印加された場合でも高精度な電圧計測を可能としつつ回路面積の増大を抑制するために有用である。

１ バッテリセルアレイ
２，２Ｂ マルチプレクサ
３，３Ｂ，３Ｃ 信号処理部
４ フィルタ
１０，１０Ｂ，１０Ｃ，１０Ｄ 電圧計測器
３０，３０Ｂ 差動増幅器
３１，３１Ａ，３１Ｂ，３２，３２Ａ，３２Ｂ キャパシタ
４０ 第１キャパシタ
４１ 第１定電圧回路
４２，４４ 電流源
４３ 第２定電圧回路
４５ 第２キャパシタ
５１ デジタル変換部
５２ データ処理部
６１ フライングキャパシタ
Ｃｊ（ｊ＝１，…，ｎ） バッテリセル
Ｄ１ 第１定電圧素子
Ｄ２ 第２定電圧素子
Ｄ３ 第３定電圧素子
Ｄ４ 第４定電圧素子
Ｐ１ 第１経路
Ｐ２ 第２経路
Ｑ１ 第１ＭＯＳトランジスタ
Ｑ２ 第２ＭＯＳトランジスタ
Ｓ３３，Ｓ３３Ａ，Ｓ３３Ｂ スイッチ
ＳＡ１，ＳＡＡ１，ＳＡＢ１ 第１スイッチ
ＳＢ０〜ＳＢｎ−１，ＳＢＡ０〜ＳＢｎ−１，ＳＢＢ０〜ＳＢＢｎ−１ 第２スイッチ
ＳＣ１，ＳＣＡ１，ＳＣＢ１ 第３スイッチ
ＳＤ１ 第４スイッチ
ＳＥ１ 第５スイッチ
ＳＦＡ１，ＳＦＢ１ 第６スイッチ
Ｔｉ（ｉ＝０，…，ｎ） 入力端子
ＴＯ１，ＴＯ２ 出力端子

Claims (8)

1. 複数のバッテリセルが直列に接続されたバッテリセルアレイの各バッテリセルの電圧を計測するために、前記複数のバッテリセルの各接続端における電圧が入力され、そのうちの１つの電圧を出力する電圧計測用マルチプレクサであって、
   前記複数のバッテリセルの各接続端の電圧がそれぞれ入力される複数の入力端子と、
   前記複数の入力端子から入力される電圧のうちのいずれか１つを出力する出力端子と、
   前記複数の入力端子のうち最も高い電圧が印加される側から所定数のバッテリセルに接続される少なくとも１つの高電圧用入力端子と前記出力端子との間の第１経路に設けられ、前記高電圧用入力端子と前記出力端子とを接続または遮断する第１スイッチと、
   前記高電圧用入力端子以外の各入力端子と前記出力端子との間の第２経路において当該各入力端子ごとに設けられ、前記高電圧用入力端子以外の入力端子のいずれか１つと前記出力端子とを選択的に接続または遮断する複数の第２スイッチと、
   前記複数の第２スイッチと前記第１スイッチの前記出力端子側端との間に設けられた第３スイッチとを備え、
   前記第１スイッチおよび前記第３スイッチは、前記第１、第２および第３スイッチを駆動するための前記バッテリセルアレイの電圧に基づいた電源電圧より高い電圧でも動作するよう構成されている、電圧計測用マルチプレクサ。
2. 前記高電圧用入力端子は、前記複数の入力端子のうち最も高い電圧が印加される入力端子である、請求項１に記載の電圧計測用マルチプレクサ。
3. 前記出力端子は、２つで一対の出力端子で構成されており、
   前記第１スイッチ、前記第２スイッチおよび前記第３スイッチは、それぞれ、前記複数の入力端子のうちのいずれか１つと前記一対の出力端子のうちの一方の出力端子とを接続または遮断する正相側スイッチと、前記複数の入力端子のうちのいずれか１つと前記一対の出力端子のうちの他方の出力端子とを接続または遮断する逆相側スイッチとを含む、請求項１に記載の電圧計測用マルチプレクサ。
4. 前記第１スイッチは、
   主端子の一方が前記入力端子に接続され、主端子の他方が前記出力端子に接続される第１ＭＯＳトランジスタと、
   前記第１ＭＯＳトランジスタの前記制御端子と前記主端子の一方との間に接続され、前記制御端子と前記主端子の一方との間の電位差の最大値を規定する第１定電圧素子と、
   一端が前記制御端子に接続される第１キャパシタと、
   前記第１キャパシタと基準電位とを接続または遮断する第４スイッチと、
   前記第１キャパシタと前記第４スイッチとの間に所定の電圧を印加する第１定電圧回路とを備えた、請求項１に記載の電圧計測用マルチプレクサ。
5. 前記第１定電圧回路は、前記第１キャパシタの他端に接続される第２定電圧素子と、前記第２定電圧素子に電流を流して前記第１キャパシタと前記第２定電圧素子との間に所定の定電圧を印加する電流源とを備えた、請求項４に記載の電圧計測用マルチプレクサ。
6. 前記第３スイッチは、主端子の一方が前記第２スイッチに接続され、主端子の他方が前記出力端子に接続され、前記第１ＭＯＳトランジスタと相補関係にある第２ＭＯＳトランジスタと、
   前記第２ＭＯＳトランジスタの前記制御端子と前記主端子の一方との間に接続され、前記制御端子と前記主端子の一方との間の電位差の最大値を規定する第３定電圧素子と、
   一端が前記制御端子に接続される第２キャパシタと、
   前記第２キャパシタと基準電位とを接続または遮断する第５スイッチと、
   前記第２キャパシタと前記第５スイッチとの間に所定の電圧を印加する第２定電圧回路とを備えた、請求項４に記載の電圧計測用マルチプレクサ。
7. 前記第１スイッチおよび前記第３スイッチと前記一対の出力端子との間に接続される一対の第６スイッチと、前記第１スイッチおよび前記第３スイッチと前記第６スイッチとの間に接続されるフライングキャパシタとを備えた、請求項３に記載の電圧計測用マルチプレクサ。
8. 請求項１に記載の電圧計測用マルチプレクサと、
   前記一対の出力端子から出力される各入力端子の電圧に基づいて各バッテリセルの電圧を演算処理する信号処理部とを備えた、電圧計測器。

Images