JPH0629812A

JPH0629812A - 電位データ選択回路

Info

Publication number: JPH0629812A
Application number: JP4182492A
Authority: JP
Inventors: Shigeru Yamada; 田繁山
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-07-09
Filing date: 1992-07-09
Publication date: 1994-02-04
Also published as: US5410192A

Abstract

(57)【要約】【目的】パターン面積の増大を抑制しつつ、大きな出
力電流が得られる電位データ選択回路を提供する。【構成】選択用データＤａ０，Ｄｂ０をサンプリング
して保持し出力するサンプルホールド回路１１と、サン
プルホールド回路１１から出力された選択用データＤａ
０，Ｄｂ０を与えられてデコードし、制御信号Ｎ２ａ
１，Ｎ２ａ２，Ｎ２ｂ１，Ｎ２ｂ２，Ｎ２ｃ１，Ｎ２Ｃ
２，Ｎ２ｄ１，Ｎ２ｄ２を出力するデコーダ１３と、電
位データＶａ〜Ｖｄを与えられるアナログスイッチ１５
ａ〜１５ｄを有し、デコーダ１３から出力された制御信
号Ｎ２ａ１，Ｎ２ａ２，Ｎ２ｂ１，Ｎ２ｂ２，Ｎ２ｃ
１，Ｎ２Ｃ２，Ｎ２ｄ１，Ｎ２ｄ２を与えられてアナロ
グスイッチ１５ａ〜１５ｄの動作を制御し、電位データ
Ｖａ〜Ｖｄのうちいずれかを選択し出力するマルチプレ
クサ１５と、マルチプレクサ１５により選択され出力さ
れた電位データＶａ〜Ｖｄを与えられ、この電位データ
Ｖａ〜Ｖｄに対応した電圧の信号を外部に出力する出力
回路１６とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電位データ選択回路に関
し、特に液晶パネル駆動装置に用いるのに好適なものに
関する。

【０００２】

【従来の技術】従来の電位データ選択回路の回路構成
を、図１７に示す。この電位データ選択回路は、サンプ
ルホールド回路１１、デコーダ１３及びマルチプレクサ
１７５を備えている。サンプルホールド回路１１は電位
データを選択するためのデータＤａ０及びＤｂ０を入力
されて保持するもので、クロックφＬを入力されて動作
するクロックドインバータ１１ａ１及び１１ｂ１と、ク
ロックバーφＬを入力されて動作するクロックドインバ
ータ１１ａ３及び１１ｂ３、さらにインバータ１１ａ２
及び１１ｂ２を有している。データＤａ０を入力される
入力端子に、クロックドインバータ１１ａ１の入力端が
接続され、その出力端にはインバータ１１ａ２の入力端
が接続されている。このインバータ１１ａ２の出力端に
はノードＮ１ａが接続されている。また、インバータ１
１ａ２の出力端には、クロックドインバータ１１ａ３の
入力端が接続され、インバータ１１ａ２の入力端にクロ
ックドインバータ１１ａ２の出力端が接続されている。
データＤｂ０を入力される入力端子側においても同様
に、クロックドインバータ１１ｂ１の入力端が接続さ
れ、その出力端にはインバータ１１ｂ２の入力端が接続
されている。このインバータ１１ｂ２の出力端にはノー
ドＮ１ｂが接続されている。また、インバータ１１ｂ２
の出力端には、クロックドインバータ１１ｂ３の入力端
が接続され、インバータ１１ｂ２の入力端にクロックド
インバータ１１ｂ２の出力端が接続されている。

【０００３】デコーダ１３は、サンプルホールド回路１
１に保持されたデータを与えられてデコードするもの
で、インバータ１３ａ２，１３ｂ２，１３ｃ２，１３ｄ
２，１３ｆ，１３ｇと、ＮＯＲゲート１３ａ１，１３ｂ
１，１３ｃ１，１３ｄ１を有している。サンプルホール
ド回路１１の出力側のノードＮ１ａにはインバータ１３
ｇの入力端とＮＯＲゲート１３ａ１及び１３ｂ１の入力
端とが接続され、ノードＮ１ｂにはインバータ１３ｆの
入力端とＮＯＲゲート１３ａ１と１３ｃ１とが接続され
ている。インバータ１３ｇの出力端は、ＮＯＲゲート１
３ｃ１及び１３ｄ１の入力端に接続され、インバータ１
３ｆの出力端はＮＯＲゲート１３ｂ１及び１３ｄ１の入
力端に接続されている。ＮＯＲゲート１３ａ１の出力端
はノードＮ２ａ２に接続され、またインバータ１３ａ２
を介してノードＮ２ａ１に接続されている。ＮＯＲゲー
ト１３ｂ１の出力端はノードＮ２ｂ２に接続され、イン
バータ１３ｂ２を介してノードＮ２ｂ１にも並列に接続
されている。ＮＯＲゲート１３ｃ１の出力端は、ノード
Ｎ２ｃ２に接続され、さらにインバータ１３ｃ２を介し
てノードＮ２ｃ１に接続されている。ＮＯＲゲート１３
ｄ１の出力端は、ノードＮ２ｄ２に接続され、またイン
バータ１３ｄ２を介してノードＮ２ｄ１にも接続されて
いる。

【０００４】マルチプレクサ１７５は、デコーダ１３に
よりデコードされ出力された信号を与えられ、いずれか
一つの信号を選択して出力するものである。このマルチ
プレクサ１７５は、Ｐチャネルトランジスタ１７５ａ１
及びＮチャネルトランジスタ１７５ａ２を有するアナロ
グスイッチ１７５ａと、Ｐチャネルトランジスタ１７５
ｂ１及びＮチャネルトランジスタ１７５ｂ２を有するア
ナログスイッチ１７５ｂと、Ｐチャネルトランジスタ１
７５ｃ１及びＮチャネルトランジスタ１７５ｃ２を有す
るアナログスイッチ１７５ｃと、Ｐチャネルトランジス
タ１７５ｄ１及びＮチャネルトランジスタ１７５ｄ２を
有するアナログスイッチ１７５ｄとを備えている。

【０００５】アナログスイッチ１７５ａにおいて、Ｐチ
ャネルトランジスタ１７５ａ１とＮチャネルトランジス
タ１７５ａ２が並列に接続され、ゲートにはそれぞれノ
ードＮ２ａ１とノードＮ２ａ２が接続され、一端には電
位データＶａが入力される。回路１７５ｂでは、Ｐチャ
ネルトランジスタ１７５ｂ１とＮチャネルトランジスタ
１７５ｂ２が並列に接続され、ゲートにはノードＮ２ｂ
１とノードＮ２ｂ２がそれぞれ接続されており、共に一
端に電位データＶｂが入力される。アナログスイッチ１
７５ｃにおいて、Ｐチャネルトランジスタ１７５ｃ１と
Ｎチャネルトランジスタ１７５ｃ２が並列に接続され、
ゲートにはノードＮ２ｃ１とノードＮ２ｃ２がそれぞれ
接続されており、共に一端に電位データＶｃが入力され
る。アナログスイッチ１７５ｄでは、Ｐチャネルトラン
ジスタ１７５ｄ１とＮチャネルトランジスタ１７５ｄ２
が並列に接続され、ゲートにノードＮ２ｄ１とノードＮ
２ｄ２がそれぞれ接続され、共に一端に電位データＶｄ
が入力される。

【０００６】このような構成を備えた電位データ選択回
路の動作について、図１８のタイミングを参照し説明す
る。サンプルホールド回路１１にデータＤａ０，Ｄｂ０
が入力される。また、クロックドインバータ１１ａ１，
１１ａ３，１１ｂ１，及び１１ｂ３にクロックφＬ及び
バーφＬが入力される。クロックφＬが立ち上がるタイ
ミングに同期して、データＤａ０，Ｄｂ０がそれぞれサ
ンプリングされ、保持される。そして、サンプルホール
ド回路１１のノードＮ１ａ及びＮ１ｂからは、それぞれ
保持されたデータＤａ１，Ｄｂ１として出力される。

【０００７】このデータＤａ１，Ｄｂ１がデコーダ１３
に入力され、デコードされてノードＮ２ａ１，Ｎ２ａ
２，Ｎ２ｂ１，Ｎ２ｃ２，Ｎ２ｃ１，Ｎ２ｃ２，Ｎ２ｄ
１，Ｎ２ｄ２より、それぞれ制御信号１３ａ，バー１３
ａ，１３ｂ，バー１３ｂ，１３ｃ，バー１３ｃ，１３
ｄ，バー１３ｄが出力される。例えば、データＤａ１、
Ｄｂ１が全て論理「１」であった場合、出力信号１３ｄ
が論理「１」で、信号バー１３ｄは論理「０」となる。
他の信号１３ａ，１３ｂ，１３ｃは論理「０」で、信号
バー１３ａ，バー１３ｂ，バー１３ｃは論理「１」とな
る。

【０００８】これらの信号が、マルチプレクサ１７５に
入力される。回路１７５ａ〜１７５ｄのうち、回路１７
５ｄのみがＰチャネルトランジスタ１７５ｄ１とＮチャ
ネルトランジスタ１７５ｄ２が共にオンする。他の回路
１７５ａ〜１７５ｃでは、全てのトランジスタがオフす
る。これにより、電位データＶａ，Ｖｂ，Ｖｃ，及びＶ
ｄのうち、回路１７５ｄに供給される電位データＶｄの
みが出力Ｑとして外部へ出力される。

【０００９】このように、サンプルホールド回路１１に
入力される選択用データＤａ０，Ｄｂ０の論理レベルの
組み合わせにより、アナログスイッチ１７５ａ〜１７５
ｄのいずれか一つがオンし、電位データＶａ〜Ｖｄのう
ちいずれか一つが選択されて出力される。

【００１０】

【発明が解決しようとする課題】しかし、このような従
来の電位データ選択回路には次のような問題があった。
マルチプレクサ１７５の出力端子に接続される大容量の
負荷を駆動する場合、駆動速度を速めるためにはアナロ
グスイッチ１７５ａ〜１７５ｄのサイズを大きくして、
出力電流を大きくする必要がある。また、出力電流を大
きくするためには、アルミニウム等からなる配線層にエ
レクトロマイグレーションが発生しないように、アナロ
グスイッチ１７５ａ〜１７５ｄにデータ電位Ｖａ〜Ｖｄ
を供給する線の幅を広くしなければならない。この結
果、マスクパターン面積の増大を招いていた。この傾向
は、選択して出力すべき電位データの数が多くなる程、
顕著となる。さらに、電位データ選択回路は液晶パネル
駆動用集積回路において広く用いられているが、電位デ
ータ選択回路を多数備える必要がある。このため、電位
データ選択回路におけるパターン面積の増大は、液晶パ
ネル駆動用集積回路等においては、大きな問題となって
いた。

【００１１】本発明は上記事情に鑑みてなされたもの
で、パターン面積の増大を抑制しつつ、大きな出力電流
が得られる電位データ選択回路を提供することを目的と
する。

【００１２】

【課題を解決するための手段】本発明の電位データ選択
回路は、少なくとも２ビットの選択用データをサンプリ
ングして保持し出力するサンプルホールド回路と、前記
サンプルホールド回路から出力された前記選択用データ
を与えられてデコードし、制御信号を出力するデコーダ
と、少なくとも２つの電位データを与えられるアナログ
スイッチを有し、前記デコーダから出力された前記制御
信号を与えられて前記アナログスイッチの動作を制御
し、前記電位データのうちいずれかを選択し出力するマ
ルチプレクサと、前記マルチプレクサにより選択され出
力された前記電位データを与えられ、この電位データに
対応した電圧の信号を外部に出力する出力回路とを備え
たことを特徴としている。

【００１３】ここで、前記マルチプレクサは、初期電位
設定回路とＮチャネルＭＯＳトランジスタで構成された
アナログスイッチと放電部とを有し、前記初期電位設定
回路は、出力端子の電位を少なくとも２つの電位データ
のいずれよりも高い初期電位に予め設定するものであ
り、前記アナログスイッチは、前記電位データを与えら
れ前記デコーダから出力された前記制御信号に基づいて
前記電位データのいずれかを選択し出力するものであ
り、前記放電部は、前記初期電位設定部により前記初期
電位に設定された前記出力端子の電位を、前記アナログ
スイッチにより選択され出力された前記電位データの電
位まで放電することで、前記電位データの出力を行うも
のであってもよい。

【００１４】あるいは前記マルチプレクサは、初期電位
設定回路とＰチャネルＭＯＳトランジスタで構成された
アナログスイッチと充電部とを有し、前記初期電位設定
回路は、出力端子の電位を少なくとも２つの電位データ
のいずれよりも低い初期電位に予め設定するものであ
り、前記アナログスイッチは、前記電位データを与えら
れ前記デコーダから出力された前記制御信号に基づいて
前記電位データのいずれかを選択し出力するものであ
り、前記充電部は、前記初期電位設定部により前記初期
電位に設定された前記出力端子の電位を、前記アナログ
スイッチにより選択され出力された前記電位データの電
位まで充電することで、前記電位データの出力を行うも
のであってもよい。

【００１５】ここで、前記サンプルホールド回路と、前
記デコーダと、前記マルチプレクサと、前記出力回路と
を複数組備え、前記サンプルホールド回路にそれぞれ対
応して第１のサンプルホールド回路をさらに備え、前記
第１のサンプルホールド回路はそれぞれ共通のデータバ
スに接続されており、前記データバスよりシリアルに転
送される少なくとも２ビットの選択用データを順次サン
プリングして保持し出力するものであり、前記サンプル
ホールド回路は、それぞれ対応する前記第１のサンプル
ホールド回路から出力された前記選択用データを与えら
れて保持し出力するものであってもよい。

【００１６】または、本発明の電位データ選択回路は、
少なくとも２ビットの選択用データをサンプリングして
保持し出力するサンプルホールド回路と、反転選択用デ
ータ生成部と、少なくとも２つの電位データをそれぞれ
与えられる複数のＭＯＳトランジスタで構成されたアナ
ログスイッチとを有するマルチプレクサであって、前記
反転選択用データ生成部は、前記サンプルホールド回路
から出力された前記選択用データを与えられて反転した
反転選択用データを生成するものであり、前記アナログ
スイッチは、前記選択用データと前記反転選択用データ
とを前記ＭＯＳトランジスタのゲートに与えてオン・オ
フ動作を制御することで、前記電位データのいずれかを
選択し出力する前記マルチプレクサと、前記マルチプレ
クサにより選択され出力された前記電位データを与えら
れ、この電位データに対応した電圧の信号を外部に出力
する出力回路とを備えたものであってもよい。

【００１７】あるいは本発明の電位データ選択回路は、
少なくとも２ビットの選択用データをサンプリングして
保持し出力するサンプルホールド回路と、反転選択用デ
ータ生成部と、初期電位設定部と、少なくとも２つの電
位データをそれぞれ与えられる複数のＮチャネルＭＯＳ
トランジスタで構成されたアナログスイッチと、放電部
とを有するマルチプレクサであって、前記反転選択用デ
ータ生成部は、前記サンプルホールド回路から出力され
た前記選択用データを与えられて反転した反転選択用デ
ータを生成するものであり、前記初期電位設定部は、出
力端子の電位を電位データのいずれよりも高い初期電位
に予め設定するものであり、前記アナログスイッチは、
前記選択用データと前記反転選択用データとを前記ＭＯ
Ｓトランジスタのゲートに与えてオン・オフ動作を制御
することで、前記電位データのいずれかを選択し出力す
るものであり、前記放電部は、前記初期電位設定部によ
り前記初期電位に設定された前記出力端子の電位を、前
記アナログスイッチにより選択され出力された前記電位
データの電位まで放電することで前記電位データの出力
を行うものである前記マルチプレクサと、前記マルチプ
レクサにより選択され出力された前記電位データを与え
られ、この電位データに対応した電圧の信号を外部に出
力する出力回路とを備えていてもよい。

【００１８】または、本発明は少なくとも２ビットの選
択用データをサンプリングして保持し出力するサンプル
ホールド回路と、反転選択用データ生成部と、初期電位
設定部と、少なくとも２つの電位データをそれぞれ与え
られる複数のＰチャネルＭＯＳトランジスタで構成され
たアナログスイッチと、充電部とを有するマルチプレク
サであって、前記反転選択用データ生成部は、前記サン
プルホールド回路から出力された前記選択用データを与
えられて反転した反転選択用データを生成するものであ
り、前記初期電位設定部は、出力端子の電位を電位デー
タのいずれよりも低い初期電位に予め設定するものであ
り、前記アナログスイッチは、前記選択用データと前記
反転選択用データとを前記ＭＯＳトランジスタのゲート
に与えてオン・オフ動作を制御することで、前記電位デ
ータのいずれかを選択し出力するものであり、前記充電
部は、前記初期電位設定部により前記初期電位に設定さ
れた前記出力端子の電位を、前記アナログスイッチによ
り選択され出力された前記電位データの電位まで充電す
ることで前記電位データの出力を行うものである前記マ
ルチプレクサと、前記マルチプレクサにより選択され出
力された前記電位データを与えられ、この電位データに
対応した電圧の信号を外部に出力する出力回路とを備え
ていてもよい。

【００１９】ここで、前記サンプルホールド回路と、前
記マルチプレクサと、前記出力回路とを複数組備え、前
記サンプルホールド回路にそれぞれ対応して第１のサン
プルホールド回路をさらに備え、前記第１のサンプルホ
ールド回路はそれぞれ共通のデータバスに接続されてお
り、前記データバスよりシリアルに転送されてくる少な
くとも２ビットの選択用データを順次サンプリングして
保持し出力するものであり、前記電位データ選択回路が
それぞれ備えるサンプルホールド回路は、それぞれ対応
する前記第１のサンプルホールド回路から出力された前
記選択用データを与えられて保持し出力するものであっ
てもよい。

【００２０】前記出力回路は、ボルテージフォロアアン
プであってもよい。

【００２１】また、前記出力回路に、前記出力回路の消
費電流を少なくする制御回路と、前記出力回路の出力を
ハイインピーダンスにする制御回路と、前記マルチプレ
クサの出力端子と前記電位データ選択回路の出力端子と
を接続するアナログスイッチと、このアナログスイッチ
を制御する制御回路とを設けてもよい。

【００２２】

【作用】サンプルホールド回路により、選択用データが
サンプリングされて保持され出力される。この出力され
た選択用データがデコーダに与えられてデコードされ、
制御信号が出力される。マルチプレクサのアナログスイ
ッチに制御信号が与えられてその動作が制御され、与え
られた電位データのうちいずれかが選択され出力され
る。この出力された電位データが出力回路に与えられ、
この電位データに対応した電圧の信号が外部に出力され
る。マルチプレクサによって選択された電位データを直
接外部へ出力する場合には、外部に接続された容量の大
きい負荷を高速に駆動するためには、アナログスイッチ
の寸法を大きくし、さらにアナログスイッチに電位デー
タを与えるための線の幅を広くしなければならない。し
かし、マルチプレクサから出力された電位データを、出
力回路を経て外部へ出力することで、この出力回路の電
流供給能力を大きくすればよく、アナログスイッチの寸
法や電位データを与える線の幅は小さくともよいため、
パターンの寸法を縮小することができる。

【００２３】マルチプレクサが、初期電位設定部と、Ｎ
チャネルＭＯＳトランジスタで構成されたアナログスイ
ッチと、放電部とを有する場合、出力端子の電位が初期
電位設定回路部により初期電位に設定された後、アナロ
グスイッチで電位データが選択される。このとき、放電
部によって、出力端子の電位が初期電位から選択された
電位データの電位まで放電することによって、電位デー
タの出力が行われる。ここで、アナログスイッチがＮチ
ャネルＭＯＳトランジスタで構成されているため、ソー
ス電位が電源電圧の高い方に近付くほど、ゲート・ソー
ス間の電位差が小さくなり、オン抵抗が大きくなる。そ
こで、出力端子を予め、いずれの電位データよりも高い
初期電位に設定し、電位データのレベルまで放電させる
ことにより、正確なレベルでの出力が可能となる。

【００２４】アナログスイッチがＰチャネルＭＯＳトラ
ンジスタで構成されている場合は、これとは逆に、ソー
ス電位が電源電圧の低い方に近付くほど、ゲート・ソー
ス間の電位差が小さくなり、オン抵抗が大きくなる。そ
こで、出力端子を予め、いずれの電位データよりも低い
初期電位に設定し、電位データのレベルまで充電させる
ことにより、正確なレベルでの出力が可能となる。

【００２５】サンプルホールド回路と、デコーダと、マ
ルチプレクサと、出力回路とを複数組備え、さらに第１
のサンプルホールド回路を備える場合には、第１のサン
プルホールド回路に共通に接続されたデータバスよりシ
リアルに転送されてきた選択用データが、順次第１のサ
ンプルホールド回路に保持され出力されて、それぞれ対
応するサンプルホールド回路に与えられる。以降の動作
は上述のようである。この場合には、マルチプレクサを
複数備えているため、出力回路を備えることでマルチプ
レクサのアナログスイッチの寸法と、このアナログスイ
ッチに電位データを供給する線の幅とを縮小することに
より得られるパターン面積の縮小させる効果がより大き
くなる。

【００２６】マルチプレクサが、反転選択用データ生成
部と、複数のＮチャネルＭＯＳトランジスタで構成され
たアナログスイッチと、放電部とを有する場合は、選択
用データと、反転した反転選択用データとを用いてアナ
ログスイッチの動作を制御することにより、デコーダと
しての機能を兼ね備えるため、よりマスクパターンの面
積を縮小することができる。また、アナログスイッチが
単一導電型のＭＯＳトランジスタで構成されているた
め、パターン面積の縮小により寄与することができる。

【００２７】このことは、マルチプレクサがＰチャネル
ＭＯＳトランジスタで構成されたアナログスイッチと充
電部とを有する場合も同様である。

【００２８】サンプルホールド回路と、マルチプレクサ
と、出力回路とを複数組備え、さらに第１のサンプルホ
ールド回路を備える場合には、デコーダが不要であるこ
と、さらにはマルチプレクサのアナログスイッチの寸法
と、このアナログスイッチに電位データを供給する線の
幅とを縮小することにで、パターン面積を縮小させる効
果がより大きい。

【００２９】ここで、出力回路にボルテージフォロアア
ンプを用いることで高い駆動能力が得られ、外部の大容
量の負荷を高速度で駆動することができる。

【００３０】さらに出力回路に、消費電流を少なくする
制御回路と、出力をハイインピーダンスにする制御回路
と、マルチプレクサの出力端子と電位データ選択回路の
出力端子とを接続するアナログスイッチと、このアナロ
グスッチを制御する制御回路とを設ける。これにより、
サンプルホールドされたデータが切り変わり出力電位が
切り変わるときは、駆動能力の大きい出力回路でマルチ
プレクサの出力電位と同じ電位を出力し動作スピードを
速くすることができる。出力電位の切り変わりが終了し
た後、出力回路の消費電流を少なくし出力をハイインピ
ーダンスとし、アナログスイッチを介して、マルチプレ
クサの出力電位を電位データ選択回路の出力として直接
出力することにより、出力回路の入力電位と出力電位デ
ータ選択回路の出力として直接出力することにより、出
力回路の入力電位と出力電位のわずかな誤差もなくすこ
とができ、消費電流も少なくすることができる。

【００３１】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。先ず、本発明の第１の実施例による電位
データ選択回路は、図１に示されるような構成を備えて
いる。

【００３２】図１７に示された従来の回路と比較し、マ
ルチプレクサ１７５の出力端のノードＮ３に、ソースフ
ォロアアンプ１６が設けられている点が相違する。この
ソースフォロアアンプ１６は、電流源１６ａとＮチャネ
ルトランジスタ１６ｂとを有している。電源電圧ＶDD端
子と接地端子との間に電流源１６ａとＮチャネルトラン
ジスタ１６ｂが直列に接続されており、この間を接続す
るノードＮ４がこの電位データ選択回路の出力端子に接
続されている。Ｎチャネルトランジスタ１６ｂのゲート
は、マルチプレクサ１５の出力端のノードＮ３に接続さ
れている。

【００３３】また、マルチプレクサ１５の有するアナロ
グスイッチ１５ａ〜１５ｄの内部の構成は、図１７に示
されたマルチプレクサ１７５と回路図上は同一である。
但し、Ｐチャネルトランジスタ１５ａ１〜１５ｄ１とＮ
チャネルトランジスタ１５ａ２〜１５ｄ２の寸法が、図
１７におけるＰチャネルトランジスタ１７５ａ１〜１７
５ｄ１とＮチャネルトランジスタ１７５ａ２〜１７５ｄ
２の寸法よりも小さく設定されている。

【００３４】さらに、このＰチャネルトランジスタ１５
ａ１〜１５ｄ１とＮチャネルトランジスタ１５ａ２〜１
５ｄ２に電位データＶａ〜Ｖｄをそれぞれ供給する線の
幅が狭い。

【００３５】他の図１７に示された要素と同一の要素に
は、同一番号を付して説明を省略する。

【００３６】サンプルホールド回路１１，デコーダ１３
及びマルチプレクサ１５における動作内容は、図１７に
示されたものと同様である。また、各信号のタイミング
チャートは図３に示されるようであり、図１８における
タイミングチャートと出力１５Ｑ及びＱを除いて同様で
ある。

【００３７】即ち、選択用データＤａ０，Ｄｂ０がサン
プルホールド回路１１に入力され、クロックφＬ及びバ
ーφＬに同期して保持される。サンプルホールド回路１
１に保持されたデータが、データＤａ１，Ｄｂ１として
デコーダ１３に出力される。デコーダ１３において、デ
ータＤａ１，Ｄｂ１の論理レベルの組み合わせに応じた
制御信号１３ａ及びバー１３ａ、１３ｂ及びバー１３
ｂ、１３ｃ及びバー１３ｃ、１３ｄ及びバー１３ｄが生
成される。これらの制御信号がマルチプレクサ１５に入
力され、アナログスイッチ１５ａ〜１５ｄのうちの一つ
がオンする。これにより、アナログスイッチ１５ａ〜１
５ｄにそれぞれ入力される電位データＶａ〜Ｖｄのう
ち、オンしたスイッチに入力された電位データが、信号
１５ＱとしてノードＮ３に出力される。

【００３８】この信号１５Ｑは、ソースフォロアアンプ
１６のＮチャネルトランジスタ１６ｂのゲートに入力さ
れる。また、電位データＶａ〜Ｖｄは、図３に示された
ようにそれぞれ電位が異なっている。よって、Ｎチャネ
ルトランジスタ１６ｂは、電位データＶａ〜Ｖｄのうち
選択されたものの電位に応じた抵抗を有するようにな
る。この結果、ソースフォロアアンプ１６の出力端ノー
ドＮ４からは、選択された電位データと同一の電位をも
つ信号Ｑが出力される。

【００３９】この第１の実施例によれば、選択した電位
データの出力を、ソースフォロアアンプ１６を介して行
っている。従って、大容量の負荷を高速に駆動する場合
にも、ソースフォロアアンプ１６の電流駆動能力を大き
くすればよい。マルチプレクサ１５のアナログスイッチ
１５ａ〜１５ｄの電流駆動能力を高くしたり、電位デー
タＶａ〜Ｖｂを供給する線の幅を広くする必要はなく、
従来の場合よりもマスクパターンの面積を縮小すること
が可能である。

【００４０】次に、図２に本発明の第２の実施例による
電位データ選択回路の構成を示す。この実施例は、第１
の実施例において、ソースフォロアアンプ１６の代わり
にボルテージフォロアアンプ２６を用いたものに相当す
る。ボルテージフォロアアンプ２６は差動増幅器２６ａ
を有している。差動増幅器２６ａの非反転入力端子に、
マルチプレクサ１５の出力端のノードＮ３が接続され、
差動増幅器２６ａの出力端子は反転入力端子に接続され
ている。

【００４１】この第２の実施例における各信号のタイミ
ングチャートは、第１の実施例と同様に図３に示される
ようである。そして、第２の実施例によっても、第１の
実施例と同様な作用、効果が得られる。即ち、データＤ
ａ０，Ｄｂ０に応じて電位データＶａ〜Ｖｄの選択が行
われ、ボルテージフォロアアンプ２６でインピーダンス
変換した後、外部へ出力する。よって、アナログスイッ
チ１５ａ〜１５ｄの電流駆動能力を高めたり、電位デー
タＶａ〜Ｖｄを供給する線の幅を広くすることなく、ボ
ルテージフォロアアンプ２６の駆動能力を高くすること
で外部の大容量の負荷を高速度で駆動することができ
る。

【００４２】本発明の第３の実施例について説明する。
本実施例の構成は図４に示されたようであり、サンプル
ホールド回路１１、デコーダ４３、マルチプレクサ４５
及びソースフォロアアンプ１６を備えている。図１に示
された第１の実施例と比較し、デコーダ４３とマルチプ
レクサ４５の構成が異なっている。

【００４３】デコーダ４３は、インバータ４３ｆ及び４
３ｇと、三入力ＮＯＲゲート４３ａ１〜４３ｄ１とを有
している。サンプルホールド回路１１の出力端ノードＮ
１ａにインバータ４３ｇの入力端が接続され、出力端ノ
ードＮ１ｂにインバータ４３ｆの入力端が接続されてい
る。ＮＯＲ回路４３ａ１の入力端には、初期電位設定信
号φｐ端子、ノードＮ１ａ、ノードＮ１ｂが接続されて
いる。ＮＯＲ回路４３ｂ１の入力端には、初期電位設定
信号φｐ入力端子、ノードＮ１ａ、インバータ４３ｆの
出力端が接続されている。ＮＯＲ回路４３ｃ１の入力端
には、初期電位設定信号φｐ端子、インバータ４３ｇの
出力端、ノードＮ１ｂが接続されている。ＮＯＲ回路４
３ｄ１の入力端には、初期電位設定信号φｐ入力端子、
インバータ４３ｇとインバータ４３ｆの出力端が接続さ
れている。

【００４４】マルチプレクサ４５は、初期電位設定回路
４５ｅと、アナログスイッチ４５ａ〜４５ｄを備えてい
る。初期電位設定回路４５ｅは、インバータ４５ｈとＰ
チャネルトランジスタ４５ｅ１を有している。インバー
タ４５ｅの入力端は、初期電位設定信号φｐ入力端子に
接続されたノードＮ１２に接続され、インバータ４５ｅ
の出力端はＰチャネルトランジスタ４５ｅ１のゲートに
接続されている。Ｐチャネルトランジスタ４５ｅ１のソ
ースは電源電圧ＶDD端子に接続され、ドレインはマルチ
プレクサ４５の出力端のノードＮ１３に接続されてい
る。アナログスイッチ４５ａ〜４５ｄは、それぞれＮチ
ャネルトランジスタ４５ａ１〜４５ｄ１を有している。
アナログスイッチ４５ａでは、Ｎチャネルトランジスタ
４５ａ１のゲートにデコーダ４３のＮＯＲゲート４３ａ
１の出力端のノードＮ１２ａが接続され、ドレインには
電位データＶａが供給される信号線が接続されている。
アナログスイッチ４５ｂでは、Ｎチャネルトランジスタ
４５ｂ１のゲートにデコーダ４３のＮＯＲゲート４３ｂ
１の出力端のノードＮ１２ｂが接続され、ドレインには
電位データＶｂが供給される信号線が接続されている。
アナログスイッチ４５ｃでは、Ｎチャネルトランジスタ
４５ｃ１のゲートにデコーダ４３のＮＯＲゲート４３ｃ
１の出力端のノードＮ１２ｃが接続され、ドレインには
電位データＶｃが供給される信号線が接続されている。
アナログスイッチ４５ｄでは、Ｎチャネルトランジスタ
４５ｄ１のゲートにデコーダ４３のＮＯＲゲート４３ｄ
１の出力端のノードＮ１２ｄが接続され、ドレインには
電位データＶｄが供給される信号線が接続されている。
そして、Ｎチャネルトランジスタ４５ａ〜４５ｄのソー
スは、全て出力端ノードＮ１３に接続されている。ここ
で、ノードＮ１３には接地電位Ｖssとの間に容量４５Ｑ
Ｃが存在する。容量４５ＱＣは信号線に寄生する容量で
あってもよく、素子として設けたものであってもよい。
但し、ノイズの影響を防止するためには、容量４５の容
量が大きい方がよい。

【００４５】この第３の実施例は、以下のように動作す
る。このときの各信号のタイミングチャートを図６に示
す。電位データＶａ〜Ｖｄの出力を切り換える場合、先
ず初期電位設定信号φｐが論理「１」となる。ＮＯＲゲ
ート４３ａ１〜４３ｄ１の出力は全て論理「０」とな
り、アナログスイッチ４５ａ〜４５ｄは全てオフし、出
力は論理「０」となる。初期電位設定回路４５ｅのＰチ
ャネルトランジスタ４５ｅ１がオンし、容量４５ＱＣが
電源電位ＶDDまで充電される。この電源電位ＶDDのレベ
ルは、電位データＶａ〜Ｖｄのいずれよりも高い。

【００４６】この後、データＤａ０，Ｄｂ０がサンプル
ホールド回路１１に入力され、データＤａ１，Ｄｂ１が
デコーダ４３に出力される。初期電位設定信号φｐが論
理「０」になり、初期電位設定回路４５ｅはオフする。
これにより、容量４５ＱＣへの充電は終了する。

【００４７】データＤａ１．Ｄｂ１が共に論理「１」で
あるとすると、デコーダ４３のＮＯＲゲート４３ａ１〜
４３ｄ１のうち、ＮＯＲゲート４３ｄ１のみが論理
「１」を出力する。マルチプレクサ４５のアナログスイ
ッチ４５ａ〜４５ｄのうち、アナログスイッチ４５ｄの
みがオンする。ドレインに電位データＶｄを入力された
Ｎチャネルトランジスタ４５ｄ１がオンすることによ
り、容量４５ＱＣの電位は電源電位ＶDDから電位データ
Ｖｄのレベルまで放電される。

【００４８】この電位データＶｄがソースフォロアアン
プ１６に入力され、第２の実施例と同様にインピーダン
ス変換されて、出力端子Ｎ４よりデータＱとして出力さ
れる。

【００４９】本実施例において、マルチプレクサ４５に
よりノードＮ１３の電位を予め電源電位ＶDDに充電して
おき、選択した電位データＶａ〜Ｖｄを出力するときに
放電するようにしている。これは、次の理由に基づいて
いる。電位データＶａ〜Ｖｄを選択して出力するアナロ
グスイッチ４５ａ〜４５ｄが、全てＮチャネルトランジ
スタで構成されている。電位データＶａ〜Ｖｄが電源電
圧ＶDDに近い程、ソース・ゲート間の電位差が小さくな
るため、オン抵抗が大きくなる。そこで、出力端ノード
Ｎ１３の電位を、電源電位ＶDDに初期段階で設定してお
いた方が好ましい。

【００５０】逆に、アナログスイッチをＰチャネルトラ
ンジスタのみで構成した場合には、接地電位Ｖssに近い
電位データを出力する場合ほど、ゲート、ソース間の電
位差が小さくなり、オン抵抗が大きくなる。よって、ア
ナログスイッチの出力側のノードを、初期段階では接地
電位Ｖss付近のレベルに設定しておいた方がよい。

【００５１】本発明の第４の実施例は、図５に示される
ような構成を備えている。この第４の実施例は、上述の
第３の実施例においてソースフォロアアンプ１６をボル
テージフォロアアンプ２６に置き換えたものに相当す
る。各信号のタイミングチャートは、第３の実施例と同
様に図６のようである。マルチプレクサ４５からボルテ
ージフォロアアンプ２６へ、電位データＶａ〜Ｖｄのう
ち選択されたものが出力され、インピーダンス変換され
て外部へ出力される。

【００５２】図７に、本発明の第５の実施例による電位
データ選択回路の構成を示す。この実施例は、サンプル
ホールド回路１１、マルチプレクサ７５及びソースフォ
ロアアンプ１６を備えている。第１，第３の実施例と比
較し、サンプルホールド回路１１とソースフォロアアン
プ１６は同一であり、デコーダを備えずにその機能をマ
ルチプレクサ７５にも持たせた点が相違する。

【００５３】マルチプレクサ７５は、反転選択用データ
生成部に相当するインバータ７５ｆ及び７５ｇと、アナ
ログスイッチ７５ａ〜７５ｄを有する。インバータ７５
ｇは、入力端がサンプルホールド回路１１の出力端のノ
ードＮ１ａに接続され、インバータ７５ｆはその入力端
が出力端のノードＮ１ｂに接続されている。アナログス
イッチ７５ａ〜７５ｄは、それぞれＰチャネルトランジ
スタ７５ａ１及び７５ａ３とＮチャネルトランジスタ７
５ａ２及び７５ａ４，Ｐチャネルトランジスタ７５ｂ１
及び７５ｂ３とＮチャネルトランジスタ７５ｂ２及び７
５ｂ４，Ｐチャネルトランジスタ７５ｃ１及び７５ｃ３
とＮチャネルトランジスタ７５ｃ２及び７５ｃ４，Ｐチ
ャネルトランジスタ７５ｄ１及び７５ｄ３とＮチャネル
トランジスタ７５ｄ２及び７５ｄ４を有している。

【００５４】アナログスイッチ７５ａを例にとると、電
位データＶａを供給する信号線とマルチプレクサ７５の
出力端のノードＮ２３との間に、Ｐチャネルトランジス
タ７５ａ１及び７５ａ３が直列に接続され、これとは並
列に電位データ供給線と出力端のノードＮ２３の間にＮ
チャネルトランジスタ７５ａ２及び７５ａ４が直列に接
続されている。他のアナログスイッチ７５ｃ〜７５ｄに
おいても、電位データＶｂ〜Ｖｄ供給線と出力端のノー
ドＮ２３との間に、同様な接続関係でＰチャネルトラン
ジスタとＮチャネルトランジスタとが設けられている。

【００５５】アナログスイッチ７５ａでは、Ｐチャネル
トランジスタ７５ａ１のゲートは出力端のノードＮ１ａ
に接続され、Ｐチャネルトランジスタ７５ａ３のゲート
は出力端のノードＮ１ｂに接続され、Ｎチャネルトラン
ジスタ７５ａ２のゲートはインバータ７５ｇの出力端に
接続され、Ｎチャネルトランジスタ７５ａ４のゲートは
インバータ７５ｆの出力端に接続されている。アナログ
スイッチ７５ｂにおいて、Ｐチャネルトランジスタ７５
ｂ１のゲートは出力端のノードＮ１ｂに接続され、Ｐチ
ャネルトランジスタ７５ｂ３のゲートはインバータ７５
ｇの出力端に接続され、Ｎチャネルトランジスタ７５ｂ
２のゲートは出力端のノードＮ１ａに接続され、Ｎチャ
ネルトランジスタ７５ｂ４のゲートはインバータ７５ｆ
の出力端に接続されている。アナログスイッチ７５ｃで
は、Ｐチャネルトランジスタ７５ｃ１のゲートは出力端
ノードＮ１ａに接続され、Ｐチャネルトランジスタ７５
ｃ３のゲートはインバータ７５ｆの出力端に接続され、
Ｎチャネルトランジスタ７５ｃ２のゲートはインバータ
７５ｇの出力端に接続され、Ｎチャネルトランジスタ７
５ｃ４のゲートは出力端ノードＮ１ｂに接続されてい
る。アナログスイッチ７５ｄにおいて、Ｐチャネルトラ
ンジスタ７５ｄ１のゲートはインバータ７５ｇの出力端
に接続され、Ｐチャネルトランジスタ７５ｄ３のゲート
はインバータ７５ｆの出力端に接続され、Ｎチャネルト
ランジスタ７５ｄ２のゲートはノードＮ１ａに接続さ
れ、Ｎチャネルトランジスタ７５ｄ４のゲートはノード
Ｎ１ｂに接続されている。

【００５６】この第５の実施例の動作について、各信号
のタイミングチャートを示した図９を例にとり説明す
る。

【００５７】選択用データＤａ０，Ｄｂ０がサンプルホ
ールド回路１１に入力され、クロックφＬに同期して保
持されて、データＤａ１，Ｄｂ１がマルチプレクサ７５
に出力される。このデータＤａ１，Ｄｂ１と、このデー
タがインバータ７５ｆ及び７５ｇにより反転されたもの
とが各アナログスイッチ７５ａ〜７５ｄに出力される。

【００５８】データＤａ１，Ｄｂ１が共に論理「１」で
ある場合を例にとると、アナログスイッチ７５ｄのＰチ
ャネルトランジスタ７５ｄ１及び７５ｄ３と、Ｎチャネ
ルトランジスタ７５ｄ２及び７５ｄ４は全てオンし、電
位データＶｄ供給線と出力端ノードＮ２３とが接続され
る。他のアナログスイッチ７５ａ〜７５ｃは、全てオフ
する。これにより、電位データＶｄが選択されて、デー
タ７５ＱとしてノードＮ２３に出力される。ソースフォ
ロアアンプ１６によりこのデータ７５Ｑがインピーダン
ス変換され、データＱとして出力される。

【００５９】本発明の第６の実施例は、図８に示された
ような構成を備え、第５の実施例におけるソースフォロ
アアンプ１６をボルテージフォロアアンプ２６に置き換
えたものに相当する。第５の実施例と同様に、マルチプ
レクサ７５で電位データＶａ〜Ｖｄが選択された後、ボ
ルテージフォロアアンプ２６でインピーダンス変換され
てデータＱとして出力される。

【００６０】次に本発明の第７の実施例について、図１
０を参照して説明する。本実施例は、第５の実施例にお
けるマルチプレクサの構成内容を変えたものに相当す
る。マルチプレクサ１０５は、インバータ１０５ｆ，１
０５ｇ及び１０５ｈと、初期電位設定回路１０５ｅと、
アナログスイッチ１０５ａ〜１０５ｄとを備えている。
インバータ１０５ｇの入力端はノードＮ１ａに接続さ
れ、インバータ１０５ｆの入力端はノードＮ１ｂに接続
されている。インバータ１０５ｈの入力端は、初期電位
設定信号φｐ入力端子に接続されている。

【００６１】初期電位設定回路１０５ｅは、Ｐチャネル
トランジスタ１０５ｅ１を有しており、そのソースは電
源電位ＶDD端子に接続され、ドレインは出力端のノード
Ｎ３３に接続され、ゲートはインバータ１０５ｈの出力
端に接続されている。

【００６２】アナログスイッチ１０５ａ〜１０５ｄは、
それぞれＮチャネルトランジスタ１０５ａ１〜１０５ａ
３、１０５ｂ１〜１０５ｂ３、１０５ｃ１〜１０５ｃ
３、１０５ｄ１〜１０５ｄ３を有している。アナログス
イッチ１０５ａでは、電位データＶａの供給線とノード
Ｎ３３との間に、Ｎチャネルトランジスタ１０５ａ１〜
１０５ａ３が直列に接続されている。Ｎチャネルトラン
ジスタ１０５ａ１のゲートはインバータ１０５ｇの出力
端に接続され、Ｎチャネルトランジスタ１０５ａ２のゲ
ートはインバータ１０５ｆの出力端に接続され、Ｎチャ
ネルトランジスタ１０５ａ３のゲートはインバータ１０
５ｈの出力端に接続されている。Ｎチャネルトランジス
タ１０５ｂ１のゲートはノードＮ１ａに接続され、Ｎチ
ャネルトランジスタ１０５ｂ２のゲートはインバータ１
０５ｆの出力端に接続され、Ｎチャネルトランジスタ１
０５ｂ３のゲートはインバータ１０５ｈの出力端に接続
されている。Ｎチャネルトランジスタ１０５ｃ１のゲー
トはインバータ１０５ｇの出力端に接続され、Ｎチャネ
ルトランジスタ１０５ｃ２のゲートはノードＮ１ｂに接
続され、Ｎチャネルトランジスタ１０５ｃ３のゲートは
インバータ１０５ｈの出力端に接続されている。Ｎチャ
ネルトランジスタ１０５ｄ１のゲートはノードＮ１ａに
接続され、Ｎチャネルトランジスタ１０５ｄ２のゲート
はノードＮ１ｂに接続され、Ｎチャネルトランジスタ１
０５ｄ３のゲートはインバータ１０５ｈの出力端に接続
されている。

【００６３】この第７の実施例における各信号のタイミ
ングチャートを、図１２に示す。電位データの出力の切
り換えが行われる際には、第５の実施例と同様に、先ず
初期電位設定信号φｐが論理「１」となる。マルチプレ
クサ１０５のアナログスイッチ１０５ａ〜１０５ｄが全
てオフし、初期電位設定回路１０５はオンする。これに
より、ノードＮ３３の電位は、容量１０５ＱＣが初期電
位設定回路１０５のＰチャネルトランジスタ１０５ｅ１
により充電されることで、電源電位ＶDDに設定される。

【００６４】データＤａ０，Ｄｂ０がサンプルホールド
回路１１に入力されて保持され、データＤａ１，Ｄｂ１
としてマルチプレクサ１０５に出力される。この後、初
期電位設定信号φｐが論理「０」となり、初期電位設定
回路１０５ｅがオフし、容量１０５ＱＣの充電が終了す
る。データＤａ１，Ｄｂ１が共に論理「１」であった場
合を例にとると、アナログスイッチ１０５ａ〜１０５ｄ
のうち、アナログスイッチ１０５ｄのみがオンする。こ
れにより、ノードＮ３３の電位は電源電位ＶDDから電位
データＶｄのレベルまで放電される。このノードＮ３３
に出力された電位データＶｄが、ソースフォロアアンプ
１６でインピーダンス変換され、データＱとして外部へ
出力される。

【００６５】本発明の第８の実施例は、図１１に示され
るような構成を備えている。第６の実施例と比較し、ソ
ースフォロアアンプ１６がボルテージフォロアアンプ２
６に置き換った点が相違する。第７の実施例において
も、マルチプレクサ１０５から電位データＶａ〜Ｖｄが
選択されて出力され、ボルテージフォロアアンプ２６で
インピーダンス変換された後、出力される。

【００６６】次に、本発明の第９の実施例について述べ
る。本実施例の構成は図１３に示されるようであり、上
述した第１、第２、第５、第６のいずれかの実施例によ
る電位データ選択回路をｎ個（ｎは２以上の整数）備
え、さらに各々の電位データ選択回路１３Ｒ１〜１３Ｒ
ｎに対応してサンプルホールド回路１３Ｓ１〜１３Ｓｎ
を付加した点に特徴がある。また、この第９の実施例に
おける各信号のタイミングチャートは、図１４に示され
るようである。

【００６７】サンプルホールド回路１３Ｓ１〜１３Ｓｎ
は、第１、第２、第５、第６の実施例におけるサンプル
ホールド回路１１と同様の構成を備えている。例えば、
サンプルホールド１３Ｓ１は、クロックドインバータ１
３Ｓ１１及び１３Ｓ１３、インバータ１３Ｓ１２を有し
ている。クロックドインバータ１３Ｓ１１及び１３Ｓ１
３は、クロックφ１Ｓ及びバーφ１Ｓを与えられて動作
する。同様に、サンプルホールド回路１３Ｓにおけるク
ロックドインバータ１３Ｓ２１及び１３Ｓ２３は、クロ
ックφ２Ｓ及びバーφ２Ｓを与えられて動作する。各々
のクロックφ１Ｓ（バーφ１Ｓ）、φ２Ｓ（バーφ２
Ｓ）、…、φｎＳ（バーφｎＳ）は、図１４に示される
ように順次ハイレベルに変わる。これにより、サンプル
ホールド回路１３Ｓ１〜１３Ｓｎはそれぞれ入力される
クロックφ１ｓ（バーφ１ｓ）〜φｎｓ（バーφｎｓ）
に同期して、順次データＤａｓ及びＤｂｓをサンプリン
グし保持する。ここで、データＤａｓ、Ｄｂｓは、図１
４に示されたように、クロックφ１ｓ〜φｎｓのタイミ
ングに同期してデータのレベルが変化する。よって、そ
れぞれのサンプルホールド回路１３Ｓ１１〜１３Ｓｎに
は、異なったレベルのデータがサンプリングされ保持さ
れることになる。保持されたデータは、それぞれデータ
１３ａ１〜１３ａｎ、データ１３ｂ１〜１３ｂｎとして
出力される。

【００６８】このデータ１３ａ１〜１３ａｎ、１３ｂ１
〜１３ｂｎが、電位データ選択回路１３Ｒ１〜１３Ｒｎ
に順次出力される。電位データ選択回路１３Ｒ１〜１３
Ｒｎが、第１又は第２の実施例による電位データ選択回
路の構成を有している場合は、サンプルホールド回路１
１と、デコーダ１３と、マルチプレクサ１５と、ソース
フォロアアンプ１６又はボルテージフォロアアンプ２６
のいずれかとをそれぞれ有している。電位データ選択回
路１３Ｒ１〜１３Ｒｎが第５又は第６の実施例によるも
のである場合は、サンプルホールド回路１１と、マルチ
プレクサ７５と、ソースフォロアアンプ１６又はボルテ
ージフォロアアンプ２６のいずれかとをそれぞれ有して
いる。

【００６９】いずれの実施例によるものであっても、電
位データ選択回路１３Ｒ１〜１３ＲｎはクロックφＬに
同期して、保持されたデータ１３ａ１〜１３ａｎ，１３
ｂ１〜１３ｂｎを与えられて保持する。そして、各々の
電位データ選択回路１３Ｒ１〜１３Ｒｎにおいて、上述
した第１、第２、第５、又は第６の実施例と同様な動作
が行われる。即ち、サンプルホールド回路１１におい
て、それぞれデータ１３ａ１〜１３ａｎ、１３ｂ１〜１
３ｂｎが保持される。このデータの論理レベルに応じ
て、デコーダ１３及びマルチプレクサ１５、又はマルチ
プレクサ７５により、電位データＶａ〜Ｖｄのいずれか
が選択される。選択された電位データＶａ〜Ｖｄが、ソ
ースフォロアアンプ１６又はボルテージフォロアアンプ
２６によりインピーダンス変換されて、外部へデータ１
３Ｑ１〜１３Ｑｎとして出力される。

【００７０】本発明の第１０の実施例について、説明す
る。本実施例の構成は、図１５に示されるようである。
上述した第３、第４、第７、第８のいずれかの実施例に
よる電位データ選択回路をｎ個（ｎは２以上の整数）備
え、さらに各々の電位データ選択回路１５Ｒ１〜１５Ｒ
ｎに対応して、サンプルホールド回路１３Ｓ１〜１３Ｓ
ｎを付加している。この第１０の実施例における各信号
のタイミングチャートを、図１６に示す。

【００７１】サンプルホールド回路１３Ｓ１〜１３Ｓｎ
は、第９の実施例におけるものと同一である。各々のサ
ンプルホールド回路１３Ｓ１１〜１３Ｓｎが、それぞれ
入力されるクロックφ１Ｓ（バーφ１Ｓ）〜φｎＳ（バ
ーφｎＳ）に同期して、順次データＤａｓ及びＤｂｓを
サンプリングし保持する。保持されたデータは、それぞ
れデータ１３ａ１〜１３ａｎ、データ１３ｂ１〜１３ｂ
ｎとして出力される。

【００７２】このデータ１３ａ１〜１３ａｎ、１３ｂ１
〜１３ｂｎが、電位データ選択回路１５Ｒ１〜１５Ｒｎ
に順次出力される。電位データ選択回路１５Ｒ１〜１５
Ｒｎが、第３又は第４の実施例による電位データ選択回
路の構成を有している場合は、サンプルホールド回路１
１と、デコーダ４３と、マルチプレクサ４５と、ソース
フォロアアンプ１６又はボルテージフォロアアンプ２６
のいずれかとをそれぞれ有している。電位データ選択回
路１５Ｒ１〜１５Ｒｎが第７又は第８の実施例によるも
のである場合は、サンプルホールド回路１１と、マルチ
プレクサ１０５と、ソースフォロアアンプ１６又はボル
テージフォロアアンプ２６のいずれかとをそれぞれ有し
ている。

【００７３】電位データ選択回路１５Ｒ１〜１５Ｒｎに
おいて、上述したように、先ずマルチプレクサ４５又は
１０５において、初期電位設定信号φｐがハイレベルに
なり、出力端のノードが電源電位ＶDDのレベルまで充電
される。この後、初期電位設定信号φｐがロウレベルに
なり、この充電が終了する。さらに、サンプルホールド
回路１１が、クロックφＬに同期して保持されたデータ
１３ａ１〜１３ａｎ，１３ｂ１〜１３ｂｎを与えられて
保持する。各データの論理レベルに応じて、デコーダ４
３及びマルチプレクサ４５、又はマルチプレクサ１０５
により、電位データＶａ〜Ｖｄのいずれかが選択され
る。選択された電位データＶａ〜Ｖｄが、ソースフォロ
アアンプ１６又はボルテージフォロアアンプ２６により
インピーダンスされて、外部へデータ１３Ｑ１〜１３Ｑ
ｎとして出力される。

【００７４】このように、第９又は第１０の実施例によ
れば、電位データ選択回路を複数備え、各々の電位デー
タ選択回路に対応してサンプルホールド回路をさらに付
加し、このサンプルホールド回路の保持動作をクロック
φ１ｓ〜φ１ｎに同期させることで、電位データＶａ〜
Ｖｄのうち異なるものを順次選択し、出力することがで
きる。そして、第１〜第８の実施例と同様に、選択した
電位データの出力をソースフォロアアンプ１６又はボル
テージフォロアアンプ２６を介して行っている。従っ
て、大容量の負荷を高速に駆動する場合にも、ソースフ
ォロアアンプ１６又はボルテージフォロアアンプ２６の
駆動能力を大きくすればよい。マルチプレクサのアナロ
グスイッチの電流駆動能力や、電位データＶａ〜Ｖｂを
供給する線の幅を広くする必要はなく、従来の場合より
もパターン面積を縮小することが可能である。

【００７５】上述した実施例はいずれも一例であり、本
発明を限定するものではない。例えば、実施例では出力
回路としてソースフォロアアンプとボルテージフォロア
アンプを示したが、マルチプレクサで選択され出力され
た電位データと同電位の信号を外部へ出力するものであ
れば、他の構成から成るものであってもよい。

【００７６】次に、図１９に本発明の第１１の実施例に
よる電位データ選択回路の構成を示す。この実施例は、
図１に示す第１の実施例において、ソースフォロアアン
プ１６の代わりに消費電流を小さくする制御回路８１と
出力をハイインピーダンスにする制御回路８２を持つ出
力回路８６を設け、さらにマルチプレクサ１５の出力端
のノードＮ３と電位データ選択回路の出力端のノードＱ
とを接続するアナログスイッチ８３と、このアナログス
イッチ８３を制御する制御回路８４を加えたものに相当
する。

【００７７】この実施例は、図２１のタイングチャート
に示す様に、選択用データＤａ０、Ｄｂ０がクロックΦ
Ｌでサンプリングされ、マルチプレクサにより電位デー
タＶａ〜Ｖｂが選択され、マルチプレクサ１５の出力端
のノードＮ３に出力されるまでは、図１に示す第１の実
施例と同じ動作をする。

【００７８】マルチプレクサにより電位データＶａ〜Ｖ
ｂが選択されマルチプレクサ１５の出力端のノードＮ３
に出力された後、出力回路の制御信号ΦＣが論理「１」
となり、出力の制御信号ΦＣを受けた制御回路８１内の
インバータ８１ａ出力は論理「０」となり、Ｐチャネル
トランジスタ８１ｂがオンする。Ｐチャネルトランジス
タ８１ｂのソースは電源電圧ＶDD端子に接続されてお
り、ドレインは定電流源１６ａに接続されており、この
トランジスタがオンすることにより、制御回路８１と定
電流源１６ａとＮチャネルトランジスタ１６ｂで構成さ
れたソースフォロアアンプは動作可能となる。マルチプ
レクサ１５の出力端のノードＮ３はソースフォロアアン
プのＮチャネルトランジスタ１６ｂのゲートに接続され
ており、このソースフォロアアンプによりインピーダン
ス変換される。制御信号ΦＣは制御回路８２にも入力さ
れ、インバータ８２ａの出力が論理「０」、インバータ
８２ｂの出力が論理「１」となりＰチャネルトランジス
タ８２ｃ１とＮチャネルトランジスタ８２ｃが共にオン
する。ソースフォロアアンプの出力端子はＰチャネルト
ランジスタ８２ｃ１とＮチャネルトランジスタ８２ｃ２
のソースに接続されており、ドレインは電位データ選択
回路の出力ノードＱに接続されており、ソースフォロア
アンプでインピーダンス変換された信号がＰチャネルト
ランジスタ８２ｃ１とＮチャネルトランジスタ８２ｃ２
を介して出力端のノードＱに出力される。このとき制御
回路８４にも制御信号ΦＣが入力されており、インバー
タ８４ｃの出力は論理「０」、インバータ８４ａの出力
は論理「１」、インバータ８５ｂの出力は論理「０」と
なり、アナログスイッチ８３内のＰチャネルトランジス
タ８３ｃ１とＮチャネルトランジスタ８３ｃ２は共にオ
フとなる。

【００７９】出力回路８６の出力で出力端子のノードＱ
の電位が切り変わり安定した後、出力回路の制御信号Φ
Ｃが論理「０」となり、出力の制御信号ΦＣを受けた制
御回路８１内のインバータ８１ａの出力は論理「１」と
なり、Ｐチャネルトランジスタ８１ｂがオフし、電源電
圧ＶDD端子が定電流源１６ａに供給されなくなる為、ソ
ースフォロアアンプは動作不可能となり動作電流も流れ
なくなる。制御信号ΦＣは制御回路８２にも入力されて
おり、インバータ８２ａの出力が論理「１」、インバー
タ８２ｂの出力が論理「０」となりＰチャネルトランジ
スタ８２ｃ１とＮチャネルトランジスタ８２ｃ２が共に
オフし、出力回路８６の出力はハイインピーダンス状態
となる。このとき制御回路８４へも制御信号ΦＣが入力
されており、インバータ８４ｃの出力は論理「１」、イ
ンバータ８４ａの出力は論理「０」、インバータ８５ｂ
の出力は論理「１」となり、アナログスイッチ８３内の
Ｐチャネルトランジスタ８３ｃ１とＮチャネルトランジ
スタ８３ｃ２は共にオンとなりマルチプレクサ１５の出
力が、アナログスイッチ８３を介して出力端のノードＱ
に供給され、出力電位の調整と保持を行う。

【００８０】これにより、マルチプレクサ１５のアナロ
グスイッチ１５ａ〜１５ｄの電流駆動能力を高くした
り、電位データＶａ〜Ｖｄを供給する線の幅を広くする
必要はなく、従来の場合よりもマスクパターンの面積を
縮小することが可能なだけでなく、出力回路にある入力
電位と出力電位のわずかな誤差もなくすことができ、さ
らに出力の切り換えを高速に行い、不要な消費電流を少
なくすることができる。

【００８１】図２０に本発明の第１２の実施例による電
位データ選択回路の構成を示す。この実施例は、ソース
フォロアアンプの代わりにボルテージフォロアアンプを
有している。ボルテージフォロアアンプは、差動増幅器
９６ａの非反転入力端子にマルチプレクサ１５の出力端
のノードＮ３が接続され、差動増幅器９６ａの出力端子
が反転入力端子に接続され、電源電圧ＶDD端子は制御回
路８１を介して差動増幅器９６ａに供給されている。

【００８２】この実施例における各信号のタイミングチ
ャートは、第１１の実施例と同様に図２１に示されるよ
うである。そして、第１２の実施例によっても、第１１
の実施例と同様な作用、効果が得られる。即ち、データ
Ｄａ０、Ｄｂ０に応じて電位データＶａ〜Ｖｄの選択が
行われ、ボルテージフォロアアンプでインピーダンス変
換された後、外部へ出力され、出力が切り換わった後ボ
ルテージフォロアアンプの出力がハイインピーダンスと
なる。これにより、消費電流を少なくして、マルチプレ
クサ１５の出力をアナログスイッチ８３を介して直接出
力することができる。

【００８３】このように、マルチプレクサ１５のアナロ
グスイッチ１５ａ〜１５ｄの電流駆動能力を高くした
り、電位データＶａ〜Ｖｄを供給する線の幅を広くする
必要はなく、従来の回路よりもマスクパターンの面積を
縮小することが可能なだけでなく、出力回路にある入力
電位と出力電位のわずかな誤差もなくすことができ、さ
らに出力の切り換えを高速に行い、不要な消費電流を少
なくすることができる。

【００８４】

【発明の効果】本発明の電位データ選択回路は、複数の
電位データのいずれかを選択して外部へ出力する際に、
出力回路を介して出力することにより、マルチプレクサ
のアナログスイッチの寸法や、このアナログスイッチの
電位データを供給する線の幅を小さくしても、外部の容
量の大きい負荷を高速度で駆動することが可能であるた
め、マスクパターンを縮小することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による電位データ選択回
路の構成を示した回路図。

【図２】本発明の第２の実施例による電位データ選択回
路の構成を示した回路図。

【図３】同第１又は第２の実施例における各信号の波形
を示したタイミングチャート。

【図４】本発明の第３の実施例による電位データ選択回
路の構成を示した回路図。

【図５】本発明の第４の実施例による電位データ選択回
路の構成を示した回路図。

【図６】同第３又は第４の実施例における各信号の波形
を示したタイミングチャート。

【図７】本発明の第５の実施例による電位データ選択回
路の構成を示した回路図。

【図８】本発明の第６の実施例による電位データ選択回
路の構成を示した回路図。

【図９】同第５又は第６の実施例における各信号の波形
を示したタイミングチャート。

【図１０】本発明の第７の実施例による電位データ選択
回路の構成を示した回路図。

【図１１】本発明の第８の実施例による電位データ選択
回路の構成を示した回路図。

【図１２】同第７又は第８の実施例における各信号の波
形を示したタイミングチャート。

【図１３】本発明の第９の実施例による電位データ選択
回路の構成を示した回路図。

【図１４】同第９の実施例における各信号の波形を示し
たタイミングチャート。

【図１５】本発明の第１０の実施例による電位データ選
択回路の構成を示した回路図。

【図１６】同第１０の実施例における各信号の波形を示
したタイミングチャート。

【図１７】従来の電位データ選択回路の構成を示した回
路図。

【図１８】同電位データ選択回路における各信号の波形
を示したタイミングチャート。

【図１９】本発明の第１１の実施例による電位データ選
択回路の構成を示した回路図。

【図２０】本発明の第１２の実施例による電位データ選
択回路の構成を示した回路図。

【図２１】同第１１又は第１２の実施例における各信号
の波形を示したタイミングチャート。

【符号の説明】

１１，１１ａ，１１ｂサンプルホールド回路１１ａ１，１１ａ３，１１ｂ１，１１ｂ３，１３ｓ１
１，１３ｓ１３クロックドインバータ１１ａ２，１１ｂ２，１３ａ２〜１３ｄ２，１３ｆ，１
３ｇ，１３ｓ１２，４３ｆ，４３ｇ，４５ｈ，７５ｆ，
７５ｇ，８１ａ，８２ａ，８２ｂ，８４ａ，８４ｂ，８
４ｃ，１０５ｆ，１０５ｇ，１０５ｈインバータ１３デコーダ１３ａ１〜１３ｄ１，４３ａ１〜４３ｄ１ＮＯＲゲー
ト１３ｓ１〜１３ｓｎサンプルホールド回路１３Ｒ１〜１３Ｒｎ，１５Ｒ１〜１５Ｒｎ電位データ
選択回路１５マルチプレクサ１５ａ〜１５ｄ，４５ａ〜４５ｄ，７５ａ〜７５ｄ，１
０５ａ〜１０５ｄ，１７５ａ〜１７５ｄ，８３アナロ
グスイッチ１５ａ１〜１５ｄ１，４５ｅ１，７５ａ１〜７５ｄ１，
７５ａ３〜７５ｄ３，１０５ｅ１，８１ｂ，８２ｃ１，
８３ｃ１Ｐチャネルトランジスタ１５ａ２〜１５ｄ２，１６ｂ，４５ａ１〜４５ｄ１，７
５ａ２〜７５ｄ２，７５ａ４〜７５ｄ４，１０５ａ１〜
１０５ａ３，１０５ｂ１〜１０５ｂ３，１０５ｃ１〜１
０５ｃ３，１０５ｄ１〜１０５ｄ３，８２ｃ２，８３ｃ
２Ｎチャネルトランジスタ１６ソースフォロアアンプ１６ａ電流源２６ボルテージフォロアアンプ２６ａ，９６ａ差動増幅器１３，４３デコーダ４５，４５，７５，１０７，１７５マルチプレクサ８１出力回路の消費電流を少なくする制御回路８２出力回路の出力をハイインピーダンスにする制御
回路８４アナログスイッチ８３の制御回路

Claims

【特許請求の範囲】

【請求項１】少なくとも２ビットの選択用データをサン
プリングして保持し出力するサンプルホールド回路と、前記サンプルホールド回路から出力された前記選択用デ
ータを与えられてデコードし、制御信号を出力するデコ
ーダと、少なくとも２つの電位データを与えられるアナログスイ
ッチを有し、前記デコーダから出力された前記制御信号
を与えられて前記アナログスイッチの動作を制御し、前
記電位データのうちいずれかを選択し出力するマルチプ
レクサと、前記マルチプレクサにより選択され出力された前記電位
データを与えられ、この電位データに対応した電圧の信
号を外部に出力する出力回路とを備えたことを特徴とす
る電位データ選択回路。
【請求項２】前記マルチプレクサは、初期電位設定部
と、ＮチャネルＭＯＳトランジスタで構成されたアナロ
グスイッチと、放電部とを有し、前記初期電位設定部は、出力端子の電位を、少なくとも
２つの電位データのいずれよりも高い初期電位に予め設
定するものであり、前記アナログスイッチは、前記電位データを与えられ、
前記デコーダから出力された前記制御信号に基づいて前
記電位データのいずれかを選択し出力するものであり、前記放電部は、前記初期電位設定部により前記初期電位
に設定された前記出力端子の電位を、前記アナログスイ
ッチにより選択され出力された前記電位データの電位ま
で放電することで、前記電位データの出力を行うもので
あることを特徴とする請求項１記載の電位データ選択回
路。
【請求項３】前記マルチプレクサは、初期電位設定部
と、ＰチャネルＭＯＳトランジスタで構成されたアナロ
グスイッチと、充電部とを有し、前記初期電位設定部は、出力端子の電位を、少なくとも
２つの電位データのいずれよりも低い初期電位に予め設
定するものであり、前記アナログスイッチは、前記電位データを与えられ、
前記デコーダから出力された前記制御信号に基づいて前
記電位データのいずれかを選択し出力するものであり、前記充電部は、前記初期電位設定部により前記初期電位
に設定された前記出力端子の電位を、前記アナログスイ
ッチにより選択され出力された前記電位データの電位ま
で充電することで、前記電位データの出力を行うもので
あることを特徴とする請求項１記載の電位データ選択回
路。
【請求項４】前記サンプルホールド回路と、前記デコー
ダと、前記マルチプレクサと、前記出力回路とを複数組
備え、前記サンプルホールド回路にそれぞれ対応して第１のサ
ンプルホールド回路をさらに備え、前記第１のサンプルホールド回路はそれぞれ共通のデー
タバスに接続されており、前記データバスよりシリアル
に転送される少なくとも２ビットの選択用データを順次
サンプリングして保持し出力するものであり、前記サンプルホールド回路は、それぞれ対応する前記第
１のサンプルホールド回路から出力された前記選択用デ
ータを与えられて保持し出力するものであることを特徴
とする請求項１ないし３のいずれかに記載の電位データ
選択回路。
【請求項５】少なくとも２ビットの選択用データをサン
プリングして保持し出力するサンプルホールド回路と、反転選択用データ生成部と、少なくとも２つの電位デー
タをそれぞれ与えられる複数のＭＯＳトランジスタで構
成されたアナログスイッチとを有するマルチプレクサで
あって、前記反転選択用データ生成部は、前記サンプルホールド
回路から出力された前記選択用データを与えられて反転
した反転選択用データを生成するものであり、前記アナログスイッチは、前記選択用データと前記反転
選択用データとを前記ＭＯＳトランジスタのゲートに与
えてオン・オフ動作を制御することで、前記電位データ
のいずれかを選択し出力する前記マルチプレクサと、前記マルチプレクサにより選択され出力された前記電位
データを与えられ、この電位データに対応した電圧の信
号を外部に出力する出力回路とを備えたことを特徴とす
る電位データ選択回路。
【請求項６】少なくとも２ビットの選択用データをサン
プリングして保持し出力するサンプルホールド回路と、反転選択用データ生成部と、初期電位設定部と、少なく
とも２つの電位データをそれぞれ与えられる複数のＮチ
ャネルＭＯＳトランジスタで構成されたアナログスイッ
チと、放電部とを有するマルチプレクサであって、前記反転選択用データ生成部は、前記サンプルホールド
回路から出力された前記選択用データを与えられて反転
した反転選択用データを生成するものであり、前記初期電位設定部は、出力端子の電位を、前記電位デ
ータのいずれよりも高い初期電位に予め設定するもので
あり、前記アナログスイッチは、前記選択用データと前記反転
選択用データとを前記ＮチャネルＭＯＳトランジスタの
ゲートに与えてオン・オフ動作を制御することで、前記
電位データのいずれかを選択し出力するものであり、前記放電部は、前記初期電位設定部により前記初期電位
に設定された前記出力端子の電位を、前記アナログスイ
ッチにより選択され出力された前記電位データの電位ま
で放電することで前記電位データの出力を行うものであ
る前記マルチプレクサと、前記マルチプレクサにより選択され出力された前記電位
データを与えられ、この電位データに対応した電圧の信
号を外部に出力する出力回路とを備えたことを特徴とす
る電位データ選択回路。
【請求項７】少なくとも２ビットの選択用データをサン
プリングして保持し出力するサンプルホールド回路と、反転選択用データ生成部と、初期電位設定部と、少なく
とも２つの電位データをそれぞれ与えられる複数のＰチ
ャネルＭＯＳトランジスタで構成されたアナログスイッ
チと、充電部とを有するマルチプレクサであって、前記反転選択用データ生成部は、前記サンプルホールド
回路から出力された前記選択用データを与えられて反転
した反転選択用データを生成するものであり、前記初期電位設定部は、出力端子の電位を、前記電位デ
ータのいずれよりも低い初期電位に予め設定するもので
あり、前記アナログスイッチは、前記選択用データと前記反転
選択用データとを前記ＰチャネルＭＯＳトランジスタの
ゲートに与えてオン・オフ動作を制御することで、前記
電位データのいずれかを選択し出力するものであり、前記充電部は、前記初期電位設定部により前記初期電位
に設定された前記出力端子の電位を、前記アナログスイ
ッチにより選択され出力された前記電位データの電位ま
で充電することで前記電位データの出力を行うものであ
る前記マルチプレクサと、前記マルチプレクサにより選択され出力された前記電位
データを与えられ、この電位データに対応した電圧の信
号を外部に出力する出力回路とを備えたことを特徴とす
る電位データ選択回路。
【請求項８】前記サンプルホールド回路と、前記マルチ
プレクサと、前記出力回路とを複数組備え、前記サンプルホールド回路にそれぞれ対応して第１のサ
ンプルホールド回路をさらに備え、前記第１のサンプルホールド回路はそれぞれ共通のデー
タバスに接続されており、前記データバスよりシリアル
に転送される少なくとも２ビットの選択用データを順次
サンプリングして保持し出力するものであり、前記サンプルホールド回路は、それぞれ対応する前記第
１のサンプルホールド回路から出力された前記選択用デ
ータを与えられて保持し出力するものであることを特徴
とする請求項５ないし７のいずれかに記載の電位データ
選択回路。
【請求項９】前記出力回路は、ボルテージフォロアアン
プであることを特徴とする請求項１ないし８のいずれか
に記載の電位データ選択回路。
【請求項１０】前記出力回路は、前記出力回路の消費電
流を少なくする制御回路と、前記出力回路の出力をハイ
インピーダンスにする制御回路と、前記マルチプレクサ
の出力端子と前記電位データ選択回路の出力端子とを接
続するアナログスイッチと、このアナログスイッチを制
御する制御回路とを有することを特徴とする請求項１な
いし９のいずれかに記載の電位データ選択回路。