JP5565084B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP5565084B2
JP5565084B2 JP2010110908A JP2010110908A JP5565084B2 JP 5565084 B2 JP5565084 B2 JP 5565084B2 JP 2010110908 A JP2010110908 A JP 2010110908A JP 2010110908 A JP2010110908 A JP 2010110908A JP 5565084 B2 JP5565084 B2 JP 5565084B2
Authority
JP
Japan
Prior art keywords
lead
tape
lead frame
inner lead
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010110908A
Other languages
English (en)
Other versions
JP2011238869A (ja
Inventor
清明 西辻
大生 藤戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2010110908A priority Critical patent/JP5565084B2/ja
Publication of JP2011238869A publication Critical patent/JP2011238869A/ja
Application granted granted Critical
Publication of JP5565084B2 publication Critical patent/JP5565084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に使用するリードフレームの製造方法に係わり、特にインナーリードのワイヤーボンディング性の改善とワイヤー長を低減するためのインナーリード部の構造に関する。
一般に、ウエハープロセスで製造されるLSIやIC等の半導体素子は、厚みが1mm以下で大きさも対角で数cm程度以下と小さく、また電力を供給して電気信号を入出力するための微細な端子を備え、端子数は数十から数千に至る場合もある。
したがって、これらの半導体素子は、半導体素子に形成された端子とほぼ同じピッチの端子を一方に有し、簡単で強固に外部装置に接続できる程度にまで拡大されたピッチの端子を他方に備える特別な基板に搭載して使用に供される。外部との電気接続は、拡大されたピッチを有する端子を介してなされる。特別の基板としては、BGA基板(樹脂型、セラミッ型)、TBGA基板、PBGA基板、リードフレーム等が挙げられる。
中でもリードフレームは、端子数が数千という多端子の半導体素子の搭載には向かないが、数百程度以下の半導体素子に対しては、板状の鉄−ニッケル等の合金薄板、銅の合金薄板からなるリードフレーム用金属材料を、塩化第二鉄液等のエッチャントを用いてフォトエッチング加工するか、金型による打ち抜き加工にて製造することが可能なため極めて廉価に得ることが出来る。
リードフレーム1を構成する配線パターンの一例を図2に示した。中央部の正方形の部分はアイランド15で、ここに半導体素子(図示せず)が端子部を上方に向けた状態で搭載される。アイランド15は、4隅から外側方向に延びる吊りリード16が外周部のサイドレール19と連結することでリードフレーム1の中央に固定している。
ピッチを拡張するための接続用インナーリード10は、サイドレール19を起点にして先端部をアイランド方向に向けてアイランド15の周囲を取り囲むように形成されている。通常は、インナーリード自体の剛性でエッチング後や打ち抜き加工後の形態を維持しているが、場合によっては、インナーリードの先端部をアイランド15に一時的に連結させる、もしくは、インナーリードの先端部同士を連結片17にて一時的に連結して製造途中のインナーリードがばらけないようにすることもある。なお、リードフレームを得るにあたり、インナーリードとアイランド15との連結部を除去する、連結片17を除去するなどして、インナーリードは個々に分離される。
インナーリード10の先端部と半導体素子の上面接続用端子は、金属ワイヤーでワイヤーボンディングにより接続され電気的導通がとられる。半導体素子を搭載しワイヤーボンディング処理をした後、モールド樹脂で半導体素子と金属ワイヤーを含むインナーリード部を被覆する。その後、サイドレール等加工上必要であっても、電気的接続には不要な部位を断裁して取り除き、また必要によりケースを被せてパッケージ化すると、ハンドリングが容易な半導体パッケージを得ることができる。
ところで、現状、先端部のインナーリード間のピッチは130μm程度であるが、ワイヤーボンディングを容易にするために、ワイヤーが接合するボンディング面には銀メッキ層18が形成され、図中破線で示す部分をボンディング面側(図では上方)から、ポリイミドテープを貼り付けてインナーリード10を固定している(例えば、特許文献1、2参照)

以降、本明細書では、このワイヤーボンディングに使用されるインナーリード先端部の上面を特にボンディング面と呼び、当該部位の裏面をボンディング面裏面と称する。
特開平04−42564号公報 特開平08−204111号公報 特開平08−139266号公報
近年、半導体素子は、高速化・高密度化が進み接続用の端子数が増え、リードフレームに要求されるインナーリードの数も増える傾向にある。インナーリード先端部のリード同士のピッチを130μm程度に維持するには、アイランドのサイズを同じと仮定すると、ボンディング面を中央のアイランドから離反するように設置する必要がある。そうなると金属ワイヤー(典型的には、金ワイヤー)の長さが長くなり半導体装置が大きくなり、また、ワイヤーの長さが長くなった分、ワイヤー同士が接触しやすくなる等の問題がある。
また、130μmのピッチのインナーリードをエッチングやプレス法で製造するのもさることながら、インナーリードの幅が極端に狭くなるため、テープでリード先端部やあるいは図示はしないがもう少しサイドレールに近い部分を固定はするものの、その形態保持性は弱くなり、ボンディング位置にボンダーのキャピラリーが接触したとき、「リードの転び」や「リードシフト」が生じボンディング効率を低下させている。
インナーリード先端部のボンディング面側をテープを用いて固定すると、金属ワイヤーがテープを跨ぐようになる結果、ワイヤー長が長くなるという問題がある(特許文献2)。サイドレール近辺を固定するとインナーリードの形態保持性が劣るという問題がある。
したがって、ワイヤーボンディングに使用する金属ワイヤーの長さを低減し、ボンディングエラーの生じないような構造のリードフレームを得ることは当に待望されていることであり、本発明の課題はこの要望に応えることである。
本発明は上記要望に応えるべくなされたものである。
請求項に記載の発明は、アイランドと、アイランド周辺より放射状に延びる複数のインナーリードを有するリードフレームであって、インナーリードピッチが130μm以下で、インナーリード先端のボンディング面の幅をボンディング面裏面の幅より広くし、インナーリード先端のボンディング面の裏面をテープで固定しボンディング部位の真下にテープがあるようにしたリードフレームの製造方法であって、
インナーリード先端部同士が連結片により固定されたリードフレームを作製する工程、リードフレーム裏面側の先端にテープを貼り付ける工程、インナーリード先端部から延出するテープと連結片とをカットしてインナーリードを分離し、かつ、残存するテープにてインナーリード先端を保持させる工程とを有し、前記カットは、ダイとボンディング面を接触させ、テープ側からパンチで打ち抜くカットであり、
前記パンチとダイのクリアランスを5μm以下に設定することを特徴とするリードフレームの製造方法としたものである。
本発明の製造方法で製造されるリードフレームによれば、インナーリードの先端でワイヤーボンディングを行うことが出来、ボンディング部をアイランド部に近づけることが可能になるので、ワイヤーボンディングに使用する金ワイヤーの削減が可能となる。また、ワイヤーの長さを短くできるため、ワイヤー同士が接触することを防止できる。
また、ボンディング面が、該ボンディング面真下の裏面側から固定されているので、従来法に比べ「リードの転び」や「リードシフト」が生じない。
本発明の製造方法で製造されるリードフレームを使用すると、多端子の半導体素子を搭載しても組み立て後の半導体パッケージのサイズが大きくならない。
さらに、本発明の製造方法によれば、インナーリード先端のバラツキを防止するために設けたインナーリードの先端同士を連結する連結片を除去し、インナーリードを分離するカット工程を、裏面側(テープ貼り付け面側)から行うため、カット時にリードに、割れ、欠け、潰れ、バリ等の欠陥発生を防止することが出来る。
(a)〜(c)は本発明になるリードフレームの製造工程を説明する上面視の工程図である。 本発明の製造方法で製造されるリードフレームの上面視の図(a)と断面視の図(b)である。 インナーリードとアイランドに搭載した半導体素子間のワイヤーボンディングの有り方と固定用テープの位置を説明する断面視の図。(a)本発明、(b)従来発明。 インナーリードの形状を説明する断面視の図。(a)110μmピッチ、(b) 130μmピッチ。
本発明の製造方法で製造されるリードフレームと従来技術との構造上の相違を図3に(a)、(b)として示した。本質的な違いはインナーリード10を固定するためのテープ11の位置である。従来は図3(b)に示すように、従来、テープ11はボンディング面と同じ側の銀メッキ層18の上か、インナーリード10の同じ側の基部方向の所定の箇所に貼られていた。本発明の製造方法で製造されるリードフレームでは図3(a)に示すように、テープ11はボンディング面の裏面側にボンディング位置の直下に貼り付けられている。こうすることにより、インナーリード10のピッチを例えば110μmまで狭くしてもワイヤーボンディングに付随するトラブルを回避することができる。
また、インナーリード10のピッチを130μmから110μmに狭めることが可能になるが、ボンディング面のサイズが狭まるとワイヤーボンディング時にボンディング性が低下するので、インナーリード10上面の幅はピッチ130μmの時と同一に維持する必要がある。とすると、リードフレーム製造のために行われる金属板へのエッチング時、ボンディング面側からのエッチング深さは130μmの場合より浅くなる。当然裏面側からのエッチング深さを深くしないと各リードが分離しないが、その分サイドエッチングによりインナーリードの裏面側の幅が狭くなる(図4参照)。裏面側であっても幅が狭くなるとワイヤーボンディング時にリードが転びやすくなりボンディング性能が低下するので、当該部位を裏面側でテープ11でしっかりと固定しておく必要がある。これにより、ワイヤーボンディング時にリード裏面の幅が狭くてもリードの転びを防ぐことが可能になる。また、ボンディング面側を固定すると、テープが貼られた部位へはワイヤーボンディングすることが出来ずリード部がテープの幅分使えなくなり、金属ワイヤー20がテープを跨ぐように貼られるので不利となる。
以下、本発明を図面を用いて実施例に基づいて詳細に説明する。
まず、厚さが125μmの銅合金製の幅が600mmのロール状の金属材料を準備し、脱脂等定法の洗浄処理を施した後、金属材料の表面にフォトレジストをスクリーン印刷で塗布し、さらに乾燥してフォトレジスト層を形成する。
次いで、半導体素子を搭載するアイランド、インナーリード、連結片、アイランドを支持する吊りリード及び周辺のサイドレール等の金属パターンを形成するために、所定のパターンを有するフォトマスクを介してフォトレジスト層を露光し、次いで、フォトレジスト層に現像処理を施し、必要に応じて硬膜処理を行う。これにより、前述のパターンに対応する部位にレジストパターンが形成され、それ以外の部位のレジストが除去され金属材料がレジストより露出する。
同様に、金属材料の裏面側にもフォトレジストを塗布してフォトレジスト層を形成する。パターン露光、現像等という前述の工程を繰り返す。通常は、表裏のフォトレジストパターンは、表裏で面対称であるが、上記したように裏面から深くエッチングが進むようにする必要がある。
そこで、先ず金属材料の裏面に耐腐食用の樹脂フィルムを貼着し、該板状金属材料の表面側から表面のフォトレジスト非形成部を所定の深度まで塩化第二鉄等のエッチャントを用いてエッチング加工処理(ハーフエッチング処理)を行う。その後、洗浄処理、乾燥処理等を行い、最後に、その表面に耐腐食用の樹脂フィルムを貼着する。
次に、裏面の耐腐食用の樹脂フィルムを剥がし、該板状金属材料の裏面側から、裏面のフォトレジスト非形成部を所定の深度まで塩化第二鉄液等のエッチャントを用いてエッチング加工処理を行う。これにより、表面、裏面に各々対応するレジストパターンが形成されていない金属部位に貫通部が形成され、リードフレームの上面視開口部となる。この処理は、リードフレームを多面付けした状態にて行われる。すなわち、図1(a)に記載したようなリードフレーム1を複数金属材料に面付けして形成した。
リードフレーム1は、吊りリード16により4隅が支持されたアイランド15と、サイドレール19からアイランド15に向かって延びる多数のリードを有している。リードはワイヤーボンディングが行われるインナーリード10と、ケーシング後に外部にむき出しされるインナーリード10から延在するアウターリード12と、樹脂モールド時の便利のためのタイバー等(図示せず)が形成されている。また、図1に示すように、インナーリードのバラツキを防止するため、各インナーリードの先端部は連結片17にて連結させている。
なお、上述した説明では、2回に分けて金属材料にエッチングを行ったが、金属材料の各々の面に噴射するエッチャントの圧力、エッチャントの液温などを制御して金属材料の両面から同時にエッチングを行う1回のエッチングとしても構わない。
インナーリード部分の表裏の幅を測定したところ、ボンディング面の幅は50μm、裏面は20μmの幅であった。断面形状はボンディング面側のエッチングの入りが浅く、裏面が深いもので、エッチングで形成された、一方の面側(表面側)の浅い鍋底形状と他方の面側(裏面側)の深い鍋底形状が底部で交差するように貫通部が形成されたものであった(図4(a))。ピッチが130μmの場合の断面形状を図4(b)に示したが、130μmの方が裏面側のエッチングの入りがS字状であった。
リードフレーム1は、上記のようなフォトエッチング法以外に金型によるプレス法も適用できるが、金属部分の厚さが異なる部位を含むような場合、微細なパターンを含む場合
、表裏のエッチング深度を違えるような場合には、フォトエッチング法が好適である。
次に、裏面を図示はしないが保護フィルムで被覆した後、インナーリードと半導体素子とを物理的に接続する際の接続性を向上させるため、インナーリード10のワイヤーボンディング箇所に銀メッキ処理を施して4〜8μm厚の銀メッキ層18を形成した(図1(b))。
ボンディングエリアへのメッキは、銀メッキに変えて、金メッキ、パラジウムメッキとしても構わない。また、電気的接続エリア面に銀メッキ、金メッキ、パラジウムメッキを行うのに先立ち、耐熱拡散性に優れたNi(ニッケル)メッキ等の下地メッキを行っても構わない。
次に、インナーリード10の裏面でボンディングエリア直下に、テープ貼り付け装置を使用して接着剤付のリード固定用のテープ11を貼り付けた。該テープは低アウトガス、耐マイグレーション性の高いポリイミド系の熱硬化性のものを使用した(R−1000、R−970A、UH1S:巴川製作所製)。
最後に、インナーリード先端部で固定用テープの内側の不要な部分(例えば前記連結片17)を断裁した。これにより、各インナーリードの先端部同士の連結は解除される。なお、断裁に当たっては、先ずテープとインナーリードの積層部分をカットして問題がないか、非積層部分のインナリード部分だけをカットすべきかを調べた。カット方向、クリアランスによらず積層部分をカットするとインナーリードに潰れが生じた。そこでテープ11は、インナーリード10先端から0.15mm程度外側に離して貼り付けることにした。
次に、ダイとパンチ間のクリアランスと断裁方向を表裏面のいずれからにするのが好ましいかを調べた。複数のリードフレームが連接するリードフレーム基材をダイの上に設置しクランプでカットライン周辺を固定してから、パンチで所定部位を打ち抜いた。ダイとパンチのクリアランスを、15、10、5μmの3水準とし、カット方向を表裏の2水準とした。カット時に、インナーリード先端の断裁部に割れや欠け、潰れ、あるいはリード先端がクリアランス内に引き込まれてバリとならないかどうかを調べた。結果を表1に記載した。
Figure 0005565084
表中○は、割れ、欠け、潰れ、バリ等の欠陥発生が見られなかったものである。クリアランスが5μm以下で、裏面方向(テープ貼り付け方向)からカットしたリードフレーム基材に欠陥発生がなかった。したがって、これが好ましいカットの態様である。
このようにして、図2に示すリードフレームを得ることができた。
上記に説明したように、インナーリードピッチを110μmにすることで、256ピンの半導体素子に対しては、約0.95mmインナリードを内側に延ばすことができた。この結果ワイヤーボンディン距離が0.9mm短くなるので、金ワイヤーが総計23cm程度節約できた。これに加え、従来方法よりは、テープの幅分(例えば3mm)も金ワイヤーを節約できるので、効果は甚大である。
1、リードフレーム
10、インナーリード
11、リード固定用テープ
12、アウターリード
13、リード(アウターリードとインナーリード)
15、アイランド
16、吊りリード
17、連結片
18、めっき層
19、サイドレール
20、金ワイヤー
21、半導体素子
22、半導体素子接続端子

Claims (1)

  1. アイランドと、アイランド周辺より放射状に延びる複数のインナーリードを有するリードフレームであって、インナーリードピッチが130μm以下で、インナーリード先端のボンディング面の幅をボンディング面裏面の幅より広くし、インナーリード先端のボンディング面の裏面をテープで固定しボンディング部位の真下にテープがあるようにしたリードフレームの製造方法であって、
    インナーリード先端部同士が連結片により固定されたリードフレームを作製する工程、リードフレーム裏面側の先端にテープを貼り付ける工程、インナーリード先端部から延出するテープと連結片とをカットしてインナーリードを分離し、かつ、残存するテープにてインナーリード先端を保持させる工程とを有し、前記カットは、ダイとボンディング面を接触させ、テープ側からパンチで打ち抜くカットであり、
    前記パンチとダイのクリアランスを5μm以下に設定することを特徴とするリードフレームの製造方法。
JP2010110908A 2010-05-13 2010-05-13 リードフレームの製造方法 Expired - Fee Related JP5565084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010110908A JP5565084B2 (ja) 2010-05-13 2010-05-13 リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010110908A JP5565084B2 (ja) 2010-05-13 2010-05-13 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2011238869A JP2011238869A (ja) 2011-11-24
JP5565084B2 true JP5565084B2 (ja) 2014-08-06

Family

ID=45326496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010110908A Expired - Fee Related JP5565084B2 (ja) 2010-05-13 2010-05-13 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP5565084B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335661A (ja) * 1995-06-08 1996-12-17 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JPH0969597A (ja) * 1995-08-30 1997-03-11 Nec Corp リードフレーム
JP2000315763A (ja) * 1999-05-06 2000-11-14 Toppan Printing Co Ltd リードフレーム及びその製造方法
JP2008198727A (ja) * 2007-02-09 2008-08-28 Sumitomo Metal Mining Package Materials Co Ltd リードフレームとその製造方法

Also Published As

Publication number Publication date
JP2011238869A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
US8341828B2 (en) Thin foil semiconductor package
US20060240599A1 (en) Method of manufacturing a semiconductor device
JP5232394B2 (ja) 半導体装置の製造方法
US20150076675A1 (en) Leadframe package with wettable sides and method of manufacturing same
US8390105B2 (en) Lead frame substrate, manufacturing method thereof, and semiconductor apparatus
JP2003017646A (ja) 樹脂封止型半導体装置およびその製造方法
JP7179526B2 (ja) 半導体装置および半導体装置の製造方法
TW201021186A (en) Lead frame board, method of forming the same, and semiconductor device
JP2006210807A (ja) 半導体装置の製造方法
JP4984253B2 (ja) 半導体装置の製造方法および半導体装置用基板の製造方法
TWI413210B (zh) 電子裝置封裝及製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP3999780B2 (ja) リードフレームの製造方法
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2014078658A (ja) 半導体パッケージ用基板、及びその製造方法
JP5378643B2 (ja) 半導体装置及びその製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
US9379087B2 (en) Method of making a QFN package
JP2004247613A (ja) 半導体装置およびその製造方法
JP5565084B2 (ja) リードフレームの製造方法
JP2011040640A (ja) 半導体装置の製造方法
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법
JP3719863B2 (ja) 半導体パッケージおよび製造方法
JP2005252314A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2000332146A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5565084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees