JP4984253B2 - 半導体装置の製造方法および半導体装置用基板の製造方法 - Google Patents
半導体装置の製造方法および半導体装置用基板の製造方法 Download PDFInfo
- Publication number
- JP4984253B2 JP4984253B2 JP2007332564A JP2007332564A JP4984253B2 JP 4984253 B2 JP4984253 B2 JP 4984253B2 JP 2007332564 A JP2007332564 A JP 2007332564A JP 2007332564 A JP2007332564 A JP 2007332564A JP 4984253 B2 JP4984253 B2 JP 4984253B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resist
- semiconductor device
- dry film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
ここで、図1は、本発明による半導体装置の一実施の形態を示す概略断面図であり、図2は、本発明による半導体装置用基板の一実施の形態を示す概略断面図である。また図3は、半導体装置の端子部を示す拡大断面図であり、図4は、本発明による半導体装置用基板の製造方法の一実施の形態を示す工程図である。また図5は、基板の表面および裏面にレジスト層を設ける工程を示す図であり、図6は、本発明による半導体装置の製造方法の一実施の形態を示す工程図である。
図1において、半導体装置10はLGAタイプの樹脂封止型半導体装置であり、各々が内部端子面13bと外部端子面13aとを有する複数の端子部13と、この端子部13の配列の略中央に設けられたダイパッド12とを備えている。各端子部13の外部端子面13aおよびダイパッド12の外面12aは、同一平面上に並んでいる。
図2において、半導体装置用基板20は、基板21と、この基板21上に設けられ、各々が内部端子面13bと外部端子面13aとを有する複数の端子部13と、基板21上に設けられ、各々が内面12bと外面12aとを有する複数のダイパッド12とを備えている。また基板21の所定位置に開口22が形成されている。なお各端子部13の外部端子面13aおよび各ダイパッド12の外面12aは、同一平面上に並んでいる。
11 封止樹脂部
12 ダイパッド
12a 外面
12b 内面
12c 突起部
13 端子部
13a 外部端子面
13b 内部端子面
13c 突起部
15 半導体素子
16 電気絶縁性材料
17 ワイヤ(接続部)
18 永久レジスト層
20 半導体装置用基板
21 基板
22 開口
32 レジスト層
40、41 ドライフィルムレジストシート
42、44 剥離シート
Claims (11)
- 半導体装置の製造方法において、
基板の表面および裏面に、各々所望パターンを有するレジストを設ける工程と、
基板の裏面側をカバーで覆って基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有しかつ内部端子面側に外方へ突出する突起部が形成された複数の端子部を形成するとともに、内面と外面とを有しかつ内面側に外方へ突出する突起部が形成されたダイパッドを形成する工程と、
基板の表面側をカバーで覆って基板の裏面側にエッチングを施して、基板に所望の開口を形成する工程と、
基板の裏面側のレジストを剥離するとともに、表面側のレジストを残存させる工程と、 ダイパッド上に半導体素子を搭載する工程と、
半導体素子と端子部の内部端子面とを接続部により接続する工程と、
基板上のダイパッド、端子部、半導体素子、および接続部を封止樹脂により樹脂封止して封止樹脂部を形成する工程と、
裏面側の基板を封止樹脂部から除去する工程とを備えたことを特徴とする半導体装置の製造方法。 - ダイパッドは基板の表面側に複数形成されるとともに、各ダイパッド上に半導体素子が搭載され、各半導体素子は対応する端子部の内部端子面に接続部により接続され、
封止樹脂部は半導体装置毎にダイシングされることを特徴とする請求項1に記載の半導体装置の製造方法。 - 基板表面側のレジストと基板裏面側のレジストとが異なることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 基板表面側のレジストはポリイミド系樹脂からなり、封止樹脂部はエポキシ系樹脂からなることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
- 基板の表面および裏面にレジストを設ける工程は、
ドライフィルムレジストと、剥離シートとを有する一対のドライフィルムレジストシートを準備する工程と、
各ドライフィルムレジストシートの剥離シートを剥離する工程と、
各ドライフィルムレジストシートのドライフィルムレジストを基板の表面および裏面に接着する工程と、
各ドライフィルムレジストに対して所望のパターンを形成する工程とを有することを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。 - 基板表面側のドライフィルムレジストは、ポリイミド系樹脂からなることを特徴とする請求項5に記載の半導体装置の製造方法。
- 半導体装置用基板の製造方法において、
基板の表面および裏面に、各々所望パターンを有するレジストを設ける工程と、
基板の裏面側をカバーで覆って基板の表面側にめっきを施し、各々が外部端子面と内部端子面とを有しかつ内部端子面側に外方へ突出する突起部が形成された複数の端子部を形成するとともに、内面と外面とを有しかつ内面側に外方へ突出する突起部が形成されたダイパッドを形成する工程と、
基板の表面側をカバーで覆って基板の裏面側にエッチングを施して、基板に所望の開口を形成する工程と、
基板の裏面側のレジストを剥離するとともに、表面側のレジストを残存させる工程とを備えたことを特徴とする半導体装置用基板の製造方法。 - 基板表面側のレジストと基板裏面側のレジストとが異なることを特徴とする請求項7に記載の半導体装置用基板の製造方法。
- 基板表面側のレジストはポリイミド系樹脂からなることを特徴とする請求項7または8に記載の半導体装置用基板の製造方法。
- 基板の表面および裏面にレジストを設ける工程は、
ドライフィルムレジストと、剥離シートとを有する一対のドライフィルムレジストシートを準備する工程と、
各ドライフィルムレジストシートの剥離シートを剥離する工程と、
各ドライフィルムレジストシートのドライフィルムレジストを基板の表面および裏面に接着する工程と、
各ドライフィルムレジストに対して所望のパターンを形成する工程とを有することを特徴とする請求項7乃至9のいずれか一項に記載の半導体装置用基板の製造方法。 - 基板表面側のドライフィルムレジストは、ポリイミド系樹脂からなることを特徴とする請求項10に記載の半導体装置用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332564A JP4984253B2 (ja) | 2007-12-25 | 2007-12-25 | 半導体装置の製造方法および半導体装置用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007332564A JP4984253B2 (ja) | 2007-12-25 | 2007-12-25 | 半導体装置の製造方法および半導体装置用基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011197521A Division JP5403435B2 (ja) | 2011-09-09 | 2011-09-09 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158581A JP2009158581A (ja) | 2009-07-16 |
JP4984253B2 true JP4984253B2 (ja) | 2012-07-25 |
Family
ID=40962312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007332564A Active JP4984253B2 (ja) | 2007-12-25 | 2007-12-25 | 半導体装置の製造方法および半導体装置用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4984253B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101168890B1 (ko) | 2009-11-11 | 2012-08-02 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조 방법 |
WO2011059205A2 (en) * | 2009-11-11 | 2011-05-19 | Lg Innotek Co., Ltd. | Lead frame and manufacturing method of the same |
KR101168413B1 (ko) * | 2009-11-11 | 2012-07-25 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조 방법 |
KR101107756B1 (ko) | 2009-11-30 | 2012-01-20 | 엘지이노텍 주식회사 | 리드 프레임 및 그 제조 방법 |
JP5636184B2 (ja) * | 2009-11-19 | 2014-12-03 | 日立マクセル株式会社 | 半導体装置、半導体装置用基板及びこれらの製造方法 |
KR101185938B1 (ko) | 2011-01-19 | 2012-09-27 | 한국기계연구원 | 몰드용 기판 및 이를 이용한 프로브 핀의 제조방법 |
TW201248745A (en) * | 2011-05-20 | 2012-12-01 | Subtron Technology Co Ltd | Package structure and manufacturing method thereof |
JP6146642B2 (ja) * | 2012-11-30 | 2017-06-14 | 大日本印刷株式会社 | 半導体装置用基板の製造方法および樹脂封止型半導体装置の製造方法 |
JP6681165B2 (ja) * | 2014-12-27 | 2020-04-15 | マクセルホールディングス株式会社 | 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3363065B2 (ja) * | 1997-05-16 | 2003-01-07 | 日立化成工業株式会社 | 半導体パッケージ用チップ支持基板の製造法及び半導体装置 |
JP3626075B2 (ja) * | 2000-06-20 | 2005-03-02 | 九州日立マクセル株式会社 | 半導体装置の製造方法 |
JP4027147B2 (ja) * | 2002-04-19 | 2007-12-26 | 大日本印刷株式会社 | パッケージ基板の製造方法 |
JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
JP4701842B2 (ja) * | 2005-06-02 | 2011-06-15 | 凸版印刷株式会社 | 半導体装置基板の製造方法 |
-
2007
- 2007-12-25 JP JP2007332564A patent/JP4984253B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009158581A (ja) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
JP5151438B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP4032063B2 (ja) | 半導体装置の製造方法 | |
JP2008153708A (ja) | 半導体パッケージの製造方法 | |
JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
US20120097430A1 (en) | Packaging substrate and method of fabricating the same | |
TWI453844B (zh) | 四方平面無導腳半導體封裝件及其製法 | |
US9112063B2 (en) | Fabrication method of semiconductor package | |
JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
US6380062B1 (en) | Method of fabricating semiconductor package having metal peg leads and connected by trace lines | |
US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
JP4027147B2 (ja) | パッケージ基板の製造方法 | |
US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
JP5418928B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 | |
JP4018853B2 (ja) | ターミナルランドフレーム | |
JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4984253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |