JP2000332146A - 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 - Google Patents
樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法Info
- Publication number
- JP2000332146A JP2000332146A JP11136705A JP13670599A JP2000332146A JP 2000332146 A JP2000332146 A JP 2000332146A JP 11136705 A JP11136705 A JP 11136705A JP 13670599 A JP13670599 A JP 13670599A JP 2000332146 A JP2000332146 A JP 2000332146A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor element
- resin
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の占有率が高く小型化が可能で、
回路基板への実装密度を向上させることができ、さら
に、多ピン化への対応が可能でありながら半田ボールを
搭載する必要のない樹脂封止型の半導体装置と、この半
導体装置に用いられる回路部材、および、これら回路部
材と半導体装置の製造方法を提供する。 【解決手段】 薄膜状の内部端子と柱状の外部端子とを
一体的に有し内部端子面を同一方向に向けて略一平面上
に位置するように電気的に独立して配設した複数の端子
部と、この端子部が配設された空間の略中央に回路形成
面側が内部端子面と同一方向を向くように電気的に独立
して配置された半導体素子と、各端子部の内部端子と半
導体素子の端子とを電気的に接続するボンディングワイ
ヤと、各端子部の外部端子の先端側を外部に露出させる
ように端子部、半導体素子およびボンディングワイヤを
封止する封止部材と、を備える樹脂封止型半導体装置と
した。
回路基板への実装密度を向上させることができ、さら
に、多ピン化への対応が可能でありながら半田ボールを
搭載する必要のない樹脂封止型の半導体装置と、この半
導体装置に用いられる回路部材、および、これら回路部
材と半導体装置の製造方法を提供する。 【解決手段】 薄膜状の内部端子と柱状の外部端子とを
一体的に有し内部端子面を同一方向に向けて略一平面上
に位置するように電気的に独立して配設した複数の端子
部と、この端子部が配設された空間の略中央に回路形成
面側が内部端子面と同一方向を向くように電気的に独立
して配置された半導体素子と、各端子部の内部端子と半
導体素子の端子とを電気的に接続するボンディングワイ
ヤと、各端子部の外部端子の先端側を外部に露出させる
ように端子部、半導体素子およびボンディングワイヤを
封止する封止部材と、を備える樹脂封止型半導体装置と
した。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を搭載し
た樹脂封止型の半導体装置とそれに用いられる回路部材
およびそれらの製造方法に関する。
た樹脂封止型の半導体装置とそれに用いられる回路部材
およびそれらの製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化や小型化
技術の進歩、電気機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化になってきている。
技術の進歩、電気機器の高性能化と軽薄短小化の傾向
（時流）から、ＬＳＩのＡＳＩＣに代表されるように、
ますます高集積化、高機能化になってきている。
【０００３】これに伴い、リードフレームを用いた封止
型の半導体装置においても、その開発のトレンドが、Ｓ
ＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）のような表面実装型のパッケージを経
て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッ
ケージの小型化へ、さらにはパッケージ内部の３次元化
によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
型の半導体装置においても、その開発のトレンドが、Ｓ
ＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−Ｌｅａｄｅｄ
Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）のような表面実装型のパッケージを経
て、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ
Ｐａｃｋａｇｅ）の開発による薄型化を主軸としたパッ
ケージの小型化へ、さらにはパッケージ内部の３次元化
によるチップ収納効率向上を目的としたＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）の構造へと進展してきた。
【０００４】しかし、樹脂封止型の半導体装置パッケー
ジには、高集積化、高機能化とともに、更に一層の多ピ
ン化、薄型化、小型化が求められており、上記従来のパ
ッケージにおいても半導体素子外周部分のリードの引き
回しがあるため、パッケージの小型化に限界が見えてき
た。
ジには、高集積化、高機能化とともに、更に一層の多ピ
ン化、薄型化、小型化が求められており、上記従来のパ
ッケージにおいても半導体素子外周部分のリードの引き
回しがあるため、パッケージの小型化に限界が見えてき
た。
【０００５】
【発明が解決しようとする課題】このため、近年、エリ
アアレー状に配設された半田ボールにより回路基板に実
装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タ
イプの樹脂封止型半導体装置が開発されている。
アアレー状に配設された半田ボールにより回路基板に実
装可能なＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タ
イプの樹脂封止型半導体装置が開発されている。
【０００６】しかし、このようなＢＧＡタイプの樹脂封
止型半導体装置は、半田ボールを用いることにより、回
路基板への実装時の信頼性に優れるものの、半田ボール
搭載工程において高価な搭載装置およびマスクが必要で
あり、さらに、半田ボール自体のコストが高く、半導体
装置の製造コスト低減に支障を来していた。
止型半導体装置は、半田ボールを用いることにより、回
路基板への実装時の信頼性に優れるものの、半田ボール
搭載工程において高価な搭載装置およびマスクが必要で
あり、さらに、半田ボール自体のコストが高く、半導体
装置の製造コスト低減に支障を来していた。
【０００７】本発明は、上記のような事情に鑑みてなさ
れたものであり、半導体素子の占有率が高く小型化が可
能で、回路基板への実装密度を向上させることができ、
さらに、多ピン化への対応が可能でありながら半田ボー
ルを搭載する必要のない樹脂封止型の半導体装置と、こ
の半導体装置に用いられる回路部材、および、これら回
路部材と半導体装置の製造方法を提供することを目的と
する。
れたものであり、半導体素子の占有率が高く小型化が可
能で、回路基板への実装密度を向上させることができ、
さらに、多ピン化への対応が可能でありながら半田ボー
ルを搭載する必要のない樹脂封止型の半導体装置と、こ
の半導体装置に用いられる回路部材、および、これら回
路部材と半導体装置の製造方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】このような目的を達成す
るために、本発明の樹脂封止型半導体装置は、薄膜状の
内部端子と柱状の外部端子とを一体的に有する複数の端
子部が前記内部端子面を同一方向に向けて略一平面上に
位置するように電気的に独立して配設され、該端子部が
配設された空間の略中央に回路形成面側が前記内部端子
面と同一方向を向くように半導体素子が電気的に独立し
て配置され、各端子部の内部端子と半導体素子の端子と
がボンディングワイヤにより電気的に接続され、各端子
部の外部端子の先端側を外部に露出させるように前記端
子部、半導体素子およびボンディングワイヤが封止部材
により封止されているような構成とした。
るために、本発明の樹脂封止型半導体装置は、薄膜状の
内部端子と柱状の外部端子とを一体的に有する複数の端
子部が前記内部端子面を同一方向に向けて略一平面上に
位置するように電気的に独立して配設され、該端子部が
配設された空間の略中央に回路形成面側が前記内部端子
面と同一方向を向くように半導体素子が電気的に独立し
て配置され、各端子部の内部端子と半導体素子の端子と
がボンディングワイヤにより電気的に接続され、各端子
部の外部端子の先端側を外部に露出させるように前記端
子部、半導体素子およびボンディングワイヤが封止部材
により封止されているような構成とした。
【０００９】また、本発明の樹脂封止型半導体装置は、
前記半導体素子の回路形成面と反対面側に電気絶縁性の
樹脂層を有し、該樹脂層が裏面側に露出しているような
構成とした。
前記半導体素子の回路形成面と反対面側に電気絶縁性の
樹脂層を有し、該樹脂層が裏面側に露出しているような
構成とした。
【００１０】本発明の回路部材は、金属製の平板状の基
部と、該基部の一方の面の半導体素子搭載用領域の外側
に所定のパターンで配設された複数の金属製の柱状凸部
と、該柱状凸部の上端面に設けられた導電性の薄膜と、
を備えるような構成とした。
部と、該基部の一方の面の半導体素子搭載用領域の外側
に所定のパターンで配設された複数の金属製の柱状凸部
と、該柱状凸部の上端面に設けられた導電性の薄膜と、
を備えるような構成とした。
【００１１】また、本発明の回路部材は、前記基部の半
導体素子搭載用領域の少なくとも一部に電気絶縁性の接
着部材が設けられているような構成とした。
導体素子搭載用領域の少なくとも一部に電気絶縁性の接
着部材が設けられているような構成とした。
【００１２】本発明の回路部材の製造方法は、金属製の
基板にレジストパターンを形成するパターン形成工程
と、基板の露出面に導電性の薄膜を形成する薄膜形成工
程と、前記レジストパターンを剥離除去し、前記薄膜を
マスクとして前記基板をハーフエッチングするエッチン
グ工程と、を有するような構成とした。
基板にレジストパターンを形成するパターン形成工程
と、基板の露出面に導電性の薄膜を形成する薄膜形成工
程と、前記レジストパターンを剥離除去し、前記薄膜を
マスクとして前記基板をハーフエッチングするエッチン
グ工程と、を有するような構成とした。
【００１３】本発明の樹脂封止型半導体装置の製造方法
は、上述の回路部材の半導体素子搭載用領域に半導体素
子の回路形成面と反対面側を電気的に絶縁して固着する
ことにより搭載する半導体素子搭載工程と、回路部材の
導電性の薄膜と半導体素子の端子とをボンディングワイ
ヤで電気的に接続するワイヤボンディング工程と、前記
薄膜、半導体素子およびボンディングワイヤを樹脂材料
で封止する封止工程と、前記回路部材の基部および柱状
凸部を溶解除去するエッチング工程と、前記柱状凸部が
溶解除去され前記薄膜が露出した状態で形成された凹部
に導電性材料を充填して、前記薄膜からなる内部端子と
前記導電性材料からなる柱状の外部端子とが一体化して
なる端子部を形成する充填工程と、を備えるような構成
とした。
は、上述の回路部材の半導体素子搭載用領域に半導体素
子の回路形成面と反対面側を電気的に絶縁して固着する
ことにより搭載する半導体素子搭載工程と、回路部材の
導電性の薄膜と半導体素子の端子とをボンディングワイ
ヤで電気的に接続するワイヤボンディング工程と、前記
薄膜、半導体素子およびボンディングワイヤを樹脂材料
で封止する封止工程と、前記回路部材の基部および柱状
凸部を溶解除去するエッチング工程と、前記柱状凸部が
溶解除去され前記薄膜が露出した状態で形成された凹部
に導電性材料を充填して、前記薄膜からなる内部端子と
前記導電性材料からなる柱状の外部端子とが一体化して
なる端子部を形成する充填工程と、を備えるような構成
とした。
【００１４】また、本発明の樹脂封止型半導体装置の製
造方法は、前記充填工程において導電性材料として半田
ペーストを使用し、前記凹部に充填した半田ペーストを
固化するために加熱するリフロー工程を有するような構
成とした。
造方法は、前記充填工程において導電性材料として半田
ペーストを使用し、前記凹部に充填した半田ペーストを
固化するために加熱するリフロー工程を有するような構
成とした。
【００１５】また、本発明の樹脂封止型半導体装置の製
造方法は、回路部材として、半導体素子搭載領域と該領
域に対応した複数の薄膜からなる組み合わせを複数組備
える回路部材を使用し、前記充填工程の後に、各半導体
素子ごとに分離する分離工程を備えるような構成とし
た。
造方法は、回路部材として、半導体素子搭載領域と該領
域に対応した複数の薄膜からなる組み合わせを複数組備
える回路部材を使用し、前記充填工程の後に、各半導体
素子ごとに分離する分離工程を備えるような構成とし
た。
【００１６】さらに、本発明の樹脂封止型半導体装置の
製造方法は、前記分離工程が金型を用いた打ち抜き工程
であるような構成、あるいは、ダイサーを用いたダイシ
ング工程であるような構成とした。
製造方法は、前記分離工程が金型を用いた打ち抜き工程
であるような構成、あるいは、ダイサーを用いたダイシ
ング工程であるような構成とした。
【００１７】このような本発明では、外部に露出してい
る外部端子の先端側を用いて、樹脂封止型半導体装置を
回路基板に実装することができ、この際の半導体装置の
高さは、従来の半田ボールを用いた実装に比べて低いも
のとなる。また、回路部材の半導体素子搭載用領域は基
板をハーフエッチングして形成されているので、端子部
が配設された空間の略中央に半導体素子を配設すること
ができ、これにより半導体素子の端子と内部端子とを電
気的に接続するボンディングワイヤの長さが短いものと
なる。
る外部端子の先端側を用いて、樹脂封止型半導体装置を
回路基板に実装することができ、この際の半導体装置の
高さは、従来の半田ボールを用いた実装に比べて低いも
のとなる。また、回路部材の半導体素子搭載用領域は基
板をハーフエッチングして形成されているので、端子部
が配設された空間の略中央に半導体素子を配設すること
ができ、これにより半導体素子の端子と内部端子とを電
気的に接続するボンディングワイヤの長さが短いものと
なる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１９】回路部材 図１は本発明の回路部材の一実施形態を示す平面図、図
２は図１に示される回路部材のＡ−Ａ線における縦断面
図である。図１および図２において、本発明の回路部材
１は、平板状の基部２と、この基部２の一方の面の半導
体素子搭載用領域３の外側に所定のパターンで配設され
た複数の柱状凸部４と、この柱状凸部４の上端面４ａに
設けられた導電性の薄膜５とを備えている。
２は図１に示される回路部材のＡ−Ａ線における縦断面
図である。図１および図２において、本発明の回路部材
１は、平板状の基部２と、この基部２の一方の面の半導
体素子搭載用領域３の外側に所定のパターンで配設され
た複数の柱状凸部４と、この柱状凸部４の上端面４ａに
設けられた導電性の薄膜５とを備えている。
【００２０】基部２と柱状凸部４は共に金属製であり、
柱状凸部４は基部２に一体的に形成されている。基部２
の厚みは、使用する材料に応じて適宜設定することがで
き、例えば、５０〜１５０μｍ程度とするこができる。
また、柱状凸部４の形状は、図示例では横断面形状が長
方形の角柱であるが、これに限定されるものではない。
このような柱状凸部４の高さは、作製する樹脂封止型半
導体装置の外部端子の高さに対応させて設定することが
でき、例えば、５０〜１５０μｍの範囲で設定する。そ
して、複数の柱状凸部４に両側を囲まれるように、長方
形状の半導体素子搭載用領域３（図１に鎖線で囲んで示
した領域）が設けられている。
柱状凸部４は基部２に一体的に形成されている。基部２
の厚みは、使用する材料に応じて適宜設定することがで
き、例えば、５０〜１５０μｍ程度とするこができる。
また、柱状凸部４の形状は、図示例では横断面形状が長
方形の角柱であるが、これに限定されるものではない。
このような柱状凸部４の高さは、作製する樹脂封止型半
導体装置の外部端子の高さに対応させて設定することが
でき、例えば、５０〜１５０μｍの範囲で設定する。そ
して、複数の柱状凸部４に両側を囲まれるように、長方
形状の半導体素子搭載用領域３（図１に鎖線で囲んで示
した領域）が設けられている。
【００２１】このような基部２と柱状凸部４を構成する
金属材料としては、導電性の薄膜５を形成する後述の材
料よりもエッチングが容易な材料を選定することがで
き、例えば、４２合金（Ｎｉ４２％のＦｅ合金）、銅、
銅合金等を挙げることができる。
金属材料としては、導電性の薄膜５を形成する後述の材
料よりもエッチングが容易な材料を選定することがで
き、例えば、４２合金（Ｎｉ４２％のＦｅ合金）、銅、
銅合金等を挙げることができる。
【００２２】導電性の薄膜５は、樹脂封止型半導体装置
の内部端子となるものであり、Ａｇ、Ｐｔ、Ａｕ等の貴
金属単独からなる薄膜、あるいは、これらの貴金属の組
み合わせからなる積層薄膜、さらには、上記の貴金属と
Ｎｉ等の金属との積層薄膜（最外層は貴金属層とする）
である。このような薄膜５の厚みは０．５〜１０μｍの
範囲で設定することができる。
の内部端子となるものであり、Ａｇ、Ｐｔ、Ａｕ等の貴
金属単独からなる薄膜、あるいは、これらの貴金属の組
み合わせからなる積層薄膜、さらには、上記の貴金属と
Ｎｉ等の金属との積層薄膜（最外層は貴金属層とする）
である。このような薄膜５の厚みは０．５〜１０μｍの
範囲で設定することができる。
【００２３】このような回路部材１では、半導体素子搭
載用領域３に半導体素子が搭載された場合、この半導体
素子は柱状凸部４が配設された空間の略中央に位置する
ことになる。
載用領域３に半導体素子が搭載された場合、この半導体
素子は柱状凸部４が配設された空間の略中央に位置する
ことになる。
【００２４】本発明の回路部材１は、図３に示されるよ
うに、基部２の半導体素子搭載用領域３の少なくとも一
部に電気絶縁性の接着部材６を設けたものであってもよ
い。接着部材６は特に制限はなく、電気絶縁性のベース
フィルムの両面に接着剤層を備えたもの、例えば、ユー
ピレックス（宇部興産（株）製の電気絶縁性のベースフ
ィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着
剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のよう
な両面接着テープを使用することができる。
うに、基部２の半導体素子搭載用領域３の少なくとも一
部に電気絶縁性の接着部材６を設けたものであってもよ
い。接着部材６は特に制限はなく、電気絶縁性のベース
フィルムの両面に接着剤層を備えたもの、例えば、ユー
ピレックス（宇部興産（株）製の電気絶縁性のベースフ
ィルム）の両面にＲＸＦ（（株）巴川製紙所製の接着
剤）層を備えたＵＸＩＷ（（株）巴川製紙所製）のよう
な両面接着テープを使用することができる。
【００２５】本発明の回路部材は、上述のような回路部
材が複数連設されたもの、すなわち、半導体素子搭載領
域３と、この領域３に対応した複数の薄膜５からなる組
み合わせを複数組備える回路部材であってもよい。図４
は、このような回路部材を示す断面図である。図４に示
される回路部材１′は、図１および図２に示される回路
部材１が、柱状凸部４の配列方向と直角方向（図の左右
方向）に５個連設されたものである。すなわち、この回
路部材１′は、平板状の基部２と、この基部２の一方の
面に所定のピッチＰで設定された５つの半導体素子搭載
用領域３と、各半導体素子搭載用領域３に対応して外側
に所定のパターンで配設された複数の柱状凸部４と、こ
の柱状凸部４の上端面４ａに設けられた導電性の薄膜５
とを備えている。さらに、基部２の端部には外枠部材７
が上端面７ａに導電性薄膜５を備えた状態で形成されて
いる。尚、上述の回路部材１および回路部材１′におけ
る端子数、端子配列等は例示であり、本発明の回路部材
がこれに限定されないことは勿論である。
材が複数連設されたもの、すなわち、半導体素子搭載領
域３と、この領域３に対応した複数の薄膜５からなる組
み合わせを複数組備える回路部材であってもよい。図４
は、このような回路部材を示す断面図である。図４に示
される回路部材１′は、図１および図２に示される回路
部材１が、柱状凸部４の配列方向と直角方向（図の左右
方向）に５個連設されたものである。すなわち、この回
路部材１′は、平板状の基部２と、この基部２の一方の
面に所定のピッチＰで設定された５つの半導体素子搭載
用領域３と、各半導体素子搭載用領域３に対応して外側
に所定のパターンで配設された複数の柱状凸部４と、こ
の柱状凸部４の上端面４ａに設けられた導電性の薄膜５
とを備えている。さらに、基部２の端部には外枠部材７
が上端面７ａに導電性薄膜５を備えた状態で形成されて
いる。尚、上述の回路部材１および回路部材１′におけ
る端子数、端子配列等は例示であり、本発明の回路部材
がこれに限定されないことは勿論である。
【００２６】樹脂封止型半導体装置 図５は図１および図２に示される本発明の回路部材を使
用した本発明の樹脂封止型半導体装置の一実施形態を示
す平面図、図６は図５に示される樹脂封止型半導体装置
のＢ−Ｂ線における縦断面図である。尚、樹脂封止型半
導体装置の構成を理解しやすくするために、図５では封
止部材を省略し、その輪郭を仮想線（２点鎖線）で示し
ている。
用した本発明の樹脂封止型半導体装置の一実施形態を示
す平面図、図６は図５に示される樹脂封止型半導体装置
のＢ−Ｂ線における縦断面図である。尚、樹脂封止型半
導体装置の構成を理解しやすくするために、図５では封
止部材を省略し、その輪郭を仮想線（２点鎖線）で示し
ている。
【００２７】図５および図６において、本発明の樹脂封
止型半導体装置１１は、所定の間隔で２列に配列された
複数の端子部１２と、端子部１２が配列された空間の略
中央に位置する半導体素子１５と、半導体素子１５の端
子１５ａと端子部１２とを接続するボンディングワイヤ
１７と、これらの端子部１２とボンディングワイヤ１７
および半導体素子１５とを封止する封止部材１８とを備
えている。
止型半導体装置１１は、所定の間隔で２列に配列された
複数の端子部１２と、端子部１２が配列された空間の略
中央に位置する半導体素子１５と、半導体素子１５の端
子１５ａと端子部１２とを接続するボンディングワイヤ
１７と、これらの端子部１２とボンディングワイヤ１７
および半導体素子１５とを封止する封止部材１８とを備
えている。
【００２８】端子部１２は、薄膜状の内部端子１３と柱
状の外部端子１４とを一体的に有するものであり、各端
子部１２は内部端子１３面を同一方向に向けて略一平面
上に位置するように電気的に独立して配設されている。
内部端子１３は、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独から
なる薄膜、あるいは、これらの貴金属の組み合わせから
なる積層薄膜、さらには、上記の貴金属とＮｉ等の金属
との積層薄膜（最外層は貴金属層とする）であり、厚み
は０．５〜１０μｍ程度である。また、外部端子１４
は、封止部材１８中に位置する埋没部１４ａと、樹脂封
止型半導体装置１１の裏面に突出するように露出する先
端部１４ｂとからなる。図示例では、埋没部１４ａは横
断面形状が長方形の角柱であり、先端部１４ｂは長屋根
ドーム状に突出している。この先端部１４ｂの突出量は
５０〜１５０μｍ程度とすることが好ましい。このよう
な外部端子１４は、半田、銅ペースト等の導電性金属材
料により形成され、特に半田が好ましい。
状の外部端子１４とを一体的に有するものであり、各端
子部１２は内部端子１３面を同一方向に向けて略一平面
上に位置するように電気的に独立して配設されている。
内部端子１３は、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独から
なる薄膜、あるいは、これらの貴金属の組み合わせから
なる積層薄膜、さらには、上記の貴金属とＮｉ等の金属
との積層薄膜（最外層は貴金属層とする）であり、厚み
は０．５〜１０μｍ程度である。また、外部端子１４
は、封止部材１８中に位置する埋没部１４ａと、樹脂封
止型半導体装置１１の裏面に突出するように露出する先
端部１４ｂとからなる。図示例では、埋没部１４ａは横
断面形状が長方形の角柱であり、先端部１４ｂは長屋根
ドーム状に突出している。この先端部１４ｂの突出量は
５０〜１５０μｍ程度とすることが好ましい。このよう
な外部端子１４は、半田、銅ペースト等の導電性金属材
料により形成され、特に半田が好ましい。
【００２９】半導体素子１５は、上記の複数の端子部１
２が配設された空間の略中央に、回路形成面側が内部端
子１３面と同一方向を向くように電気的に独立して配置
されている。そして、各端子部１２の内部端子１３と半
導体素子１５の端子１５ａとがボンディングワイヤ１７
により電気的に接続されている。図示例では、半導体素
子１５の回路形成面と反対面側に電気絶縁性の樹脂層１
６が配設されており、この樹脂層１６が樹脂封止型半導
体装置１１の裏面に露出している。封止部材１８は、樹
脂封止型半導体装置に使用されている公知の樹脂材料を
用いて形成することができる。
２が配設された空間の略中央に、回路形成面側が内部端
子１３面と同一方向を向くように電気的に独立して配置
されている。そして、各端子部１２の内部端子１３と半
導体素子１５の端子１５ａとがボンディングワイヤ１７
により電気的に接続されている。図示例では、半導体素
子１５の回路形成面と反対面側に電気絶縁性の樹脂層１
６が配設されており、この樹脂層１６が樹脂封止型半導
体装置１１の裏面に露出している。封止部材１８は、樹
脂封止型半導体装置に使用されている公知の樹脂材料を
用いて形成することができる。
【００３０】このような樹脂封止型半導体装置１１で
は、外部端子１４の先端部１４ｂが外部に露出している
ので、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイ
プの半導体装置となっている。そして、この外部端子１
４の先端部１４ｂを用いて回路基板に実装した際の半導
体装置１１の高さは、従来の半田ボールを用いた実装に
比べて低いものとなる。これは、先端部１４ｂの突出量
（５０〜１５０μｍ程度）は、半田ボールの直径（３０
０〜７５０μｍ程度）よりも小さいことによる。また、
端子部１２が配設された空間の略中央に半導体素子１５
が配設されているので、内部端子１３と半導体素子１５
の端子１５ａとが近接しており、このため内部端子１３
と端子１５ａとを電気的に接続するボンディングワイヤ
１７の長さが短いものとなる。尚、上述の樹脂封止型半
導体装置１１における端子数、端子配列等は例示であ
り、本発明の樹脂封止型半導体装置がこれに限定されな
いことは勿論である。
は、外部端子１４の先端部１４ｂが外部に露出している
ので、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイ
プの半導体装置となっている。そして、この外部端子１
４の先端部１４ｂを用いて回路基板に実装した際の半導
体装置１１の高さは、従来の半田ボールを用いた実装に
比べて低いものとなる。これは、先端部１４ｂの突出量
（５０〜１５０μｍ程度）は、半田ボールの直径（３０
０〜７５０μｍ程度）よりも小さいことによる。また、
端子部１２が配設された空間の略中央に半導体素子１５
が配設されているので、内部端子１３と半導体素子１５
の端子１５ａとが近接しており、このため内部端子１３
と端子１５ａとを電気的に接続するボンディングワイヤ
１７の長さが短いものとなる。尚、上述の樹脂封止型半
導体装置１１における端子数、端子配列等は例示であ
り、本発明の樹脂封止型半導体装置がこれに限定されな
いことは勿論である。
【００３１】回路部材の製造方法 次に、本発明の回路部材の製造方法について説明する。
【００３２】図７は、図４に示される本発明の回路部材
１′を例とした本発明の回路部材の製造方法の一実施形
態を示す工程図である。各工程は、上記の図４に対応す
る回路部材の縦断面図で示してある。
１′を例とした本発明の回路部材の製造方法の一実施形
態を示す工程図である。各工程は、上記の図４に対応す
る回路部材の縦断面図で示してある。
【００３３】図７において、まず、パターン形成工程と
して、金属製の基板２１の表面に耐めっき性をもつ感光
性レジストを塗布、乾燥してレジスト層２２を形成し、
基板２１の裏面に耐めっき性をもつフィルム２３を固着
する（図７（Ａ））。次に、レジスト層２２を所望のフ
ォトマスクを介して露光した後、現像してレジストパタ
ーン２２′を形成する（図７（Ｂ））。基板２１として
は、次の薄膜形成工程で形成する薄膜よりもエッチング
が容易な材料を選定することができ、例えば、４２合金
（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板
（厚み１００〜２５０μｍ）を使用することができる。
この基板２１は、両面を脱脂等を行い洗浄処理を施した
ものを使用することが好ましい。また、耐めっき性をも
つ感光性レジストとしては、例えば、旭化成（株）製Ｄ
ＦＲ サンフォートＡＱ等を挙げることができ、耐めっ
き性をもつフィルム２３としては、例えば、日東電工
（株）製リバアルファ（熱剥離フィルム）等のフィルム
を挙げることができる。
して、金属製の基板２１の表面に耐めっき性をもつ感光
性レジストを塗布、乾燥してレジスト層２２を形成し、
基板２１の裏面に耐めっき性をもつフィルム２３を固着
する（図７（Ａ））。次に、レジスト層２２を所望のフ
ォトマスクを介して露光した後、現像してレジストパタ
ーン２２′を形成する（図７（Ｂ））。基板２１として
は、次の薄膜形成工程で形成する薄膜よりもエッチング
が容易な材料を選定することができ、例えば、４２合金
（Ｎｉ４１％のＦｅ合金）、銅、銅合金等の金属基板
（厚み１００〜２５０μｍ）を使用することができる。
この基板２１は、両面を脱脂等を行い洗浄処理を施した
ものを使用することが好ましい。また、耐めっき性をも
つ感光性レジストとしては、例えば、旭化成（株）製Ｄ
ＦＲ サンフォートＡＱ等を挙げることができ、耐めっ
き性をもつフィルム２３としては、例えば、日東電工
（株）製リバアルファ（熱剥離フィルム）等のフィルム
を挙げることができる。
【００３４】次いで、薄膜形成工程において、上記のレ
ジストパターン２２′とフィルム２３をマスクとして、
基板２１の露出面に導電性の薄膜５を形成する（図７
（Ｃ））。この薄膜５は、通常、電気めっきにより形成
され、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、
あるいは、これらの貴金属の組み合わせからなる積層薄
膜、さらには、上記の貴金属とＮｉ等の金属との積層薄
膜（最外層は貴金属層とする）である。このような薄膜
５の厚みは０．５〜１０μｍの範囲で設定することがで
きる。
ジストパターン２２′とフィルム２３をマスクとして、
基板２１の露出面に導電性の薄膜５を形成する（図７
（Ｃ））。この薄膜５は、通常、電気めっきにより形成
され、Ａｇ、Ｐｔ、Ａｕ等の貴金属単独からなる薄膜、
あるいは、これらの貴金属の組み合わせからなる積層薄
膜、さらには、上記の貴金属とＮｉ等の金属との積層薄
膜（最外層は貴金属層とする）である。このような薄膜
５の厚みは０．５〜１０μｍの範囲で設定することがで
きる。
【００３５】次に、エッチング工程において、上記のレ
ジストパターン２２′を剥離除去することにより露出し
た基板２１を、薄膜５と耐めっき性をもつフィルム２３
をマスクとして腐蝕液でエッチングを行う（図７
（Ｄ））。腐蝕液は、基板２１の材質に応じて塩化第二
鉄水溶液や過硫酸アンモニウム等を使用し、例えば、基
板２１の両面からスプレーエッチングにて行うことがで
きる。このエッチング工程におけるエッチング量は、回
路部材１′の柱状凸部４の高さを決定するものであり、
基板２１の厚さ方向で貫通しないエッチング量とされ、
いわゆるハーフエッチングが行われる。次いで、耐めっ
き性をもつフィルム２３を剥離することにより、図４に
示されるような回路部材１′が得られる。
ジストパターン２２′を剥離除去することにより露出し
た基板２１を、薄膜５と耐めっき性をもつフィルム２３
をマスクとして腐蝕液でエッチングを行う（図７
（Ｄ））。腐蝕液は、基板２１の材質に応じて塩化第二
鉄水溶液や過硫酸アンモニウム等を使用し、例えば、基
板２１の両面からスプレーエッチングにて行うことがで
きる。このエッチング工程におけるエッチング量は、回
路部材１′の柱状凸部４の高さを決定するものであり、
基板２１の厚さ方向で貫通しないエッチング量とされ、
いわゆるハーフエッチングが行われる。次いで、耐めっ
き性をもつフィルム２３を剥離することにより、図４に
示されるような回路部材１′が得られる。
【００３６】樹脂封止型半導体装置の製造方法 次に、本発明の樹脂封止型半導体装置の製造方法につい
て説明する。図８は、図５および図６に示される本発明
の樹脂封止型半導体装置を図４に示される本発明の回路
部材１′を用いて製造する方法の一実施形態を示す工程
図である。各工程は、上記の図４に対応する縦断面図で
示してある。
て説明する。図８は、図５および図６に示される本発明
の樹脂封止型半導体装置を図４に示される本発明の回路
部材１′を用いて製造する方法の一実施形態を示す工程
図である。各工程は、上記の図４に対応する縦断面図で
示してある。
【００３７】図８において、まず、回路部材１′の各半
導体素子搭載領域３に、電気絶縁性の接着部材６（例え
ば、電気絶縁性のベースフィルムの両面に接着剤層を備
えたテープ等）を介して半導体素子１５を搭載する（図
８（Ａ）半導体素子搭載工程）。
導体素子搭載領域３に、電気絶縁性の接着部材６（例え
ば、電気絶縁性のベースフィルムの両面に接着剤層を備
えたテープ等）を介して半導体素子１５を搭載する（図
８（Ａ）半導体素子搭載工程）。
【００３８】次に、搭載した半導体素子１５の端子１５
ａと回路部材１′の導電性の薄膜５とを、ボンディング
ワイヤ１７で電気的に接続する（図８（Ｂ）ワイヤボン
ディング工程）。
ａと回路部材１′の導電性の薄膜５とを、ボンディング
ワイヤ１７で電気的に接続する（図８（Ｂ）ワイヤボン
ディング工程）。
【００３９】次いで、回路部材１′の薄膜５と半導体素
子１５およびボンディングワイヤ１７とを樹脂材料１８
により封止する（図８（Ｃ）封止工程）。
子１５およびボンディングワイヤ１７とを樹脂材料１８
により封止する（図８（Ｃ）封止工程）。
【００４０】次に、上記の樹脂材料１８で覆われていな
い回路部材１′の裏面側から基部２と柱状凸部４を腐蝕
液により溶解除去する（図８（Ｄ）エッチング工程）。
このエッチング工程によって柱状凸部４が溶解除去され
て出現した凹部内には、薄膜５が露出している。
い回路部材１′の裏面側から基部２と柱状凸部４を腐蝕
液により溶解除去する（図８（Ｄ）エッチング工程）。
このエッチング工程によって柱状凸部４が溶解除去され
て出現した凹部内には、薄膜５が露出している。
【００４１】上記のエッチング工程で出現した凹部内に
導電材料を充填して、柱状の外部端子１４を形成する
（図８（Ｅ）充填工程）。導電材料の充填は、例えば、
導電材料として半田ペーストを使用し、スクリーン印刷
法により行うことができる。この場合、凹部に充填した
半田ペーストを固化するために加熱するリフロー工程を
付加することができる。このようにして形成された外部
端子１４は、柱状であり、樹脂材料（封止部材）１８中
に位置する埋没部１４ａと、外部に突出するように露出
する先端部１４ｂをもち、埋没部１４ａの先端は、回路
部材１′の薄膜５と一体となっており、この薄膜５が内
部端子１３となる。これにより、薄膜状の内部端子１３
と柱状の外部端子１４とを一体的に有する端子部１２が
形成される。
導電材料を充填して、柱状の外部端子１４を形成する
（図８（Ｅ）充填工程）。導電材料の充填は、例えば、
導電材料として半田ペーストを使用し、スクリーン印刷
法により行うことができる。この場合、凹部に充填した
半田ペーストを固化するために加熱するリフロー工程を
付加することができる。このようにして形成された外部
端子１４は、柱状であり、樹脂材料（封止部材）１８中
に位置する埋没部１４ａと、外部に突出するように露出
する先端部１４ｂをもち、埋没部１４ａの先端は、回路
部材１′の薄膜５と一体となっており、この薄膜５が内
部端子１３となる。これにより、薄膜状の内部端子１３
と柱状の外部端子１４とを一体的に有する端子部１２が
形成される。
【００４２】図１および図２に示されるような回路部材
１（半導体素子搭載領域３と、この領域３に対応した複
数の薄膜５からなる組み合わせを１組備えたもの）を使
用した場合、上記の充填工程により外部端子１４を形成
した段階で、図５および図６に示される本発明の樹脂封
止型半導体装置１１が得られる。
１（半導体素子搭載領域３と、この領域３に対応した複
数の薄膜５からなる組み合わせを１組備えたもの）を使
用した場合、上記の充填工程により外部端子１４を形成
した段階で、図５および図６に示される本発明の樹脂封
止型半導体装置１１が得られる。
【００４３】一方、上述したような回路部材１′（半導
体素子搭載領域３と、この領域３に対応した複数の薄膜
５からなる組み合わせを複数組備える回路部材）を使用
する場合、次に、各半導体素子ごとに分離することによ
り、図５および図６に示される本発明の樹脂封止型半導
体装置１１が得られる。このような分離工程では、各半
導体素子に対応した領域の境界（図８（Ｅ）に矢印で示
される部位）で個々の半導体装置に分離し、また、外枠
部材７を除去する。この分離工程は、金型を用いた打ち
抜き、あるいは、ダイサーを用いたダイシングにより行
うことができる。
体素子搭載領域３と、この領域３に対応した複数の薄膜
５からなる組み合わせを複数組備える回路部材）を使用
する場合、次に、各半導体素子ごとに分離することによ
り、図５および図６に示される本発明の樹脂封止型半導
体装置１１が得られる。このような分離工程では、各半
導体素子に対応した領域の境界（図８（Ｅ）に矢印で示
される部位）で個々の半導体装置に分離し、また、外枠
部材７を除去する。この分離工程は、金型を用いた打ち
抜き、あるいは、ダイサーを用いたダイシングにより行
うことができる。
【００４４】
【実施例】次に、具体的な実施例を挙げて本発明を更に
詳細に説明する。
詳細に説明する。
【００４５】（回路部材の作製）金属製の基板として厚
み０．１２５ｍｍの銅合金板（古河電気工業（株）製Ｅ
ＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄
処理を行った。次に、この銅合金板の表面側に、耐めっ
き性のある紫外線硬化型レジストフィルム（旭化成
（株）製 サンフォートＡＱ 厚み２５μｍ）を貼り付
け、銅合金板の裏面側に、耐めっき性のある樹脂フィル
ム（日東電工（株）製 リバアルファ）を貼り付けた。
次に、表面側のレジストフィルムを所定のフォトマスク
を介して露光した後、現像してレジストパターンを形成
した。（以上、パターン形成工程）
み０．１２５ｍｍの銅合金板（古河電気工業（株）製Ｅ
ＦＴＥＣ６４Ｔ−１／２Ｈ）を準備し、脱脂処理、洗浄
処理を行った。次に、この銅合金板の表面側に、耐めっ
き性のある紫外線硬化型レジストフィルム（旭化成
（株）製 サンフォートＡＱ 厚み２５μｍ）を貼り付
け、銅合金板の裏面側に、耐めっき性のある樹脂フィル
ム（日東電工（株）製 リバアルファ）を貼り付けた。
次に、表面側のレジストフィルムを所定のフォトマスク
を介して露光した後、現像してレジストパターンを形成
した。（以上、パターン形成工程）
【００４６】次いで、銅合金板の表面のレジストパター
ンと裏面の樹脂フィルムをマスクとして、銅合金板の露
出面に１μｍのＰｄめっき層、５μｍのＮｉめっき層、
１μｍのＰｄめっき層の３層構造からなる導電性の薄膜
を形成した。（以上、薄膜形成工程）
ンと裏面の樹脂フィルムをマスクとして、銅合金板の露
出面に１μｍのＰｄめっき層、５μｍのＮｉめっき層、
１μｍのＰｄめっき層の３層構造からなる導電性の薄膜
を形成した。（以上、薄膜形成工程）
【００４７】次に、表面側のレジストパターンを剥離除
去し、上記の薄膜と耐めっき性をもつ樹脂フィルムをマ
スクとして銅合金板のエッチングを行った。このエッチ
ングは腐蝕液として過硫酸アンモニウムを使用し、エッ
チング量は導電性の薄膜の間に露出している銅合金板の
エッチング深さが１００μｍとなるハーフエッチングと
した。（以上、エッチング工程）
去し、上記の薄膜と耐めっき性をもつ樹脂フィルムをマ
スクとして銅合金板のエッチングを行った。このエッチ
ングは腐蝕液として過硫酸アンモニウムを使用し、エッ
チング量は導電性の薄膜の間に露出している銅合金板の
エッチング深さが１００μｍとなるハーフエッチングと
した。（以上、エッチング工程）
【００４８】次いで、ホットプレート上で加熱（１５０
℃、１分間）して裏面側の樹脂フィルムを剥離し、図４
に示されるような回路部材を得た。この回路部材は、高
さ１００μｍの複数の柱状凸部と、この柱状凸部の上端
面に設けられた厚み７μｍの導電性薄膜を備えたもので
ある。
℃、１分間）して裏面側の樹脂フィルムを剥離し、図４
に示されるような回路部材を得た。この回路部材は、高
さ１００μｍの複数の柱状凸部と、この柱状凸部の上端
面に設けられた厚み７μｍの導電性薄膜を備えたもので
ある。
【００４９】（半導体装置の作製）上述のように作製し
た回路部材の半導体素子搭載領域に、電気絶縁性のダイ
アタッチフィルム（日本ゴアテックス（株）製アブソー
ボンド）を介して半導体素子（厚み約０．２５ｍｍ）の
回路形成面の反対側を固着して半導体素子を搭載した。
（以上、半導体素子搭載工程）
た回路部材の半導体素子搭載領域に、電気絶縁性のダイ
アタッチフィルム（日本ゴアテックス（株）製アブソー
ボンド）を介して半導体素子（厚み約０．２５ｍｍ）の
回路形成面の反対側を固着して半導体素子を搭載した。
（以上、半導体素子搭載工程）
【００５０】次いで、回路部材の導電性薄膜と、搭載し
た半導体素子（厚み０．２５ｍｍ）の端子とを金ワイヤ
ー（田中電子工業（株）製 ＦＡ−３０）により結線し
た。この場合、回路部材の薄膜と半導体素子の端子との
段差は１８５μｍであった。（以上、ワイヤボンディン
グ工程）
た半導体素子（厚み０．２５ｍｍ）の端子とを金ワイヤ
ー（田中電子工業（株）製 ＦＡ−３０）により結線し
た。この場合、回路部材の薄膜と半導体素子の端子との
段差は１８５μｍであった。（以上、ワイヤボンディン
グ工程）
【００５１】次に、回路部材の導電性薄膜と半導体素子
と金ワイヤーを樹脂材料（日東電工（株）製ＭＰ−７４
００）で封止した。（以上、封止工程）
と金ワイヤーを樹脂材料（日東電工（株）製ＭＰ−７４
００）で封止した。（以上、封止工程）
【００５２】その後、樹脂材料で覆われていない回路部
材の裏面側から過硫酸アンモニウムを使用して回路部材
のエッチングを行った。このエッチングは、回路部材の
柱状凸部が溶解除去されて導電性薄膜が露出するまでと
した。（以上、エッチング工程）
材の裏面側から過硫酸アンモニウムを使用して回路部材
のエッチングを行った。このエッチングは、回路部材の
柱状凸部が溶解除去されて導電性薄膜が露出するまでと
した。（以上、エッチング工程）
【００５３】次いで、エッチング工程で形成した凹部内
に半田ペーストをスクリーン印刷法で充填し、加熱（２
３０℃、２分間）によるリフロー工程で固化して外部端
子を形成した。この外部端子は、上記の樹脂材料からな
る封止部材中に埋没して導電性薄膜（内部端子）と一体
化する柱状の埋没部（高さ１００μｍ）と、外部に約５
０μｍ突出する先端部をもつものであった。（以上、充
填工程）
に半田ペーストをスクリーン印刷法で充填し、加熱（２
３０℃、２分間）によるリフロー工程で固化して外部端
子を形成した。この外部端子は、上記の樹脂材料からな
る封止部材中に埋没して導電性薄膜（内部端子）と一体
化する柱状の埋没部（高さ１００μｍ）と、外部に約５
０μｍ突出する先端部をもつものであった。（以上、充
填工程）
【００５４】次に、ダイサーで所望の位置で断裁して個
々の半導体装置を得た。このようにして作製した個々の
樹脂封止型半導体装置は、外部端子数が１６ピンであ
り、その外形寸法は５ｍｍ四方、厚みが０．５ｍｍであ
り、非常に小型で薄いものであった。
々の半導体装置を得た。このようにして作製した個々の
樹脂封止型半導体装置は、外部端子数が１６ピンであ
り、その外形寸法は５ｍｍ四方、厚みが０．５ｍｍであ
り、非常に小型で薄いものであった。
【００５５】この樹脂封止型半導体装置を、半田ボール
を使用しないで回路基板に実装し、温度サイクル試験
（−４５℃から＋１２５℃までの温度変化を６０分サイ
クルで繰り返す）を実施した結果、５００サイクル経過
しても何ら問題は生じなかった。
を使用しないで回路基板に実装し、温度サイクル試験
（−４５℃から＋１２５℃までの温度変化を６０分サイ
クルで繰り返す）を実施した結果、５００サイクル経過
しても何ら問題は生じなかった。
【００５６】
【発明の効果】以上詳述したように、本発明によれば半
導体素子の占有率が高くなり小型化が可能となって回路
基板への実装密度を向上させることができ、この回路基
板の実装は樹脂封止型半導体装置の外部に露出している
外部端子の先端側を用いて行うことができるので、従来
の半田ボールを用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）タイプの半導体装置と同様の実装作業性が得
られるとともに、半田ボールを使用する場合に比べて実
装された半導体装置の高さを低くすることができる。ま
た、半田ボールの搭載装置や搭載用マスクおよび半田ボ
ールが不要となるので、製造コストの低減が可能であ
る。さらに、半導体素子の端子と内部端子とを電気的に
接続するボンディングワイヤの長さが従来の半導体装置
に比べて短いものとなる。そして、本発明の回路部材を
使用することにより、上記のような効果を奏する樹脂封
止型半導体装置を容易に作製することができ、このよう
な本発明の回路部材および半導体装置は、本発明の製造
方法により簡便に製造することができる。
導体素子の占有率が高くなり小型化が可能となって回路
基板への実装密度を向上させることができ、この回路基
板の実装は樹脂封止型半導体装置の外部に露出している
外部端子の先端側を用いて行うことができるので、従来
の半田ボールを用いたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）タイプの半導体装置と同様の実装作業性が得
られるとともに、半田ボールを使用する場合に比べて実
装された半導体装置の高さを低くすることができる。ま
た、半田ボールの搭載装置や搭載用マスクおよび半田ボ
ールが不要となるので、製造コストの低減が可能であ
る。さらに、半導体素子の端子と内部端子とを電気的に
接続するボンディングワイヤの長さが従来の半導体装置
に比べて短いものとなる。そして、本発明の回路部材を
使用することにより、上記のような効果を奏する樹脂封
止型半導体装置を容易に作製することができ、このよう
な本発明の回路部材および半導体装置は、本発明の製造
方法により簡便に製造することができる。
【図１】本発明の回路部材の一実施形態を示す平面図で
ある。
ある。
【図２】図１に示される回路部材のＡ−Ａ線における縦
断面図である。
断面図である。
【図３】本発明の回路部材の他の実施形態を示す縦断面
図である。
図である。
【図４】本発明の回路部材の他の実施形態を示す縦断面
図である。
図である。
【図５】図１に示される本発明の回路部材を使用した本
発明の樹脂封止型半導体装置の一実施形態を示す平面図
である。
発明の樹脂封止型半導体装置の一実施形態を示す平面図
である。
【図６】図５に示される樹脂封止型半導体装置のＢ−Ｂ
線における縦断面図である。
線における縦断面図である。
【図７】本発明の回路部材の製造方法の一実施形態を示
す工程図である。
す工程図である。
【図８】本発明の樹脂封止型半導体装置の製造方法の一
実施形態を示す工程図である。
実施形態を示す工程図である。
１，１´…回路部材 ２…基部 ３…半導体素子搭載領域 ４…柱状凸部 ５…導電性の薄膜 ６…電気絶縁性の接着部材 １１…樹脂封止型半導体装置 １２…端子部 １３…内部端子 １４…外部端子 １５…半導体素子 １７…ボンディングワイヤ １８…封止部材 ２１…金属製基板 ２２′…レジストパターン
Claims (10)
- 【請求項１】 薄膜状の内部端子と柱状の外部端子とを
一体的に有する複数の端子部が前記内部端子面を同一方
向に向けて略一平面上に位置するように電気的に独立し
て配設され、該端子部が配設された空間の略中央に回路
形成面側が前記内部端子面と同一方向を向くように半導
体素子が電気的に独立して配置され、各端子部の内部端
子と半導体素子の端子とがボンディングワイヤにより電
気的に接続され、各端子部の外部端子の先端側を外部に
露出させるように前記端子部、半導体素子およびボンデ
ィングワイヤが封止部材により封止されていることを特
徴とする樹脂封止型半導体装置。 - 【請求項２】 前記半導体素子の回路形成面と反対面側
に電気絶縁性の樹脂層を有し、該樹脂層が裏面側に露出
していることを特徴とする請求項１に記載の樹脂封止型
半導体装置。 - 【請求項３】 金属製の平板状の基部と、該基部の一方
の面の半導体素子搭載用領域の外側に所定のパターンで
配設された複数の金属製の柱状凸部と、該柱状凸部の上
端面に設けられた導電性の薄膜と、を備えることを特徴
とする回路部材。 - 【請求項４】 前記基部の半導体素子搭載用領域の少な
くとも一部に電気絶縁性の接着部材が設けられているこ
とを特徴とする請求項３に記載の回路部材。 - 【請求項５】 金属製の基板にレジストパターンを形成
するパターン形成工程と、 基板の露出面に導電性の薄膜を形成する薄膜形成工程
と、 前記レジストパターンを剥離除去し、前記薄膜をマスク
として前記基板をハーフエッチングするエッチング工程
と、を有することを特徴とする回路部材の製造方法。 - 【請求項６】 請求項３または請求項４に記載の回路部
材の半導体素子搭載用領域に半導体素子の回路形成面と
反対面側を電気的に絶縁して固着することにより搭載す
る半導体素子搭載工程と、 回路部材の導電性の薄膜と半導体素子の端子とをボンデ
ィングワイヤで電気的に接続するワイヤボンディング工
程と、 前記薄膜、半導体素子およびボンディングワイヤを樹脂
材料で封止する封止工程と、 前記回路部材の基部および柱状凸部を溶解除去するエッ
チング工程と、 前記柱状凸部が溶解除去され前記薄膜が露出した状態で
形成された凹部に導電性材料を充填して、前記薄膜から
なる内部端子と前記導電性材料からなる柱状の外部端子
とが一体化してなる端子部を形成する充填工程と、を備
えることを特徴とする樹脂封止型半導体装置の製造方
法。 - 【請求項７】 前記充填工程は、導電性材料として半田
ペーストを使用し、前記凹部に充填した半田ペーストを
固化するために加熱するリフロー工程を有することを特
徴とする請求項６に記載の樹脂封止型半導体装置の製造
方法。 - 【請求項８】 回路部材として、半導体素子搭載領域と
該領域に対応した複数の薄膜からなる組み合わせを複数
組備える回路部材を使用し、前記充填工程の後に、各半
導体素子ごとに分離する分離工程を備えることを特徴と
する請求項６または請求項７に記載の樹脂封止型半導体
装置の製造方法。 - 【請求項９】 前記分離工程は、金型を用いた打ち抜き
工程であることを特徴とする請求項８に記載の樹脂封止
型半導体装置の製造方法。 - 【請求項１０】 前記分離工程は、ダイサーを用いたダ
イシング工程であることを特徴とする請求項８に記載の
樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670599A JP3992877B2 (ja) | 1999-05-18 | 1999-05-18 | 樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13670599A JP3992877B2 (ja) | 1999-05-18 | 1999-05-18 | 樹脂封止型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332146A true JP2000332146A (ja) | 2000-11-30 |
| JP3992877B2 JP3992877B2 (ja) | 2007-10-17 |
Family
ID=15181567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13670599A Expired - Lifetime JP3992877B2 (ja) | 1999-05-18 | 1999-05-18 | 樹脂封止型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3992877B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405948B1 (ko) * | 2001-03-16 | 2003-11-14 | 황길남 | 반도체 칩 패키지 및 그의 제조방법 |
| JP2009049442A (ja) * | 2008-12-04 | 2009-03-05 | Dainippon Printing Co Ltd | 半導体装置 |
| JP2016201384A (ja) * | 2015-04-07 | 2016-12-01 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
| JP2019057587A (ja) * | 2017-09-20 | 2019-04-11 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
1999
- 1999-05-18 JP JP13670599A patent/JP3992877B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405948B1 (ko) * | 2001-03-16 | 2003-11-14 | 황길남 | 반도체 칩 패키지 및 그의 제조방법 |
| JP2009049442A (ja) * | 2008-12-04 | 2009-03-05 | Dainippon Printing Co Ltd | 半導体装置 |
| JP2016201384A (ja) * | 2015-04-07 | 2016-12-01 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 |
| JP2019057587A (ja) * | 2017-09-20 | 2019-04-11 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
| TWI787343B (zh) * | 2017-09-20 | 2022-12-21 | 日商大口電材股份有限公司 | 半導體元件搭載用基板及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3992877B2 (ja) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JP3947292B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3780122B2 (ja) | 半導体装置の製造方法 | |
| JP4091050B2 (ja) | 半導体装置の製造方法 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JP2000150760A (ja) | ターミナルランドフレームおよびその製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP2007157846A (ja) | 半導体装置の製造方法 | |
| JP3529915B2 (ja) | リードフレーム部材及びその製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP2003318329A (ja) | パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージ | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP3884552B2 (ja) | 半導体装置とそれに用いられる回路部材および半導体装置の製造方法 | |
| JP3699573B2 (ja) | 半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP3503502B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH1041432A (ja) | リードフレーム部材および表面実装型半導体装置 | |
| JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP5521301B2 (ja) | リードフレーム型基板とその製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070725 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |