JP6162555B2 - 半導体装置、超伝導装置およびその製造方法 - Google Patents

半導体装置、超伝導装置およびその製造方法 Download PDF

Info

Publication number
JP6162555B2
JP6162555B2 JP2013192900A JP2013192900A JP6162555B2 JP 6162555 B2 JP6162555 B2 JP 6162555B2 JP 2013192900 A JP2013192900 A JP 2013192900A JP 2013192900 A JP2013192900 A JP 2013192900A JP 6162555 B2 JP6162555 B2 JP 6162555B2
Authority
JP
Japan
Prior art keywords
region
interlayer
semiconductor device
layered
layered material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013192900A
Other languages
English (en)
Other versions
JP2015060908A (ja
Inventor
久生 宮崎
久生 宮崎
雄一 山崎
雄一 山崎
酒井　忠司
忠司 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013192900A priority Critical patent/JP6162555B2/ja
Priority to US14/475,846 priority patent/US9768372B2/en
Publication of JP2015060908A publication Critical patent/JP2015060908A/ja
Application granted granted Critical
Publication of JP6162555B2 publication Critical patent/JP6162555B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

実施形態は、半導体装置、超伝導装置およびその製造方法に関する。
シリコンをベースとした半導体装置の微細化や高速化の限界が大きな問題となっている。微細化の限界を打ち破る候補として、究極的に薄い導体であるグラフェン、ＭｏＳ２、ＷＳｅ２、ＳｎＳ２のような層状物質の応用が注目されている。このような層状物質は、層内の原子間の結合と比べて層間の結合が弱いので、層間に他の原子や分子を取り込んだ層間化合物を作ることができる。層間に取り込まれた原子や分子は、層状物質に電子や正孔を供与するドーパントとなる。このような層間に存在するドーパントは、既存の半導体での結晶内の原子を置換するドーパントと比べて、電子や正孔への散乱効果が小さいため、移動度を低下させる影響が小さい。よって、半導体装置の高速化にも有利である。
特開２０１１−２３４２０号公報
そこで、実施形態は、層状物質に空間選択的に層間物質が存在する半導体装置、超伝導装置とその製造方法を提供する。
実施形態の半導体装置は、２次元状の物質を２層以上積層させた層状物質を有し、層状物質は、第１層間物質を前記層状物質の層間に有するｐ型領域と第２層間物質を層状物質の層間に有するｎ型領域の少なくともいずれかの領域を有し、層状物質は、ｐ型領域とｎ型領域のうちの少なくともいずれかの領域と隣接する第１層間物質及び第２層間物質を含まない導電性領域を有し、導電性領域上、又は、導電性領域上及び層状物質の端部に、封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第１層間物質及び第２層間物質のうちの最小直径を有する物質の直径よりも小さいことを特徴とする。
実施形態の超伝導装置は、２次元状の物質を２層以上積層させた層状物質を有し、層状物質は、第３層間物質を前記層状物質の層間に有する超伝導領域を有し、層状物質は、超伝導領域と隣接する第３層間物質を含まない導電性領域を有し、導電性領域上に、封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第３層間物質の最小直径を有する物質の直径よりも小さいことを特徴とする。
実施形態の半導体装置又は超伝導装置の製造方法は、２次元状の物質を２層以上積層させた層状物質を有する部材の層状物質の一部の上に、封止部材を形成し、層状物質の層間に、層状物質をｐ型化、ｎ型化と超伝導材料化するいずれかの層間物質を含む気相中又は液相中で、封止部材を形成した部材を処理することを特徴とする。
図１は、実施形態の半導体装置の概念図である。 図２は、実施形態の半導体装置の製造工程を示す工程概念図である。 図３は、実施形態の半導体装置の製造工程を示す工程概念図である。 図４は、実施形態の半導体装置の概念図である。 図５は、実施形態の半導体装置の製造工程を示す工程概念図である。 図６は、実施形態の半導体装置の製造工程を示す工程概念図である。 図７は、実施形態の半導体装置の製造工程を示す工程概念図である。 図８は、実施形態の半導体装置の概念図である。 図９は、実施形態の半導体装置の製造工程を示す工程概念図である。 図１０は、実施形態の半導体装置の製造工程を示す工程概念図である。 図１１は、実施形態の半導体装置の概念図である。 図１２は、実施形態の超伝導装置の概念図である。
上述のような層間に物質を含む層状物質を用いて半導体装置を製造するためには、空間選択的に層間にドーパントとなる原子や分子を挿入する必要がある。層状物質に一様に原子や分子を挿入することは以前から行われているが、空間選択的に挿入することは行われてこなかった。
以下、本発明を実施するための形態について説明する。
（第１実施形態）
実施形態の半導体装置は、２次元状の物質を２層以上積層させた層状物質を有し、層状物質は、第１層間物質を前記層状物質の層間に有するｐ型領域を有し、層状物質は、ｐ型領域と隣接する第１層間物質を含まない導電性領域を有し、導電性領域上に封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第１層間物質の最小直径を有する物質の直径よりも小さいことを特徴とする。第１実施形態の半導体装置としては、例えば、ショットキーダイオードが含まれる。
図１に第１実施形態の半導体装置１００の概念図を示す。図１の半導体装置１００は、基板１と、層状物質２と、封止部材３と、第１層間物質１１を有する。Ａの破線で囲まれた領域は、ｐ型の領域である。Ｂの破線で囲まれた領域は、導電性領域である。Ｂの破線の領域は、Ａの破線の領域の隣に存在する。ｐ型領域Ａと導電性領域Ｂは、第１層間物質１１の挿入位置によってその境界が生じる。層によって、第１層間物質１１の挿入位置が異なる場合があるため、Ｂの破線の領域は、Ａの破線の領域に隣接すると記載する。意図的に半導体領域等を形成しない場合は、隣接する領域の間には、他の導電性（導電型）の領域は存在しない。
基板１は、例えば、Ｓｉなどの半導体層や絶縁層である。
層状物質２は、基板１上に形成された層状の導電物質である。層状物質２は、２次元状の物質を２層以上積層させた積層体である。層状物質２は、例えば、グラファイト、多層グラフェン、ｈ−ＢＮ等のうちいずれか１種以上の積層体やＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、ＰｂとＢｉのうちのいずれかの元素と、Ｓ、Ｓｅ、ＴｅとＯのうちのいずれかの元素の化合物の積層体であるが、層状の構造を持つ物質であれば何でもよく、これらの材料に限定されない。グラファイトには、バンドギャップを有しないものと、バンドギャップを有するグラフェンナノリボンが含まれる。バンドギャップを有する層状物質２を用いた場合は、導電性領域Ｂは、真性半導体（ｉ型）となる。
ｐ型領域Ａは、層状物質２の層間に第１層間物質１１が存在する領域である。第１層間物質１１は、電子供与性の高い物質である。第１層間物質１１が層間に存在する層状物質２の領域は、第１層間物質の電子供与性によって、ｐ型の性質を有する。ｐ型領域Ａの層状物質２は、第１層間物質１１によってその層間が広がり、第１層間物質１１が存在しない導電性領域Ｂの層状物質２の厚さよりも厚くなっている。なお、層間物質には、電子吸引性の高い物質を用いて、層間物質が存在する領域をｎ型化してもよい。
第１層間物質１１には、Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ｏ、Ｓ、ＮとＰのうちのいずれか1種以上の元素を含む分子又は化合物を用いることができる。第1層間物質１１としては、例えば、Ｆ２、Ｃｌ２、Ｂｒ２、Ｉ２等のハロゲン、または、ＩＢｒ、ＩＣｌ等のハロゲン間化合物、または、ＦｅＣｌ３、ＣｕＣｌ２、ＡｌＣｌ３、ＢＦ４、ＡｓＦ４等の金属ハロゲン化物、または、硫酸、硝酸、リン酸等の酸性物質等のうちの少なくともいずれか１種以上の分子又は化合物を用いることができる。
導電性領域Ｂは、第１層間物質１１が存在しない層状物質２の領域である。導電性領域Ｂ上には、第１層間物質１１の挿入を防ぐ封止部材３が設けられる。封止部材３は、層状物質２の厚さの増加を制限する。厚さの増加の制限量は、第１層間物質１１の直径を超えない範囲である。つまり、導電性領域Ｂの層状物質２と導電性領域Ｂ上の封止部材３の距離は、第１層間物質１１の直径より小さい。封止部材３と層状物質２は接していても良い。なお、導電性領域Ｂの層状物質２と導電性領域Ｂ上の封止部材３の距離は、導電性領域Ｂ上の層状物質２と封止部材３の最短距離である。
封止部材３は、絶縁性又は導電性の材料からなる。設計に応じて、封止部材３は、絶縁性又は導電性導電性材料のどちらかを選択することができる。封止部材３に用いる場合は、封止部材３が半導体装置の電極として機能することができる。封止部材３は、導電性領域Ｂ上のみだけでなく、層状物質２の端部にも形成されている。図１では、層状物質２の厚さの増加を制限し、一方の層状物質２の端部からの第１層間物質１１の挿入を阻害するように封止部材３が設けられている。このような封止部材３によって、第１層間物質１１が存在する領域の隣に第１層間物質１１が存在しない領域を配置させることができる。なお、図示はしていないが、封止部材３は、基板１上の層状物質２の無い場所で固定されていてもよい。また、ｐ型領域Ａの層状物質２の端部も、図示しない封止部材によって、第１層間物質１１の漏出を防いでもよい。
次に、図２と図３の工程概念図を参照して、図１の半導体装置１００の製造方法について説明する。
図２の工程概念図に示す部材１０１は、基板１上に層状物質２が形成される。層状物質２は、例えば、基板上で合成されたり、転写されたりすることによって、基板１上に形成することができる。
図３の工程概念図に示す部材１０２は、部材１０１に封止部材３が形成される。封止部材３は、封止部材３の材料を堆積し、目的の形状になるように、マスクを用いるなどして加工して形成される。次いで、部材１０２に対して、第１層間物質１１を含む気相中又は液相中で、層状物質２の層間に第１層間物質が挿入されるように処理を行う。必要に応じて加熱などを行ってもよい。封止部材３によって、第１層間物質１１は、一方の端部のみから挿入することができる。封止部材３によって、層状物質２の一部の領域は、その厚さが増すことが制限されている。そのため、封止部材３の形成されていない領域までは、第１層間物質１１が挿入される。しかし、封止部材３が形成された領域下の層状物質２へは、第１層間物質１１の挿入が行われない。封止部材３によって、第１層間物質１１の挿入可能領域が制限されているため、層状物質２は、第１層間物質１１の挿入によってｐ型化したｐ型領域Ａと、第１層間物質１１の挿入しなかった導電性領域Ｂが隣に存在する（隣接する）。
（第２実施形態）
第２実施形態の半導体装置は、２次元状の物質を２層以上積層させた層状物質を有し、層状物質は、第１層間物質を前記層状物質の層間に有するｐ型領域と第２層間物質を層状物質の層間に有するｎ型領域を有し、層状物質は、ｐ型領域とｎ型領域と隣接する第１層間物質及び第２層間物質を含まない導電性領域を有し、導電性領域上、又は、導電性領域上及び層状物質の端部に、封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第１層間物質及び第２層間物質のうちの最小直径を有する物質の直径よりも小さいことを特徴とする。なお、ｎ型とｐ型が逆の構成の半導体装置でもよい。
図４に第２実施形態の半導体装置２００の概念図を示す。図４の半導体装置２００は、基板１と、層状物質２と、封止部材３と、蓋部材４と、第１層間物質１１と第２層間物質１２を有する。Ａの破線で囲まれた領域は、ｐ型の領域である。Ｂの破線で囲まれた領域は、導電性領域である。Ｃの破線で囲まれた領域は、ｎ型の領域である。導電性領域Ｂは、ｐ型領域Ａとｎ型領域Ｂの間に存在する。導電性領域Ｂは、ｐ型領域Ａと隣接し、ｎ型領域Ｃと隣接する。第２実施形態の半導体装置２００は、第１実施形態の半導体装置１００と多くの点で共通する。共通する構成や製造方法は、一部その説明を省略する。
層状物質２は、基板１上に形成された層状の導電物質である。層状物質２には、ｐ型領域Ａ、導電性領域Ｂとｎ型領域Ｃが存在する。導電性領域Ｂは、ｐ型領域Ａとｎ型領域Ｃの間に存在する。層状物質２がバンドギャップを有しない場合、ｐ型領域Ａとｎ型領域Ｃがｐ−ｎ接合を形成する。また、層状物質２がバンドギャップを有する場合、ｐ型領域Ａ、導電性領域Ｂとｎ型領域Ｃがｐ−ｉ−ｎ接合を形成する。従って、実施形態２の半導体装置２００は、ｐｎ接合又は、ｐｉｎ接合を有するダイオードとして機能する。
ｎ型領域Ｃは、層状物質２の層間に第２層間物質１２が存在する領域である。第２層間物質１２は、電子吸引性の高い物質である。第２層間物質１２が層間に存在する層状物質２の領域は、第２層間物質の電子吸引性によって、ｎ型の性質を有する。ｎ型領域Ｃの層状物質２は、第２層間物質１２によってその層間が広がり、第２層間物質１２が存在しない導電性領域Ｂの層状物質２の厚さよりも厚くなっている。
第２層間物質１２には、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ｓｃ、Ｂａ、Ｅｕ、Ｓｍ、Ｙｂ、ＨｇとＴｌのうちのいずれか１種以上の元素が含まれる。第２層間物質１２としては、例えば、Ｌｉ、Ｎａ、Ｋ、Ｍｇ、Ｃａ等のアルカリ金属またはアルカリ希土類等の元素を用いることができる。
導電性領域Ｂは、第１層間物質１１及び第２層状物質１２が存在しない層状物質２の領域である。導電性領域Ｂ上には、第１層間物質１１及び第２層状物質１２の挿入を防ぐ封止部材３が設けられる。封止部材３は、層状物質２の厚さの増加を制限する。厚さの増加の制限量は、第１層間物質１１及び第２層状物質１２の直径を超えない範囲である。つまり、導電性領域Ｂの層状物質２と導電性領域Ｂ上の封止部材３の距離は、第１層間物質１１及び第２層状物質１２の直径より小さい。封止部材３と層状物質２は接していても良い。
封止部材３は、層状物質２の厚さの増加を制限する。封止部材３によって、導電性領域Ｂを第１層間物質１１と第２層間物質１２のいずれもが通過できない。封止部材３によって、ｐ型領域Ａ、導電性領域Ｂとｎ型領域Ｃが混合しないように分離される。なお、層状物質２のｎ型領域Ｃの端部は、開口していると第２層間物質１２が漏出しやすいため、図示しない封止部材などによって、その第２層間物質１２が漏出しないように封止されていることが好ましい。蓋部材４を省略する場合は、ｐ型領域Ａ側の層状物質２の端部も、同様に封止されていることが好ましい。封止部材３は、第１層間物質１１と第２層間物質１２が通過不可能なように、層状物質２の厚さを制限するため、導電性領域Ｂの層状物質２と導電性領域Ｂ上の封止部材３の距離は、第１層間物質１１及び第２層間物質１２のうちの最小直径を有する物質の直径よりも小さいことが好ましい。なお、層状物質２の両端に導電材料からなる封止部材３を形成した場合、半導体装置２００（ダイオード）のアノード電極又はカソード電極として機能することができる。
蓋部材４は、製造上の理由で設けられた部材である。蓋部材４は、仕切られた領域内の層間物質の挿入脱離を防ぐ機能を有する。蓋部材４は、導電材料又は絶縁材料のどちらでもよい。蓋部材４は、半導体装置の設計に応じて所要の処理の後に除去してもよい。
次に、図５、図６と図７の工程概念図を参照して、図４の半導体装置２００の製造方法について説明する。
図５の工程概念図に示す部材２０１は、基板１上に層状物質２が形成され、さらに、封止部材３が形成される。封止部材３は、封止部材３の材料を堆積し、目的の形状になるように、マスクを用いるなどして加工して形成される。封止部材３は、基板１上の図示しない場所に固定される。
図６の工程概念図に示す部材２０２は、部材２０１に第１層間物質１１が挿入される。封止部材３によって、封止部材３近傍下の層状物質２は、第１層間物質１１が挿入できない。第１層間物質１１が挿入可能な領域の層状物質２の層間には、第１層間物質１１が挿入される。
図７の工程概念図に示す部材２０３は、部材２０２に蓋部材４が形成される。蓋部材４によって、層状物質２の一方の端部から第１層間物質１１が漏出することを防ぐ。蓋部材４が形成されていない側の層状物質２の端部からは、第１層間物質１１の漏出及び脱離が可能である。蓋部材４は、封止部材３と同様に形成される。次いで、部材２０３に熱処理を行うなどして、蓋部材４が形成されていない側の層状物質２の端部から第１層間物質１１を脱離させる。次いで、蓋部材４が形成されていない層状物質２の端部から層状物質２の層間に第２層間物質１２を挿入させる。封止部材３によって、封止部材３と蓋部材４で仕切られた領域へ第２層間物質１２が挿入されない構成となっている。本処理によって、ｐ型領域Ａ、導電性領域Ｂとｎ型領域Ｃを有する図４の半導体装置２００を得ることができる。第２層間物質１２を層状物質２の層間に挿入する方法は、第１層間物質１１の挿入方法と同様である。
（第３実施形態）
第３実施形態の半導体装置は、２次元状の物質を２層以上積層させた層状物質を有し、層状物質は、第１層間物質を前記層状物質の層間に有するｐ型領域を有し、層状物質は、ｐ型領域と隣接する第１層間物質を含まない導電性領域を有し、導電性領域上に封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第１層間物質の最小直径を有する物質の直径よりも小さいことを特徴とする。層間物質が挿入された領域の形状に沿う形状の封止部材が存在する。なお、ｎ型とｐ型が逆の構成の半導体装置でもよい。
図８に第３実施形態の半導体装置３００の概念図を示す。図８の半導体装置３００は、基板１と、層状物質２と、封止部材３と、第１層間物質１１を有する。ｐ型領域Ａは、導電性領域Ｂに隣接し、導電性領域Ｂの間に存在する。第３実施形態の半導体装置３００は、第１実施形態の半導体装置１００と第２実施形態の半導体装置２００と多くの点で共通する。共通する構成や製造方法は、一部その説明を省略する。
封止部材３は、第１層間物質１１が挿入された領域の形状に沿う形状である。封止部材３は、塑性変形可能な材料が好ましい。第１実施形態の半導体装置とは異なりｐ型領域Ａ上と導電性領域Ｂ上に封止部材が設けられる。第１層間物質１１が挿入された領域上の封止部材３は、第１層間物質１１の体積分に対応するように凸形状に起伏している。凸形状に起伏した部分とそれ以外の部分の封止部材３と層状物質２の距離は、第１層間物質１１の最小直径よりも小さい。図８の形態では、ｐ型領域Ａとｐ型領域Ａの両側に導電性領域Ｂを有するが、ｐ型領域Ａやｎ型領域Ｃをさらに有する形態でもよい。
次に、図９と図１０の工程概念図を参照して、図８の半導体装置３００の製造方法について説明する。
図９の工程概念図に示す部材３０１は、基板１上に層状物質２が形成され、さらに、封止部材３が形成される。封止部材３は、封止部材３の材料を堆積して得られる。封止部材３は、基板１上の図示しない場所に固定される。
図１０の工程概念図に示す部材３０３は、部材３０２に熱処理Ｘが施される。熱処理Ｘは、第１層間物質１１の存在下（気相中又は液相中）で行う。熱処理Ｘは、封止部材３の全体に行わず、第１層間物質１１を挿入させる局所のみに行う。第１層間物質１１を層状物質２の層間に挿入させるときは、層状物質２の端部から熱処理Ｘを行うことが好ましい。挿入させる熱処理Ｘによって、封止部材３は変形し、第１層間物質１１が層状物質２の層間に挿入可能な領域が生じる。この領域に第１層間物質が挿入する。挿入によって生じたp型領域Ａは、熱処理領域を移動することで、図８の概念図に示す位置に移動する。熱処理Ｘには、狭小領域に照射可能なレーザーや電子線を用いることが好ましい。
（第４実施形態）
第４実施形態の半導体装置は、基板と、基板中に電極と、基板上に２次元状の物質を２層以上積層させた層状物質と、層状物質の両端に電極を有し、層状物質は、第１層間物質を前記層状物質の層間に有するｐ型領域と第２層間物質を層状物質の層間に有するｎ型領域を有し、ｎ型領域は、２つあり、２つのｎ型領域は、ｐ型領域の間にそれぞれ存在し、層状物質は、ｐ型領域とｎ型領域と隣接する第１層間物質及び第２層間物質を含まない導電性領域を有し、導電性領域上、又は、導電性領域上及び層状物質の端部に、封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第１層間物質及び第２層間物質のうちの最小直径を有する物質の直径よりも小さいことを特徴とする。第４実施形態の半導体装置は、電界効果トランジスタとして動作する。電界効果トランジスタ以外のトランジスタのｎ型領域とｐ型領域にも実施形態の半導体装置を応用することができる。なお、ｎ型とｐ型が逆の構成の半導体装置でもよい。
図１１に第４実施形態の半導体装置４００の概念図を示す。図１１の半導体装置は、基板１と、層状物質２と、封止部材３と、第１電極５と、第２電極６と、第３電極７と、絶縁膜８と、第１層間物質１１と、第２層間物質１２とを有する。ｐ型領域Ａとｎ型領域Ｃの間に導電性領域Ｂが存在し、２つのｎ型領域Ｃの間にｐ型領域Ａが存在する。第４実施形態の半導体装置４００は、第１実施形態の半導体装置１００と、第２実施形態の半導体装置２００と第３実施形態の半導体装置３００と多くの点で共通する。共通する構成は、一部その説明を省略する。第４実施形態の半導体装置４００の製造方法は、上述の第１実施形態から第３実施形態に記載した製法技術を採用することができる。
基板１中には、ゲート電極として、第１電極５が埋め込まれ、第１電極５上にゲート絶縁膜としてＳｉＯ２などの絶縁膜８が形成されている。ｐ型領域Ａは電界効果トランジスタのチャネル部２１となる。ｎ型領域Ａの１つは、電界効果トランジスタのソース部２２となる。ｎ型領域Ａの１つは電界効果トランジスタのドレイン部２３となる。チャネル部の長さＬは、典型的には、１ｎｍ以上１００ｎｍ以下である。封止部材３の幅Ｄは、典型的には１ｎｍ以上１０ｎｍ以下である。なお、ｎ型とｐ型が逆の構成の半導体装置でもよい。
チャネル部２１では、層状物質内の電子または正孔の密度は低く、ゲート電極５に電圧を印可することで、電子または正孔の密度を変化させることができる。ソース部２２及びドレイン部２３では、電子または正孔の密度が高く、抵抗が低いため、それぞれソース、ドレイン電極として用いることができる。このような半導体装置は、電界効果トランジスタと機能する。第２電極６と第３電極７は、それぞれ、ソース電極とドレイン電極として機能するが、省略してもよい。
（第５実施形態）
第５実施形態の半導体装置は、２次元状の物質を２層以上積層させた層状物質を有し、層状物質は、第３層間物質を前記層状物質の層間に有する超伝導領域を有し、層状物質は、超伝導領域と隣接する第３層間物質を含まない導電性領域を有し、導電性領域上に封止部材を有し、導電性領域の層状物質と導電性領域上の封止部材の距離は、第３層間物質の最小直径を有する物質の直径よりも小さいことを特徴とする。第５実施形態の超伝導装置の製造方法は、上述の第１実施形態から第３実施形態に記載した製法技術を採用することができる。
図１２に第５実施形態の超伝導装置５００の概念図を示す。図１２の超伝導装置５００は、基板１と、層状物質２と、封止部材３と、第３層間物質１３と、冷凍機９を有する。超伝送装置５００は、図示しない真空断熱容器と減圧装置を用いて、真空断熱下で冷却されていることが好ましい。超伝導領域Ｄを超伝導状態にするために、冷凍機９が用いられるが、その冷却は、超伝導状態とするための所要の条件を満たせばよい。超伝導装置５００は、第３層間物質１３によって、層状物質２が超伝導材料化した超伝導領域Ｄと、超伝導領域Ｄに挟まれた通常の導電性を有する導電性領域Ｂを有する。
層状物質２は、例えばグラファイト、多層グラフェン、ＦｅＡｓ、ＴｉＮＣｌとＢｉ２Ｓｅ３のうちのいずれか１種以上の積層体である。
第３層間物質１３は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ｓｃ、Ｂａ、Ｅｕ、Ｓｍ、ＹｂとＣｕのうちのいずれか１種以上の元素を用いることができる。第３層間部室１３としては、例えば、Ｌｉ、Ｎ、Ｋ、Ｃａ、Ｙｂ等のアルカリ金属またはアルカリ希土類または希土類を用いることができる。
超伝導領域Ｄが超伝導状態の時、実施形態の装置は、超伝導-常伝導-超伝導接合型のジョセフソン接合となる。
以上、本発明の実施の形態を説明したが、本発明はこれらに限られず、特許請求の範囲に記載の発明の要旨の範疇において様々に変更可能である。また、本発明は、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記実施形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。
１：基板
２：層状物質
３：封止部材
４：蓋部材
５：第１電極
６：第２電極
７：第３電極
８：絶縁膜
９：冷凍機
１１：第１層間物質
１２：第２層間物質
１３：第３層間物質
２１：チャネル部
２２：ソース部
２３：ドレイン部
１００：半導体装置
２００：半導体装置
３００：半導体装置
４００：半導体装置
５００：超伝導装置
Ｘ：熱処理

Claims (17)

  1. ２次元状の物質を２層以上積層させた層状物質を有し、
    前記層状物質は、第１層間物質を前記層状物質の層間に有するｐ型領域と第２層間物質を前記層状物質の層間に有するｎ型領域の少なくともいずれかの領域を有し、
    前記層状物質は、前記ｐ型領域と前記ｎ型領域のうちの少なくともいずれかと隣接する前記第１層間物質及び前記第２層間物質を含まない導電性領域を有し、
    前記導電性領域上、又は、前記導電性領域上及び前記層状物質の端部に、封止部材を有し、
    前記導電性領域の層状物質と前記導電性領域上の封止部材の距離は、前記第１層間物質及び前記第２層間物質のうちの最小直径を有する物質の直径よりも小さいことを特徴とする半導体装置。
  2. 前記層状物質は、前記ｐ型領域と前記ｎ型領域を有し、
    前記ｐ型領域とｎ型領域の間に前記導電性領域を有し、
    前記ｐ型領域とｎ型領域はｐｎ接合又はｐｉｎ接合してなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１層間物質は、Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ｏ、Ｓ、ＮとＰのうちのいずれかの１種以上の元素を含む分子又は化合物であって、
    前記第２層間物質は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ｓｃ、Ｂａ、Ｅｕ、Ｓｍ、Ｙｂ、ＨｇとＴｌのうちのいずれか１種以上の元素を含むことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記層状物質は、グラファイト、多層グラフェンとｈ−ＢＮのうちのいずれか１種以上の積層体であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記層状物質は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、ＰｂとＢｉのうちのいずれかの元素と、Ｓ、Ｓｅ、ＴｅとＯのうちのいずれかの元素の化合物の積層体であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  6. 前記層状物質の端部の封止部材は、導電性を有し、
    前記封止部材は、請求項１又は２の半導体装置の電極であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  7. ２次元状の物質を２層以上積層させた層状物質を有し、
    前記層状物質は、第３層間物質を前記層状物質の層間に有する超伝導領域を有し、
    前記層状物質は、前記超伝導領域と隣接する前記第３層間物質を含まない導電性領域を有し、
    前記導電性領域上に、封止部材を有し、
    前記導電性領域の層状物質と前記導電性領域上の封止部材の距離は、前記第３層間物質の最小直径を有する物質の直径よりも小さいことを特徴とする超伝導装置。
  8. 前記第３層間物質は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ｓｃ、Ｂａ、Ｅｕ、Ｓｍ、ＹｂとＣｕのうちのいずれか１種以上の元素であることを特徴とする請求項６に記載の超伝導装置。
  9. 前記層状物質は、グラファイト、多層グラフェン、ＦｅＡｓ、ＴｉＮＣｌとＢｉ２Ｓｅ３のうちのいずれか１種以上の積層体であることを特徴とする請求項７又は８に記載の超伝導装置。
  10. ２次元状の物質を２層以上積層させた層状物質を有する部材の層状物質の一部の上に、封止部材を形成し、
    前記層状物質の層間に、層状物質をｐ型化、ｎ型化と超伝導材料化するいずれかの層間物質を含む気相中又は液相中で、前記封止部材を形成した部材を処理することを特徴とする半導体装置又は超伝導装置の製造方法。
  11. 前記気相中又は液相中で処理した後に、前記層状物質の層間に存在する一部の領域の層間物質を封じ込める蓋部材を形成し、
    前記蓋部材と封止部材の間以外の領域に存在する前記層間物質を前記層状物質の層間から脱離させることを特徴とする請求項１０に記載の半導体装置又は超伝導装置の製造方法。
  12. 前記脱離させた後に、前記ｐ型化、ｎ型化と超伝導材料化するいずれかの層間物質を含む気相中又は液相中で処理することを特徴とする請求項１１に記載の半導体装置又は超伝導装置の製造方法。
  13. 前記気相中又は液相中での処理は、前記封止部材を局所加熱することを特徴とする請求項１０乃至１２のいずれか１項に記載の半導体装置又は超伝導装置の製造方法。
  14. 前記局所加熱する領域を移動することを特徴とする請求項１３に記載の半導体装置又は超伝導装置の製造方法。
  15. 前記ｐ型化する層間物質は、Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ｏ、Ｓ、ＮとＰのうちのいずれかの１種以上の元素を含む分子又は化合物であって、
    前記ｎ型化する層間物質は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ｓｃ、Ｂａ、Ｅｕ、Ｓｍ、Ｙｂ、ＨｇとＴｌのうちのいずれか１種以上の元素を含み、
    前記超伝導材料化する層間物質は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｙ、Ｓｃ、Ｂａ、Ｅｕ、Ｓｍ、ＹｂとＣｕのうちのいずれか１種以上の元素であることを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体装置及び超伝導装置の製造方法。
  16. 前記層状物質は、グラファイト、多層グラフェン、ｈ−ＢＮ、ＦｅＡｓ、ＴｉＮＣｌ、Ｂｉ２Ｓｅ３のうちのいずれか１種以上の積層体であることを特徴とする請求項１０乃至１５のいずれか１項に記載の半導体装置および超伝導装置の製造方法。
  17. 前記層状物質は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、ＰｂとＢｉのうちのいずれかの元素と、Ｓ、Ｓｅ、ＴｅとＯのうちのいずれかの元素の化合物の積層体であることを特徴とする請求項１０乃至１５のいずれか１項に記載の半導体装置および超伝導装置の製造方法。
JP2013192900A 2013-09-18 2013-09-18 半導体装置、超伝導装置およびその製造方法 Expired - Fee Related JP6162555B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013192900A JP6162555B2 (ja) 2013-09-18 2013-09-18 半導体装置、超伝導装置およびその製造方法
US14/475,846 US9768372B2 (en) 2013-09-18 2014-09-03 Semiconductor device, superconducting device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013192900A JP6162555B2 (ja) 2013-09-18 2013-09-18 半導体装置、超伝導装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015060908A JP2015060908A (ja) 2015-03-30
JP6162555B2 true JP6162555B2 (ja) 2017-07-12

Family

ID=52668514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013192900A Expired - Fee Related JP6162555B2 (ja) 2013-09-18 2013-09-18 半導体装置、超伝導装置およびその製造方法

Country Status (2)

Country Link
US (1) US9768372B2 (ja)
JP (1) JP6162555B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213280A (ja) * 2015-05-01 2016-12-15 国立大学法人金沢大学 電界効果トランジスタ
DE102017107597B4 (de) * 2017-04-07 2019-05-02 Bernd Burchard Bauelemente mit einer bei Raumtemperatur supraleitenden Teilvorrichtung und Verfahren zu ihrer Herstellung
DE102017109759A1 (de) 2017-04-07 2018-10-11 Bernd Burchard Magnetfeld sensitives Bauelement mit einer bei Raumtemperatur supraleitenden Teilvorrichtung
US20200075832A1 (en) 2017-04-07 2020-03-05 Universität Leipzig Graphite Superconductor and Use Thereof
CN110429174B (zh) 2019-08-14 2021-11-05 孙旭阳 石墨烯/掺杂二维层状材料范德瓦尔斯异质结超导复合结构、超导器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3335836B2 (ja) 1996-03-15 2002-10-21 株式会社東芝 電子放出デバイス
JP5019751B2 (ja) 2006-01-31 2012-09-05 株式会社カネカ グラファイトフィルムおよびグラファイトフィルムの製造方法
US8308886B2 (en) * 2006-07-17 2012-11-13 E I Du Pont De Nemours And Company Donor elements and processes for thermal transfer of nanoparticle layers
WO2008108383A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation グラフェンを用いる半導体装置及びその製造方法
US9991391B2 (en) * 2008-07-25 2018-06-05 The Board Of Trustees Of The Leland Stanford Junior University Pristine and functionalized graphene materials
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8563965B2 (en) * 2010-02-02 2013-10-22 The Invention Science Fund I, Llc Doped graphene electronic materials
US8890277B2 (en) * 2010-03-15 2014-11-18 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
JP5242643B2 (ja) 2010-08-31 2013-07-24 株式会社東芝 半導体装置
CN103262210B (zh) * 2010-09-10 2017-09-08 维尔雷思科技有限公司 使用与半导体施主分离的层来制造光电装置的方法和由该方法制成的装置
JP5550515B2 (ja) 2010-10-05 2014-07-16 株式会社東芝 グラフェン配線およびその製造方法
JP5629570B2 (ja) * 2010-12-27 2014-11-19 株式会社日立製作所 グラフェン膜と金属電極とが電気的接合した回路装置
KR101791938B1 (ko) * 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
KR101469450B1 (ko) * 2011-03-02 2014-12-05 그래핀스퀘어 주식회사 그래핀의 ｎ-도핑 방법
US8728433B2 (en) * 2011-05-11 2014-05-20 Brookhaven Science Associates, Llc Processing of monolayer materials via interfacial reactions
KR101237351B1 (ko) * 2011-05-27 2013-03-04 포항공과대학교 산학협력단 전극 및 이를 포함한 전자 소자
JP2013057006A (ja) 2011-09-08 2013-03-28 Daiwa Can Co Ltd 金属酸化物を触媒に用いるポリエステルの解重合方法、および当該解重合方法を用いたポリエステル原料の回収方法
JP5813678B2 (ja) 2013-02-15 2015-11-17 株式会社東芝 半導体装置
US9236432B2 (en) * 2013-03-20 2016-01-12 The United States Of America, As Represented By The Secretary Of The Navy Graphene base transistor with reduced collector area
WO2014162625A1 (ja) * 2013-04-03 2014-10-09 独立行政法人産業技術総合研究所 接続構造及びその製造方法、半導体装置
WO2015102746A2 (en) * 2013-11-04 2015-07-09 Massachusetts Institute Of Technology Electronics including graphene-based hybrid structures

Also Published As

Publication number Publication date
US9768372B2 (en) 2017-09-19
JP2015060908A (ja) 2015-03-30
US20150080223A1 (en) 2015-03-19

Similar Documents

Publication Publication Date Title
JP6162555B2 (ja) 半導体装置、超伝導装置およびその製造方法
Retamal et al. Charge carrier injection and transport engineering in two-dimensional transition metal dichalcogenides
Fu et al. Self-modulation doping effect in the high-mobility layered semiconductor Bi 2 O 2 Se
Shi et al. Superconductivity series in transition metal dichalcogenides by ionic gating
Chen et al. Thickness-dependent electrical conductivities and ohmic contacts in transition metal dichalcogenides multilayers
Liu et al. High-performance field-effect-transistors on monolayer-WSe2
JP2017041646A (ja) 薄膜トランジスタおよびその製造方法
KR20130009640A (ko) 반도체 장치
Kamata et al. Operation of inverter and ring oscillator of ultrathin-body poly-Ge CMOS
Aftab et al. Van der Waals heterojunction diode composed of WS2 flake placed on p-type Si substrate
US20170256455A1 (en) Methods to form multi threshold-voltage dual channel without channel doping
Ghiasi et al. Bilayer h-BN barriers for tunneling contacts in fully-encapsulated monolayer MoSe2 field-effect transistors
Liu et al. Negative differential resistance in monolayer WTe2 tunneling transistors
Kim et al. Super low work function of alkali-metal-adsorbed transition metal dichalcogenides
Zhu et al. Thermoelectric transport properties of Ti doped/adsorbed monolayer blue phosphorene
Choi et al. A transparent diode with high rectifying ratio using amorphous indium-gallium-zinc oxide/SiNx coupled junction
Wu et al. High‐performance spin filters and spin field effect transistors based on bilayer VSe2
Huang et al. Enabling n-type polycrystalline Ge junctionless FinFET of low thermal budget by in situ doping of channel and visible pulsed laser annealing
An et al. Multifunctional 2D CuSe monolayer nanodevice
Ni et al. Status and prospects of Ohmic contacts on two-dimensional semiconductors
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
Li et al. Chemical Vapor Deposition of Quaternary 2D BiCuSeO p‐Type Semiconductor with Intrinsic Degeneracy
Liu et al. Electronic properties and transistors of the NbS2–MoS2–NbS2 NR heterostructure
Rasool et al. The role of surface states in modification of carrier transport in silicon nanowires
Wang et al. Tiny nano-scale junction built on B/N doped single carbon nanotube

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170615

R151 Written notification of patent or utility model registration

Ref document number: 6162555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees