JP5583236B1 - グラフェン配線 - Google Patents

Abstract

【課題】半導体素子の配線として使用可能な、半導体化や散乱効果を防いだ低抵抗なグラフェン配線を提供する。
【解決手段】導電膜１とコンタクト層絶縁膜３内に形成されたコンタクトプラグ２に接続されたグラフェン配線１０を形成する。グラフェン配線は触媒下地層１１と触媒層１２、グラフェン層１３とからなる。グラフェン層は、単層又は１００層以下の多層のグラフェンシートで構成される。グラフェン層はその側面にドーパント層１４とを備え、グラフェン層の層間又は層上には、原子又は分子が存在する。
【選択図】図１

Description

実施形態は、グラフェン配線に関する。

ＬＳＩや３Ｄメモリの微細化および多層化に伴い、金属配線において配線遅延の増大が大きな問題となっている。配線遅延の低減には、配線抵抗や配線間容量の低減が重要である。配線の低抵抗化には、例えばＣｕなどの低抵抗材料の適用が実用化されている。しかし、Ｃｕ配線においても、ストレスマイグレーションやエレクトロマイグレーションによる信頼性劣化、サイズ効果に起因する電気抵抗率の上昇、微細ビアホールへの埋め込みなどが問題となっており、低抵抗かつ電流密度耐性に優れた配線材料が求められている。

低抵抗・高信頼性が期待できる次世代配線材料として、高い電流密度耐性、電気伝導特性、熱伝導率、機械的強度など優れた物性を有するカーボンナノチューブやグラフェン等の炭素系材料の応用が注目されている。特に、横方向層間配線にグラフェンを用いる配線構造が検討されている。
グラフェン配線を形成するためには、基板上に一様に成膜したグラフェンを配線形状に加工、または、配線形状に形成した触媒層上へのグラフェンの成長を行う。
しかし、グラフェン配線を１０ｎｍ程度まで細くした場合は、電子の量子閉じ込め効果による半導体化、もしくは、端部による散乱効果によって、抵抗が増大する懸念がある。

特開２０１１−２３４２０号公報

実施形態は、低抵抗なグラフェン配線に関するものである。

実施形態にかかるグラフェン配線は、基板と、基板上の触媒層と、触媒層上のグラフェン層と、グラフェン層の側面に原子又は分子を含むドーパント層とを備え、グラフェン層の層間又はグラフェン層上には、前記ドーパント層から移行した前記原子又は分子が存在することを特徴とする。

図１は、実施形態のグラフェン配線を有する半導体装置の斜視概念図である。 図２は、実施形態のグラフェン配線の製造方法にかかる工程斜視概念図である。 図３は、実施形態のグラフェン配線の製造方法にかかる工程斜視概念図である。 図４は、実施形態のグラフェン配線の製造方法にかかる工程斜視概念図である。

以下、必要に応じて、図面を参照し、実施形態にかかる半導体装置、配線とその製造方法について説明する。
図１は、本発明の第１の実施の形態に係る半導体装置１００の斜視図である。
半導体装置１００は、半導体基板の絶縁膜３上のグラフェン配線１０と、グラフェン配線１０の下面および上面にそれぞれ接続されたコンタクトプラグ２と、コンタクトプラグ２を介してグラフェン配線１０に接続される導電膜１と、を有する。コンタクトプラグ２はコンタクト層絶縁膜３内に形成される。

グラフェン配線１０は、触媒下地層１１と、触媒下地層１１の上に形成される触媒層１２と、触媒層１２の上に形成されるグラフェン層１３と、グラフェン層１３の側面の少なくとも一部にドーパント層１４とを含む。グラフェン層１３の層間又は層上には、原子又は分子が存在する。グラフェン配線１０中の電流は、グラフェン層１中を配線１０の長さ方向Ｌに沿って流れる。

触媒下地層１１は、グラフェン層１３を構成するグラフェンの成長のための助触媒としての機能を有する。
触媒下地層１１は、例えば、Ｔｉ、Ｔａ、Ｒｕ、Ｗ等の金属の窒化物または酸化物からなる。また、触媒下地層１１は、異なる複数の層からなる積層構造を有してもよい。触媒下地層１１の厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。

触媒層１２は、グラフェン層１３を構成するグラフェンシートの成長のための触媒として機能する触媒材料からなる。触媒層１２は、絶縁膜３又は触媒下地層１１上に形成される。触媒層１２の触媒材料としては、Ｃｏ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｕ等を１種類以上含む金属単体又は合金、又は、これらの金属又は合金の炭化物等を用いることができる。触媒層１２の厚さは、例えば、５ｎｍ以上２０ｎｍ以下である。

グラフェン層１３は、触媒層１２上に形成された配線である。グラフェン層１３は、単層又は１００層以下多層のグラフェンシートで構成される。グラフェン層１３の層数は、製造工程によって調整することができる。グラフェンシートは、グラファイトの単層膜であり、炭素が六角形格子状に配列した構造を有する。グラフェン層１３は配線１０の長さ方向Ｌに連続的に形成されるため、電子の移動経路が配線の長さ方向Ｌに沿って形成される。

グラフェン中の電子の平均自由行程は約１００ｎｍ〜１μｍであり、現在多くのＬＳＩデバイスで用いられている低抵抗金属材料であるＣｕ中の電子の平均自由行程（約４０ｎｍ）と比較して、遥かに長いことが知られている。このため、グラフェンを低抵抗材料として配線１０の導電層に用いることができる。端部の散乱効果を効果的に抑制するためには、グラフェン配線１０の配線幅Ｗは３ｎｍ以上１００ｎｍ以下が好ましい。また、電子の閉じ込め効果による半導体化及び端部の散乱効果を効果的に抑制するためには、グラフェン配線１０の配線幅Ｗは３ｎｍ以上３０ｎｍ以下が好ましい。グラフェンの配線幅はＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で確認することができる。

ただし、グラフェン層の幅を１０ｎｍ程度まで狭めると、半金属であったグラフェンが半導体化する恐れがあり、抵抗が増加する可能性がある。ドーパント層１４は、その影響を軽減させ、抵抗を低下させる機能を有する。実施形態では、このドーパント層１４によって、グラフェン層１３の層間又は層上に原子又は分子が挿入又は配置されて、抵抗の増加を防ぐ。

グラフェン層１３の層間又は層上に存在する原子又は分子は、グラフェンの導電性を向上させる材料であって、具体的には、Ｎ_２、Ｂ、Ｏ_２、Ｆ_２、Ｃｌ_２、Ｂｒ_２、Ｉ_２、Ｃｏ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｕ、Ｎａ、Ｌｉ、Ｋ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、ＩｒとＰｔからなる群から選ばれる１種以上の原子又は分子が好ましい。分子には、これらの群から選ばれる１種以上の原子を有する化合物が含まれる。

ドーパント層１４は、下記のいずれかの原子、化合物又は金属膜で構成される。ドーパント層１４には、グラフェン層の層間又は層上に存在する原子又は分子が含まれる。ドーパント層１４は、グラフェン層１３の側面の少なくとも一部に設けられる。図１では、ドーパント層１４は、グラフェン層１３の全側面に設けられる。ドーパント層１４は、グラフェン層１３にその原子又は分子が存在する構成であれば良いため、薄い膜でよい。具体的には、０．１ｎｍ以上１０ｎｍ以下である。

ドーパント層１４は、例えば、Ｃｏ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｕ等の単体金属、または、これらの金属を含む合金や炭化物等からなる。これらの金属原子は、グラフェンとの結合が強いため、バンド構造を変化させ、半導体化したグラフェンを金属化ことができる。

金属膜とグラフェンの仕事関数の差により電荷移動が起こることにより、グラフェンに電子または正孔を供給することができる。金属膜の材料としては、グラフェンとの仕事関数の差が大きい、Ｎａ、Ｌｉ、Ｋ等のアルカリ金属、Ｓｃ、Ｙ、Ｌａ等の希土類、Ｚｒ、Ｈｆ、Ｉｒ、Ｐｔ等の遷移金属を用いることが好ましい。

グラフェン配線１０の配線幅を狭くすると前述の悪因子の影響が顕著になるが、実施形態では、これを緩和することができる。従って、例えば配線幅が１０ｎｍ程度であっても、体積抵抗率は、原子や分子が挿入されていないグラフェンよりも１桁乃至２桁程度に抵抗値を低くすることができる。実施形態のグラフェン配線１０は、例えば、体積抵抗率を２５μｍ・ｃｍとすることができる。

グラフェンの層間（層上）への原子又は分子が存在することの確認方法としては、ラマンスペクトルの変化を観察することが挙げられる。具体的には、未処理のグラフェン層では確認されなかった原子又は分子由来のピークと、かつ、グラフェンのＧピークの***を確認する。両現象が確認されれば、グラフェン以外の原子又は分子がグラフェンに含まれ、グラフェンに正孔や電子が供給されたことが確認される。

実施形態の半導体装置は、例えば、ＮＡＮＤ型フラッシュメモリやロジックデバイス等のＬＳＩ等であって、グラフェン配線１０を用いることができるものであれば、特に限定されない。
導電膜１は、例えば、ＬＳＩ等の半導体基板の一部に含まれる導電部材である。
コンタクトプラグ２は、例えば、層間配線である。
コンタクト層絶縁膜３は、例えば、層間配線の絶縁膜である。

次に、図１の斜視概念図に示す実施形態のグラフェン配線を有する半導体装置の製造方法について説明する。なお、半導体装置としては、特に限定されないため、実施形態では、導電膜１、コンタクトプラグ２と絶縁膜３が形成された半導体装置にグラフェン配線１０を製造する方法について説明する。

図２〜４は、図１の実施形態にかかる半導体装置１００の製造工程を示す斜視概念図である。
（第１の工程）
まず、図２に示すように、コンタクトプラグ２及びコンタクト層絶縁膜３上に、触媒下地層１１１を形成する。
触媒下地層１１１は、それぞれ好適な材料をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などで膜厚調整をして成膜することができる。触媒層１１２も触媒下地層１１１と同様に成膜することができる。

（第２の工程）
次に、グラフェン層１１３を製膜する。成膜前に、良質なグラフェン成長のために、触媒金属層１１２の微粒子化工程であるプラズマ前処理を行うことが好ましい。Ｈ_２、ＡｒやＮ_２等のガスを用い、処理時間３０秒以上３００秒以内、処理温度２５℃以上３００℃以下の範囲で微粒子化工程としてのプラズマ前処理を行う。上記ガスを用いた１回の処理、あるいは異なるガスを用いて２回以上に分けて処理を行ってもよい。

次に、必要に応じて、微粒子化処理した部材に、プラズマＣＶＤ法等を用いて、低温極薄カーボン膜成長とカーボン成長を行い、図２の部材を作製する。なお、低温極薄カーボン膜成長とカーボン成長の両方を必ず行う必要はなく、どちらか一方のみでもよい。低温極薄カーボン膜成長は、２００以上４００℃以下の温度でメタン等の炭素系ガスを含むプラズマで３０秒程度の短時間の処理を行う。また、カーボン成長は、３００℃以上７００℃以下でメタン等の炭素系ガスを含むプラズマで成長を行う。高品質なグラフェン膜を得るためにリモートプラズマを用いるのが好ましい。

（第３の工程）
次に、図３に示すように、例えば、リソグラフィー法とＲＩＥ法の組み合わせによりグラフェン層１１３の一部を加工する。加工されたグラフェン層１３は配線の形状を有する。配線の形状は、目的の形状にすることができる。

（第４の工程）
次に、図４に示すように、図３のグラフェン層１３が配線状に加工された部材に対して、ドーパント層１１４を堆積する。堆積方法はＣＶＤなどが挙げられる。堆積処理によって、グラフェン層１３にドーパント層１１４を構成する原子や分子がグラフェン層１３に移行するが、必要に応じてドーパント層１１４を構成する原子又は分子をグラフェン層１３に移行することを促進するために、加熱処理を行なっても良い。

（第５の工程）
次に、例えば、リソグラフィー法とＲＩＥ法の組み合わせにより、ドーパント層１１４、触媒層１１２と触媒下地層１１１を配線状に加工する。グラフェン層１３の側面にドーパント層２１４が残存するようにし、触媒層１１２、触媒下地層１１１もドーパント層１１４に合わせて加工を行う。本工程により、図１に示したグラフェン配線１０を有する半導体装置１００を得る。

実施形態にかかるグラフェン配線によれば、通常グラフェンと比べて電子または正孔の密度が高いグラフェン層間化合物を配線として用いることで、低抵抗な配線を提供することができる。また、ドーパント層をグラフェン層の側部に設けることで、グラフェンの端部に効率的に正孔又は電子を供給することができ、散乱効果を低減することができる。ドーパント層は穏やかな条件で形成することができるため、触媒層等への腐食による高抵抗化を防ぐことができる。

上記に、グラフェン配線を有する半導体装置の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１：導電膜
２：コンタクトプラグ
３：コンタクト層絶縁膜
１０：配線
１１：触媒下地層
１２：触媒層
１３、１１３：グラフェン層

Claims (4)

1. 基板と、
   前記基板上の触媒層と、
   前記触媒層上のグラフェン層と、
   前記グラフェン層の側面に原子又は分子を含むドーパント層とを備え、
   前記グラフェン層の層間又はグラフェン層上には、前記ドーパント層から移行した前記原子又は分子が存在することを特徴とするグラフェン配線。
2. 前記グラフェン層の幅は、３ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１に記載のグラフェン配線。
3. 前記グラフェン層の幅は、３ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１又は２に記載のグラフェン配線。
4. 前記原子又は分子は、Ｃｏ、Ｎｉ、Ｆｅ、ＲｕとＣｕのうちのいずれかの単体金属、前記いずれかの単体金属を含む合金、前記いずれかの単体金属を含む炭化物、Ｎａ、Ｌｉ、Ｋ、Ｓｃ、Ｙ、Ｌａ、Ｚｒ、Ｈｆ、ＩｒとＰｔからなる群から選ばれる１種以上であることを特徴とする請求項１乃至３のいずれか１項に記載のグラフェン配線。