JP5525618B2 - 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 - Google Patents

部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 Download PDF

Info

Publication number
JP5525618B2
JP5525618B2 JP2012536127A JP2012536127A JP5525618B2 JP 5525618 B2 JP5525618 B2 JP 5525618B2 JP 2012536127 A JP2012536127 A JP 2012536127A JP 2012536127 A JP2012536127 A JP 2012536127A JP 5525618 B2 JP5525618 B2 JP 5525618B2
Authority
JP
Japan
Prior art keywords
component
solder pad
dummy
conductive layer
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012536127A
Other languages
English (en)
Other versions
JPWO2012042667A1 (ja
Inventor
圭男 今村
徹 松本
良一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Co Ltd
Original Assignee
Meiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Co Ltd filed Critical Meiko Co Ltd
Publication of JPWO2012042667A1 publication Critical patent/JPWO2012042667A1/ja
Application granted granted Critical
Publication of JP5525618B2 publication Critical patent/JP5525618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/02—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections
    • H01R43/0235—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for soldered or welded connections for applying solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、精度よくパターン形成できる部品内蔵基板の製造方法及びこれを用いた部品内蔵基板に関するものである。
電気又は電子的な部品を内蔵した部品内蔵基板が知られている(例えば特許文献１参照)。特許文献１に代表されるような部品内蔵基板は、部品をプリプレグ等の絶縁基材で積層した後、外側の導電層をエッチング等によりパターン形成する。このパターン形成時、部品の端子とパターンとの位置合わせが困難である。このため、部品を挿通可能な孔を有する絶縁基材からなるコア基板に銅等の導電性物質でマークを形成し、部品積層時にこのコア基板も積層する。これにより、内蔵されたマークをＸ線で検出してマーク部分に貫通孔を設け、この貫通孔を基準にしてパターン成形し、パターンの位置精度の向上を図っている。しかしながら、コア基板にマークを形成するのは通常のパターン形成と同様の手間がかかり、その工程が必要となってくる。
一方で、予め銅箔等の導電層に孔を設け、この孔を基準にソルダレジストを形成し、積層後に孔を基準にしてＸ線孔開け加工し、さらにこのＸ線孔を基準にガイド孔加工をし、さらにこのガイド孔を基準にパターン形成して位置精度を向上させようとする方法がある。しかしながら、種々の孔を基準にする工程が多く、実際にはその精度が劣っている。また、現実的には、導電層の孔にプリプレグの樹脂が流れ込み、基板として形成することは困難である。
特開２０１０−２７９１７号公報
本発明は、上記従来技術を考慮したものであって、面倒な工程を必要とせず、内蔵された部品に対して精度よくパターン形成できる部品内蔵基板の製造方法及びこれを用いた部品内蔵基板を提供することを目的とする。
前記目的を達成するため、本発明では、導体パターンとなるべき薄膜の導電層を準備し、前記導電層上に複数の実接続位置及び少なくとも１個のダミー接続位置を除き、前記導電層上にマスク層を形成し、前記導電層から露出した前記実接続位置及び前記ダミー接続位置に半田を用いて実半田パッド及びダミー半田パッドをそれぞれ形成し、前記実半田パッドに電気又は電子的な部品の接続端子を接続し、前記導電層に直接又は前記マスク層を介して積層され、且つ、前記部品を埋設させた樹脂製の絶縁基材を形成し、前記ダミー半田バッドを基準として前記導電層の一部を除去し、前記導体パターンを形成することを特徴とする部品内蔵基板の製造方法を提供する。
好ましくは、前記導体パターンを形成するに際し、前記ダミー半田パッド及びこれに接する前記導電層を貫通する基準孔を形成し、前記基準孔を基準として前記導電層の一部を除去する。
また、好ましくは、前記ダミー半田パッドを基準とする際、Ｘ線照射装置を用いる。
また、好ましくは、前記実半田パッドに前記接続端子を接続する際、前記ダミー半田パッドの位置を基準として前記部品の位置合わせを行う。
また、好ましくは、前記基準孔を形成する際、さらに前記絶縁基材を貫通させる。
さらに本発明では、請求項１に記載の部品内蔵基板の製造方法を用いた部品内蔵基板であって、前記導体パターンと、前記絶縁基材と、前記部品とを備えたことを特徴とする部品内蔵基板を提供する。
好ましくは、前記絶縁基材に埋設され、前記ダミー接続位置を形成するための前記マスク層を備えている。
また、好ましくは、前記絶縁基材に埋設された前記ダミー半田パッドを備えている。
本発明によれば、実接続位置及びダミー接続位置が導電層に形成されるため、これらは同一面上に形成される。したがって、導電層が横方向にずれた場合でも、実接続位置及びダミー接続位置の間隔は保たれたままである。この実接続位置に半田を用いて実半田パッドを形成し、この実半田パッドに対して部品を接続する。一方、ダミー接続位置に半田を用いてダミー半田パッドを形成し、このダミー半田パッドを基準として導体パターンを形成する。したがって、上記実接続位置とダミー接続位置との相対的な位置関係が保持されていることと相俟って、部品と導体パターンとの相対的な位置精度を向上させることができる。また、このような位置精度向上のために用いるダミー半田パッドは、部品搭載のための実半田パッドの形成と同様の工程で形成することができる。すなわち、導体パターンの位置精度向上のために面倒な工程が必要となることはない。また、実半田パッドとダミー半田パッドは同一の工程で形成されるので、両者は同一の精度で形成される。このため、実半田パッドとダミー半田パッドとの相対的な位置精度はさらに向上する。
また、ダミー半田パッドを貫通する基準孔を設けることにより、基準となる位置を明確にすることができる。
また、ダミー半田パッドをＸ線照射装置で検出することにより、ダミー半田パッドを正確に検出することができる。
また、ダミー半田パッドの位置を基準として部品の位置合わせを行うことにより、位置精度の基準が導体パターンと同じになるので、両者の相対的な位置精度が向上する。
本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を順番に示す概略図である。 本発明に係る部品内蔵基板の製造方法を用いた部品内蔵基板の一例を示す概略図である。 ダミー半田パッドの例を示す概略平面図である。 ダミー半田パッドの別の例を示す概略平面図である。 ダミー半田パッドのさらに別の例を示す概略平面図である。 ダミー半田パッドのさらに別の例を示す概略平面図である。
図１に示すように、支持板１を用意する。支持板１は、例えばＳＵＳ板である。そして、図２に示すように、支持板１上に薄膜の導電層２を形成する。導電層２は、例えば銅めっきである。次に、図３に示すように、導電層２上にマスク層３を形成する。このマスク層３は、例えばソルダレジストであり、所定部分の導電層２を露出するようにして形成される。この露出した領域が実接続位置４及びダミー接続位置５となる。この実接続位置４及びダミー接続位置５の位置は、予め決められている。すなわち、実接続位置４は、導体パターン１８（図９参照）となるべき導電層２上に部品８（図５参照）を実装するための実半田パッド６（図４参照）を形成することを考慮してその位置が決定される。また、ダミー接続位置５は、導体パターン１８の位置精度向上のためとして用いるダミー半田パッド７（図４参照）を形成することを考慮してその位置が決定される。
次に、図４に示すように、実接続位置４に実半田パッド６を、ダミー接続位置にダミー半田パッド７を半田を用いて形成する。そして、図５に示すように、電気又は電子的な部品８を用意する。この部品８の接続端子９と、実半田パッド６とを接続する。これにより、導電層２と部品８とが電気的に接続される。
次に、図６に示すように、絶縁基材１０，１１及びコア基板１２を用意する。これら絶縁基材１０，１１及びコア基板１２は、互いに樹脂製である。絶縁基材１０，１１はいわゆるプリプレグである。絶縁基材１０及びコア基板１２は、それぞれ貫通孔１３，１４とを有している。この貫通孔１３，１４は、部品８が挿通可能な大きさに形成されている。貫通孔１３，１４は、絶縁基材１０及びコア基板１２を積層したときに連続するような位置に形成されている。この貫通孔１３，１４に部品８を通し、さらに上側に絶縁基材１１を重ね、さらにその上側に導電層２１を重ねて圧接する。
これにより、図７に示すように、支持板１と絶縁基材１０，１１、さらにコア基板１２が積層され、積層体１５が形成される。このとき、絶縁基材１０，１１は積層されて一体化し、貫通孔１３，１４の隙間に充填される。これにより、絶縁基材１０，１１及びコア基板１２からなる絶縁層１６が形成される。したがって、部品８は絶縁層１６に埋設される。また、予め貫通孔１０，１１が設けられているため、積層時に部品５にかかる圧力を抑制できる。このため、大型の部品５であっても絶縁層１６内に埋設することができる。なお、上記ではコア基板１２を用いたが、貫通孔を設けなくても積層が可能な場合は、プリプレグのみで積層してもよい。この場合は、絶縁層１６が絶縁基材そのものとなる。
そして、図８に示すように、支持板１を除去する。次に、ダミー半田パッド７の位置を検出し、導電層２とともにこのダミー半田パッド７を貫通する基準孔１７を形成する。ダミー半田パッド７の位置検出は、半田を容易に検出できるＸ線照射装置(不図示)を用いて行われる。このようにＸ線照射装置を用いることで、ダミー半田パッド７を正確に検出することができる。なお、ダミー半田パッド７の検出は、導電層２を削ってダミー半田パッド７を露出させ、これを直接カメラにて認識してもよいし、ダミー半田パッド７を絶縁層１６に埋設させずに、これを視認することで認識してもよい。
そして、図９で示したように、絶縁層１６を貫通し、絶縁層１６の両面に形成された導電層２を貫通する貫通孔２２を形成してもよい。これにより、貫通孔２２内にめっき処理を施して導電めっき２０を形成し、基板両面の導通を図ることができる。
そして、図１０に示すように、基準孔１７を基準として、導電層２の一部をエッチング等で除去し、導体パターン１８を形成する。以上の工程を経て、部品内蔵基板１９が形成される。
このようにして部品内蔵基板１９を製造することにより、導体パターン１８と部品８との互いの位置精度を高めることができる。すなわち、実接続位置４及びダミー接続位置５が導電層２に形成されるため、実接続位置４及びダミー接続位置５は同一面上に形成される。したがって、導電層２が横方向にずれた場合でも、実接続位置４及びダミー接続位置５の間隔は保たれたままである。この実接続位置４に形成された実半田パッド６に対して部品８を接続し、ダミー接続位置５に形成されたダミー半田パッド７（基準孔１７）を基準として導体パターン１８を形成する。したがって、上述した部品８と導体パターン１８との相対的な位置精度を向上させることができる。
また、このような位置精度向上のために用いるダミー半田パッド７は、部品５を搭載するための実半田パッド６の形成と同様の工程で同様の装置を用いて行うことができる。このため、導体パターン１８の位置精度向上のために面倒な工程が必要となることはない。また、実半田パッド６とダミー半田パッド７は同一の工程で形成されるので、両者は同一の精度で形成される。このため、実半田パッド６とダミー半田パッド７との相対的な位置精度はさらに向上する。これとともに、従来基準として用いていたマークのようなものを形成するための材料も不要であり、コスト的にも労力的にも負担がない。
また、上述した実半田パッド６に接続端子９を接続する際、ダミー半田パッド７の位置を基準として部品８の位置合わせを行ってもよい。このようにすれば、部品８の位置精度の基準が導体パターン１８と同一のダミー半田パッド７となるので、両者８，１８の相対的な位置精度が向上する。なお、ダミー半田パッド７は部品８の実装面、すなわち実半田パッド６と同一面上であればどのような位置に設けてもよい。
ダミー半田パッド７は、ソルダレジストと組み合わせて種々の形状を採用できる。例えば、図１１に示すように、平面視で円形でもよいし、図１２に示すように、平面視で十字形でもよい。また、図１３に示すように平面視で円と十字を重ねた形状でもよいし、図１４に示すように環状でもよい。もちろん、これ以外の形状も採用可能である。
１ 支持板
２ 導電層
３ マスク層
４ 実接続位置
５ ダミー接続位置
６ 実半田パッド
７ ダミー半田パッド
８ 電気又は電子的な部品
９ 接続端子
１０ 絶縁基材
１１ 絶縁基材
１２ コア基板
１３ 貫通孔
１４ 貫通孔
１５ 積層体
１６ 絶縁層
１７ 基準孔
１８ 導体パターン
１９ 部品内蔵基板
２０ 導電めっき
２１ 導電層
２２ 貫通孔

Claims (7)

  1. 導体パターンとなるべき薄膜の導電層を準備し、
    前記導電層上に複数の実接続位置及び少なくとも１個のダミー接続位置を除き、前記導電層上にマスク層を形成し、
    前記導電層から露出した前記実接続位置及び前記ダミー接続位置に半田を用いて実半田パッド及びダミー半田パッドをそれぞれ形成し、
    前記実半田パッドに電気又は電子的な部品の接続端子を接続し、
    前記導電層に直接又は前記マスク層を介して積層され、且つ、前記部品を埋設させた樹脂製の絶縁基材を形成し、
    前記ダミー半田バッドを基準として前記導電層の一部を除去し、前記導体パターンを形成することを特徴とする部品内蔵基板の製造方法。
  2. 前記導体パターンを形成するに際し、前記ダミー半田パッド及びこれに接する前記導電層を貫通する基準孔を形成し、前記基準孔を基準として前記導電層の一部を除去することを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  3. 前記ダミー半田パッドを基準とする際、Ｘ線照射装置を用いることを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  4. 前記実半田パッドに前記接続端子を接続する際、前記ダミー半田パッドの位置を基準として前記部品の位置合わせを行うことを特徴とする請求項１に記載の部品内蔵基板の製造方法。
  5. 請求項１に記載の部品内蔵基板の製造方法を用いた部品内蔵基板であって、
    前記導体パターンと、前記絶縁基材と、前記部品とを備えたことを特徴とする部品内蔵基板。
  6. 前記絶縁基材に埋設され、前記ダミー接続位置を形成するための前記マスク層を備えたことを特徴とする請求項５に記載の部品内蔵基板。
  7. 前記絶縁基材に埋設された前記ダミー半田パッドを備えたことを特徴とする請求項５に記載の部品内蔵基板。
JP2012536127A 2010-10-01 2010-10-01 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 Active JP5525618B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/067259 WO2012042667A1 (ja) 2010-10-01 2010-10-01 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Publications (2)

Publication Number Publication Date
JPWO2012042667A1 JPWO2012042667A1 (ja) 2014-02-03
JP5525618B2 true JP5525618B2 (ja) 2014-06-18

Family

ID=45892171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012536127A Active JP5525618B2 (ja) 2010-10-01 2010-10-01 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板

Country Status (7)

Country Link
US (1) US9320185B2 (ja)
EP (1) EP2624672A4 (ja)
JP (1) JP5525618B2 (ja)
KR (1) KR20130115230A (ja)
CN (1) CN103125151B (ja)
TW (1) TWI474768B (ja)
WO (1) WO2012042667A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2897447A4 (en) * 2012-09-11 2016-05-25 Meiko Electronics Co Ltd METHOD FOR PRODUCING A SUBSTRATE WITH AN EMBEDDED COMPONENT AND SUBSTRATE PRODUCED IN THIS METHOD WITH AN EMBEDDED COMPONENT
US9622352B2 (en) 2012-09-26 2017-04-11 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate
JP6262153B2 (ja) * 2013-01-18 2018-01-17 株式会社メイコー 部品内蔵基板の製造方法
EP2958408A4 (en) * 2013-02-12 2016-11-30 Meiko Electronics Co Ltd SUBSTRATE WITH A BUILT-IN COMPONENT AND MANUFACTURING METHOD THEREFOR
JP6308007B2 (ja) * 2013-07-16 2018-04-11 ソニー株式会社 配線基板および配線基板の製造方法
KR102194718B1 (ko) * 2014-10-13 2020-12-23 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
CN106304611A (zh) * 2015-06-10 2017-01-04 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法、应用该电路板的电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159345A (ja) * 2003-11-20 2005-06-16 E I Du Pont De Nemours & Co 基準のｘ線識別を用いて内層パネルおよび印刷回路板を製造する方法
JP2007027510A (ja) * 2005-07-19 2007-02-01 Fujikura Ltd 実装基板及び電子部品の実装方法
JP2008300690A (ja) * 2007-05-31 2008-12-11 Icom Inc 表面部品実装方法および表面部品実装用基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0357769A1 (en) * 1988-03-16 1990-03-14 Plessey Overseas Limited Vernier structure for flip chip bonded devices
US5186383A (en) * 1991-10-02 1993-02-16 Motorola, Inc. Method for forming solder bump interconnections to a solder-plated circuit trace
JPH08242276A (ja) * 1995-03-06 1996-09-17 Hitachi Telecom Technol Ltd 電話機用プリント回路板とその製造方法
JPH10163365A (ja) * 1996-11-28 1998-06-19 Toshiba Corp 半導体パッケージおよび実装回路装置
JP3645136B2 (ja) * 1999-06-22 2005-05-11 三菱電機株式会社 電子回路パッケージ及び実装ボード
JP2003017819A (ja) * 2001-06-29 2003-01-17 Fujitsu Ltd プリント配線板及びその識別方法
FI119583B (fi) 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006261463A (ja) * 2005-03-17 2006-09-28 Seiko Epson Corp 電子部品の実装構造、該実装構造を備えた記録装置、電子機器、並びに電子部品の実装方法
US8024858B2 (en) 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
WO2009147936A1 (ja) * 2008-06-02 2009-12-10 イビデン株式会社 多層プリント配線板の製造方法
JP4874305B2 (ja) 2008-07-22 2012-02-15 株式会社メイコー 電気・電子部品内蔵回路基板とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159345A (ja) * 2003-11-20 2005-06-16 E I Du Pont De Nemours & Co 基準のｘ線識別を用いて内層パネルおよび印刷回路板を製造する方法
JP2007027510A (ja) * 2005-07-19 2007-02-01 Fujikura Ltd 実装基板及び電子部品の実装方法
JP2008300690A (ja) * 2007-05-31 2008-12-11 Icom Inc 表面部品実装方法および表面部品実装用基板

Also Published As

Publication number Publication date
WO2012042667A1 (ja) 2012-04-05
CN103125151A (zh) 2013-05-29
KR20130115230A (ko) 2013-10-21
TWI474768B (zh) 2015-02-21
EP2624672A4 (en) 2014-11-26
EP2624672A1 (en) 2013-08-07
US9320185B2 (en) 2016-04-19
JPWO2012042667A1 (ja) 2014-02-03
CN103125151B (zh) 2016-09-07
TW201218897A (en) 2012-05-01
US20130242516A1 (en) 2013-09-19
WO2012042667A9 (ja) 2013-08-22

Similar Documents

Publication Publication Date Title
JP5444473B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法
JP5525618B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
CN105027691B (zh) 印刷电路板及其制造方法
JP5078687B2 (ja) 多層配線基板の製造方法
JP5554868B1 (ja) キャビティ付き基板の製造方法
JP2009200389A (ja) 電子部品内蔵基板の製造方法
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2014154877A (ja) 多層印刷回路基板及び層間の位置合わせ精度の測定方法
JP5302920B2 (ja) 多層配線基板の製造方法
KR20170067481A (ko) 인쇄회로기판, 전자소자 패키지 및 그 제조방법
CN106358369B (zh) 电路板及其制作方法
JP6099902B2 (ja) 配線基板の製造方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
WO2014049721A1 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9521754B1 (en) Embedded components in a substrate
JP2014011403A (ja) 配線基板の製造方法
WO2014115288A1 (ja) 部品内蔵基板の製造方法
JP6050047B2 (ja) 配線基板の製造方法
JP2005142190A (ja) 配線基板の製造方法
JP2010016301A (ja) 多層プリント配線板の層間接続部材とその製造方法並びに多層プリント配線板とその製造方法
JP2010040906A (ja) 部品内蔵基板の製造方法および部品内蔵基板
WO2014041627A1 (ja) 部品内蔵基板の製造方法
JP2014063784A (ja) 配線基板、および、配線基板の製造方法
JP2012064621A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140411

R150 Certificate of patent or registration of utility model

Ref document number: 5525618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250