JP4874305B2 - 電気・電子部品内蔵回路基板とその製造方法 - Google Patents
電気・電子部品内蔵回路基板とその製造方法 Download PDFInfo
- Publication number
- JP4874305B2 JP4874305B2 JP2008188843A JP2008188843A JP4874305B2 JP 4874305 B2 JP4874305 B2 JP 4874305B2 JP 2008188843 A JP2008188843 A JP 2008188843A JP 2008188843 A JP2008188843 A JP 2008188843A JP 4874305 B2 JP4874305 B2 JP 4874305B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- thin layer
- electric
- conductive thin
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 51
- 239000004020 conductor Substances 0.000 claims description 50
- 239000000463 material Substances 0.000 claims description 37
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 22
- 239000011888 foil Substances 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 239000011889 copper foil Substances 0.000 claims description 18
- 238000010030 laminating Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims 1
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 239000007858 starting material Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 241000531908 Aramides Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000012744 reinforcing agent Substances 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は電子部品内蔵回路基板とその製造方法に関し、更に詳しくは、それを用いて製造した多層回路基板を従来に増して薄型にすることができる電気・電子部品内蔵回路基板とその製造方法に関する。
最近、各種の電気・電子機器の小型化、薄型化、軽量化、多機能化が急速に進んでいる。とくに、携帯電話、ノートパソコン、デジタルカメラなどの分野では、多機能化と並んで小型化、薄型化の要求が強い。また、伝送信号の高周波化、高速化が進んでいるのであるが、このことに伴って発生してくる信号ノイズの増大への対応策も強い要求の１つである。
このような全体の動向に対し、これら電気・電子機器に組み込まれる回路基板として、従来は基板表面に実装されていた各種の電気・電子部品を基板の絶縁層である絶縁基材に内蔵した構造の回路基板や、それを複数積層して成る多層回路基板が注目を集めている。
このような部品内蔵の回路基板の場合、配線長が短くなってノイズ低減を実現することができ、また、基板に実装する部品点数が同じであるならば、完成した基板全体としては薄型化・小型化を実現することができるからである。
このような部品内蔵の回路基板の場合、配線長が短くなってノイズ低減を実現することができ、また、基板に実装する部品点数が同じであるならば、完成した基板全体としては薄型化・小型化を実現することができるからである。
従来、このような部品内蔵型の回路基板は、概ね、次のようにして製造されている。
まず、絶縁基材の両面に例えば銅箔が貼着されている両面銅張積層板を出発素材として用意する。次いで、銅箔にフォトリソグラフィーとエッチング技術を適用して、当該銅箔を所定パターンの導体回路に加工して、絶縁基材ａの両面にパッド部を含む導体回路ｂが配線されている図１６で示すようなコア基板Ａ0を製造する。
まず、絶縁基材の両面に例えば銅箔が貼着されている両面銅張積層板を出発素材として用意する。次いで、銅箔にフォトリソグラフィーとエッチング技術を適用して、当該銅箔を所定パターンの導体回路に加工して、絶縁基材ａの両面にパッド部を含む導体回路ｂが配線されている図１６で示すようなコア基板Ａ0を製造する。
そしてコア基板Ａ0の導体回路ｂの所定箇所に例えばはんだリフロー処理によって所望する電気・電子部品ｃを表面実装し、ついで例えば未硬化樹脂から成る絶縁基材ｄで電気・電子部品ｃを埋設して、図１７で示した部品内蔵の単位回路基板Ａ’にする。
そして、この回路基板Ａ’を用いて多層回路基板を製造する場合には、絶縁基材ｄの上に銅箔を貼着し、更に絶縁基材を硬化したのち、その銅箔を導体回路にして、以後、公知のビルドアップ工法を適用して単位回路基板を順次積層していけばよい（特許文献１を参照）。
特開２００４−３２７６２４号公報
そして、この回路基板Ａ’を用いて多層回路基板を製造する場合には、絶縁基材ｄの上に銅箔を貼着し、更に絶縁基材を硬化したのち、その銅箔を導体回路にして、以後、公知のビルドアップ工法を適用して単位回路基板を順次積層していけばよい（特許文献１を参照）。
上記したような従来構造の部品内蔵の回路基板を製造するに際しては、その最初の工程においてコア基板Ａｏを製造することが必要である。したがって、完成した部品内蔵回路基板の全体の厚みにおいては、部品を内蔵する層ではないコア基板Ａｏの絶縁基材ａの厚み相当分が必ず含まれてくる。そのため、コア基板Ａｏを使用する限り、完成した部品内蔵回路基板の全体の厚みにおいてこの厚み相当分を薄くすることはできない。
また、従来の部品内蔵回路基板の製造時に用いるコア基板の絶縁基材における例えば絶縁樹脂は硬化が完了していて寸法変化を起こしにくい状態にあるが、しかしコア基板の上に配置される絶縁基材の絶縁樹脂は未硬化または半硬化の状態にあり、硬化が完了しているコア基板の絶縁基材と対比して、硬化の過程で大きな寸法変化を起こす状態にある。そのため、完成した部品内蔵回路基板においては、反りの発生頻度が多くなってくる。
本発明は、図１６で示したコア基板Ａｏを使用して製造する従来の部品内蔵回路基板における上記した問題を解決し、従来のようなコア基板Ａｏを使用することなく製造することができ、したがってコア基板Ａｏにおける絶縁基板ａの厚み相当分が薄くなっており、また反りの発生が低減されている新規な構造の電気・電子部品内蔵回路基板とその製造方法の提供を目的とする。
上記した目的を達成するために、本発明においては、絶縁基材と、前記絶縁基材の一方の面にソルダーレジスト層を介在させて形成された第１導体回路及び前記絶縁基材の一方の面とは反対側の他方の面に形成された第２導体回路と、前記絶縁基材の中に埋設され、前記一方の面側に前記第１導体回路と電気的に接続されるべき端子を有する電気・電子部品とを備え、前記ソルダーレジスト層は、前記電気・電子部品の端子を個別に前記第１導体回路に向けて露出させる孔を有し、前記孔に充填されたソルダーペーストによって形成され、前記端子と前記第１導体回路とを電気的に接続する接続導電体を更に含むことを特徴とする電気・電子部品内蔵回路基板が提供される。
また、本発明においては、請求項１に記載の電気・電子部品内蔵回路基板の製造方法であって、支持基材と、前記支持基材に積層され、前記第１導体回路となるべき導電薄層とを含む２層構造の板状体を準備する準備工程と、前記導電薄層の前記支持基材と接触する第１面とは反対側の第２面に、前記導電薄層に至る前記孔を有するソルダーレジスト層を形成する工程と、前記孔にソルダーペーストを充填し、前記導電薄層に電気的に接続されたペーストポストを形成する工程と、前記ペーストポスト上に前記電気・電子部品の前記端子を介して前記電気・電子部品を配設した後、前記ペーストポストの加熱溶融処理を経て、前記ペーストポストを前記端子と前記導電薄層とを電気的に接続する前記接続導電体に形成し、前記電気・電子部品を前記板状体の前記導電薄層上に実装する実装工程と、前記電気・電子部品が実装された前記導電薄層上に前記電気・電子部品を前記ソルダーレジスト層とともに埋設する前記絶縁基材を形成するとともに、前記絶縁基材の前記導電薄層とは反対側の面に前記第２導体回路となるべき導電材料の箔を配置する積層工程と、前記板状体から前記支持基材を剥離して前記導電薄層の第１面を表出させる剥離工程と、前記導電薄層および前記箔を所定パターンに加工して前記第１及び第２導体回路にそれぞれ形成する導体回路形成工程とを備えていることを特徴とする電気・電子部品内蔵回路基板の製造方法が提供される。
また、本発明においては、請求項１に記載の電気・電子部品内蔵回路基板の製造方法であって、支持基材と、前記支持基材に積層され、前記第１導体回路となるべき導電薄層とを含む２層構造の板状体を準備する準備工程と、前記導電薄層の前記支持基材と接触する第１面とは反対側の第２面に、前記導電薄層に至る前記孔を有するソルダーレジスト層を形成する工程と、前記孔にソルダーペーストを充填し、前記導電薄層に電気的に接続されたペーストポストを形成する工程と、前記ペーストポスト上に前記電気・電子部品の前記端子を介して前記電気・電子部品を配設した後、前記ペーストポストの加熱溶融処理を経て、前記ペーストポストを前記端子と前記導電薄層とを電気的に接続する前記接続導電体に形成し、前記電気・電子部品を前記板状体の前記導電薄層上に実装する実装工程と、前記電気・電子部品が実装された前記導電薄層上に前記電気・電子部品を前記ソルダーレジスト層とともに埋設する前記絶縁基材を形成するとともに、前記絶縁基材の前記導電薄層とは反対側の面に前記第２導体回路となるべき導電材料の箔を配置する積層工程と、前記板状体から前記支持基材を剥離して前記導電薄層の第１面を表出させる剥離工程と、前記導電薄層および前記箔を所定パターンに加工して前記第１及び第２導体回路にそれぞれ形成する導体回路形成工程とを備えていることを特徴とする電気・電子部品内蔵回路基板の製造方法が提供される。
そして、前記準備工程は、前記板状体に含まれる前記導電薄層として第１の銅箔を用いるとともに前記支持基材として前記第１の銅箔より厚さが厚い肉厚銅箔を用いることが好ましい。
また、前記積層工程は、前記導電材料の箔として第２の銅箔を用いることが好ましい。
また、前記積層工程は、前記導電材料の箔として第２の銅箔を用いることが好ましい。
本発明の電気・電子部品内蔵回路基板は、電気・電子部品を内蔵する絶縁基材の上面と下面に当該部品と接続する所定パターンの導体回路が配線されていて、従来のコア基板のように部品を内蔵していない絶縁基材の上面（または下面）に、電気・電子部品を内蔵する絶縁基材が積層されている構造ではないので、従来に比べて、部品を内蔵していない絶縁基材の厚み相当分が薄くなっている。
したがって、本発明の電気・電子部品内蔵回路基板は、搭載する部品点数が同数であれば従来に比べて全体の厚みを薄くすることができ、また全体の厚みが同じであれば、搭載できる部品点数は従来に比べて多くすることができる。
また、内蔵されている電気・電子部品と導体回路との配線長が短いので、伝送信号の高周波化、高速化に対してもノイズ低減を実現することができる。
また、内蔵されている電気・電子部品と導体回路との配線長が短いので、伝送信号の高周波化、高速化に対してもノイズ低減を実現することができる。
本発明の電気・電子部品内蔵回路基板の基本構造を図１と図２に示す。図１の基板Ａは、後述する工程１において、内蔵する部品の端子部と導体回路とを接続するための接続端子部を導電薄層に形成する際に後述する工程１Ａを実施したときに得られる基板であり、図２の基板Ｂは工程１Ｂを実施したときに得られる基板である。
図１の基板Ａは、絶縁層である１枚の絶縁基材１と、その下面１ａと上面１ｂにそれぞれ所定パターンで配線された導体回路２ａ，３ａと、絶縁基材１に内蔵されている電気・電子部品４とで構成され、絶縁基材１の厚み方向には更に導体回路２ａと導体回路３ａの導通をとるためのスルーホール５が形成されている。
図１の基板Ａは、絶縁層である１枚の絶縁基材１と、その下面１ａと上面１ｂにそれぞれ所定パターンで配線された導体回路２ａ，３ａと、絶縁基材１に内蔵されている電気・電子部品４とで構成され、絶縁基材１の厚み方向には更に導体回路２ａと導体回路３ａの導通をとるためのスルーホール５が形成されている。
なお、スルーホール５は、ここに例えばめっき銅や導電性ペーストなどを充填して柱状導体の状態になっていてもよい。
ここで、部品４の例えばランドのような端子部４ａは、後述する工程１Ａで形成される導電性ペーストから成る接続端子部６ａに接続されることにより、導体回路２ａと電気的に接続されている。
ここで、部品４の例えばランドのような端子部４ａは、後述する工程１Ａで形成される導電性ペーストから成る接続端子部６ａに接続されることにより、導体回路２ａと電気的に接続されている。
図２の基板Ｂの場合は、絶縁基材１の下面と導体回路２ａの間に、厚みが接続端子部６ｂの高さと等値のソルダーレジストの層７が介在し、また接続端子部６ｂがソルダーペーストから成ることを除いては、前記した基板Ａの場合と同じ構造になっている。すなわち、この基板Ｂでは、基板Ａにおける１枚の絶縁基材１が絶縁基材１とソルダーレジスト層７の積層体になっている。
これらの基板Ａ，基板Ｂのいずれにおいて、製造に当たっては、図３で示す板状体２を出発素材とする。
板状体２は、導電材料から成る導電薄層２Ａとこの薄層２Ａよりも厚い支持部材２Ｂを例えば剥離可能に貼着して積層した２層構造になっている。導電薄層２Ａは最終的には基板Ａ，基板Ｂの導体回路２ａに加工されるので、導電材料であることを必須条件とするが、支持部材２Ｂの方は、導電薄層２Ａを支持するための支持材であって、必ずしも導電材料である必要はなく、例えば樹脂フィルムなどであってもよい。
板状体２は、導電材料から成る導電薄層２Ａとこの薄層２Ａよりも厚い支持部材２Ｂを例えば剥離可能に貼着して積層した２層構造になっている。導電薄層２Ａは最終的には基板Ａ，基板Ｂの導体回路２ａに加工されるので、導電材料であることを必須条件とするが、支持部材２Ｂの方は、導電薄層２Ａを支持するための支持材であって、必ずしも導電材料である必要はなく、例えば樹脂フィルムなどであってもよい。
このような板状体２としては、導電薄層２Ａが銅箔であり、支持部材２Ｂも銅箔（当て箔と呼ばれる）であるものが例えば古河サーキットフォイル社製のキャリア銅箔などとして市販されている。
工程１。この工程は、板状体２の導電薄層２Ａの上に、基板Ａ，基板Ｂにおいて、内蔵部品４の端子部４ａと導体回路２ａとの間を接続するための接続端子部６ａ，６ｂを形成する工程である。
工程１。この工程は、板状体２の導電薄層２Ａの上に、基板Ａ，基板Ｂにおいて、内蔵部品４の端子部４ａと導体回路２ａとの間を接続するための接続端子部６ａ，６ｂを形成する工程である。
そして工程１としては後述する工程１Ａまたは工程１Ｂを実施することができ、工程１Ａを実施すれば最終的に図１で示した構造の基板Ａが製造され、工程１Ｂを実施すれば最終的に基板Ｂが製造される。
最初に工程１Ａを採用した場合の製造方法について説明する。
工程１Ａにおいては、板状体２の導電薄層２Ａの上面に導電性ペーストを用いたスクリーン印刷を行って、図４で示したように、所定の位置に導電性ペーストから成るパッド部を含む接続端子部６ａを印刷して中間体Ａ1を製造する。
最初に工程１Ａを採用した場合の製造方法について説明する。
工程１Ａにおいては、板状体２の導電薄層２Ａの上面に導電性ペーストを用いたスクリーン印刷を行って、図４で示したように、所定の位置に導電性ペーストから成るパッド部を含む接続端子部６ａを印刷して中間体Ａ1を製造する。
このときに用いる導電性ペーストとしては、例えばＸＨ９６２６−７（商品名、ナミックス社製のはんだ代替用導電性接着剤）などをあげることができる。
ついで、中間体Ａ1は工程２に移送される。
工程２。この工程は、工程１で得られた中間体Ａ1の接続端子部に内蔵すべき電気・電子部品４を実装する工程である。
ついで、中間体Ａ1は工程２に移送される。
工程２。この工程は、工程１で得られた中間体Ａ1の接続端子部に内蔵すべき電気・電子部品４を実装する工程である。
工程１Ａによって製造された中間体Ａ1の場合、図５で示したように、導電薄層２Ａの上面に突設されている接続端子部６ａに電気・電子部品４の端子部４ａを重ね合わせたのち、電気・電子部品４を軽く押圧しながら加熱する。
導電性ペーストから成る接続端子部６ａが端子部４ａと接着し、同時に導電性ペーストが熱硬化することにより、端子部４ａが接続端子部６ａに固着され、ここに接続端子部６ａに電気・電子部品４が実装されている中間体Ａ2が得られる。
導電性ペーストから成る接続端子部６ａが端子部４ａと接着し、同時に導電性ペーストが熱硬化することにより、端子部４ａが接続端子部６ａに固着され、ここに接続端子部６ａに電気・電子部品４が実装されている中間体Ａ2が得られる。
この、中間体Ａ2では、薄層２Ａに突設して形成された接続端子部６ｂに電気・電子部品４が実装されているので、電気・電子部品４と導電薄層２Ａの間に接続端子部６ａの高さとほぼ等しい厚みの微少クリアランスが形成されている。
工程３。この工程は、工程２によって得られた中間体Ａ2に対して実装された電気・電子部品を絶縁基材に埋設し、そしてこの絶縁基材の表面に導電材料の箔を貼着する工程である。
工程３。この工程は、工程２によって得られた中間体Ａ2に対して実装された電気・電子部品を絶縁基材に埋設し、そしてこの絶縁基材の表面に導電材料の箔を貼着する工程である。
絶縁基材としては、例えばガラスクロス、ガラス繊維、アラミド繊維などを補強剤とし、ここに未硬化のエポキシ樹脂、フェノール樹脂、不飽和ポリエステルのような絶縁樹脂を含浸した絶縁シートが好適である。また、含浸した樹脂を半硬化させたプリプレグ材であってもよい。
中間体Ａ2の場合、図６で示したように、電気・電子部品４と導電薄層２Ａの表面を覆って絶縁基材１を配置し、更にその上面全体を被覆して導電材料の箔３を配置し、全体を加熱しながら箔３を押圧する。箔３としては、通常、銅箔が用いられる。
中間体Ａ2の場合、図６で示したように、電気・電子部品４と導電薄層２Ａの表面を覆って絶縁基材１を配置し、更にその上面全体を被覆して導電材料の箔３を配置し、全体を加熱しながら箔３を押圧する。箔３としては、通常、銅箔が用いられる。
絶縁基材１の絶縁樹脂は一旦軟化し、導電薄層２Ａと電気・電子部品４の間の微小クリアランスにも絶縁樹脂が侵入して電気・電子部品４の全体を被覆し、その後熱硬化する。
その結果、電気・電子部品４が絶縁基材１に埋設され、同時に絶縁基材１と箔３が接着している中間体Ａ3が得られる。
工程４。この工程は、工程３で製造された中間体Ａ3から、出発素材である板状体２の支持部材２Ｂを除去する工程である。具体的には支持部材２Ｂを剥離除去する工程である。
その結果、電気・電子部品４が絶縁基材１に埋設され、同時に絶縁基材１と箔３が接着している中間体Ａ3が得られる。
工程４。この工程は、工程３で製造された中間体Ａ3から、出発素材である板状体２の支持部材２Ｂを除去する工程である。具体的には支持部材２Ｂを剥離除去する工程である。
この工程４を行うことにより、図７に示した中間体Ａ4が得られる。
得られた中間体Ａ4は、電気・電子部品４を埋設する絶縁基材１の下面と上面がそれぞれ導電薄層２Ａ、箔３で被覆された構造体になっている。
なお、出発素材の板状体２として、前記した市販品の古河サーキットフォイル社製のキャリア付き銅箔などを用いれば、工程４における支持部材２Ｂの除去は、支持部材２Ｂの剥離操作によって容易に行うことができる。
得られた中間体Ａ4は、電気・電子部品４を埋設する絶縁基材１の下面と上面がそれぞれ導電薄層２Ａ、箔３で被覆された構造体になっている。
なお、出発素材の板状体２として、前記した市販品の古河サーキットフォイル社製のキャリア付き銅箔などを用いれば、工程４における支持部材２Ｂの除去は、支持部材２Ｂの剥離操作によって容易に行うことができる。
工程５。この工程は、中間体Ａ4の導電薄層２Ａと箔３に、常用のフォトリソグラフィーとエッチング技術を適用して、導電薄層２Ａを所定パターンの導体回路２ａに加工し、箔３を同じく所定パターンの導体回路３ａに加工する。あわせて、中間体Ａ4の厚み方向にスルーホール５を形成して、図１で示した電気・電子部品内蔵回路基板Ａにする。
次に工程１Ｂを採用した場合の製造方法について説明する。
次に工程１Ｂを採用した場合の製造方法について説明する。
工程１Ｂの場合は、図８で示したように、まず、板状体2の導電薄層２Ａの上面全体に、形成すべき接続端子部の高さと同じ厚みでソルダーレジストを塗布して層７を形成する。
そして、このソルダーレジスト層７を被覆してフォトレジスト層８を形成したのち、ここにフォトリソグラフィーとエッチング技術を適用して、形成すべき接続端子部の位置にソルダーレジスト７にまで至る開口部８ａを形成する（図９）。
そして、このソルダーレジスト層７を被覆してフォトレジスト層８を形成したのち、ここにフォトリソグラフィーとエッチング技術を適用して、形成すべき接続端子部の位置にソルダーレジスト７にまで至る開口部８ａを形成する（図９）。
ついで、エッチャントを用いて開口部８ａの下に位置するソルダーレジスト層７の部分をエッチング除去して、接続端子部を形成すべき箇所に導電薄層２Ａにまで至る凹孔７ａを形成したのち、フォトレジスト層８を除去する。
その結果、ソルダーレジスト層７には、図１０で示したように、底部からは導電薄層２Ａの表面が表出している凹孔７ａが形成されている板状体が得られる。
その結果、ソルダーレジスト層７には、図１０で示したように、底部からは導電薄層２Ａの表面が表出している凹孔７ａが形成されている板状体が得られる。
ついで、ソルダーレジスト層７にソルダーペーストを用いたスクリーン印刷を行って凹孔７ａにソルダーペーストを充填する。その結果、図１１で示したように、ソルダーレジスト層７の所定箇所には、導電薄層２Ａの表面と接続するソルダーペースト６ｂから成る接続端子部が形成されている中間体Ｂ1が得られる。
得られた中間体Ｂ1は工程２に移送され、そこで導電薄層２Ａに形成されている接続端子部６ｂに電気・電子部品４の端子部４ａを重ね合わせたのち、全体を所定温度のリフロー炉に通し、ついで室温まで冷却する。
得られた中間体Ｂ1は工程２に移送され、そこで導電薄層２Ａに形成されている接続端子部６ｂに電気・電子部品４の端子部４ａを重ね合わせたのち、全体を所定温度のリフロー炉に通し、ついで室温まで冷却する。
ソルダーペーストから成る接続端子部６ｂは、リフロー処理時にいったん溶融して端子部４ａと接合したのち冷却されることにより、端子部４ａが接続端子部６ｂに固着され、ここに接続端子部６ｂに電気・電子部品４が実装されている中間体Ｂ2が得られる（図１２）。
この中間体Ｂ2の場合は、前記した中間体Ａ2の場合と異なり、中間体Ａ2で形成されていた電気・電子部品４と導電薄層２Ａの間の微小クリアランスがソルダーレジスト層７で埋設された構造になっている。
この中間体Ｂ2の場合は、前記した中間体Ａ2の場合と異なり、中間体Ａ2で形成されていた電気・電子部品４と導電薄層２Ａの間の微小クリアランスがソルダーレジスト層７で埋設された構造になっている。
中間体Ｂ2は工程３に移送され、そこで、実装された電気・電子部品が絶縁基材で埋設され、そしてこの絶縁基材の表面に導電材料の箔が貼着される。
その結果、図１３で示した中間体Ｂ３が得られる。
この中間体Ｂ３は工程４に移送され、そこで、板状体２の支持部材２Ｂを剥離除去して、下面と上面がそれぞれ導電薄層２Ａ、箔３で被覆されている中間体Ｂ４を得る（図１４）。
その結果、図１３で示した中間体Ｂ３が得られる。
この中間体Ｂ３は工程４に移送され、そこで、板状体２の支持部材２Ｂを剥離除去して、下面と上面がそれぞれ導電薄層２Ａ、箔３で被覆されている中間体Ｂ４を得る（図１４）。
そして、中間体Ｂ4は工程５に移送され、そこで、導電薄層２Ａと箔３に、常用のフォトリソグラフィーとエッチング技術を適用して、導電薄層２Ａを所定パターンの導体回路２ａに加工し、箔３を同じく所定パターンの導体回路３ａに加工する。あわせて、中間体Ｂ4の厚み方向にスルーホール５を形成して、図２で示した電気・電子部品内蔵回路基板Ｂにする。
この部品内蔵回路基板は、例えば、マザーボードに搭載するモジュール基板として使用することができ、またビルドアップ工法で部品内蔵多層回路基板を製造するときのコア基板としても使用することができる。
例えば、図１５は、本発明の部品内蔵回路基板Ｂをコア基板として用い、ビルドアップ工法で製造した部品内蔵３層回路基板の１例を示す断面図である。
例えば、図１５は、本発明の部品内蔵回路基板Ｂをコア基板として用い、ビルドアップ工法で製造した部品内蔵３層回路基板の１例を示す断面図である。
この部品内蔵３層回路基板と、図１６のコア基板Ａ０を用いて製造した従来構造の部品内蔵３層回路基板Ａ’（図１７）とを対比して明らかなように、両社は同じ３層構造であるが、モジュール基板Ｂを用いた方が内蔵されている部品点数が多くなる。逆に言えば、内蔵する部品点数が同じであれば、基板全体の厚みが薄くなる。
本発明の回路基板Ａ，Ｂは以上の工程を経由して製造されるので、１層の絶縁基板と、そこに内蔵されている電気・電子部品と、絶縁基板の上面と下面に配線された導体回路と、その導体回路と電気・電子部品を接続し、かつ絶縁基材に内蔵されている接続端子部とを備えた構造になっていて、全体の表面には導体回路のみが配線されている。
このようなことから、この回路基板は、例えばマザーボードに搭載するモジュール基板として使用することができ、また、ビルドアップ工法で多層回路基板を製造するときのいわゆるコア基板としても使用することができる。
このようなことから、この回路基板は、例えばマザーボードに搭載するモジュール基板として使用することができ、また、ビルドアップ工法で多層回路基板を製造するときのいわゆるコア基板としても使用することができる。
１ 絶縁基材
１ａ 絶縁基材１の上面
１ｂ 絶縁基材１の下面
２ 板状体
２Ａ 導電薄層
２Ｂ 支持部材
２ａ，３ａ 導体回路
３ 導電材料の箔
４ 電気・電子部品
４ａ 電気・電子部品４の端子部
５ スルーホール
６ａ，６ｂ 接続端子部
７ ソルダーレジスト
７ａ 凹孔
８ フォトレジスト層
８ａ 開口部
１ａ 絶縁基材１の上面
１ｂ 絶縁基材１の下面
２ 板状体
２Ａ 導電薄層
２Ｂ 支持部材
２ａ，３ａ 導体回路
３ 導電材料の箔
４ 電気・電子部品
４ａ 電気・電子部品４の端子部
５ スルーホール
６ａ，６ｂ 接続端子部
７ ソルダーレジスト
７ａ 凹孔
８ フォトレジスト層
８ａ 開口部
Claims (4)
- 絶縁基材と、
前記絶縁基材の一方の面にソルダーレジスト層を介在させて形成された第１導体回路及び前記絶縁基材の一方の面とは反対側の他方の面に形成された第２導体回路と、
前記絶縁基材の中に埋設され、前記一方の面側に前記第１導体回路と電気的に接続されるべき端子を有する電気・電子部品と
を備え、
前記ソルダーレジスト層は、
前記電気・電子部品の端子を個別に前記第１導体回路に向けて露出させる孔を有し、
前記孔に充填されたソルダーペーストによって形成され、前記端子と前記第１導体回路とを電気的に接続する接続導電体を更に含む
ことを特徴とする電気・電子部品内蔵回路基板。 - 請求項１に記載の電気・電子部品内蔵回路基板の製造方法であって、
支持基材と、前記支持基材に積層され、前記第１導体回路となるべき導電薄層とを含む２層構造の板状体を準備する準備工程と、
前記導電薄層の前記支持基材と接触する第１面とは反対側の第２面に、前記導電薄層に至る前記孔を有するソルダーレジスト層を形成する工程と、
前記孔にソルダーペーストを充填し、前記導電薄層に電気的に接続されたペーストポストを形成する工程と、
前記ペーストポスト上に前記電気・電子部品の前記端子を介して前記電気・電子部品を配設した後、前記ペーストポストの加熱溶融処理を経て、前記ペーストポストを前記端子と前記導電薄層とを電気的に接続する前記接続導電体に形成し、前記電気・電子部品を前記板状体の前記導電薄層上に実装する実装工程と、
前記電気・電子部品が実装された前記導電薄層上に前記電気・電子部品を前記ソルダーレジスト層とともに埋設する前記絶縁基材を形成するとともに、前記絶縁基材の前記導電薄層とは反対側の面に前記第２導体回路となるべき導電材料の箔を配置する積層工程と、
前記板状体から前記支持基材を剥離して前記導電薄層の第１面を表出させる剥離工程と、
前記導電薄層および前記箔を所定パターンに加工して前記第１及び第２導体回路にそれぞれ形成する導体回路形成工程と
を備えていることを特徴とする電気・電子部品内蔵回路基板の製造方法。 - 前記準備工程は、
前記板状体に含まれる前記導電薄層として第１の銅箔を用いるとともに前記支持基材として前記第１の銅箔より厚さが厚い肉厚銅箔を用いることを特徴とする請求項２に記載の電気・電子部品内蔵回路基板の製造方法。 - 前記積層工程は、
前記導電材料の箔として第２の銅箔を用いることを特徴とする請求項２又は３に記載の電気・電子部品内蔵回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008188843A JP4874305B2 (ja) | 2008-07-22 | 2008-07-22 | 電気・電子部品内蔵回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008188843A JP4874305B2 (ja) | 2008-07-22 | 2008-07-22 | 電気・電子部品内蔵回路基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010027917A JP2010027917A (ja) | 2010-02-04 |
| JP4874305B2 true JP4874305B2 (ja) | 2012-02-15 |
Family
ID=41733449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008188843A Expired - Fee Related JP4874305B2 (ja) | 2008-07-22 | 2008-07-22 | 電気・電子部品内蔵回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4874305B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014112108A1 (ja) | 2013-01-18 | 2014-07-24 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| WO2014118917A1 (ja) * | 2013-01-30 | 2014-08-07 | 株式会社メイコー | 部品内蔵基板の製造方法 |
| WO2014125567A1 (ja) | 2013-02-12 | 2014-08-21 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| WO2014184873A1 (ja) | 2013-05-14 | 2014-11-20 | 株式会社メイコー | 部品内蔵基板の製造方法及び部品内蔵基板 |
| WO2014188493A1 (ja) | 2013-05-20 | 2014-11-27 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011135670A1 (ja) * | 2010-04-27 | 2011-11-03 | 株式会社メイコー | 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 |
| WO2012032654A1 (ja) | 2010-09-10 | 2012-03-15 | 株式会社メイコー | 部品内蔵基板 |
| US9320185B2 (en) | 2010-10-01 | 2016-04-19 | Meiko Electronics Co., Ltd. | Method of manufacturing a component-embedded substrate |
| EP2624673B1 (en) | 2010-10-01 | 2017-12-06 | Meiko Electronics Co., Ltd. | Substrate with built-in component and method for manufacturing substrate with built-in component |
| CN103828493A (zh) * | 2011-09-12 | 2014-05-28 | 名幸电子有限公司 | 元器件内置基板的制造方法及使用该制造方法的元器件内置基板 |
| US9526182B2 (en) | 2011-10-31 | 2016-12-20 | Meiko Electronics Co., Ltd. | Component-embedded substrate manufacturing method |
| JP5688162B2 (ja) | 2011-11-08 | 2015-03-25 | 株式会社メイコー | 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板 |
| EP2894953A4 (en) | 2012-09-10 | 2016-07-13 | Meiko Electronics Co Ltd | EMBEDDED CIRCUIT BOARD AND METHOD FOR THE PRODUCTION THEREOF |
| US9596765B2 (en) | 2012-09-11 | 2017-03-14 | Meiko Electronics Co., Ltd. | Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method |
| JP6073339B2 (ja) | 2012-09-11 | 2017-02-01 | 株式会社メイコー | 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板 |
| WO2014041659A1 (ja) * | 2012-09-13 | 2014-03-20 | 株式会社メイコー | 部品内蔵基板の製造方法 |
| US9622352B2 (en) | 2012-09-26 | 2017-04-11 | Meiko Electronics Co., Ltd. | Manufacturing method for component incorporated substrate and component incorporated substrate |
| JP2015130443A (ja) * | 2014-01-08 | 2015-07-16 | 富士通株式会社 | 部品内蔵基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368043A (ja) * | 2001-06-12 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 導電性ペーストとそれを用いた導電性バンプおよびその形成方法、導電性バンプの接続方法、並びに回路基板とその製造方法 |
| JP2007088009A (ja) * | 2005-09-20 | 2007-04-05 | Cmk Corp | 電子部品の埋め込み方法及び電子部品内蔵プリント配線板 |
-
2008
- 2008-07-22 JP JP2008188843A patent/JP4874305B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014112108A1 (ja) | 2013-01-18 | 2014-07-24 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| US9756732B2 (en) | 2013-01-18 | 2017-09-05 | Meiko Electronics Co., Ltd. | Device embedded substrate and manufacturing method of device embedded substrate |
| WO2014118917A1 (ja) * | 2013-01-30 | 2014-08-07 | 株式会社メイコー | 部品内蔵基板の製造方法 |
| WO2014125567A1 (ja) | 2013-02-12 | 2014-08-21 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| WO2014184873A1 (ja) | 2013-05-14 | 2014-11-20 | 株式会社メイコー | 部品内蔵基板の製造方法及び部品内蔵基板 |
| KR20160007546A (ko) | 2013-05-14 | 2016-01-20 | 메이코 일렉트로닉스 컴파니 리미티드 | 부품내장기판의 제조방법 및 부품내장기판 |
| US9793218B2 (en) | 2013-05-14 | 2017-10-17 | Meiko Electronics Co., Ltd. | Method for manufacturing device embedded substrate, and device embedded substrate |
| WO2014188493A1 (ja) | 2013-05-20 | 2014-11-27 | 株式会社メイコー | 部品内蔵基板及びその製造方法 |
| KR20160009577A (ko) | 2013-05-20 | 2016-01-26 | 메이코 일렉트로닉스 컴파니 리미티드 | 부품내장기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010027917A (ja) | 2010-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874305B2 (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
| JP5101542B2 (ja) | チップ内蔵印刷回路基板及びその製造方法 | |
| JP4150396B2 (ja) | リジッドフレキシブル基板の製造方法 | |
| KR100965339B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| KR101241544B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| US20120030938A1 (en) | Method of manufacturing printed circuit board | |
| JP2007142403A (ja) | プリント基板及びその製造方法 | |
| JP2011199077A (ja) | 多層配線基板の製造方法 | |
| US20090283302A1 (en) | Printed circuit board and manufacturing method thereof | |
| CN102119588A (zh) | 元器件内置模块的制造方法及元器件内置模块 | |
| KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
| TW201334647A (zh) | 多層配線基板及其製造方法 | |
| JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
| JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
| KR101131289B1 (ko) | 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법 | |
| KR100674295B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| JP5302920B2 (ja) | 多層配線基板の製造方法 | |
| JP6084283B2 (ja) | 部品内蔵基板及びその製造方法 | |
| JP2013135080A (ja) | 多層配線基板の製造方法 | |
| KR20130051424A (ko) | 다층 배선기판의 제조방법 | |
| JP2004087701A (ja) | 多層配線構造の製造方法および半導体装置の搭載方法 | |
| KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
| JP2005079402A (ja) | 回路基板およびその製造方法 | |
| JP5524315B2 (ja) | 多層フレキシブルプリント配線板を用いた表示素子モジュール | |
| KR100651423B1 (ko) | 경연성 다층 인쇄회로기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111109 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111122 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171202 Year of fee payment: 6 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4874305 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |