JP5488136B2 - 電気光学装置及び電子機器並びにトランジスター - Google Patents

電気光学装置及び電子機器並びにトランジスター Download PDF

Info

Publication number
JP5488136B2
JP5488136B2 JP2010086765A JP2010086765A JP5488136B2 JP 5488136 B2 JP5488136 B2 JP 5488136B2 JP 2010086765 A JP2010086765 A JP 2010086765A JP 2010086765 A JP2010086765 A JP 2010086765A JP 5488136 B2 JP5488136 B2 JP 5488136B2
Authority
JP
Japan
Prior art keywords
opening
disposed
electrode
electro
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010086765A
Other languages
English (en)
Other versions
JP2011221072A (ja
JP2011221072A5 (ja
Inventor
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010086765A priority Critical patent/JP5488136B2/ja
Priority to US13/079,277 priority patent/US8247818B2/en
Publication of JP2011221072A publication Critical patent/JP2011221072A/ja
Publication of JP2011221072A5 publication Critical patent/JP2011221072A5/ja
Application granted granted Critical
Publication of JP5488136B2 publication Critical patent/JP5488136B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備える電子機器、並びにトランジスターの技術分野に関する。
この種の電気光学装置として、例えば特許文献１には、基板面に沿って平面的に画素ス
イッチング用のトランジスター（ＴＦＴ；Thin Film Transistor）を形成する画素のレイ
アウト構成が開示されている。具体的には、画素ピッチを縮小し高精細化するために、隣
接する画素同士でトランジスターのソース領域を共通化し、データ線に対する電気的な接
続を共通のコンタクトを介して行う（例えば、特許文献１中、図３又は図４）。このよう
な構成によれば、トランジスターにおいてチャネル領域、ソースドレイン領域は基板面に
沿って平面方向に配置されるため、電流も平面方向に沿って流れる。
特開平１０−１７７１９０号公報
しかしながら、上述したようなレイアウト構成によれば、平面的にトランジスターを形
成する領域を確保しなければならないため、画素の狭ピッチ化、高精細化を図りつつ、高
開口率を確保することが困難となるおそれがあるという技術的問題点がある。更にはトラ
ンジスターの遮光性が劣化してしまうおそれがあるという技術的問題点もある。
本発明は、例えば上記問題点に鑑みなされたものであり、画素の狭ピッチ化、高精細化
と共に高開口率を実現することが可能な電気光学装置、及びこのような電気光学装置を備
える電子機器を提供することを課題とする。
本発明の一態様の電気光学装置は、基板と、前記基板の上の表示領域に配置されるデータ線と、前記表示領域に配置され、前記データ線に交差するように配置される走査線と、画素電極と、ゲート電極及び半導体層を含む画素スイッチング用のトランジスターと、前記データ線と前記走査線との間に配置される絶縁膜と、を含み、前記走査線から前記データ線に向かう方向から見て、前記絶縁膜は、前記データ線と前記走査線とが交差する領域に含まれる開孔を有し、前記半導体層は、前記開孔の底に配置され、前記データ線と電気的に接続される第１のソースドレイン領域と、前記開孔の側壁に接するように配置されたチャネル領域と、少なくとも前記絶縁膜を覆うように配置され、前記画素電極に電気的に接続される第２のソースドレイン領域と、を含み、前記ゲート電極は、少なくとも前記チャネル領域に対向するように前記開孔の内部に配置され、前記走査線と電気的に接続されることを特徴とする。
上記の本発明に係る電気光学装置は、基板と、前記基板の上の表示領域に配置されるデータ線と、前記表示領域に配置され、前記データ線に交差するように配置される走査線と、画素電極と、ゲート電極及び半導体層を含む画素スイッチング用のトランジスターと、前記データ線と前記走査線との間に配置される絶縁膜と、を含み、前記絶縁膜は、前記データ線と前記走査線との交差部に開孔を有し、前記半導体層は、前記開口の底に配置され、前記データ線と電気的に接続される第１のソースドレイン領域と、前記開口の側壁に接するように配置されたチャネル領域と、少なくとも前記絶縁膜の上に配置され、前記画素電極に電気的に接続される第２のソースドレイン領域と、を含み、前記ゲート電極は、少なくとも前記チャネル領域に対向するように前記開孔の内部に配置され、前記走査線と電気的に接続されることを特徴とする。
本発明に係る電気光学装置は上記課題を解決するために、基板と、前記基板上の表示領域で互いに交差するデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して設けられた画素電極と、ゲート電極及び半導体層を含み、前記画素電極をスイッチング制御する画素スイッチング用のトランジスターと、前記データ線と前記走査線とを層間絶縁する絶縁膜とを備え、前記絶縁膜は、前記データ線及び前記走査線の交差部に重なって開孔された開孔部を有し、前記半導体層は、前記開孔部内から前記開孔部外にまで連続的に形成されると共に、前記開孔部の底面に露出する前記データ線の表面部分と電気的に接続される第１のソースドレイン領域と、前記開孔部の側壁に配置されたチャネル領域と、前記開孔部外に形成され前記画素電極と電気的に接続される第２のソースドレイン領域とを有し、前記ゲート電極は、少なくとも前記チャネル領域に重なるように前記開孔部内に形成され、前記走査線と電気的に接続される。

本発明に係る電気光学装置によれば、基板上の表示領域においてデータ線及び走査線の
うち少なくとも一方を遮光性を有する導電材料により形成する場合、交差部に入射する光
を遮光することが可能となる。データ線と走査線とを層間絶縁する絶縁膜には、交差部に
重なるように開孔部が配置される。開孔部は、底面にデータ線の表面部分が露出するよう
に、絶縁膜に開孔される。
開孔部内には、画素スイッチング用のトランジスターの半導体層及びゲート電極が次の
ように形成される。半導体層は、開孔部内から開孔部外にまで連続的に形成される。トラ
ンジスターの作製時、例えば、半導体層に対して、基板面に沿う平面方向に対して概ね垂
直をなす垂直方向（即ち、縦方向）から高濃度の不純物を注入することにより、チャネル
領域並びに第１及び第２のソースドレイン領域を夫々形成する。これにより半導体層にお
いて、第１のソースドレイン領域が開孔部の底面に配置されると共にデータ線の表面部分
と電気的に接続され、第２のソースドレイン領域は開孔部外に配置されると共に画素電極
と電気的に接続され、チャネル領域は開孔部の側壁に配置される。一方、ゲート電極は、
少なくともチャネル領域に重なるように開孔部の側壁に沿って形成され、走査線と電気的
に接続される。
従って、データ線と走査線との交差部には縦方向（即ち、垂直方向）に沿って、第１の
ソースドレイン領域、チャネル領域、及び第２のソースドレイン領域が配置され、電流を
縦方向に沿って流すことが可能な縦型トランジスターが形成される。従って、既に説明し
たように平面的にトランジスターを形成する構成と比較して、基板上で画素においてトラ
ンジスターの配置領域をより容易に狭小化させることができる。よって、画素の狭ピッチ
化、高精細化をより容易に実現させ、高開口率を確保することが可能となる。またこのよ
うな利点と併せて、データ線と走査線との交差部に縦型トランジスターを配置することで
、より確実に遮光性を向上させることもできる。
よって、以上のような本発明の電気光学装置によれば、より高品位な表示を行うことが
可能となる。
本発明に係る電気光学装置の一態様では、前記絶縁膜には前記交差部に重なるように凸
部が形成されており、前記開孔部は前記凸部に配置されると共に、前記ゲート電極は、前
記開孔部内から前記凸部を覆うように前記開孔部外にまで形成される。
この態様によれば、絶縁膜において開孔部は凸部に形成され、凸部を覆うようにゲート
電極が開孔部外にまで形成されることで、半導体層に対して入射する光をゲート電極によ
って開孔部外でもより確実に遮光することが可能となる。従って、トランジスターの遮光
性をより向上させることができる。
本発明の電子機器によれば、上述した本発明の電気光学装置（但し、その各種態様も含む）を備えてなるので、高品位な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
本発明の一態様のトランジスターは、ゲート電極と、半導体層と、を含み、前記半導体層は、絶縁膜の開孔の底に配置され、第１電極と電気的に接続される第１のソースドレイン領域と、前記開孔の側壁に接するように配置されるチャネル領域と、少なくとも前記絶縁膜を覆うように配置され、第２電極に電気的に接続される第２のソースドレイン領域と、を含み、前記ゲート電極は、少なくとも前記チャネル領域に対向するように前記開孔の内部に配置され、前記ゲート電極から前記第１電極に向かう方向から見たとき、前記開孔は前記ゲート電極が配置される領域及び前記第１電極が配置される領域に含まれることを特徴とする。
上記の本発明に係るトランジスターは、ゲート電極と、半導体層と、を含み、前記半導体層は、前記開口の底に配置され、第１電極と電気的に接続される第１のソースドレイン領域と、絶縁膜の開口の側壁に接するように配置されるチャネル領域と、少なくとも前記絶縁膜の上に配置され、第２電極に電気的に接続される第２のソースドレイン領域と、を含み、前記ゲート電極は、少なくとも前記チャネル領域に対向するように前記開孔の内部に配置されることを特徴とする。
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされ
る。
第１実施形態に係る電気光学装置の全体構成を示す平面図である。 図１のＨ−Ｈ’線断面図である。 第１実施形態に係る電気光学装置の画像表示領域を構成する複数の画素における各種素子、配線等の等価回路図である。 相隣接する複数の画素部の平面図である。 図４のＡ０−Ａ０’線断面図である。 ＴＦＴと、走査線及びデータ線等との配置関係に着目して示す平面図である。 図６のＡ１−Ａ１’線断面図である。 ＴＦＴの製造プロセスの各工程における、図７に示す断面部分の構成を示す図（その１）である。 ＴＦＴの製造プロセスの各工程における、図７に示す断面部分の構成を示す図（その２）である。 第２実施形態について、ＴＦＴと、走査線及びデータ線等との配置関係に着目して示す平面図である。 図１０のＢ１−Ｂ１’線断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。
以下では、本発明の実施形態について図を参照しつつ説明する。
＜電気光学装置＞
本実施形態に係る電気光学装置について、図１から図１１を参照して説明する。尚、以
下の実施形態では、本発明の電気光学装置の一例として駆動回路内蔵型のＴＦＴアクティ
ブマトリクス駆動方式の液晶装置を挙げて説明する。
＜第１実施形態＞
先ず、第１実施形態に係る電気光学装置の全体構成について、図１及び図２を参照して
説明する。ここに図１は、本実施形態に係る電気光学装置の全体構成を示す平面図であり
、図２は、図１のＨ−Ｈ’線断面図である。
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と
対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、本発明の「基板」の一
例であり例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板
２０は、例えば石英基板、ガラス基板等の透明基板である。ＴＦＴアレイ基板１０と対向
基板２０との間には、液晶層５０が封入されている。液晶層５０は、例えば一種又は数種
類のネマティック液晶を混合した液晶からなり、一対の配向膜間で所定の配向状態をとる
。
ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画像表示領域
１０ａの周囲に位置するシール領域に設けられたシール材５２により、相互に接着されて
いる。尚、画像表示領域１０ａは本発明に係る「表示領域」の一例である。
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等
からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、
加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と
対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバー
或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材５２
に混入されるものに加えて若しくは代えて、画像表示領域１０ａ又は画像表示領域１０ａ
の周辺に位置する周辺領域に、配置するようにしてもよい。
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領
域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。尚、このよ
うな額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設け
られてもよい。
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、デ
ータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿っ
て設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額
縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０
ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１
０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設
けられている。
ＴＦＴアレイ基板１０上における対向基板２０の４つのコーナー部に対向する領域には
、両基板間を上下導通材で接続するための上下導通端子１０６が配置されている。これら
により、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる
。
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴ
ＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形
成される。この積層構造の詳細な構成については図２では図示を省略してあるが、この積
層構造の上に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる画素電極９が、画素毎
に所定のパターンで島状に形成されている。
画素電極９は、対向電極２１に対向するように、ＴＦＴアレイ基板１０上の画像表示領
域１０ａに形成されている。ＴＦＴアレイ基板１０における液晶層５０の面する側の表面
、即ち画素電極９上には、配向膜１６が画素電極９を覆うように形成されている。
対向基板２０におけるＴＦＴアレイ基板１０との対向面上には、遮光膜２３が形成され
ている。遮光膜２３は、例えば対向基板２０における対向面上に平面的に見て、格子状に
形成されている。対向基板２０において、遮光膜２３によって非開口領域が規定され、遮
光膜２３によって区切られた領域が、例えばプロジェクター用のランプや直視用のバック
ライトから出射された光を透過させる開口領域となる。尚、遮光膜２３をストライプ状に
形成し、該遮光膜２３と、ＴＦＴアレイ基板１０側に設けられたデータ線等の各種構成要
素とによって、非開口領域を規定するようにしてもよい。
遮光膜２３上には、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９と対
向するように形成されている。また遮光膜２３上には、画像表示領域１０ａにおいてカラ
ー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図２には図示しない
カラーフィルターが形成されるようにしてもよい。対向基板２０の対向面上における、対
向電極２１上には、配向膜２２が形成されている。
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、上述したデータ線駆動回路１
０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリ
ングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリ
チャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の
当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図３を参照し
て説明する。ここに図３は、本実施形態に係る電気光学装置の画像表示領域を構成するマ
トリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。
図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の
各々には、画素電極９及びＴＦＴ３０が形成されている。ＴＦＴ３０は本発明に係る「画
素スイッチング用のトランジスター」の一例であり、画素電極９に電気的に接続されてお
り、本実施形態に係る電気光学装置の動作時に画素電極９をスイッチング制御する。画像
信号が供給されるデータ線６は、ＴＦＴ３０のソースに電気的に接続されている。データ
線６に書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わ
ないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしても
よい。
ＴＦＴ３０のゲートには、走査線１１が電気的に接続されており、本実施形態に係る電
気光学装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、・・
・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３
０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間
だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、
・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して電気光学物質の一
例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向
基板に形成された対向電極との間で一定期間保持される。
液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配
向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリ
ーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過
率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じ
て入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコ
ントラストをもつ光が出射される。
ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１
（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積
容量７０は、画像信号の供給に応じて各画素電極９の電位を一時的に保持する保持容量と
して機能する容量素子である。蓄積容量７０の具体的な構成については、後に詳述する。
次に、上述の動作を実現する画素部の具体的な構成について、図４及び図５を参照して
説明する。ここに図４は、相隣接する複数の画素部の平面図である。また図５は、図４の
Ａ０−Ａ０’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能
な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。また図４及
び図５では、説明の便宜上、画素電極９より上側に位置する部分の図示を省略している。
図４において、ＴＦＴアレイ基板１０上には、走査線１１及びデータ線６が、夫々Ｘ方
向及びＹ方向に沿って配置されている。走査線１１及びデータ線６が互いに交差する個所
の各々には画素スイッチング用のＴＦＴ３０が設けられている。走査線１１及びデータ線
６等によって規定される非開口領域を除く開口領域を覆うように、画素電極９がマトリク
ス状に複数設けられる。
図４及び図５において、ＴＦＴ３０は、互いに対向配置された半導体層１ａ及びゲート
電極３ａを含んで構成されている。
半導体層１ａは例えばポリシリコンからなり、図５に示すように第１及び第２のソース
ドレイン領域１ｂ及び１ｃ並びにチャネル領域１ａ'を備えて構成されている。ゲート電
極３ａは例えば走査線１１と一体的に形成されこれに電気的に接続されている。ゲート電
極３ａ及び半導体層１ａ間は、ゲート絶縁膜２によって絶縁されている。
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも下層側には、データ線６が
設けられている。データ線６と、走査線１１及びゲート電極３ａとは、例えば透明材料か
らなる絶縁膜４１により層間絶縁される。走査線１１及びデータ線６は夫々好ましくは高
融点金属膜からなり、光を遮光することが可能な遮光性を有する。従って、走査線１１及
びデータ線６が互いに交差する交差部Ｃｒにおいては、ＴＦＴアレイ基板１０に対して画
素電極９等が形成される側及びこれと反対側から入射する光を遮光することが可能となる
。
絶縁膜４１において、交差部Ｃｒに重なるように開孔部３５が設けられており、ＴＦＴ
３０の半導体層１ａ及びゲート電極３ａは夫々少なくとも部分的に開孔部３５内に形成さ
れる。データ線６は、開孔部３５の底面に露出する表面部分において、第１のソースドレ
イン領域１ｂに電気的に接続される。ＴＦＴ３０の特徴的な構成については、図６及び図
７を参照して後に詳述する。
図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも層間絶縁膜４２を介して上
層側には蓄積容量７０が設けられ、蓄積容量７０の上層側透明電極と一体的に画素電極９
が形成される。蓄積容量７０は、夫々透明導電材料により形成されてなる下層側透明電極
７１と上層側透明電極９が容量絶縁膜７２を介して対向配置されることにより形成されて
いる。蓄積容量７０を設けることで、画素電極９における電位保持特性が向上し、コント
ラスト向上やフリッカーの低減といった表示特性の向上が可能となる。下層側透明電極７
１と容量絶縁膜７２とは、一例としてＴＦＴアレイ基板１０上の画像表示領域１０ａに概
ね全体的に設けられ、下層側透明電極７１は容量線３００と一体的に形成される。容量線
３００（図３参照）は例えば定電位源と電気的に接続され、固定電位に維持される。
図４及び図５に示すように、下層側透明電極７１には窓部８３が開孔されており、窓部
８３内において層間絶縁膜４２及びゲート絶縁膜２を貫通してコンタクトホール８１が設
けられ、コンタクトホール８１内から外に上層側透明電極９が連続的に形成され、半導体
層１ａの第２のソースドレイン領域１ｃの表面部分と電気的に接続される。
図５において、画素電極９の上側表面には、ラビング処理等の所定の配向処理が施され
た配向膜（図示せず）が設けられている。以上に説明した画素部の構成は、図４に示すよ
うに、各画素部に共通である。画像表示領域１０ａ（図１参照）には、かかる画素部が周
期的に形成されている。
次に、図６及び図７を参照してＴＦＴ３０の構成についてより詳細に説明する。図６は
ＴＦＴと、走査線及びデータ線等との配置関係に着目して示す平面図であり、図７は図６
のＡ１−Ａ１’線断面図である。尚、図６及び図７では、各層・各部材を図面上で認識可
能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。図６及び
図７では、説明の便宜上、図４又は図５を参照して説明した積層構造について特徴的な部
分に着目してその構成を示し、他の部分については図示を省略する。また、図６及び図７
について図４又は図５と同様の構成について重複する説明を、以下において省略すること
もある。
図５を参照したようにデータ線６と走査線１１とを層間絶縁する絶縁膜４１には、交差
部Ｃｒに重なるように開孔部３５が配置される。開孔部３５は、図７に示すように底面に
データ線６の表面部分が露出するように絶縁膜４１に開孔される。
ＴＦＴ３０の半導体層１ａ及びゲート電極３ａは夫々少なくとも部分的に開孔部３５内
に形成される。より詳しくは、半導体層１ａは、図６又は図７において開孔部３５内から
開孔部３５外にまで連続的に形成される。半導体層１ａにおいて、図７に示すように第１
のソースドレイン領域１ｂが開孔部３５の底面に配置されると共にデータ線６の表面部分
と電気的に接続され、第２のソースドレイン領域１ｃは開孔部３５外に配置されると共に
図４又は図５を参照したように画素電極９と電気的に接続され、チャネル領域１ａ'は開
孔部３５の側壁に配置される。一方、ゲート電極３ａは、少なくともチャネル領域１ａ'
に重なるように開孔部３５の側壁に沿って形成される。
従って、データ線６と走査線１１との交差部Ｃｒには、図７中、ＴＦＴアレイ基板１０
の基板面に沿う平面方向に対して、画素部の積層構造の積層方向に沿う縦方向（或いは垂
直方向）に沿って、第１のソースドレイン領域１ｂ、チャネル領域１ａ'、及び第２のソ
ースドレイン領域１ｃが配置され、電流を縦方向に沿って流すことが可能な縦型トランジ
スターが形成される。従って、既に説明したように平面的にトランジスターを形成する構
成と比較して、基板上で画素においてＴＦＴ３０の配置領域をより容易に狭小化させるこ
とができる。よって、画素の狭ピッチ化、高精細化をより容易に実現させ、高開口率を確
保することが可能となる。またこのような利点と併せて、データ線６と走査線１１との交
差部Ｃｒに縦型トランジスターを配置することで、より確実に遮光性を向上させることも
できる。
よって、以上のような本実施形態によれば、電気光学装置においてより高品位な画像表
示を行うことが可能となる。
続いて、図８及び図９を参照して、図６又は図７により説明したＴＦＴ３０の製造プロ
セスについて概略的に説明する。図８及び図９は夫々、ＴＦＴの製造プロセスの各工程に
おける、図７に示す断面部分の構成を示す図である。
図８において、ＴＦＴアレイ基板１０上においてデータ線６を形成した後、絶縁膜４１
を堆積する。続いて、絶縁膜４１において交差部Ｃｒに重なるように開孔部３５を形成す
る。
図９において、半導体層１ａを開孔部３５内から開孔部３５外にまで連続的に形成し、
ゲート絶縁膜２を堆積する。その後、図９中の矢印で示されるような垂直方向に沿って、
半導体層１ａに対して高濃度の不純物を注入する。この際、高濃度の不純物は半導体層１
ａにおいて、開孔部３５の底面に配置された部分、並びに開孔部３５外に配置された部分
に注入され、開孔部３５の側壁に配置された部分には注入されない。これにより半導体層
１ａにおいて、第１のソースドレイン領域１ｂが開孔部３５の底面に配置され、第２のソ
ースドレイン領域１ｃは開孔部３５外に配置され、チャネル領域１ａ'は開孔部３５の側
壁に配置される。
その後、図７に示すようにゲート電極３ａを形成し、ＴＦＴ３０を縦型トランジスター
として作製することができる。
＜第２実施形態＞
次に、第２実施形態に係る電気光学装置の構成について、図１０及び図１１を参照して
説明する。第２実施形態では、画素スイッチング用のＴＦＴに係る構成が部分的に第１実
施形態と異なっており、図１０及び図１１について、第１実施形態と同様の構成について
同一の符号を付して示し、重複する説明は省略することもある。
以下、第２実施形態における画素スイッチング用のＴＦＴ３０の構成に着目して詳細に
説明する。図１０は、第２実施形態について、ＴＦＴと、走査線及びデータ線等との配置
関係に着目して示す平面図であり、図１１は図１０のＢ１−Ｂ１’線断面図である。尚、
図１０及び図１１では、各層・各部材を図面上で認識可能な程度の大きさとするため、該
各層・各部材ごとに縮尺を異ならしめてある。
図１０及び図１１において、絶縁膜４１には交差部Ｃｒに重なるように島状の凸部４１
ａが形成されており、開孔部３５は凸部４１ａに配置される。ＴＦＴ３０のゲート電極３
ａは、開孔部３５内から凸部４１ａを覆うように開孔部３５外にまで形成され、開孔部３
５の側壁に沿う凸部４１ａの外側の側壁面をも覆って形成される。従って、半導体層１ａ
のチャネル領域１ａ'、並びにチャネル領域１ａ'と第１及び第２のソースドレイン領域１
ｂ及び１ｃとの各々の接合部に対して入射する光を、ゲート電極３ａによって、開孔部３
５内から開孔部３５外までより広く遮光することが可能となる。
従って、第２実施形態によればＴＦＴ３０の遮光性をより向上させることができる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について
説明する。ここに図１２は、プロジェクターの構成例を示す平面図である。以下では、こ
の液晶装置をライトバルブとして用いたプロジェクターについて説明する。
図１２に示されるように、プロジェクター１１００内部には、ハロゲンランプ等の白色
光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２か
ら射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び
２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応
するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射され
る。
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等
であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるも
のである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズ
ム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、
Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成さ
れる結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることと
なる。
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着
目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂに
よる表示像に対して左右反転することが必要となる。
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１
１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを
設ける必要はない。
尚、図１２を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュー
タや、携帯電話、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレ
コーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー
、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げら
れる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯ
Ｓ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、
有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等に
も適用可能である。
本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体
から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような
変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範
囲に含まれるものである。
１ａ…半導体層、１ａ'…チャネル領域、１ｂ…第１のソースドレイン領域、１ｃ…第
２のソースドレイン領域、３ａ…ゲート電極、６…データ線、９…画素電極、１０…ＴＦ
Ｔアレイ基板、１０ａ…画像表示領域、１１…走査線、３０…ＴＦＴ、４１…絶縁膜、３
５…開孔部、Ｃｒ…交差部

Claims (4)

  1. 基板と、
    前記基板の上の表示領域に配置されるデータ線と、
    前記表示領域に配置され、前記データ線に交差するように配置される走査線と、
    画素電極と、
    ゲート電極及び半導体層を含む画素スイッチング用のトランジスターと、
    前記データ線と前記走査線との間に配置される絶縁膜と、
    を含み、
    前記走査線から前記データ線に向かう方向から見て、前記絶縁膜は、前記データ線と前記走査線とが交差する領域に含まれる開孔を有し、
    前記半導体層は、
    前記開孔の底に配置され、前記データ線と電気的に接続される第１のソースドレイン領域と、
    前記開孔の側壁に接するように配置されたチャネル領域と、
    少なくとも前記絶縁膜を覆うように配置され、前記画素電極に電気的に接続される第２のソースドレイン領域と、
    を含み、
    前記ゲート電極は、少なくとも前記チャネル領域に対向するように前記開孔の内部に配置され、前記走査線と電気的に接続されることを特徴とする電気光学装置。
  2. 前記絶縁膜には前記交差部に重なるように凸部が形成されており、前記開孔は前記凸部の少なくとも一部を貫通するように配置されると共に、
    前記ゲート電極は、前記開孔の内部から前記凸部を覆うように前記開孔の外部にまで配置されることを特徴とする請求項１に記載の電気光学装置。
  3. 請求項１又は２に記載の電気光学装置を備えることを特徴とする電子機器。
  4. ゲート電極と、
    半導体層と、
    を含み、
    前記半導体層は、
    絶縁膜の開孔の底に配置され、第１電極と電気的に接続される第１のソースドレイン領域と、
    前記開孔の側壁に接するように配置されるチャネル領域と、
    少なくとも前記絶縁膜を覆うように配置され、第２電極に電気的に接続される第２のソースドレイン領域と、
    を含み、
    前記ゲート電極は、少なくとも前記チャネル領域に対向するように前記開孔の内部に配置され、
    前記ゲート電極から前記第１電極に向かう方向から見たとき、前記開孔は前記ゲート電極が配置される領域及び前記第１電極が配置される領域に含まれることを特徴とするトランジスター。
JP2010086765A 2010-04-05 2010-04-05 電気光学装置及び電子機器並びにトランジスター Expired - Fee Related JP5488136B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010086765A JP5488136B2 (ja) 2010-04-05 2010-04-05 電気光学装置及び電子機器並びにトランジスター
US13/079,277 US8247818B2 (en) 2010-04-05 2011-04-04 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010086765A JP5488136B2 (ja) 2010-04-05 2010-04-05 電気光学装置及び電子機器並びにトランジスター

Publications (3)

Publication Number Publication Date
JP2011221072A JP2011221072A (ja) 2011-11-04
JP2011221072A5 JP2011221072A5 (ja) 2013-05-09
JP5488136B2 true JP5488136B2 (ja) 2014-05-14

Family

ID=44708594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010086765A Expired - Fee Related JP5488136B2 (ja) 2010-04-05 2010-04-05 電気光学装置及び電子機器並びにトランジスター

Country Status (2)

Country Link
US (1) US8247818B2 (ja)
JP (1) JP5488136B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014212191A (ja) 2013-04-18 2014-11-13 セイコーエプソン株式会社 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2015206819A (ja) * 2014-04-17 2015-11-19 株式会社ジャパンディスプレイ 表示装置
TW201620146A (zh) * 2014-11-28 2016-06-01 Sharp Kk 半導體裝置
TWI685113B (zh) * 2015-02-11 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN204758983U (zh) * 2015-05-26 2015-11-11 京东方科技集团股份有限公司 一种阵列基板、液晶面板及液晶显示装置
US10754216B2 (en) 2015-05-26 2020-08-25 Boe Technology Group Co., Ltd. Array substrate and driving method thereof, liquid crystal display panel, and liquid crystal display device
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
WO2023187543A1 (ja) * 2022-03-31 2023-10-05 株式会社半導体エネルギー研究所 表示装置
WO2024110830A1 (ja) * 2022-11-25 2024-05-30 株式会社半導体エネルギー研究所 半導体装置、表示装置、及び電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571887B2 (ja) 1996-10-18 2004-09-29 キヤノン株式会社 アクティブマトリクス基板及び液晶装置
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003282881A (ja) * 2002-03-22 2003-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
US6953949B2 (en) * 2002-05-21 2005-10-11 Seiko Epson Corporation Electro-optical device and electronic apparatus
JP2007072114A (ja) * 2005-09-06 2007-03-22 Sony Corp 液晶表示素子およびその製造方法、並びに投射型表示装置
JP2008072093A (ja) * 2006-08-17 2008-03-27 Tohoku Univ 薄膜トランジスタ及びその製造方法
JP4225347B2 (ja) * 2006-12-15 2009-02-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2009081383A (ja) * 2007-09-27 2009-04-16 Hitachi Displays Ltd 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法
EP2228681A4 (en) * 2007-12-19 2011-10-19 Sharp Kk ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER
JP2010040848A (ja) * 2008-08-06 2010-02-18 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2011221072A (ja) 2011-11-04
US20110241004A1 (en) 2011-10-06
US8247818B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
JP5488136B2 (ja) 電気光学装置及び電子機器並びにトランジスター
JP5589359B2 (ja) 電気光学装置及び電子機器
JP5217752B2 (ja) 電気光学装置及び電子機器
JP5211985B2 (ja) 電気光学装置及び電子機器
JP5445239B2 (ja) 電気光学装置及び電子機器
JP5104176B2 (ja) 電気光学装置及び電子機器
JP5187067B2 (ja) 電気光学装置及び電子機器
JP2010085537A (ja) 電気光学装置及びその製造方法並びに電子機器
JP5018336B2 (ja) 電気光学装置及び電子機器
JP5499736B2 (ja) 電気光学装置及び電子機器
JP2008241974A (ja) 電気光学装置及び電子機器
JP2010096966A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP5370221B2 (ja) 電気光学装置及び電子機器
JP6048553B2 (ja) 電気光学装置及び電子機器
JP2010191163A (ja) 電気光学装置及び電子機器
JP5707970B2 (ja) 電気光学装置及び電子機器
JP5182116B2 (ja) 電気光学装置及び電子機器
JP2009300477A (ja) 電気光学装置及び電子機器
JP5045107B2 (ja) 電気光学装置、及びこれを備えた電子機器
JP5804113B2 (ja) 電気光学装置及び電子機器
JP2011180524A (ja) 電気光学装置及び電子機器
JP2010039209A (ja) 電気光学装置及びその製造方法並びに電子機器
JP2010160308A (ja) 電気光学装置及び電子機器
JP5182138B2 (ja) 電気光学装置及び電子機器
JP2010186118A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5488136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees