JP5383512B2 - 接続端子及びこれを用いたパッケージ並びに電子装置 - Google Patents

接続端子及びこれを用いたパッケージ並びに電子装置 Download PDF

Info

Publication number
JP5383512B2
JP5383512B2 JP2009551611A JP2009551611A JP5383512B2 JP 5383512 B2 JP5383512 B2 JP 5383512B2 JP 2009551611 A JP2009551611 A JP 2009551611A JP 2009551611 A JP2009551611 A JP 2009551611A JP 5383512 B2 JP5383512 B2 JP 5383512B2
Authority
JP
Japan
Prior art keywords
connection terminal
line conductor
conductor
dielectric layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009551611A
Other languages
English (en)
Other versions
JPWO2009096542A1 (ja
Inventor
真広 辻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009551611A priority Critical patent/JP5383512B2/ja
Publication of JPWO2009096542A1 publication Critical patent/JPWO2009096542A1/ja
Application granted granted Critical
Publication of JP5383512B2 publication Critical patent/JP5383512B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

本発明は、接続端子及びこれを用いたパッケージ並びに電子装置に関する。
図１２（ａ）は、従来の接続端子１０３を含む電子装置１００を示す平面図であり、図１２（ｂ）は電子装置１００の断面図である。
電子装置１００は、枠体１０２と接続端子１０３とを含むパッケージと、該パッケージ内に収容される半導体素子等の電子部品１１５と、を備えている。
接続端子（入出力端子）１０３は、パッケージの容器体の枠体１０２の下部に配置されている。枠体１０２の外側に位置する接続端子１０３の一端はリード端子１１６を介し外部回路に接続され、枠体１０２の内側に位置する他端は、ボンディングワイヤ１１４を介し電子部品（内部回路）１１５と接続されている。これにより外部回路と電子部品１１５とが導通している。
接続端子１０３は、第１線路導体１１１と第２線路導体１１２の２種の線路導体を有する。
第１線路導体１１１は、枠体１０２の外側から内側に延在するセラミックから成る第１の平板部（第１誘導体層の上面）１０３ａ上に配置され、第１誘導体層と同様、枠体１０２の外側から内側に延在している。
かかる第１線路導体１１１は、枠体１０２の外側に、リード端子１１６に接続される第１外部接続端子を有し、枠体１０２の内側に、ボンディングワイヤ１１４に接続する第１内部接続端子を有する。
一方、第２線路導体１１２は、枠体１０２の外側では、セラミックスから成る第２の平坦部（第２誘導体層の上面）１０３ｂ上に延在している。枠体１０２の内側では、第２線路導体１１２は、第１線路導体１１１と同様、第１の平坦部１０３ａ上に延在されている。
かかる第２線路導体１１２は、枠体１０２の外側に、リード端子１１６に接続される第２外部接続端子を有し、枠体１０２の内側に、ボンディングワイヤ１１４に接続する第２内部接続端子を有する。
なお、第２の平坦部１０３ｂは、第１の平坦部１０３ａよりも上方に設けられ、第２の平坦部１０３ｂと第１の平坦部１０３ａの間には段差が存在している。
ところで、上述したように、第１および第２の外部接続端子は、互いに異なる平面である第１の平坦部１０３ａの上面と第２の平坦部１０３ｂの上面に設けられていることから、接続端子が外側に突出しやすい。
一方、第１および第２の内部接続端子は、同一平面上において枠体１０２に沿って配列されており、その配列長が長くなりやすい。
それ故、上述の接続端子は、大型化しやすく、ひいては、接続端子が用いられるパッケージや、該パッケージを用いた電子装置１００が大型化しやすい。
特開２００４−３５６３９１号公報
本発明は、上記問題点に鑑みてなされたものであり、その目的は小型化が可能な接続端子を提供することである。さらに、この接続端子を用いて、小型化が可能なパッケージおよび電子装置を提供することも本発明の目的である。
本発明の一実施形態に係る接続端子は、枠状の容器体内に形成される内部回路と容器体外に設けられる外部回路とを電気的に接続するためのものである。
前記接続端子は、第１上面と、該第１上面とは異なる高さに位置する第２上面と、該第２上面と反対側に位置する下面と、を有し、複数の誘電体層を有する積層体を備える。
また、前記接続端子は、第１線路導体と第２線路導体とをさらに備える。前記第１線路導体は、前記外部回路に接続される第１外部接続端子と、前記内部回路に接続される第１内部接続端子とを有し、それぞれが前記積層体の第１上面に設けられている。一方、前記第２線路導体は、前記内部回路に接続される第２内部接続端子と、前記下面に設けられ、前記外部回路に接続される第２外部接続端子とを有する第２線路導体とを具備している。
前記第２線路導体は、前記誘電体層を貫通するビアホール導体を含み、前記第１線路導体よりも線路長が長く、且つ前記第１線路導体は高周波信号を伝送し、前記第２線路導体は直流または前記高周波信号よりも周波数の低い低周波信号を伝送する。
前記接続端子を用いることで接続端子の小型化を行うことが可能である。また、前記接続端子を用いることでパッケージおよび電子装置の小型化を行うことができる。
本発明の実施形態１に係る接続端子６を示し、図１（ａ）は接続端子６の図１（ｂ）のＸ−Ｘ’線における断面図であり、図１（ｂ）は接続端子６の平面図である。 本発明の実施形態１に係る接続端子６ａを示す断面図である。 接続端子６ａを示し、図３（ａ）は斜視図であり、図３（ｂ）は分解斜視図である。 本発明の実施形態１に係る接続端子６ｂを示す平面図である。 本発明の実施形態１に係る接続端子６ｃを示し、図５（ａ）は斜視図であり、図５（ｂ）は分解斜視図である。 本発明の実施形態２に係る接続端子６ｄを示し、図６（ａ）は接続端子６ｄの図６（ｂ）のＸ−Ｘ’線における断面図であり、図６（ｂ）は接続端子６ｄの平面図である。 接続端子６ｄを示し、図７（ａ）は斜視図であり、図７（ｂ）は分解斜視図である。 本発明の実施形態２に係る接続端子６ｅを示し、図８（ａ）は接続端子６ｅの図８（ｂ）のＹ−Ｙ’線における断面図であり、図８（ｂ）は接続端子６ｅの斜視図である。 接続端子６ｅを示し、図９（ａ）は斜視図であり、図９（ｂ）は分解斜視図である。 本発明の実施形態２に係る接続端子６ｆを示し、図１０（ａ）は斜視図であり、図１０（ｂ）は分解斜視図である。 本発明の実施形態３にかかるパッケージ３０および電子装置５０を示し、図１１（ａ）は概略平面図であり、図１１（ｂ）は概略断面図である。 従来のパッケージ及び電子装置１００を示し、図１２（ａ）は平面図であり、図１２（ｂ）は断面図である。
符号の説明
１：誘電体層
１ａ：第１誘電体層
１ｂ：第２誘電体層
１ｃ：第３誘電体層
１ｄ：第４誘電体層
１ｅ：第５誘電体層
１ｆ：第６誘電体層
２ａ：第１線路導体
２a−１：第１外部接続端子
２ａ−２：第１内部接続端子
２ｂ、２ｂ１、２ｂ２：第２線路導体
２ｂ−１：第２外部接続端子
２ｂ−２：第２内部接続端子
２ｂ−３：第２線路導体の内部延在部
２ｃ：第３線路導体
２ｃ−１：第３外部接続端子
２ｃ−２：第３内部接続端子
２ｃ−３：第３線路導体の内部延在部
３：接地導体
４：金属層
５：ビアホール導体
６，６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ：接続端子
７ａ：平坦部
７ｂ：段差部
８：切欠き
９ａ：接続端子の第１端部
９ｂ：接続端子の第２端部
１０：容器体
１１：キャビティ
１２：枠体
１３：開口部
１４：ボンディングワイヤ
１５：電子素子
２０：蓋体
３０：パッケージ
５０：電子装置
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及びそれらの用語を含む別の用語）を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が制限されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
本発明の接続端子及びこれを用いたパッケージ並びに電子装置について、以下に詳細に説明する。
１．実施形態１
図１は、本発明の実施形態１にかかる接続端子６を示す図である。図１（ａ）は接続端子６の図１（ｂ）のＸ−Ｘ’線における断面図であり、図１（ｂ）は接続端子６の平面図である。
図１に示すように、実施形態１にかかる接続端子６は、誘電体基体１の表面及び内層に、第１線路導体２ａと第２線路導体２ｂとを含む線路導体を有している。
具体的には、誘電体基体１は、図１（ａ）に示すように、第１誘電体層１ａ、第２誘電体層１ｂおよび第３誘電体層１ｃの３つの誘電体層が下から順に平行に配置された積層構造を有している。さらに、本実施形態のように、第３誘電体層１ｃの上に図１（ａ）（ｂ）に示されるように、第４誘電体層１ｄを配置することが好ましい。
この第４誘電体層１ｄを配置することにより、接続端子６を補強することができる。その結果、図１１（ａ）および（ｂ）に示すように、接続端子６を枠体１２に接合する際に接続端子６に枠体１２との熱膨張差による応力が作用した場合においても、接続端子６を破損しにくくすることが可能となる。
そして、第２誘電体層１ｂの上面には、接続端子６の第１端部９ａから第２端部９ｂに延在する第１線路導体２ａが１つ以上、好ましくは複数、配置されている。
この誘電体基体１において、第１導電線路２ａの延在方向における、第１誘電体層１aと第２誘電体層１ｂの両端部の位置は揃っている。これに対して、第３誘電体層１ｃの両端部は第２誘電体層１ｂの両端部より内側にある。これにより第２端部９ｂ側には、段差部７ｂが形成される。
さらに、第１端部９ａ側で第３および第４誘電体層１ｃ，１ｄの端部が揃っており、かつ第２端部９ｂ側で第４誘電体層１ｄの端部が第３誘電体層１ｃの端部よりも内側に位置している。したがって、第１線路導体２ａは、第３誘電体層１ｃおよび第４誘電体層１ｄに覆われることなく露出されている露出部を第１端部９ａ側および第２端部９ｂ側に有している。
第１線路導体２ａの第１端部９ａ側の露出部は、外部回路と繋がるリード端子等に接続する第１外部接続端子２a−１として機能する。一方、第１線路導体２aの第２端部９ｂ側の露出部は、パッケージ内部に配置された電子素子等の内部回路と繋がるボンディングワイヤに接続する第１内部接続端子２ａ−２として機能する。
接続端子６は、さらに第２線路導体２ｂを１以上、好ましくは複数、有している。第２線路導体２ｂは、第１誘電体層１ａの下面に形成された第２外部接続端子２ｂ−１と、第３誘電体層１ｃの上面に配置されている第２内部接続端子２ｂ−２と、第２外部接続端子２ｂ−１と第２内部接続端子２ｂ−２間とを接続する内部接続導体とを含む。
この内部接続導体は、図１（ａ）に示すように、第２外部接続端子２ｂ−１と接続され第１誘電体層１ａを貫通するビアホール導体５と、ビアホール導体５と接続され、第１誘電体層１ａの上面に形成された延在部２ｂ−３と、該延在部２ｂ−３と接続され第２誘電体層１ｂおよび第３誘電体層１ｃと貫通するビアホール導体５とを備えている。
第１誘電体層１ａを貫通するビアホール導体５および第３誘電体層を貫通するビアホール導体５は、それぞれ１本で構成するように図示しているが、第２線路導体２ｂの電流容量によっては、それぞれ複数のビアホール導体５を用いて構成してもよい。
延在部２ｂ−３が第１誘電体層１ａの上面に形成されているのは、図１１に示す後述のパッケージ３０の枠体１２が金属である場合のことを考慮してのものである。すなわち、延在部２ｂ−３と金属製の枠体１２との間を第１誘電体層１ａで絶縁する目的で第１誘電体層１ａが設けられている。従って、枠体１２が絶縁体である場合は、この延在部２ｂ−３も第２外部接続端子２ｂ−１と同様、第１誘電体層１ａの下面に配置したり、あるいは第１誘電体層１ａを省略するとともに第２外部接続端子２ｂ−１および延在部２ｂ−３を第２誘電体層１ｂの下面に配置してもよい。
このように、第２線路導体２ｂは、第１線路導体２aと異なる平面上に形成される。また、第１線路導体２ａの延在方向と第２線路導体２ｂの延在方向とが同一面上において平行になることがないため、接続端子６では、図１（ｂ）のＸ−Ｘ’線と直交する方向の幅を小さくすることが容易となる。これは接続端子の小型化につながる。
また、第２外部接続端子２ｂ−１は、第１誘電体層１ａの下面に配置され、第１外部接続端子２ａ−１と異なる平面に配置されている。また、図１（ｂ）に示すように、第１および第２外部接続端子２a−１、２ｂ−１は、第１端部９ａに沿ってＸ−Ｘ’線と直交する方向に配列され、Ｘ−Ｘ’線と平行な方向に関して互いの位置が互いに重複するように配置されている。これにより、第１外部接続端子と第２外部接続端子を設けるためのスペースをＸ−Ｘ’線と平行な方向に小型化することができる。
なお、リード端子は外部接続端子が誘電体層の上面に接続される場合であっても、下面に接続される場合であっても同じように容易に接続できる。このため上述のように第１外部接続端子２a−１と第２外部接続端子２ｂ−１がそれぞれ上面と下面とに配置されていてもリード端子接続の作業性は問題とならない。
さらに、第２線路導体２ｂの第２内部接続端子２ｂ−２は、第１内部接続端子２ａ−２より上側でかつ内側（第４誘電体層１ｄに近づく方向）に位置するように第３誘電体層１ｃの上面に配置されている。これにより、第１内部接続端子２ａ−２と第２内部接続子２ｂ−２との両方に容易にボンディングワイヤを接続することが可能となる。
なお、ボンディングワイヤはリード端子と異なり、内部接続端子が誘電体層の下面に形成されていると、通常のワイヤボンディング装置を用いてワイヤボンディングを行うことが非常に困難である。一方、このように第１内部接続端子２ａ−２と第２内部接続端子２ｂ−２とが誘電体層の上面に形成されていれば、段差部７ｂがあっても、ワイヤボンディングにとって大きな不都合はない。
また、ボンディングワイヤはリード端子に比べ直径がかなり小さいことから、ボンディングワイヤを接続するのに必要な内部接続端子の長さは、リード端子を接続するのに必要な外部接続端子の長さより短くてよい。このため、接続端子６において第１内部接続端子２ａ−２と第２内部接続子２ｂ−２とを階段状に配置することにより、第１内部接続端子２ａ−２がパッケージの内側（第２端部９ｂ側）に突き出る長さは、従来の接続端子１０３において、外部接続端子がパッケージの外側に突き出る長さに比べて短くしやすい。
また、接続端子６は、高周波信号（例えば１０ＧＨｚ以上）を伝送する接続端子として用いる場合に適している。高周波信号はボンディングワイヤの長さが長くなると伝送損失が発生し易くなる。第１線路導体２ａは、段差部７ｂの下段に形成されているため、パッケージ内でより電子部品に近い位置まで到達でき、ボンディングワイヤの長さを短くできる。このため、第１線路導体２ａにより高周波信号を伝送させるのが好ましい。この場合、第２線路導体２ｂは、ボンディングワイヤ長さによる影響の少ない直流信号または前記高周波信号よりも低周波の信号（例えば、１ＭＨｚ以下）を伝送するのが好ましい。
また、接続端子６において、図１に示すように、第１線路導体２ａは、同一平面（第２誘電体層１ｂの上面）上において、第１端部９ａ側から第２端部９ｂ側まで直線状に形成されていることが好ましい。このようにすると、第１線路導体２ａにより伝送される信号は同一平面上を伝送方向が変わることなく進むため、伝送損失の増加を抑制することができる。特に、第１線路導体２ａに伝送される信号が第２線路導体２ｂに伝送される信号よりも高周波である場合に特に有効である。また、直線状の第１線路導体２ａは、第２誘電体層１ｂの上面に、例えばスクリーン印刷等の印刷法で一括的に形成することができることから、製造時の作業性にも優れる。
第１線路導体２ａにより高周波信号を伝送する場合、図１（ｂ）に示すように、外部接地回路と電気的に接続される接地導体（接地用線路導体）３を第２誘電体層１ｂの上面に第１線路導体２ａと隣り合わせて設けるのが好ましい。第１線路導体２ａと接地導体３とにより、いわゆるＧ（接地）−Ｓ（信号）−Ｇ（接地）のコプレーナ線路構造を形成することができる。
Ｇ−Ｓ−Ｇのコプレーナ線路構造とすることにより、第１線路導体２ａのインピーダンスを所定の値に安定させることができる。この構成によって、第１線路導体２ａは、高周波信号をより高い効率で伝送することができる。
なお、図１（ｂ）では、第１線路導体２ａと接地用線路導体３とをＧ−Ｓ−Ｇの順序で配置しているが、第１線路導体２ａと接地用線路導体３とをＧ−Ｓ−Ｓ−Ｇの順序で配置してもよい。
この場合、接地用線路導体３の間に挟まれる２本の第１線路導体２ａは１組で差動線路として機能させることができる。この構成によれば、２本の第１線路導体２ａを伝送する電気信号同士を結合させて伝送できるようになり、第１線路導体２ａを伝送する電気信号に透過損失等の伝送損失を小さくできる。よって、第１線路導体２ａにおいて電気信号を少ない減衰量で伝送させることができる。
また、第１誘電体層１ａと第２誘電体層１ｂ、第２誘電体層１ｂと第３誘電体層1ｃのように上下に隣り合う誘電体層は焼成により一体化させてもよい。この場合、線路導体（例えば第１線路導体２ａ、第２線路導体２ｂ、接地導体３等）のうち誘電体層の間に配置された部分は内部配線の形態を有する。
＜実施形態１の変形例１＞
図２は、実施形態１の変形例にかかる接続端子６ａを示す断面図である。図３（ａ）は、接続端子６ａの斜視図を示し、図３（ｂ）は接続端子６ａの分解斜視図を示す。
接続端子６ａでは、図１（ａ）に示す接続端子６と同じ構成に加えて、上面に金属層４を設けた第５誘電体層１ｅが第２誘電体層１ｂと第３誘電体層１ａの間に配置され、上面に金属層４を設けた第６誘電体層１ｆが第２誘電体層１ｂと第３誘電体層１ｃの間に配置されている。
このような構成により、第１線路導体２ａの上側および下側に金属層４が設られ、第１線路導体２ａと第２線路導体２ｂとの間に遮蔽効果のある金属層４を介在させることができる。
その結果、第１線路導体２ａの周囲に所定の電位に保持される金属層４が配置され、第１線路導体２ａへのノイズの混入を避けることができる。また、第２線路導体２ｂ等の導体が近くに配置されても、これら導体との干渉を避けることができる。そして、第１線路導体２ａのインピーダンスを乱し難くすることができ、第１線路導体２ａの設計が容易になる。このように、高周波の電気信号を第１線路導体２ａに伝送させることができる電磁干渉の影響の少ない信頼性の高い接続端子６ａを提供することができる。
＜実施形態１の変形例２＞
図４は実施形態１の別の変形例に係る接続端子６ｂの平面図である。
接続端子６ｂは、第１線路導体２ａと第２線路導体２ｂが対向しないように、第１線路導体２ａ及び第２線路導体２ｂの位置を、第１線路導体２ａの長手方向と直交する方向にずらして配置することが好ましい。
すなわち、図４に示す変形例の形態では、平面視において、第１線路導体２ａは、隣り合う第２線路導体２ｂの間を通過するように配置されている。そして、第２線路導体２ｂの直下もしくは直上には、接地用線路導体３が配置されている。
このように配置することにより、第２線路導体２ｂの一部となるビアホール導体５を第１線路導体２ａの間に配置することができる。
また、第１線路導体２ａが第２線路導体２ｂに対して平面的にずらして配置させているため、両者を重ねて配置する場合に比べて、第１線路導体２ａと第２線路導体２ｂとの距離を大きくすることができる。
その結果、第１線路導体２ａと第２線路導体２ｂとの電磁結合に起因する不具合を抑制することができる。換言すれば、第１線路導体２ａから第２線路導体２ｂに向かって電界が発生するのを抑え、第１線路導体２ａの伝送する電気信号に対するインピーダンス値が所定の値からずれるのを抑制することができる。
なお、実施形態１と同様の理由により、第１線路導体２ａに高周波信号を、第２線路導体２ｂに直流電流または低周波信号を、それぞれ伝送することが好ましい。
また、第２線路導体２ｂは、大きな電流容量を有する第２線路導体２ｂ１と、該第２線路導体２ｂ１よりも電流容量が小さい第２線路導体２ｂ２と、を有する。
第２線路導体２ｂ２を挟むように、第２線路導体２ｂ１を外側に配置することにより、第２線路導体２ｂ２よりも発熱量の高い第２線路導体２ｂ１を第１誘電体層１ａおよび第３誘電体層１ｃの端部に近い位置に設けることになる。これにより、第２線路導体２ｂ１からの熱放散を有利にできるだけではなく、熱に起因する誘電体層の誘電率の変化を抑制することができるため、より安定した電気信号の伝送が可能となる。
＜実施形態１の変形例３＞
図５（ａ）は実施形態１のさらに別の変形例に係る接続端子６ｃを示す斜視図である。図５（ｂ）は接続端子６ｃを示す分解斜視図である。
接続端子６ｃのビアホール導体５は、第１線路導体２ａ、接地導体３および金属層４を貫通しないように誘電体層１ｂ、１ｃ、１ｅ、１ｆの両端部（図５（ｂ）のｙ軸方向の両端部）の近傍を貫通している。
したがって、図３に示す接続端子６と比べて、ビアホール導体５を、第１線路導体２ａ、接地導体３および金属層４から容易に絶縁することができ、製造時の作業性に優れるという利点がある。また、第１線路導体２ａから離してビアホール導体５ｂを形成することが可能になることから、より安定した第１線路導体２ａのインピーダンスを得るのにも有利である。また、複数の第１線路導体２ａの間にビアホール導体５ｂを配置することに比して、第１線路導体２ａの配置間隔に関する設計自由度を大きくすることができる。
また、接続端子６ｃでは、上述のようにビアホール導体５が誘電体層１ａ、１ｂ、１ｃ、１ｅ、１ｆの両端部近傍に位置することから、第２線路導体２ｂの延在部２ｂ−３は第１誘電体層１ａの上面では第１端部９ａ側においては斜め方向（図５（ｂ）のｘ軸方向に対し斜め方向）に延在し、第２誘電体層１ｂの上面では第１端部９ａ側から第２端部９ｂ側に向かう方向に直角方向（図５（ｂ）のｙ軸方向）に延在後、向きを変え第１端部９ａ側から第２端部９ｂ側に向かう方向（図５（ｂ）のｘ軸方向）に延在している。なお、第２線路導体２ｂの線路長が第１線路導体２ａよりも長い場合、第２線路導体２ｂには直流または低周波信号が伝送させることが好ましい。
＜実施形態１および実施形態１の変形例１〜３の各要素＞
以下に、実施形態１及びその変形例１〜３の接続端子６、６ａ、６ｂ、６ｃを構成する要素の詳細を示す。
誘電体層１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆは、例えばセラミックス、ガラス、樹脂等の誘電体を用いることができる。誘電体層１ａ、１ｂがセラミックスからなる場合、段差部７ｂは、従来周知のセラミックグリーンシート積層法により、所定の寸法精度に形成できる。
第１線路導体２ａ、第２線路導体２ｂ、接地用導体３、第３線路導体２ｃは、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）等のメタライズ層により形成するこができる。
さらに、ビアホール導体５もＷ，Ｍｏ，Ｍｎ等のメタライズ層により形成してもよい。
金属層４は、Ｗ，Ｍｏ，Ｍｎ等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストをスクリーン印刷法によって所定パターンに印刷塗布することで形成可能である。また、第１線路導体２ａ、第２線路導体２ｂ、接地用導体３、第３線路導体２ｃをこのスクリーン印刷法により形成することも可能である。
＜実施形態１の接続端子の製造方法＞
以下に接続端子６の製造方法について詳細に説明する。
誘電体層１ａ、１ｂ、１ｃ、１ｄは、アルミナ（Ａｌ２Ｏ３）質セラミックス，窒化アルミニウム（ＡｌＮ）質セラミックス，ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）質セラミックス等の誘電体から形成することが、好ましくは、セラミックグリーンシート積層法によって形成されるのがよい。すなわち、樹脂やガラス等の他の誘電体材料に比べ気密信頼性が高いセラミックスを用いることで接続端子６内外の気密信頼性を向上させることができる。
例えば、誘電体層１ａ、１ｂ、１ｃ、１ｄがＡｌ２Ｏ３質焼結体の場合は、Ａｌ２Ｏ３、酸化珪素（ＳｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化カルシウム（ＣａＯ）等の原料粉末に適当な有機バインダ、溶剤、可塑剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法を採用することによって誘電体層１ａ、１ｂ、１ｃ、１ｄとなるセラミックグリーンシート（セラミック生シート）を形成する。
次に、Ｗ、Ｍｏ、Ｍｎ等の金属粉末に適当なバインダおよび溶剤を混合してなる導体ペーストを、第２誘電体層１ｂの上面となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等によって所定パターンに印刷塗布することによって、第１線路導体２ａおよび線路導体３となる導体ペースト層を形成する。
同様に、上述の導体ペーストを、第１誘電体層１ａとなるセラミックグリーンシートの上面および下面と第３誘電体層１ｃとなるグリーンシートの上面との所定位置にスクリーン印刷法等によって所定パターンに印刷塗布することによって、第２線路導体２ｂの一部（ビアホール導体５を除く部分）となる導体ペースト層を形成する。
そして、誘電体層１ａ、１ｂおよび１ｃの内部にビアホール導体５を形成する。ビアホール導体５は、セラミックグリーンシートに金型等を用いて貫通孔を設け、この貫通孔に上述の導体ペーストを埋め込むことによって形成される。
さらに、上述の処理を行った、誘電体層１ａ、１ｂ、１ｃ、１ｄとなるグリーンシートを所定の順で積層した後、約１６００℃の温度で焼成することによって接続端子６を得ることができる。
かかる方法によって、容易に接続端子６を形成することができ、製造効率の良い接続端子６を提供することができる。
なお、接続端子６ａを製造する場合には、上述の誘電体層１ａ、１ｂ、１ｃ、１ｄとなるセラミックグリーンシートと同じ方法で得た誘電体層１ｅ、１ｆとなるセラミックグリーンシートの上面の所定位置に、上述の導体ペーストを、スクリーン印刷法等によって所定パターンに印刷塗布することによって金属層４となる導体ペースト層を形成することができる。
そして、この誘電体層１ｅ、１ｆとなるセラミックグリーンシートに上述の方法によりビアホール導体５を形成し、さらに誘電体層層１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆとなるグリーンシートを所定の順で積層後焼成することで接続端子６ａを得ることができる。
２．実施形態２
図６（ａ）、（ｂ）および図７（ａ）、（ｂ）は、本発明の実施形態２に係る接続端子６ｄを示す。図６（ｂ）は、接続端子６ｄの平面図であり、図６（ａ）は接続端子６の図６（ｂ）のＸ−Ｘ’線における断面図である。図７（ａ）は接続端子６ｄの斜視図を、図７（ｂ）は接続端子６ｄの分解斜視図を示す。
なお、実施形態２に係る図面に示した部材の番号（記号）のうち、実施形態１に係る図面に示した部材の番号（記号）と同じものは、特に説明がない限り実施形態１で説明した部材と同じ部材または相当する部材である。
接続端子６ｄは、第１誘電体層１ａとその上に配置される第２誘電体層１ｂを有する。そして、第２誘電体層１ｂの上面に第１線路導体２ａが形成され、第１線路導体２ａが第１端部９ａ側に第１外部接続端子２a−１を有し、第２端部９ｂ側に第１内部接続子２ａ−２を有している点は実施形態１の接続端子６と同様である。
しかし、実施形態２の接続端子６ｄにおいては、第２誘電体層１ｂの両端角部に切欠き８を設け、該切欠き８より第２線路導体２ｂを露出させ、第２内部接続端子２ｂ−２としている。すなわち、実施形態２の接続端子６ｄにおいては、第２内部接続端子２ｂ−２は、第１誘導体層１ａの上面に形成されている。このようにして、第２内部接続端子２ｂ−２は、第２誘電体層１ｂの上面に形成されている第１内部接続端子２ａ−２と、異なる平面に形成され、当然、高さも異なっている。
また、接続端子６ｄの第２線路導体２ｂは、第１誘電体層１ａの第１端部９ａ側の端面を介して第１誘電体層１ａの下面まで延在されており、実施形態１と同様、第１誘電体層１ａの下面に第２外部接続端子２ｂ−１が形成されている。
このように、接続端子６ｄの第２線路導体２ｂは、第２外部接続端子２ｂ−１から第２内部接続端子２ｂ−２に至るまでの全ての経路が第１誘電体層１ａの表面に配置されている。すなわち、第２線路導体２ｂは、第２内部接続端子２ｂ−２と、該第２内部接続端子２ｂ−２に接続され、第１誘電体層１ａの上面を第２端部９ｂ側から第１端部９ａ側に延在される上面延在部２ｂ−３と、第１誘電体層１ａの下面の第１端子９ａ側に形成された第２外部接続端子２ｂ−１と、第１誘電体層１ａの第１端子９ａ側の端面上に位置し、上面延在部２ｂ−３と第２外部接続端子２ｂ−１とを接続する端面延在部２ｂ−４と、から成る。
以上のように構成された実施形態２の接続端子６ｄでは、第２外部接続端子２ｂ−１を設けるために第１誘電体層１ａおよび第２誘電体層１ｂ等の誘電体層を貫通するビアホール導体を形成する必要がなく、製造時の作業性にとって有利である。
また、この実施形態２の接続端子６ｄでは、実施形態１に係る接続端子（接続端子６、６ａ、６ｂ、６ｃ）と異なり、第２線路導体２ｂが第３誘電体層１ｃを経由していない。
さらに、実施形態２の接続端子６ｄでは、図６（ａ）、（ｂ）および図７（ａ）、（ｂ）に示すように、第３誘電体層１ｃ上に、第３線路導体２ｃを設けるとともに、第３線路導体２ｃの両端が露出するように、第４誘電体層１ｄが第３誘電体層１ｃ上に設けられている。
第３線路導体２ｃの露出部は、それぞれ第３外部接続端子２ｃ−１、第３内部接続端子２ｃ−２として機能する。この場合、第３外部接続端子２ｃ−１が第１および第２外部接続端子２ａ−１、２ｂ−１と第４誘電体層１ｄの間に位置するため、実施形態１と比較すると、Ｘ−Ｘ’線に平行な方向に大型化する。しかしながら、実施形態２においては、外部接続端子が３種類存在するにも関わらず、これらの外部接続端子を２列で配列することができるため、従来よりもＸ−Ｘ’線方向に小型化しているといえる。
なお、第４誘電体層１ｄや第３線路導体２ｃは、省略してよいことは言うまでもない。
＜実施形態２の変形例１＞
図８（ａ）、（ｂ）および図９（ａ）、（ｂ）は、接続端子６ｄの変形例である接続端子６ｅを示す。図８（ａ）は接続端子６ｅの断面図であり、図８（ｂ）と図９（ａ）とは接続端子６ｅの斜視図であり、図９（ｂ）は接続端子６ｅの分解斜視図である。
本変形例の接続端子６eは、実施形態１に係る接続端子６の第２線路導体２ｂと同じ構成を有する。一方、第３線路導体２ｃを有し、該線路導体２ｃが、第３誘電体層１ｃの上面から第２誘電体層１ｂの上面を介して第１誘電体層１ａの下面まで延在され、該第１誘電体層１ａの下面に第３外部接続端子２ｃ−１を、第３誘電体層１ｃの上面に第３内部接続端子２ｃ−２をそれぞれ有している点で本変形例１は、実施形態１に係る接続端子６と構成が異なる。
具体的には、第３線路導体２ｃは、第３外部接続端子２ｃ−１と、第３接続端子２ｃ−１に接続され、第１誘電体層１aを貫通するビアホール導体５と、該ビアホール導体５に接続され、該第１誘電体層１ａの上面を延在する延在部２ｃ−３と、 該延在部２ｃ−３と第３内部接続端子２ｃ−２とを接続し、第２誘電体層１ｂおよび第３誘電体層１ｃを貫通する別のビアホール導体５と、第３内部接続端子２ｃ−２と、を有する。
この実施形態２の接続端子６ｅでは、例えばリード端子に接続する際の接続部となる第１外部接続端子２a−１、第２外部接続端子２ｂ−１および第３外部接続端子２ｃ−１を、第１端部９ａに沿って配列することができるため、図６に示す接続端子６に比べて接続端子６ｅをＹ−Ｙ’方向に小型化が可能となる。
なお、本変形例において、実施形態２の接続端子６ｄと同様に、第１誘電体層１ａの第１端部９ａ側の端面上に設けられる端面延在部を介して延在部２ｃ−３を第３外部接続端子２ｃ−１と電気的に接続してもよい。
＜実施形態２の変形例２＞
図１０（ａ）、（ｂ）は接続端子６ｄの別の変型例である接続端子６ｆを示す。図１０（ａ）は、接続端子６ｆの斜視図であり、図１０（ｂ）は接続端子６ｆの分解斜視図を示す。
接続端子６ｆのビアホール導体５ｂは、第１線路導体２ａおよび接地導体３を貫通しないように、誘電体層１ｂ、１ｃの両端部（図１０（ｂ）のｙ軸方向の両端部）の近傍を貫通している。
従って、実施形態１の変形例に係る接続端子６ｃと同様の効果が得られる。
＜実施形態２の接続端子の製造方法＞
以下、実施形態２に係る接続端子６ｄの製造方法を説明する。
なお上述の実施形態１に係る接続端子の製造方法と同じ部分については、記載を省略する。
誘電体層１ａ、１ｂ、１ｃ、１ｄとなるセラミックグリーンシート（セラミック生シート）を形成する。
次に、実施形態１と同様の方法で作製される導体ペーストを、第２誘電体層１ｂの上面となるセラミックグリーンシートの上面の所定位置にスクリーン印刷法等によって所定パターンに印刷塗布することによって、第１線路導体２ａおよび接地導体３となる導体ペースト層を形成する。
同様に、前記導体ペーストを、スクリーン印刷法等によって、第１誘電体層１ａとなるセラミックグリーンシートの上面と下面と第１端部９ａ側の端面に所定のパターンに印刷塗布することによって、第２線路導体２ｂとなる導体ペースト層を形成する。
また、必要に応じて、同じ方法により、第３誘電体層１ｃとなるセラミックグリーンシートの上面の所定の位置に第３線路導体２ｃとなる導体ペースト層を形成する。
その後、誘電体層１ａ、１ｂ、１ｃ、１ｄとなるグリーンシートを所定の順で積層した後、約１６００℃の温度で焼成することによって接続端子６ｄを得ることができる。
かかる方法によって、容易に接続端子６ｄを形成することができ、製造効率の良い接続端子６ｄを提供することができる。
なお、接続端子６ｅ、６ｆのようにビアホール導体５を形成する必要のある場合は、実施形態１で述べた方法により形成可能である。
３．実施形態３
＜パッケージ＞
図１１（ａ）、（ｂ）は、本発明の実施形態１に係る接続端子６を用いたパッケージ３０およびパッケージ３０を用いた電子装置５０を示す。図１１（ａ）は上方から平面視した概略平面図であり、図１１（ｂ）は概略断面図である。
本発明にかかるパッケージ３０は、
（ａ）接続端子６と、
（ｂ）キャビティと、該キャビティの境界を規定する枠体１２と、該枠体に設けられ、キャビティに通じる開口部１３と、を有した容器体１０と、
を備えている。
接続端子６は、容器体１０の開口部１３の内面に接合され、第２端部９ｂが容器体１０の内側に、第１端部９ａが容器体１０の外側に、それぞれ位置している。
かかるパッケージ３０は、実施形態１の接続端子６を用いることにより、小型化が可能である。また、接続端子６に代えて上述した実施形態１の変形例１〜３、実施形態２、および実施形態２の変形例１，２のいずれの接続端子を用いても、従来と比較して、パッケージ３０を小型化することが可能である。
ここで、容器体１０は、ステンレス鋼（ＳＵＳ），銅（Ｃｕ），銅（Ｃｕ）−タングステン（Ｗ），銅（Ｃｕ）−モリブデン（Ｍｏ），鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金等の金属から成る。
この容器体１０は、金属のインゴットを圧延加工やプレス加工，切削加工等の金属加工を施すことにより所定形状に一体成形してもよいし、容器体１０の底部を成す基板１１と枠体１２とを別々に準備し、この基板１１の上面に銀（Ａｇ）−銅（Ｃｕ）ロウ等のロウ材を介して枠体１２を接合してもよい。この場合、枠体１２と基板１１との接合は基板１１上面と枠体１２の下面とを、基板１１上面に敷設したプリフォーム状のＡｇ−Ｃｕロウ等のロウ材を介して接合される。
枠体１２には、上述したごとく、電子素子１５と外部電子回路とを電気的に接続する接続端子６を挿着するための開口部１３が形成される。
なお、例えば電子素子１５として半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の電子素子１５を収納する場合のパッケ−ジにおいては、枠体１２の一部に電子素子１５と光結合するための光伝送路である光信号入出力窓が形成される。
また、容器体１０は、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と、厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのがよく、容器体１０が酸化腐食するのを有効に防止できるとともに、容器体１０上面に電子素子１５を強固に接着固定することができる。
＜電子装置＞
以下に上述したパッケージ３０を用いた電子装置５０について説明する。
本発明に係る電子装置５０は、上述したパッケージ３０と、パッケージ３０のキャビティ内部に搭載された電子素子１５と、枠体１２の上面に接合された蓋体２０とを含む。
パッケージ３０のキャビティ内部では、ボンディングワイヤの一端が第１線路導体２ａの第１内部接続端子２ａ−２および第２線路導体２ｂの第２内部接続端子２ｂ−２に接合されており、ボンディングワイヤ他端が電子素子１５に接合されている。これにより、電子素子１５と接続端子６とは電気的に接続されている。
また、第１線路導体２ａに形成された第１外部接続端子２a−１と第２線路導体２ｂに形成された第２外部接続端子２ｂ−１とは、図示しないが、枠体１２の外側でリード端子に接続することができる。そして、リード端子を介して外部回路と電気的に繋げることができる。
リード端子には、鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）等の金属を含む従来周知の導電性材料を用いることができるが、特に抵抗率の小さいＣｕを用いることが望ましい。リード端子と外部接続端子とは銀（Ａｇ）−銅（Ｃｕ）ロウ、Ａｇロウ等によるロウ付け接合法等を用いて接合を行ってもよい。第１外部接続端子、第２外部接続端子及び必要に応じて接地導体３の外部接続端子と外部電気回路との電気的接続を、リード端子を介して作業効率良く行なうことができる。
リード端子は、また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、例えば厚さ０．５〜９μｍのＮｉ層と、厚さ０．５〜５μｍの金（Ａｕ）層とを順次メッキ法により被着させておくのが好ましい。これによりリード端子が酸化腐食するのを防止できるとともに、リード端子と接続端子６の外部接続端子とを強固に接合することができる。
また、接続端子６の第１誘電体層１aの下面に第１接地導体を、第４誘電体層１ｄの上面に第２接地導体を、さらに第１線路導体２ａおよび第２線路導体２ｂに平行な誘電体層１a、１ｂ、１ｃ、１ｄの少なくとも１つの側面に第３接地導体を、それぞれ設けることが好ましい。この構成により、接地導体の面積を拡大して接地電位を強化することができるとともに、接続端子６の外周面に全周にわたって導体層が形成されるようになり、接続端子６の周囲にＡｇ−Ｃｕロウ、Ａｇロウ等のロウ材を介してのパッケージへの気密な取付けが可能となる。
このような構成によれば、開口部１３に接続端子６が取り付けられていることから、電子装置の大型化を抑制可能なパッケージを提供することができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
本国際出願は、出願番号「特願２００８−０１９７９５」および「特願２００８−０１９７９５」の２件の日本での特許出願に対し、優先権を主張するものである。この２件の出願、「特願２００８−０１９７９５」および「特願２００８−０１９７９５」は参照することにより本明細書に含まれる。

Claims (6)

  1. 第１線路導体および第２線路導体を備え、枠状の容器体内に形成される内部回路と容器体外に設けられる外部回路とを接続するための接続端子であって、
    第１上面と、該第１上面とは異なる高さに位置する第２上面と、該第２上面と反対側に位置する下面と、を有し、複数の誘電体層を有する積層体と、
    前記外部回路に接続される第１外部接続端子と、前記内部回路に接続される第１内部接続端子とを有し、それぞれが前記積層体の第１上面に設けられた第１線路導体と、
    前記第２上面に設けられ、前記内部回路に接続される第２内部接続端子と、前記下面に設けられ、前記外部回路に接続される第２外部接続端子とを有する第２線路導体と、
    を具備し、
    前記第２線路導体は、前記誘電体層を貫通するビアホール導体を含み、前記第１線路導体よりも線路長が長く、且つ
    前記第１線路導体は高周波信号を伝送し、前記第２線路導体は直流または前記高周波信号よりも周波数の低い低周波信号を伝送することを特徴とする接続端子。
  2. 前記第１線路導体に隣接する接地導体をさらに具備していることを特徴とする請求項１に記載の接続端子。
  3. 前記第２線路導体は、前記第１線路導体の直上もしくは直下に位置しないように、平面的に位置をずらして配置されている請求項１に記載の接続端子。
  4. 前記第１線路導体と前記第２線路導体との間に配置される金属層をさらに具備する請求項１に記載の接続端子。
  5. 枠状の容器体と、前記容器体の内側と外側を跨ぐように前記容器体に取り付けられた請求項１に記載の接続端子と、を備えた電子素子収納用パッケージ。
  6. 請求項５に記載の電子素子収納用パッケージを用いる電子装置であって、
    前記容器体に設けられたキャビティ内に搭載され、前記接続端子と電気的に接続された電子素子と、
    前記容器体に接合された蓋体と、
    を具備してなる電子装置。
JP2009551611A 2008-01-30 2009-01-30 接続端子及びこれを用いたパッケージ並びに電子装置 Expired - Fee Related JP5383512B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009551611A JP5383512B2 (ja) 2008-01-30 2009-01-30 接続端子及びこれを用いたパッケージ並びに電子装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008019796 2008-01-30
JP2008019795 2008-01-30
JP2008019795 2008-01-30
JP2008019796 2008-01-30
PCT/JP2009/051618 WO2009096542A1 (ja) 2008-01-30 2009-01-30 接続端子及びこれを用いたパッケージ並びに電子装置
JP2009551611A JP5383512B2 (ja) 2008-01-30 2009-01-30 接続端子及びこれを用いたパッケージ並びに電子装置

Publications (2)

Publication Number Publication Date
JPWO2009096542A1 JPWO2009096542A1 (ja) 2011-05-26
JP5383512B2 true JP5383512B2 (ja) 2014-01-08

Family

ID=40912885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009551611A Expired - Fee Related JP5383512B2 (ja) 2008-01-30 2009-01-30 接続端子及びこれを用いたパッケージ並びに電子装置

Country Status (4)

Country Link
US (1) US20110048796A1 (ja)
EP (1) EP2237316B1 (ja)
JP (1) JP5383512B2 (ja)
WO (1) WO2009096542A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2624293B1 (en) * 2010-09-28 2018-03-07 Kyocera Corporation Semiconductor device housing package and electronic apparatus using the same
US9485867B2 (en) 2010-10-27 2016-11-01 Kyocera Corporation Wiring board
WO2014002921A1 (ja) * 2012-06-26 2014-01-03 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP6030371B2 (ja) * 2012-07-27 2016-11-24 京セラ株式会社 素子収納用パッケージおよび実装構造体
CN104364897B (zh) * 2012-10-29 2017-07-25 京瓷株式会社 元件收纳用封装件以及安装结构体
JP5898332B2 (ja) * 2012-10-30 2016-04-06 京セラ株式会社 電子部品収納用容器および電子装置
JP6082114B2 (ja) * 2013-07-26 2017-02-15 京セラ株式会社 素子収納用パッケージおよび実装構造体
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
EP3113218B1 (en) * 2014-02-26 2020-03-04 Kyocera Corporation Package for an electronic-component and electronic device including the package
JP6283094B2 (ja) * 2014-03-13 2018-02-21 京セラ株式会社 電子部品収納用パッケージおよび電子装置
CN104836619B (zh) 2015-03-30 2017-08-29 青岛海信宽带多媒体技术有限公司 一种光器件
CN108063362A (zh) * 2015-03-30 2018-05-22 青岛海信宽带多媒体技术有限公司 一种激光器
CN108321674A (zh) * 2015-03-30 2018-07-24 青岛海信宽带多媒体技术有限公司 激光发射器
JP6412900B2 (ja) * 2016-06-23 2018-10-24 株式会社東芝 高周波半導体用パッケージ
US10869387B2 (en) * 2016-10-21 2020-12-15 Kyocera Corporation High-frequency board, high-frequency package, and high-frequency module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115227U (ja) * 1987-01-22 1988-07-25
JPH01214051A (ja) * 1988-02-22 1989-08-28 Sumitomo Electric Ind Ltd 集積回路パツケージ
JP2001144509A (ja) * 1999-11-15 2001-05-25 Nec Corp 高周波パッケージ
JP2002043460A (ja) * 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc 高周波用パッケージ
JP2005019449A (ja) * 2003-06-23 2005-01-20 Kyocera Corp 半導体装置
JP2005108891A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58190046A (ja) * 1982-04-30 1983-11-05 Fujitsu Ltd 半導体装置
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
US5438697A (en) * 1992-04-23 1995-08-01 M/A-Com, Inc. Microstrip circuit assembly and components therefor
US5644277A (en) * 1995-02-27 1997-07-01 Hughes Aircraft Company Three-wire-line vertical interconnect structure for multilevel substrates
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
JPH09134981A (ja) * 1995-11-08 1997-05-20 Fujitsu Ltd マイクロ波・ミリ波帯の機能モジュールパッケージ
JP3663898B2 (ja) * 1997-04-14 2005-06-22 株式会社村田製作所 高周波モジュール
US5929728A (en) * 1997-06-25 1999-07-27 Hewlett-Packard Company Imbedded waveguide structures for a microwave circuit package
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
US6617946B2 (en) * 2000-01-13 2003-09-09 Skyworks Solutions, Inc. Microwave package
US6594479B2 (en) * 2000-12-28 2003-07-15 Lockheed Martin Corporation Low cost MMW transceiver packaging
JP3662219B2 (ja) * 2001-12-27 2005-06-22 三菱電機株式会社 積層高周波モジュール
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6891266B2 (en) * 2002-02-14 2005-05-10 Mia-Com RF transition for an area array package
US20040080917A1 (en) * 2002-10-23 2004-04-29 Steddom Clark Morrison Integrated microwave package and the process for making the same
JP2004356391A (ja) * 2003-05-29 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP4511376B2 (ja) * 2005-01-28 2010-07-28 京セラ株式会社 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
TWI295102B (en) * 2006-01-13 2008-03-21 Ind Tech Res Inst Multi-functional substrate structure
JP4674189B2 (ja) 2006-07-13 2011-04-20 株式会社クボタ ディーゼルエンジンの排気装置
JP4207994B2 (ja) 2006-07-13 2009-01-14 トヨタ自動車株式会社 負圧発生装置の故障判定装置
JP4655093B2 (ja) * 2006-08-21 2011-03-23 株式会社村田製作所 高周波モジュール
JP2008159862A (ja) * 2006-12-25 2008-07-10 Hitachi Kokusai Electric Inc 高周波電子部品のパッケージ構造
US20090065954A1 (en) * 2007-09-07 2009-03-12 Attma Sharma Packaging Method For Wideband Power Using Transmission Lines
US8581113B2 (en) * 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63115227U (ja) * 1987-01-22 1988-07-25
JPH01214051A (ja) * 1988-02-22 1989-08-28 Sumitomo Electric Ind Ltd 集積回路パツケージ
JP2001144509A (ja) * 1999-11-15 2001-05-25 Nec Corp 高周波パッケージ
JP2002043460A (ja) * 2000-07-26 2002-02-08 Sumitomo Metal Electronics Devices Inc 高周波用パッケージ
JP2005019449A (ja) * 2003-06-23 2005-01-20 Kyocera Corp 半導体装置
JP2005108891A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置

Also Published As

Publication number Publication date
EP2237316A4 (en) 2017-03-01
WO2009096542A1 (ja) 2009-08-06
US20110048796A1 (en) 2011-03-03
EP2237316A1 (en) 2010-10-06
JPWO2009096542A1 (ja) 2011-05-26
EP2237316B1 (en) 2019-10-09

Similar Documents

Publication Publication Date Title
JP5383512B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP5189597B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP6283094B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP5241609B2 (ja) 構造体，接続端子，パッケージ、並びに電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2009177041A (ja) 接続基板および電子装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
WO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP5235612B2 (ja) パッケージ及び電子装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
WO2021166498A1 (ja) 配線基体および電子装置
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置
JP5257763B2 (ja) 多層回路基板
JP2004031595A (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Ref document number: 5383512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees