JP3662219B2 - 積層高周波モジュール - Google Patents

積層高周波モジュール Download PDF

Info

Publication number
JP3662219B2
JP3662219B2 JP2001398059A JP2001398059A JP3662219B2 JP 3662219 B2 JP3662219 B2 JP 3662219B2 JP 2001398059 A JP2001398059 A JP 2001398059A JP 2001398059 A JP2001398059 A JP 2001398059A JP 3662219 B2 JP3662219 B2 JP 3662219B2
Authority
JP
Japan
Prior art keywords
frequency
output terminal
dielectric multilayer
multilayer substrate
signal input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001398059A
Other languages
English (en)
Other versions
JP2003197863A (ja
Inventor
幸宣 垂井
和宏 山口
潤 見谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001398059A priority Critical patent/JP3662219B2/ja
Priority to US10/153,651 priority patent/US6657523B2/en
Priority to EP02011765A priority patent/EP1326303B1/en
Priority to DE60208323T priority patent/DE60208323T2/de
Publication of JP2003197863A publication Critical patent/JP2003197863A/ja
Application granted granted Critical
Publication of JP3662219B2 publication Critical patent/JP3662219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q21/00—Antenna arrays or systems
    • H01Q21/0087—Apparatus or processes specially adapted for manufacturing antenna arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)
  • Microwave Amplifiers (AREA)
  • Transceivers (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、積層高周波モジュール、特にレーダ等の通信機器に搭載する積層高周波モジュールの構造の改良に関する。
【０００２】
【従来の技術】
図１３は従来の高周波モジュールの上面図であり、図１４は側面断面図である。なお、図１３では、各構成要素の識別を容易にするために適宜ハッチングを付けており、一方、図１４では、図面を見やすくするための断面からハッチングを削除している。図１３，１４には、誘電体基板２０、高周波信号用入出力パッド（以降「ＲＦパッド」と称する）２、電源／制御信号用入出力パッド（以降「ＤＣ／ＣＯＮＴパッド」と称する）４、誘電体基板２０中のビアホール７、高周波信号用ストリップ線路（以降、単に「ストリップ線路」と称する）８、能動マイクロ波回路（以下、「ＭＭＩＣ(Monolithic Microwave Intergrated Circuit)」と記す）９、制御信号用線路１０、金属封止蓋１２が示されている。多層基板１は、ＭＭＩＣ９を内部に格納するように彫り込んだ構造をしており、金属封止蓋１２とともにキャビティ構造を形成している。更に、モジュールのグランド電位面１１、ボンディングワイヤ（以降、「ワイヤ」と称する）１３、高周波及び電源／制御信号のワイヤボンディング面１６及び金属封止蓋１２の実装面１７が示されている。
【０００３】
次に、従来における高周波モジュールの動作を説明する。ストリップ線路８ａから入力された高周波信号は、ボンディングワイヤ１３ａを介してＲＦパッド２ａに接続され、ＭＭＩＣ９ａに伝わる。高周波信号は、ＭＭＩＣ９ａにより信号の増幅、減衰、位相シフト等の信号変調を受けたのち、ＲＦパッド２ｂ、ワイヤ１３ｂ、ＲＦパッド２ｃを通ってＭＭＩＣ９ｂに送られ、ＭＭＩＣ９ｂでＭＭＩＣ９ａと同様の信号変調を受ける。高周波信号は、更にＲＦパッド２ｄ、ワイヤ１３ｃ、ストリップ線路８ｂ、ワイヤ１３ｄ、ＲＦパッド２ｅを通ってＭＭＩＣ９ｃで変調され、その後、ＲＦパッド２ｆ、ワイヤ１３ｅ、ＲＦパッド２ｇを通ってＭＭＩＣ９ｄで変調され、ＲＦパッド２ｈ、ワイヤ１３ｆ、ストリップ線路８ｃを通ってモジュール外へ出力される。
【０００４】
一方、複数のＤＣ／ＣＯＮＴパッド４ａから入力された電源/制御信号は、誘電体基板２０中を通る制御信号用線路１０ａ，１０ｂ，１０ｃ，１０ｄ及びワイヤ１３ｇ，１３ｈ，１３ｉ，１３ｊをそれぞれ通って、ＤＣ／ＣＯＮＴパッド４ｂ，４ｃ，４ｄ，４ｅに伝わることでＭＭＩＣ９ａ，９ｂ，９ｃ，９ｄを動作させる。グランド電位面１１は、複数のビアホール７により接地され、ＭＭＩＣ９ａ〜９ｄのグランド電位を設定する。
【０００５】
ここで、ＭＭＩＣ９ａ，９ｂとＭＭＩＣ９ｃ，９ｄは、誘電体基板２０により形成された２つのキャビティ内に格納され、金属封止蓋１２により電磁シールドされる。ＭＭＩＣ９ａ，９ｂとＭＭＩＣ９ｃ，９ｄとの間は、空間的/高周波的に隔離され、信号の混信による誤動作を防ぐようになっている。
【０００６】
しかし、このような従来の高周波モジュールでは、モジュールの機能に必要なＭＭＩＣ９の数量とそのサイズによりモジュールサイズの拡大が避けられないという問題がある。モジュールサイズは、近年のモジュールの多機能化要求により拡大する方向にある。一方、信号の高周波化に伴うモジュールサイズ縮小の要求、無線装置の小型化の要求を受けて、高周波モジュールを小型化する必要があった。
【０００７】
ここで、前述した多機能化・小型化の課題を改善するために提案された従来の積層モジュールを示す。図１５は、この改良型積層モジュールの断面図を示し、図１６は積層バンプ部の断面拡大図を示す。なお、各図１５，１６とも断面を示すハッチングを便宜的に省略している。図１５または図１６には、積層されたバンプ２３、ストリップ線路８、能動半導体チップ９、誘電体基板２０、ストリップ線路露呈部２１及びパッケージ２２が示されている。この従来例では、誘電体基板２０ａ，２０ｂ，２０ｃが積層された３層構造の積層モジュールが示されており、各誘電体基板２０ａ，２０ｂ，２０ｃは、パッケージ２２により一括して気密封止される。
【０００８】
次に、この従来例の動作を説明する。誘電体基板２０ａ上に設けられたストリップ線路８ａは、積層されたバンプ２３により一階層上の誘電体基板２０ｂ上に設けられたストリップ線路８ｂと接続されている。ここで、ストリップ線路８ｂには、バンプ２３が接続される部位のみ誘電体基板２０ｂが除かれたストリップ線路露呈部２１が形成されており、これにより各誘電体基板２０ａ，２０ｂの信号線の接続が可能となる。このようにして、従来の積層モジュールでは３つの誘電体多層基板を積層したのでモジュールの実装面積を大幅に縮小し、モジュールを小型化できるという利点があった。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の積層モジュールは、メモリ等の比較的動作周波数の低い能動素子を格納するパッケージを想定しているため、これを高周波モジュールとして適用しようとする場合には以下のような課題があった。
【００１０】
まず、各誘電体基板の信号線は、積層されたバンプにより接続されているが、相対すべきグランド信号の接続が階層間でなされておらず、高周波信号は確実に伝わるという保証がなかった。
【００１１】
また、ＭＭＩＣと一階層上の誘電体基板とのクリアランスは、積層されたバンプの高さのみで決定される構造となっているため、高周波回路を搭載するためのクリラアランスを十分に確保することが困難であった。これにより、ＭＭＩＣの動作が一階層上の誘電体基板に影響されてしまい、所望の特性が得られない場合があった。
【００１２】
また、各階層を伝播する高周波信号をシールドするための配慮が十分になされていないために階層間でのアイソレーションが不十分であった。このため、伝送される信号が混信して正常な動作が得られない場合があった。
【００１３】
更に、上位層側のストリップ線路とバンプとを接続するためには、誘電体基板を精度よくくりぬいて線路を露呈させる必要があった。このため、高度な製造プロセスが必要となりコストが上昇するという課題があった。
【００１４】
本発明はこのような従来の技術に存在する課題を解決するためになされたものであり、小型、広帯域、高機能な改良された積層高周波モジュールを提供することを目的とする。
【００１５】
【課題を解決するための手段】
以上のような目的を達成するために、本発明に係る積層高周波モジュールは、高周波回路が配設された誘電体多層基板を積層することによって形成される積層高周波モジュールにおいて、少なくとも２つの前記誘電体多層基板は、周縁に立設する誘電体壁を有する基板と、前記高周波回路が収容され、前記誘電体壁と直上の前記誘電体多層基板とで包囲されることにより形成される閉空間と、前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された高周波信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する高周波信号用入出力端子と対向する位置に配設された高周波信号用入出力端子と、前記閉空間内で一端が前記高周波回路に接続され、他端が前記誘電体多層基板の内層に埋設された高周波信号用ストリップ線路と、前記誘電体壁の内層に埋設され、前記高周波信号用ストリップ線路の他端と前記高周波信号用入出力端子との間を垂直に接続する垂直給電線路とを有し、対向する位置にある前記高周波信号用入出力端子同士を接合し、直上および直下の前記誘電体多層基板にそれぞれ設けられた前記垂直給電線路を互いに接続する金バンプとを有し、前記垂直給電線路は、信号ビアホールと、前記信号ビアホールを間に挟む複数のグランドビアホールとを有し、前記高周波信号用入出力端子は、前記信号ビアホールに接続される信号用端子と、前記信号用端子を間に挟み、前記グランドビアホールそれぞれに接続される複数のグランド用端子とを有し、前記金バンプは、前記垂直給電線路の信号ビアホールと前記高周波信号用入出力端子の信号用端子を接合し、また、前記垂直給電線路のグランドビアホールと当該グランドビアホールと対向する位置に配設された前記高周波信号用入出力端子のグランド用端子とをそれぞれ接合するものである。
【００１７】
また、最下位層の前記誘電体多層基板には、前記高周波回路の放熱面と前記誘電体多層基板の底面とを接続するビアホールが配置され、最下位層の前記誘電体多層基板に配設された前記高周波回路から出力される高周波信号を伝送する前記各垂直給電線路は、最下位層から最上位層までの前記誘電体多層基板を貫通した状態で配置され、当該高周波回路に接続された前記高周波信号用ストリップ線路の他端と最上位層の前記誘電体多層基板の上面に配設された外部出力用端子とを直線的に接続するものである。
【００１８】
また、前記回路と前記基板内高周波信号用伝送路の一端とを封止する封止蓋を備え、前記閉空間は、当該封止蓋によって密封された空間とその外部の空間とに離隔されるるものである。
更に、前記封止蓋と直上の前記誘電体多層基板とで包囲される閉空間に、電波吸収部材を配設するものである。
【００１９】
他の発明に係る積層高周波モジュールは、高周波回路が配設された誘電体多層基板を積層することによって形成される積層高周波モジュールにおいて、少なくとも２つの前記誘電体多層基板は、周縁に立設する誘電体壁を有する基板と、前記高周波回路が収容され、前記誘電体壁と直上の前記誘電体多層基板とで包囲されることにより形成される閉空間と、前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された高周波信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する高周波信号用入出力端子と対向する位置に配設された高周波信号用入出力端子と、前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された電源／制御信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する電源／制御信号用入出力端子と対向する位置に配設された電源／制御信号用入出力端子と、当該誘電体多層基板の内部に埋設され、前記高周波信号用入出力端子と前記高周波回路とを接続する基板内高周波信号用伝送路と、前記誘電体多層基板の内部に埋設され、前記電源／制御信号用入出力端子と前記高周波回路とを接続する基板内電源／制御信号用伝送路とを有し、対向する位置にある前記高周波信号用入出力端子同士及び前記電源／制御信号用入出力端子同士を接合する金バンプとを有し、前記閉空間を形成する前記誘電体多層基板の底面に大容量コンデンサを配設するものである。
【００２０】
また、前記高周波回路に対する電源 / 制御信号を設定する制御回路を収容する前記誘電体多層基板を有するものである。
あるいは、高周波信号又は電源／制御信号の少なくとも一方の外部入出力端子を前記誘電体多層基板のいずれかの誘電体壁側面に配設するものである。
【００２１】
他の発明に係る積層高周波モジュールは、高周波回路が配設された誘電体多層基板を積層することによって形成される積層高周波モジュールにおいて、少なくとも２つの前記誘電体多層基板は、周縁に立設する誘電体壁を有する基板と、前記高周波回路が収容され、前記誘電体壁と直上の前記誘電体多層基板とで包囲されることにより形成される閉空間と、前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された高周波信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する高周波信号用入出力端子と対向する位置に配設された高周波信号用入出力端子と、前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された電源／制御信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する電源／制御信号用入出力端子と対向する位置に配設された電源／制御信号用入出力端子と、当該誘電体多層基板の内部に埋設され、前記高周波信号用入出力端子と前記高周波回路とを接続する基板内高周波信号用伝送路と、前記誘電体多層基板の内部に埋設され、前記電源／制御信号用入出力端子と前記高周波回路とを接続する基板内電源／制御信号用伝送路とを有し、対向する位置にある前記高周波信号用入出力端子同士及び前記電源／制御信号用入出力端子同士を接合する金バンプとを有し、前記高周波信号用入出力端子及び前記電源／制御信号用入出力端子は、前記誘電体多層基板を形成する少なくとも１層を部分的に除去して表れた面に配設されるものである。
【００２２】
【発明の実施の形態】
以下、図面に基づいて、本発明の好適な実施の形態について説明する。なお、従来例と同じ構成要素には同じ符号を付ける。
【００２３】
実施の形態１．
図１乃至図８に、本発明に係る積層高周波モジュールの実施の形態１を示す。本実施の形態では、３層構造の積層高周波モジュール（以下、単に「積層モジュール」とも言う）を例にして説明する。もちろん、本実施の形態によって本発明が３層に限定されるものではない。
【００２４】
図１は図２のＡ−Ａ’線で切ったときの積層高周波モジュールの側断面図である。図２は、最下層に位置する第一の誘電体多層基板１ａの正面図であり、図３は中間層に位置する第二の誘電体多層基板１ｂの正面図であり、図４は最上位層に位置する第三の誘電体多層基板１ｃの正面図である。また、図５は誘電体多層基板１ｂの裏面図である。また、図６は誘電体多層基板１ｃの裏面図であり、これが積層高周波モジュールの最上面となる。図７は図２のＢ−Ｂ’線で切ったとき積層高周波モジュールの側断面図である。図８は金バンプによる誘電体多層基板の接合部分の要部を示した拡大図である。以下、各図を用いて本実施の形態の構造について説明する。
【００２５】
誘電体多層基板（以下、「パッケージ」ともいう）１ａは、ＭＭＩＣ９を内部に収容するように彫り込んだ形状を有している。換言すると、矩形形状のパッケージ１ａは、基板周縁部に誘電体壁を立設させた形状をしており、パッケージ１ａにおけるキャビティ（閉空間）は、その壁とパッケージ１ａの上に重ねるパッケージ１ｂの底面により包囲されることで形成される。また、内壁部には、金属封止蓋実装面１７ａとして段が形成されており、この段に金属封止蓋１２を載置することによってＭＭＩＣ９ｃ，９ｄを気密封止する。グランド電位面１１ａ、ＤＣ／ＣＯＮＴパッド４ｇ及び高周波及び電源／制御信号のワイヤボンディング面１６は、ＭＭＩＣ９ｃ，９ｄと共に封止される。ワイヤ１３とＭＭＩＣ９ｃ，９ｄとの接続関係については、動作の説明において明確にする。
【００２６】
また、積層されるパッケージ１ｂは、パッケージ１ａの壁の上面によって支持されるが、この壁の上面には、ＲＦパッド２１，２ｎ、グランドパッド３ｉ，３ｊ、ＤＣ／ＣＯＮＴパッド４ｇが配設されている。各パッド２，３，４は、それぞれパッケージ１ａ内部に埋設された高周波信号垂直給電線路（以下、「垂直給電線」と称する）５ｄ，５ｅ、ビアホール７ｄ、ストリップ線路８ａ，８ｂ、制御信号用線路１０ｅによってＭＭＩＣ９ｃ，９ｄに接続されている。より詳細な接続関係については、動作の説明において明確にする。更に、多数のビアホール７ｇは、ＭＭＩＣ９にＨＰＡ等の発熱素子が組み込まれている場合の放熱対策のために、パッケージ１ａのＭＭＩＣ９ｄの下部に配置されている。また、大容量の積層セラミックコンデンサ１８は、パッケージ１ａのキャビティの中に配設するために、積層されたパッケージ１ｂの底面に取り付けられている。
【００２７】
パッケージ１ｂは、パッケージ１ａとほぼ同様の構造を有している。ただ、パッケージ１ａには、積層モジュールの最下位層であるために下位層のパッケージと接続するパッド等の構成が底面に配設されていない。一方、パッケージ１ｂは、中間層に位置するために上位層のみならず下位層と接続するための構成が上面及び底面に配されている。例えば、パッケージ１ｂの底面には、パッケージ１ａの壁の上面に配設されたパッド２，３，４と対向する位置に同様のパッド２，３，４が配設されている。例えば、図２と図５を参照すると、ＲＦパッド２ｎの対向位置にＲＦパッド２ｏが、ＲＦパッド２ｉの対向位置にＲＦパッド２ｈが配設されることがわかる。その他の接続関係については、動作の説明において明確にする。
【００２８】
更に、パッケージ１ｂの底面には、前述したように積層セラミックコンデンサ１８が取り付けられているが、パッケージ１ａ，１ｂには、積層セラミックコンデンサ１８をＭＭＩＣ９ｃ，９ｄに接続するための線路が設けられている。この線路の接続についても後述する。
【００２９】
積層モジュールの最上位層を形成するパッケージ１ｃは、裏返されてＭＭＩＣ９が搭載されたパッケージ１ｂの上に載置される。なお、パッケージ１ｂにおけるキャビティ（閉空間）は、パッケージ１ｂの壁とパッケージ１ｃの表面により包囲されることで形成される。パッケージ１ｃには、ＭＭＩＣ９の電源/制御信号設定用の制御回路１５がキャビティに収容されている。なお、金属封止蓋実装面のための段差は、パッケージ１ｃには設けられておらず、表面に金属封止蓋１２ｃが制御回路１５を封止するように固定された構造を有している。本実施の形態におけるパッケージ１ｃは、隣接した下位層のパッケージ１ｂの壁に配設された各パッド２，３，４と対向する位置に同様のパッド２，３，４が配設されている。例えば、図３と図４を参照すると、ＲＦパッド２ｃの対向位置にＲＦパッド２ｂが、ＲＦパッド２ｐの対向位置にＲＦパッド２ｑが配設されることがわかる。パッケージ１ｃの内部には、各パッド２，３，４と制御回路１５を接続する垂直給電線５ａ等が埋設されているが、この接続関係については、動作の説明において明確にする。
【００３０】
本実施の形態における積層モジュールは、上記の各パッケージ１ａ，１ｂ，１ｃを積層することにより形成される。各パッド２，３，４は、外部入出力パッドを除いてそれぞれ対向する位置に配設されており、本実施の形態においては、対応する各パッド２，３，４を金バンプ６で接合するようにしたことを特徴の一つとしている。各パッケージ１に配設された垂直給電線５の入出力端であるＲＦパッド２は、金バンプ６により接合されることで、同一の垂直給電線路が異なるパッケージを貫く構成となる。他の線路においても同様である。金バンプ６は、その接合力によって各パッケージ１ａ，１ｂ，１ｃの相互の位置関係を保持している。信号の伝送に使用されていない金バンプ６ｅ，６ｉ，６ｊは、パッケージ保持用のダミーバンプとなっている。
【００３１】
次に、本実施の形態における動作について説明する。
【００３２】
パッケージ１ｃのＲＦパッド２ａから入力された高周波信号は、ビアホールで形成した垂直給電線５ａを通ってＲＦパッド２ｂに伝わり、ここでパッケージ１ｂ，パッケージ１ｃ間に形成された金バンプ６ａを介してＲＦパッド２ｃに伝わる。その後、高周波信号は、パッケージ１ｂ中の垂直給電線５ｂを通ってストリップ線路８ａを介してパッケージ１ｂのワイヤボンディング面１６ｂからワイヤ１３ａによりＲＦパッド２ｄを介してＭＭＩＣ９ａに伝わる。高周波信号は、ＭＭＩＣ９ａにより増幅等の振幅、位相、分配等の変調を受けた後、ＲＦパッド２ｅ，ワイヤ１３ｂ，ＲＦパッド２ｆを通ってＭＭＩＣ９ｂに伝わる。そして、高周波信号は、ＭＭＩＣ９ｂにより更に変調を受けた後、ＲＦパッド２ｇ，ワイヤ１３ｃ，ストリップ線路８ｂ，垂直給電線５ｃを通ってＲＦパッド２ｈに伝わる。その後、高周波信号は、金バンプ６ｂにより接続されたＲＦパッド２ｉを介してパッケージ１ａに入力され、垂直給電線５ｄ，ストリップ線路８ｃ，ワイヤ１３ｄ，ＭＭＩＣ９ｃ上のＲＦパッド２ｊを通ってＭＭＩＣ９ｃに伝わる。更にＭＭＩＣ９ｃから出力された高周波信号は、ＲＦパッド２ｋ，ワイヤ１３ｅ，ＲＦパッド２lを介してＭＭＩＣ９ｄに伝わる。ＭＭＩＣ９ｄにより変調された後、高周波信号は、ＲＦパッド２ｍ，ワイヤ１３ｆ，ストリップ線路８ｄを通り、更に垂直給電線５ｅからＲＦパッド２ｎ，金バンプ６ｃ，ＲＦパッド２ｏ，垂直給電線５ｆ，ＲＦパッド２ｐ，金バンプ６ｄ，ＲＦパッド２ｑ，垂直給電線５ｇを通ってＲＦパッド２ｒから出力される。
【００３３】
垂直給電線路は、図８に示すように、中心に高周波信号用のビアホールを通し、その信号用ビアホールを挟むようにグランドビアホールを通すような構成となっている。パッケージ１ｃを通る垂直給電線５ａとパッケージ１ｂを通る垂直給電線５ｂとに対応した各信号ビアホールは、金バンプ６ａで接合され、グランドビアホールは金バンプ６ｆで接合される構成となる。これにより、パッケージ１ａのグランド電位面１１ａは、垂直給電線５ｅ，５ｆ，５ｇによりグランドパッド３ｂと、グランド電位面１１ｂは垂直給電線５ａ，５ｂによりグランドパッド３ａと同電位となる。
【００３４】
一方、電源／制御信号は、ＤＣ／ＣＯＮＴパッド４ａから入力され、パッケージ１ｃ中のビアホール７ａを介し、ＤＣ／ＣＯＮＴパッド４ｂ，ワイヤ１３ｇ，ＤＣ／ＣＯＮＴパッド４ｃを通って制御回路１５に伝わる。制御回路１５からの出力は、ＤＣ／ＣＯＮＴパッド４ｄ，ワイヤ１３ｈ，ＤＣ／ＣＯＮＴパッド４ｅを通って、図７に示した制御信号用線路１０ａ，ビアホール７ｂによりＤＣ／ＣＯＮＴパッド４ｆに伝わる。ここで、この電源／制御信号は、金バンプ６ｇを介してパッケージ１ｂに入力され、ビアホール７ｃ，１０ｂを通って、制御信号用線路１０ｃ，１０ｄに送られる。制御信号用線路１０ｃに入力された電源／制御信号は、ワイヤ１３ｉ，ＤＣ／ＣＯＮＴパッド４ｍを介してＭＭＩＣ９ａに供給される。また、御信号用線路１０ｄに入力された電源／制御信号は、ワイヤ１３ｊ，ＤＣ／ＣＯＮＴパッド４ｌを介してＭＭＩＣ９ｂに供給される。
【００３５】
同時に、パッケージ１ｂに入力された電源／制御信号は、ビアホール７ｃ，ＤＣ／ＣＯＮＴパッド４ｊ，金バンプ６ｈ，ＤＣ／ＣＯＮＴパッド４ｇ，ビアホール７ｄ，制御信号用線路１０ｅを通って、制御信号用線路１０ｆ，１０ｇに送られる。制御信号用線路１０ｆに入力された電源／制御信号は、ワイヤ１３k，ＤＣ／ＣＯＮＴパッド４ｈによりＭＭＩＣ９ｃに供給される。制御信号用線路１０ｇに入力された電源／制御信号は、ワイヤ１３ｌ，ＤＣ／ＣＯＮＴパッド４ｉによりＭＭＩＣ９ｄに供給される。
【００３６】
ここで、積層セラミックコンデンサ１８の一方の端（電源端子）は、積層セラミックコンデンサ用実装パッド１９ａ，ビアホール７ｅ，制御信号用線路１０ｈに接続されているが、パッケージ１ａには、この制御信号用線路１０ｈからビアホール７ｃ，６ｈ，７ｄ，制御信号用線路１０ｅ、そして、各制御信号用線路１０ｆ，１０ｇを介してＭＭＩＣ９ｃ，９ｄに接続されている。一方、パッケージ２には、この制御信号用線路１０ｈからビアホール７ｃ，制御信号用線路１０ｂ、そして、各制御信号用線路１０ｃ，１０ｄを介してＭＭＩＣ９ａ，９ｂに接続されている。また、複数の積層セラミックコンデンサ１８の一方の端（グランド端子）は、積層セラミックコンデンサ用実装パッド１９ｂ，ビアホール７ｆ，制御信号用線路１０ｉからパッケージ１ｂ内のグランド電位面１１ｂと接続される。
【００３７】
本実施の形態では、以上のようにして外部端子から入力された高周波信号及び電源／制御信号を各ＭＭＩＣ９に供給することができる。
【００３８】
本実施の形態によれば、各パッケージ１の垂直給電線路同士の接続に周波数特性の小さい金バンプを用いたので、高周波数で動作可能な小型多機能モジュールを形成することができる。金バンプ６による接合面は、２パッケージの対向端面に設けたので、信号接続のための部分的な基板加工等は不要でパッケージの生産性を向上することができる。また、金バンプを用いることによって接続部分に起因する寄生インダクタ成分を小さくできる。また、一つの垂直給電線路が異なる誘電体多層基板を貫いて通っているような構造なので、広帯域かつ低損失な誘電体多層基板間の信号伝送を実現することができる。また、パッケージ１ａ，１ｂに形成する壁の高さを調整するだけで、金属封止蓋１２ａとＭＭＩＣ９ａ，ｂとの間、金属封止蓋１２ｂとＭＭＩＣ９ｃ，ｄとの間の距離を確保できるので、ＭＭＩＣ９ａ〜９ｄの特性の変化を少なく設計することができる。さらに本実施の形態においては、積層高周波モジュールでは１ａ，１ｂ，１ｃの中に金属封止蓋実装面１７ａ，１７ｂ，１７ｃを設けて個別に金属封止蓋１２ａ，１２ｂ，１２ｃにより気密封止を行うように構成したので、ＭＭＩＣ-ボンディングワイヤ接続部からの放射信号が外部にも漏れ出すのを防ぐことができる。これにより、放射信号に伴う誤動作をなくすことができる。さらに、本実施の形態では、ＭＭＩＣ９ａ，９ｂの格納されるキャビティとＭＭＩＣ９ｃ，９ｄの格納されるキャビティとを別パッケージに実装することにより各ＭＭＩＣ９を空間的に完全に分離し、また信号の伝達に電磁結合等を利用していないためにその間の電気的アイソレーションを大きく取ることができる。
【００３９】
更に、垂直給電線路には多層パッケージでは一般的なビアホールを利用しており、垂直給電線５を低価格で形成することができる。また、各パッケージ１に形成した高周波信号及び電源／制御信号の各信号線路をバンプにより接続しているため、複数の信号線接続を一括して形成することができる。これにより、モジュールをより低価格で製造することができる。
【００４０】
更に、金バンプ６を信号の接続に用いているために金-金接合力をパッケージ間の保持力としても兼ねられる。また、接続部が外部に露出することが無いため、モジュール製造・電気特性評価工程でのハンドリング性を改善することができる。
【００４１】
一般に、積層高周波モジュールが高周波回路素子にＬＮＡ(Low Noise Amplifier)，ＨＰＡ(High Power Amplifier)等の増幅器を含む場合、低周波数での安定性の向上のために大容量のコンデンサをモジュールの直近に装荷して、安定性を向上させる必要がある。また、モジュールをパルス駆動する際、パルス波形の立ち上がり速度を高速にするためにモジュールの直近に電荷供給用の大容量のコンデンサが必要になる場合がある。このような課題に対し、本実施の形態では、パッケージ１ｂの最下面にコンデンサ１８を実装し、コンデンサ１８とＭＭＩＣ９とを、極めて短いビアホール７及び制御信号用線路１０により接続している。これにより、上記課題を解決できると共に接続線路に起因するインダクタを低減することができる。ここで、コンデンサ１８は、パッケージ１ａの側壁とパッケージ１ｂの最下面とで構成されるキャビティの内部に格納したため、モジュール横幅を拡大させることなく、従来モジュールの外部に装荷していたコンデンサの実装領域も含めてモジュールの小型化を実現することができる。
【００４２】
更に、本実施の形態では、ＭＭＩＣ９に供給する制御信号を演算、変換するのに必要な制御回路１５（各種デジタル/アナログドライバＩＣ）をパッケージ１ｃに格納しているため、ドライバを含めた多機能な小型モジュールを構成することができる。また、制御回路１５をモジュールの内部に含めることができるので、モジュールに付加するべき電源/制御信号パッド数を低減することができ、本モジュールをアンテナ、給電回路等に二次実装する際の課題を低減することができる。
【００４３】
また、本実施の形態では、ＭＭＩＣ９ｄの下部にビアホール７ｇを多数配置しているが、これはＭＭＩＣ９にＨＰＡ等の発熱素子がある場合の放熱対策となっている。また、信号の入出力がパッケージ１ｃの最上面となっているためにＨＰＡ等の発熱素子が１階部に実装された場合、その放熱面積を大きくすることができる。
【００４４】
なお、パッケージ間の固定に金バンブの金−金接合力を利用しているが、パッケージ界面（例えばパッケージ１ａ，１ｂ間）のパッケージ外側に接着剤等の固着材を塗布することで固定力を補強することができる。また、本実施の形態では金バンプを用いたが、バンプに半田を用いることで１，２階パッケージ固定力を補強することができる。また、本実施の形態では実装はすべてＭＭＩＣとしたが、能動ＨＭＩＣ素子、パッケージでは形成が困難な抵抗付き等の受動高周波回路でも上記説明した構成を適用することができる。また、ＭＭＩＣ等の素子の接続にはワイヤを用いているが、これをバンプによるフリップチップ接続にしてもよい。これは以降の実施の形態でも同様である。
【００４５】
また、本実施の形態では、高周波信号、電源/制御信号の入出力面は、パッケージ１ｃの最上面としたが、入出力面を一番下のパッケージ１ａの最下面にすることもできる。これにより、損失の低減が課題となる素子をパッケージ１ａに装荷した場合に、同素子出力からモジュール出力までの垂直給電線、ストリップ線路等による損失を低減でき、高性能化が図れる。
【００４６】
実施の形態２．
図９は、本実施の形態における積層高周波モジュールの側断面図である。図１０は、本実施の形態における積層高周波モジュールをバイブ入力パッドが見える位置から見たときの側面図である。本実施の形態では、モジュール側方に高周波信号用、電源／制御信号用の各外部入出力パッド２ａ，２ｒ，４ａを設けることにより、１階部にＨＰＡ等の発熱素子が実装された場合の放熱面積を確保できると共に、モジュール入出力パッドからＭＭＩＣまでの垂直給電線、ストリップ線路等の多層基板中を伝播する線路長を短くできるので、信号伝播に付随する損失を最小限に抑えることができる。本実施の形態は、特にＭＭＩＣ-端子間の損失が重要で、かつ放熱面積が必要となるＨＰＡを有するモジュールで効果を発揮する。本実施の形態におけるその他の構成及び動作は、実施の形態１と同じなので説明を省略する。
【００４７】
実施の形態３．
図１１は、本実施の形態における積層高周波モジュールの金バンプ接続部分の拡大図である。各誘電体多層基板１は、誘電体を積層させて形成されるが、図１１に示した例では、パッケージ１ｂの最上面を構成する誘電体の端部近傍を部分的に除去する。正確には垂直給電線５ｂに対応したＲＦパッド２ｃが配設される部分を除去する。ＲＦパッド２ｃは、その除去により表われた面、つまり２層目の誘電体上に形成される。前述の除去したことによりパッケージ１ｂとパッケージ１ｃとの間にできた空間に金バンプ６ａを装着する。
【００４８】
本実施形態によれば、金バンプ６による接合部分を上記のように除去する構造とすることで、パッケージ１ａ，１ｂ間のバンプ接合時に過重をかけたときに金バンプが過度につぶれて特性が悪化することを防ぐことができる。また、パッケージ１ｂの最上面とパッケージ１ｃの最上面が密着できるので、バンプ接続部からの高周波信号の放射量を低減でき、モジュールの誤動作をより確実に防ぐことができる。本実施の形態におけるその他の構成及び動作は、実施の形態１と同じなので説明を省略する。
【００４９】
なお、上記説明では、金バンプ６ａにより接合されたパッケージ１ｂとパッケージ１ｃとの接合面部分で例示しているが、他の接合面においても同様に加工することができる。
【００５０】
実施の形態４．
図１２は、本発明に係る積層高周波モジュールの実施の形態４を示した側断面図である。本実施の形態は、実施の形態１に示した積層高周波モジュールに電波吸収体１４を付加した構成を有している。
【００５１】
次に、本実施の形態における動作について実施の形態１と異なる部分のみを説明する。パッケージ１ａの金属封止蓋１２ａの上方において、パッケージ１ａ内側の側壁とパッケージ１ｂの最下面とでキャビティが構成され、同様にパッケージ１ｂの封止蓋１２ｂの上方において、パッケージ１ｂ内側の側壁とパッケージ１ｃの最下面とでキャビティが構成される。ここで、モジュールの動作周波数が高くなり、その波長（λ）に対して上記キャビティの横幅（W）が充分大きな寸法（W≒１/２λ）となった場合、キャビティ内に漏れた電波が本キャビティ内を伝播する際の減衰量が低下する。この結果、金バンプ６ｂ，６ｃ間の電気的アイソレーション、金バンプ６ａ，６ｄ間の電気的アイソレーションが低下する問題が懸念される。更に、このとき、パッケージ１ａ，１ｂに格納されるＭＭＩＣ（増幅器、減衰器）９等により金バンプ６ｂ，６ｃ間または/かつ金バンプ６ａ，６ｄ間の信号の振幅差が大きい場合、前記アイソレーションの低下と併せてモジュールの周波数特性にリップルが生じたり不要発振が生じるなどの問題が生じるおそれがある。
【００５２】
本実施の形態では、このような問題に対して上記キャビティの内部に電波吸収体１４ａ，１４ｂを装荷したので、それぞれ金バンプ６ｂ，６ｃ間のアイソレーション、金バンプ６ａ，６ｄ間のアイソレーションを向上させることができる。
【００５３】
【発明の効果】
本発明によれば、誘電体多層基板内部に配設された各信号の伝送路を周波数特性の小さい金バンプを用いたので、高周波数で動作可能な小型多機能モジュールを形成することができる。また、金バンプによる接合面は、２つの誘電体多層基板の対向端面に設けたので、信号接続のための部分的な基板加工等は不要となる。これにより、各誘電体多層基板を有する各パッケージの生産性を向上することができる。また、金バンプを用いることによって接続部分に起因する寄生インダクタ成分を小さくできる。また、一つの垂直給電線路が異なる誘電体多層基板を貫いて通っているような構造なので、広帯域かつ低損失なパッケージ間の信号伝送を実現することができる。
【００５４】
また、誘電体多層基板内部に立設した誘電体壁の高さを調整するだけで、封止蓋と高周波回路との間の距離を確保できるので、高周波回路の特性の変化を少なく設計することができる。
【００５５】
更に、高周波回路が収容される各閉空間をパッケージ毎に実装させ、各高周波回路を空間的に完全に分離する構造とし、また各信号の伝達に電磁結合等を利用していないためにその間の電気的アイソレーションを大きく取ることができる。
【００５６】
制御回路をパッケージ内に収容したので、モジュールサイズの増加を防止することができる。
【００５７】
また、各高周波回路を封止蓋により気密封止することにより電磁的にシールドする構成としたので、高周波回路とボンディングワイヤとの接続部分からの放射信号が外部にも漏れ出すことを防ぐことができる。これにより、放射信号に伴う誤動作をなくすことができる。
【００５８】
また、大容量のコンデンサを閉空間内に配設することができるので、高周波回路にＨＰＡ等が含まれている場合、高周波回路の低周波数での安定性を向上させることができる。また、パルス波形の立ち上がり速度を高速にすることができる。また、モジュールに内蔵できるので、モジュールの小型化を維持することができる。
【００５９】
また、誘電体多層基板の誘電体壁側面に高周波信号又は電源/制御信号の外部入出力端子を配設したので、最下位層にＨＰＡ等の発熱素子が実装された場合の放熱面積を確保できると共に、外部入出力端子から高周波回路までの垂直給電線、ストリップ線路等の多層基板中を伝播する線路長を短くすることができる。これにより、信号伝播に付随する損失を最小限に抑えることができる。
【００６０】
また、誘電体多層基板を部分的に削除し、その削除により表れた面に各信号用入出力端子を配設するようにしたので、誘電体多層基板のバンプ接合時に金バンプが過度につぶれて特性が悪化することを防ぐことができる。
【００６１】
また、閉空間内に電波吸収体を配設したので、その閉空間を形成する２つの誘電体多層基板間を接続する金バンプから漏れた信号が閉空間を伝播するときの減衰量を大きくすることができる。また、空間的に分離された金バンプを通る２つの信号の振幅の間に差がある場合でも不要発振を生じさせることなくモジュールの動作を正常に保つことができる。
【図面の簡単な説明】
【図１】 本発明の係る積層高周波モジュールの実施の形態１を示し、図２のＡ−Ａ’線で切断したときの側断面図である。
【図２】 実施の形態１を構成する第一の誘電体多層基板の正面図である。
【図３】 実施の形態１を構成する第二の誘電体多層基板の正面図である。
【図４】 実施の形態１を構成する第三の誘電体多層基板の正面図である。
【図５】 実施の形態１を構成する第二の誘電体多層基板の裏面図である。
【図６】 実施の形態１を構成する第三の誘電体多層基板の裏面図である。
【図７】 図２のＡ−Ａ’線で切断したときの側断面図である。
【図８】 実施の形態１における垂直給電線及びバンプ接続部の要部を示した拡大図である。
【図９】 本発明の係る積層高周波モジュールの実施の形態２を示した側断面図である。
【図１０】 実施の形態２を外部入出力パッドが見える位置から見たときの側面図である。
【図１１】 本発明の係る積層高周波モジュールの実施の形態３のバンプ接続部分の要部を示した拡大図である。
【図１２】 本発明の係る積層高周波モジュールの実施の形態４を示した側断面図である。
【図１３】 従来の高周波モジュールの正面からみた構成説明図である。
【図１４】 図１２における側断面図である。
【図１５】 従来の積層高周波モジュールの側断面図でみた構成説明図である。
【図１６】 従来の積層高周波モジュールのバンプ部の側面拡大図である。
【符号の説明】
１ 誘電体多層基板、２ 高周波信号用入出力パッド（ＲＦパッド）、３ グランドパッド、４ 電源／制御信号用入出力パッド（ＤＣ／ＣＯＮＴパッド）、５ 高周波信号垂直給電線路、６ 金バンプ、７ ビアホール、８ 高周波信号用ストリップ線路、９ 能動/受動高周波回路（ＭＭＩＣ）、１０ 制御信号用線路、１１ グランド電位面、１２ 金属封止蓋、１３ ボンディングワイヤ、１４ 電波吸収体、１５ 制御回路、１６ ワイヤボンディング面、１７ 金属封止蓋実装面、１８ 積層セラミックコンデンサ、１９ 積層セラミックコンデンサ用実装パッド、２０ 誘電体基板、２１ ストリップ線路露呈部、２２ パッケージ、２３ バンプ。

Claims (8)

  1. 高周波回路が配設された誘電体多層基板を積層することによって形成される積層高周波モジュールにおいて、
    少なくとも２つの前記誘電体多層基板は、
    周縁に立設する誘電体壁を有する基板と、
    前記高周波回路が収容され、前記誘電体壁と直上の前記誘電体多層基板とで包囲されることにより形成される閉空間と、
    前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された高周波信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する高周波信号用入出力端子と対向する位置に配設された高周波信号用入出力端子と、
    前記閉空間内で一端が前記高周波回路に接続され、他端が前記誘電体多層基板の内層に埋設された高周波信号用ストリップ線路と、
    前記誘電体壁の内層に埋設され、前記高周波信号用ストリップ線路の他端と前記高周波信号用入出力端子との間を垂直に接続する垂直給電線路と、
    を有し、
    対向する位置にある前記高周波信号用入出力端子同士を接合し、直上および直下の前記誘電体多層基板にそれぞれ設けられた前記垂直給電線路を互いに接続する金バンプと、
    を有し、
    前記垂直給電線路は、
    信号ビアホールと、
    前記信号ビアホールを間に挟む複数のグランドビアホールと、
    を有し、
    前記高周波信号用入出力端子は、
    前記信号ビアホールに接続される信号用端子と、
    前記信号用端子を間に挟み、前記グランドビアホールそれぞれに接続される複数のグランド用端子と、
    を有し、
    前記金バンプは、前記垂直給電線路の信号ビアホールと前記高周波信号用入出力端子の信号用端子を接合し、また、前記垂直給電線路のグランドビアホールと当該グランドビアホールと対向する位置に配設された前記高周波信号用入出力端子のグランド用端子とをそれぞれ接合することを特徴とする積層高周波モジュール。
  2. 最下位層の前記誘電体多層基板には、前記高周波回路の放熱面と前記誘電体多層基板の底面とを接続するビアホールが配置され、
    最下位層の前記誘電体多層基板に配設された前記高周波回路から出力される高周波信号を伝送する前記各垂直給電線路は、最下位層から最上位層までの前記誘電体多層基板を貫通した状態で配置され、当該高周波回路に接続された前記高周波信号用ストリップ線路の他端と最上位層の前記誘電体多層基板の上面に配設された外部出力用端子とを直線的に接続することを特徴とする請求項１記載の積層高周波モジュール。
  3. 前記回路と前記基板内高周波信号用伝送路の一端とを封止する封止蓋を備え、
    前記閉空間は、当該封止蓋によって密封された空間とその外部の空間とに離隔されることを特徴とする請求項１記載の積層高周波モジュール。
  4. 前記封止蓋と直上の前記誘電体多層基板とで包囲される閉空間に、電波吸収部材を配設することを特徴とする請求項３記載の積層高周波モジュール。
  5. 高周波回路が配設された誘電体多層基板を積層することによって形成される積層高周波モジュールにおいて、
    少なくとも２つの前記誘電体多層基板は、
    周縁に立設する誘電体壁を有する基板と、
    前記高周波回路が収容され、前記誘電体壁と直上の前記誘電体多層基板とで包囲されることにより形成される閉空間と、
    前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された高周波信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する高周波信号用入出力端子と対向する位置に配設された高周波信号用入出力端子と、
    前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された電源／制御信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する電源／制御信号用入出力端子と対向する位置に配設された電源／制御信号用入出力端子と、
    当該誘電体多層基板の内部に埋設され、前記高周波信号用入出力端子と前記高周波回路とを接続する基板内高周波信号用伝送路と、
    前記誘電体多層基板の内部に埋設され、前記電源／制御信号用入出力端子と前記高周波回路とを接続する基板内電源／制御信号用伝送路と、
    を有し、
    対向する位置にある前記高周波信号用入出力端子同士及び前記電源／制御信号用入出力端子同士を接合する金バンプと、
    を有し、
    前記閉空間を形成する前記誘電体多層基板の底面に大容量コンデンサを配設することを特徴とする積層高周波モジュール。
  6. 前記高周波回路に対する電源/制御信号を設定する制御回路を収容する前記誘電体多層基板を有することを特徴とする請求項５記載の積層高周波モジュール。
  7. 高周波信号又は電源／制御信号の少なくとも一方の外部入出力端子を前記誘電体多層基板のいずれかの誘電体壁側面に配設することを特徴とする請求項５記載の積層高周波モジュール。
  8. 高周波回路が配設された誘電体多層基板を積層することによって形成される積層高周波モジュールにおいて、
    少なくとも２つの前記誘電体多層基板は、
    周縁に立設する誘電体壁を有する基板と、
    前記高周波回路が収容され、前記誘電体壁と直上の前記誘電体多層基板とで包囲されることにより形成される閉空間と、
    前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された高周波信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する高周波信号用入出力端子と対向する位置に配設された高周波信号用入出力端子と、
    前記誘電体壁の上面又は前記基板の誘電体壁立設位置底面の少なくとも一方に配設された電源／制御信号用入出力端子であって直上又は直下の前記誘電体多層基板が有する電源／制御信号用入出力端子と対向する位置に配設された電源／制御信号用入出力端子と、
    当該誘電体多層基板の内部に埋設され、前記高周波信号用入出力端子と前記高周波回路とを接続する基板内高周波信号用伝送路と、
    前記誘電体多層基板の内部に埋設され、前記電源／制御信号用入出力端子と前記高周波回路とを接続する基板内電源／制御信号用伝送路と、
    を有し、
    対向する位置にある前記高周波信号用入出力端子同士及び前記電源／制御信号用入出力端子同士を接合する金バンプと、
    を有し、
    前記高周波信号用入出力端子及び前記電源／制御信号用入出力端子は、前記誘電体多層基板を形成する少なくとも１層を部分的に除去して表れた面に配設されることを特徴とする積層高周波モジュール。
JP2001398059A 2001-12-27 2001-12-27 積層高周波モジュール Expired - Fee Related JP3662219B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001398059A JP3662219B2 (ja) 2001-12-27 2001-12-27 積層高周波モジュール
US10/153,651 US6657523B2 (en) 2001-12-27 2002-05-24 Stacked radio-frequency module
EP02011765A EP1326303B1 (en) 2001-12-27 2002-05-27 Stacked radio-frequency module
DE60208323T DE60208323T2 (de) 2001-12-27 2002-05-27 Gestapeltes HF-Modul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001398059A JP3662219B2 (ja) 2001-12-27 2001-12-27 積層高周波モジュール

Publications (2)

Publication Number Publication Date
JP2003197863A JP2003197863A (ja) 2003-07-11
JP3662219B2 true JP3662219B2 (ja) 2005-06-22

Family

ID=19189277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001398059A Expired - Fee Related JP3662219B2 (ja) 2001-12-27 2001-12-27 積層高周波モジュール

Country Status (4)

Country Link
US (1) US6657523B2 (ja)
EP (1) EP1326303B1 (ja)
JP (1) JP3662219B2 (ja)
DE (1) DE60208323T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937840B2 (ja) * 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US6907178B2 (en) * 2002-06-13 2005-06-14 Steve Lerner Optoelectronic assembly with embedded optical and electrical components
JP2004296719A (ja) * 2003-03-26 2004-10-21 Renesas Technology Corp 半導体装置
JP4427298B2 (ja) * 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法
US7339263B2 (en) * 2004-06-28 2008-03-04 Intel Corporation Integrated circuit packages, systems, and methods
US7359213B2 (en) * 2004-07-09 2008-04-15 The Agency For Science, Technology And Research Circuit board
US20060160500A1 (en) * 2005-01-14 2006-07-20 Xytrans, Inc. VSAT block up converter (BUC) chip
WO2006098364A1 (ja) * 2005-03-17 2006-09-21 Matsushita Electric Industrial Co., Ltd. モジュール基板
US8467827B2 (en) * 2005-03-31 2013-06-18 Black Sand Technologies, Inc. Techniques for partitioning radios in wireless communication systems
KR101206030B1 (ko) * 2006-01-25 2012-11-28 삼성전자주식회사 알에프 모듈, 멀티 알에프 모듈 및 그 제조방법
JPWO2007125633A1 (ja) * 2006-04-28 2009-09-10 株式会社東芝 高周波用半導体装置
US20080079143A1 (en) * 2006-09-28 2008-04-03 Motorola, Inc. Scalable interchangeable multiband power package mounting apparatus
WO2009096542A1 (ja) * 2008-01-30 2009-08-06 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置
US20100057068A1 (en) * 2008-08-29 2010-03-04 Kwangyeol Lee Gold nanostructure and methods of making and using the same
US8706049B2 (en) * 2008-12-31 2014-04-22 Intel Corporation Platform integrated phased array transmit/receive module
KR100951609B1 (ko) * 2009-08-28 2010-04-09 삼성탈레스 주식회사 레이더용 주파수 대역의 송수신 모듈
US9131634B2 (en) 2011-11-15 2015-09-08 Qualcomm Incorporated Radio frequency package on package circuit
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
US9066424B2 (en) 2013-07-15 2015-06-23 Hong Kong Applied Science and Technology Research Institute Company Limited Partitioned hybrid substrate for radio frequency applications
USD760230S1 (en) * 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
JP6256306B2 (ja) * 2014-11-05 2018-01-10 株式会社村田製作所 電子部品内蔵基板およびその製造方法
USD864968S1 (en) 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
DE102015221146A1 (de) 2015-10-29 2017-05-04 Conti Temic Microelectronic Gmbh Elektronische Komponente und Verfahren zur Herstellung einer elektronischen Komponente
US9666538B1 (en) * 2016-03-10 2017-05-30 Analog Devices, Inc. Semiconductor package with barrier for radio frequency absorber
CN107285270A (zh) * 2017-05-31 2017-10-24 中国电子科技集团公司第十三研究所 硅基集成微***三维堆叠结构及其制作方法
JP6419407B1 (ja) 2018-04-06 2018-11-07 三菱電機株式会社 半導体装置
CN114122738B (zh) * 2021-12-07 2023-05-09 南京航空航天大学 一种基于ito电阻膜的透明宽带电磁吸波器
CN114613751B (zh) * 2022-03-01 2023-11-07 中国电子科技集团公司第十研究所 一种大功率立体堆叠三维集成射频前端微***

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023624A (en) * 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
US5136271A (en) 1989-01-09 1992-08-04 Mitsubishi Denki Kabushiki Kaisha Microwave integrated circuit mountings
US5132648A (en) * 1990-06-08 1992-07-21 Rockwell International Corporation Large array MMIC feedthrough
US5065124A (en) * 1990-09-04 1991-11-12 Watkins-Johnson Company DC-40 GHz module interface
US5315239A (en) * 1991-12-16 1994-05-24 Hughes Aircraft Company Circuit module connections
US5241450A (en) * 1992-03-13 1993-08-31 The United States Of America As Represented By The United States Department Of Energy Three dimensional, multi-chip module
US5389904A (en) * 1992-09-11 1995-02-14 Industrial Technology Research Institute, Taiwan, R.O.C. Surface-mountable, frequency selective microwave IC package
US6057600A (en) * 1997-11-27 2000-05-02 Kyocera Corporation Structure for mounting a high-frequency package
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
EP0961321B1 (en) * 1998-05-29 2008-03-05 Kyocera Corporation High-frequency module
JP3538045B2 (ja) * 1998-12-09 2004-06-14 三菱電機株式会社 Ｒｆ回路モジュール
SE514426C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Anordning för chipmontering i kavitet i flerlagers mönsterkort
EP1484815A1 (en) * 1999-06-29 2004-12-08 Mitsubishi Denki Kabushiki Kaisha Radio-frequency circuit module
SG87046A1 (en) * 1999-08-17 2002-03-19 Micron Technology Inc Multi-chip module with stacked dice

Also Published As

Publication number Publication date
EP1326303A3 (en) 2004-05-19
US6657523B2 (en) 2003-12-02
JP2003197863A (ja) 2003-07-11
EP1326303A2 (en) 2003-07-09
EP1326303B1 (en) 2005-12-28
DE60208323T2 (de) 2006-08-31
DE60208323D1 (de) 2006-02-02
US20030122638A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
JP3662219B2 (ja) 積層高周波モジュール
EP0595346B1 (en) Composite microwave module assembly and its connection structure
US7964937B2 (en) Multilayer dielectric substrate and semiconductor package
US6320543B1 (en) Microwave and millimeter wave circuit apparatus
JP3973402B2 (ja) 高周波回路モジュール
JP4056500B2 (ja) 伝送線路基板および半導体パッケージ
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
WO2010026990A1 (ja) 高周波回路パッケージおよびセンサモジュール
US8222976B2 (en) Multilayer dielectric substrate and semiconductor package
US8552304B2 (en) High-frequency circuit package and high-frequency circuit device
JPH11330163A (ja) マイクロ波・ミリ波装置
JP4516101B2 (ja) 伝送線路基板および半導体パッケージ
JPWO2006038421A1 (ja) 電子デバイス及びこれに用いるパッケージ
Piloni et al. E-band microwave transceiver using MWgSP technology for PtP radio equipment
JP5412372B2 (ja) 半導体実装装置
JP3328542B2 (ja) 高周波半導体集積回路装置
JP3565979B2 (ja) 高周波用半導体装置
JP3556474B2 (ja) 高周波素子搭載基板の実装構造および高周波用モジュール構造
JP2002016456A (ja) 高周波用複合素子
JP3813946B2 (ja) 高周波モジュール用ボード
JP2643858B2 (ja) 複合マイクロ波集積回路
JP2004172449A (ja) モノリシックマイクロ波集積回路パッケージ
JP2006059872A (ja) 高周波用電子部品および送受信装置
JPH02185052A (ja) 集積回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050322

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100401

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110401

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120401

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130401

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140401

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees