JP2009283898A - 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 - Google Patents

電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 Download PDF

Info

Publication number
JP2009283898A
JP2009283898A JP2008330399A JP2008330399A JP2009283898A JP 2009283898 A JP2009283898 A JP 2009283898A JP 2008330399 A JP2008330399 A JP 2008330399A JP 2008330399 A JP2008330399 A JP 2008330399A JP 2009283898 A JP2009283898 A JP 2009283898A
Authority
JP
Japan
Prior art keywords
region
electronic component
circuit board
package
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008330399A
Other languages
English (en)
Inventor
Toshihiko Kitamura
俊彦 北村
Nobuyuki Tanaka
信幸 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008330399A priority Critical patent/JP2009283898A/ja
Publication of JP2009283898A publication Critical patent/JP2009283898A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】回路基板が破損し難く、電気信号の伝送特性に優れた気密信頼性の高い電子部品容器体および電子部品収納用パッケージならびに電子装置を提供すること。
【解決手段】電子部品容器体10は、電子部品5が搭載されるべき第1領域1aと、回路基板6が搭載されるべき第2領域1bとを有する底部1と、底部1を上面視して、底部1を囲繞するとともに、第2領域1bを囲繞する部分に内外に通じる開口部2bを有する壁部2とを具備し、壁部2は、その一辺から外側に張り出す張出部2aを有する。
【選択図】図1

Description

本発明は、電子部品を収納する電子部品容器体、およびそれを用いた電子部品収納用パッケージ、ならびに電子装置に関するものである。
従来、光通信分野で用いられる光半導体素子、またはマイクロ波帯,ミリ波帯等の高周波信号で駆動される各種高周波用途の半導体素子等、または高周波回路基板上にこれら各種半導体素子等を搭載した電子部品を収納する電子部品収納用パッケージ(以下、単にパッケージともいう)には、電子部品と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。
この同軸コネクタのように絶縁体を介して嵌挿された接続導体を有する入出力端子を複数個具備したパッケージは、例えば平面視して四角形状のパッケージの各4つの側壁に接続導体が取り付けられ、各接続導体がパッケージ内の底面に配置された四角形状の回路基板の四方に向けて設けられた導電体パターンに接続される。
この導電体パターンは一端が接続導体に接続され、他端がボンディングワイヤ等の電気的接続手段を介して回路基板の中央に搭載された電子部品に接続される。
この回路基板は、パッケージの底面に半田等の接着剤を介して載置されている(例えば、特許文献1参照)。
特開平4−220965号公報
しかしながら、従来のパッケージでは、キャビティ内にキャビティの平面視における大きさとほぼ同じ大きさの回路基板を載置固定していたため、回路基板をキャビティ内にロウ付け固定する際や、パッケージをネジ止めによって外部電気回路基板等に取り付ける際に、回路基板がクラック等によって破損してしまうおそれがあった。
その結果、回路基板に形成された導電体パターンが断線し、電気信号を伝送することができなくなるおそれがあった。
そこで、回路基板が破損し難い電子部品容器体および電子部品収納用パッケージならびに電子装置を提供することが望まれていた。
本実施形態に係る電子部品容器体の一実施形態は、電子部品が搭載されるべき第1領域と、回路基板が搭載されるべき第2領域とを有する底部と、前記底部を上面視して、前記底部を囲繞するとともに、前記第2領域を囲繞する部分に内外に通じる開口部を有する壁部と、を具備し、前記壁部は、その一辺から張り出す張出部を有することを特徴とする。
本実施形態に係る電子部品収納用パッケージの一実施形態は、上記構成の電子部品容器体と、前記第2領域に搭載された回路基板と、を具備したことを特徴とする。
本実施形態に係る電子装置の一実施形態は、上記構成のパッケージと、前記第1領域に搭載された電子部品と、前記壁部に取着された蓋体と、を具備したことを特徴とする。
本実施形態に係る電子部品容器体の一実施形態によれば、電子部品が搭載されるべき第1領域と、回路基板が搭載されるべき第2領域とを有する底部と、前記底部を上面視して、前記第1領域および前記第2領域を囲繞するとともに、前記第2領域を囲繞する部分に内外に通じる開口部を有する壁部と、を具備し、前記壁部は、その一辺から外側に張り出す張出部を有することから、電子部品容器体を外部電気回路基板等に固定しても張出部が設けられた箇所で断面二次モーメントが増加するため、底部における変形を抑制することができる。
本実施形態にかかる電子部品収納用パッケージは、上記構成の電子部品容器体と、前記第2領域に搭載された回路基板と、を具備したことから、回路基板にクラック等の破損が生ずるのを抑制することができる。
本実施形態にかかる電子装置は、上記構成の電子部品収納用パッケージと、前記第1領域に搭載された電子部品と、前記壁部に取着された蓋体と、を具備したことから、上記本発明のパッケージを用いた気密信頼性が高く、電気信号の伝送特性に優れたものとなる。
本発明の一実施形態に係る電子部品容器体(以下、単に容器体ともいう)および電子部品収納用パッケージ(以下、単にパッケージともいう)ならびに電子装置について、以下図1,図2,図3に基づいて詳細に説明する。図1(a)は本発明の一実施形態についての平面図、図1(b)は図1(a)のX−X’断面を示す断面図、図2は図1(a)のX−X’断面を示す他の実施形態の断面図、図3は本発明のさらに他の一実施形態を示す平面図である。
なお、本実施形態において、開口部2bにコネクタ3が挿通されるが、ここでは、コネクタ3の一例として同軸コネクタ3を用いて説明する。なお、同軸コネクタ3に代えて、金属製ピンをガラス,セラミックス,樹脂等を介して支持したもの、セラミックグリーンシート積層法によって製造されセラミックにメタライズ配線を配したもの等を用いることもできる。
以下、本実施形態に係る容器体について、各構成要素について詳細に説明する。
<容器体>
容器体10は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金,Fe−Ni合金,ステンレス鋼(SUS)や銅(Cu)−タングステン(W),Cu−モリブデン(Mo)の焼結材等の金属材料、またはセラミックス,樹脂等の絶縁材料から成る。
容器体10は、金属部材から一体成型で形成してもよいし、底部1と壁部2とを別々に作製し、両者を接合して形成してもよい。
容器体10を金属部材から一体成型する場合は、その金属部材に圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作することができる。
また、容器体10を底部1と壁部2とを別々に作製し、両者を接合する場合は、底部1と壁部2とを銀(Ag)−Cuロウ等を用いたロウ付け法やシーム溶接法等によって接合し、容器体10を形成できる。この場合、底部1は熱伝導率の高い材料とし、壁部2は切削加工性に優れた材料とするとよい。電子部品5から発生する熱を底部1を通じて効率よく外部に放散させ、且つ、壁部2に設けられる開口部2bの形成が容易となる。具体的な材料としては、底部1はCu−Wの焼結材から成り、壁部2はFe−Ni−Co合金から成ることが好ましい。
底部1の上側主面には、電子部品5を搭載する第1領域1aおよび回路基板6が搭載されるべき第2領域1bを有する。第1領域1aには、半導体レーザ(LD),フォトダイオード(PD),トランジスタ,IC,LSI等の電子部品5または回路基板上にこれら半導体素子やコンデンサ等の受動部品を搭載した電子部品5が収納される。これら電子部品5は、底部1上に設置されたペルチェ素子等のヒートシンク上に載置されてもよい。
また、底部1の上側主面には第1領域1aに隣接させて第2領域1bが設けられている。第2領域1bにはセラミックスや樹脂等の絶縁体から成る絶縁基板の上面に回路パターン6aが形成された回路基板6が搭載される。
第1領域1aは、例えば四角形状等の多角形状であり、その一辺に隣り合わせて、例えば四角形状等の多角形状の第2領域が設けられる。そして、第1領域1a側の一辺は、これと隣り合わせて接する第2領域1b側の一辺よりも長いものとするのがよい。これによって、壁部2は、その平面視における一辺において張出部2aを有する形状になる。第2領域1bは第1領域1aの電子部品5が搭載される近辺に配置される。
壁部2の第2領域1bを取り囲む側部、すなわち張出部2a部分には接続導体3bが嵌挿される開口部2bが形成されている。この開口部2bに同軸コネクタ3を挿通させることができる。
同軸コネクタ3は、開口部2bにガラス等の絶縁体3cを介して接続導体3bを固定することによって形成する。または、外周部に円筒状の外周導体3aを有し、外周導体3aの内周面にガラス等の絶縁体3cを充填して、中心導体3bを固定することによって得られた同軸コネクタ3を開口部2bに嵌め込むことによって形成する。または、セラミックグリーンシート積層法によって製造され、セラミックグリーンシート間に内外を導通させるためのメタライズ層から成る接続導体3bを有するコネクタ3を開口部2bに嵌め込むことによって形成する等してもよい。
なお、開口部2bにガラス等の絶縁体3cを介して接続導体3bを固定する場合、開口部2bの断面を円形とすれば、以下の効果を奏する。
すなわち、例えばコネクタ3と電気的に接続する同軸ケーブルを使用すれば、同軸ケーブルの高周波信号と、接続導体3bを流れる高周波信号とを、同じ同軸線路のモードで伝送させることができる。それゆえ、同軸ケーブルと接続導体3bとの高周波信号の減衰を抑制できる。
好ましくは、開口部2bにおける接続導体3bの特性インピーダンスは、接続導体3bが接続される外部電気回路を伝送する高周波信号の特性インピーダンス値に整合されているのがよい。この構成により、開口部2b内における接続導体3bを伝送する高周波信号をさらに効率良く伝送させることができる。
<張出部>
壁部2は、図1(a)に平面図を示すように、その一辺から張り出す張出部2aを有する。つまり、上面視して全体矩形状で、隣接する2つの角部に四角い切り込みを加えた凸形状をしている。この構成により、例えば、図1(a)に示すように底部1の四隅にネジ止め部1cを設け、第1領域1aの裏面をネジ止め等によって外部電気回路基板等に固定したとしても、張出部2aが設けられた箇所で壁部2の断面二次モーメントが増加するため、張出部2aが設けられた壁部2における変形を抑制でき、容器体10全体の変形を抑制することができる。
例えば、底部1の四隅に設けられたネジ止め部1cで囲われた領域の外側に張出部2aを設けた場合、当該張出部2aでは、ネジ止め部1cで囲われた領域よりも応力を受けにくい。それゆえ、特に、後述するセラミックスからなる回路基板6等の脆弱な物品を容器体10に搭載する際には、当該張出部2aに脆弱な物品を設けることが好ましい。
また、底部1とネジ止め部1cとが一体成型の場合、底部1からネジ止め部1cに熱が伝わり易くなることにより、底部1のネジ止め部1cに取り囲まれた領域(第1領域1a)に電子部品5を搭載した場合、電子部品5から発生する熱を効率よく外部に放散させることができる。
また、底部1とネジ止め部1cとを別体で成型する場合、底部1にネジ止め部1cからの力が伝わり難いことにより、底部1の変形を抑制することができるという効果を有する。
張出部2aは、ネジ止め部1cに取り囲まれる領域外に形成されているので、第1領域1aの裏面をネジ止め等によって外部電気回路基板等に固定しても、第2領域1bの変形は少なく、第2領域1bに搭載される回路基板6にクラック等の破損が生じ難い。
好ましくは、図1(a)に示すように、第1領域1aは上面視して長方形状であり、張出部2aは第1領域1aの長辺側に配置するのがよい。第1領域1aが長方形である場合、底部1の反り量は短辺よりも長辺の方が大きい。従って、容器体10の底部1が固定された際に、長辺側の壁部2がより大きく変形し易い。しかし、長辺側に張出部2aを配置すると、容器体10の固定時に変形し易い長辺側においても、変形を抑制することができる。その結果、第2領域1bに搭載される回路基板6と同時に第1領域1a側の変形等による破損が生じ難いものとすることができる。
より好ましくは、図1(a)に示すように、張出部2aを長辺側の中央部に配置するのがよい。この構成により、例えば図1に示すように、底部1の四隅のネジ止め部1cを外部電気回路基板等にネジ止めによって固定しても、ネジ止め部1cと張出部2aとの間に位置する(張出部2aを有する部位より幅狭な)底部1が優先的に変形して、第2領域1bとなる張出部2aおよびこれに隣接する第1領域1aの一部の変形を抑制することができる。また、長辺側の中央部に位置することで、張出部2aを加えた底部1の体積が増加することになり、底部1の反り変形を矯正するように作用する単位体積当たりの応力が底部1の中央部において低減される。その結果、第2領域1bに搭載される回路基板6にクラック等の破損が生ずるのをより有効に抑制することができる。
また、開口部2bに挿通されたコネクタ3を形成するガラス,セラミックス等から成る絶縁体3cがクラック等によって破損するのを有効に防止することができる。
張出部2aの断面形状は、図1(b)に示すように、容器体10の底面より張り出す形状であってもよいし、図2に示すように、容器体10の底面より上側に宙に浮くように張り出し、張出部2aの容器体10の下側に空間部1dが形成される形状であってもよい。
図1(b)に示すように、容器体10の底面より張り出す形状である場合、電子部品5より発生した熱を回路基板6より下側に位置する容器体10の底部1の下面からも、外部電気回路基板に熱を放散させることができ、熱放散性を向上させることができる。
また、図2に示すように、容器体10の底面より上側に宙に浮くように張り出す形状である場合、底部1の四隅に設けられたネジ止め部1cで囲われた領域は、ネジ止め時の外力(底部に対して平行な曲げモーメント)によって底部1が歪む。それゆえ、ネジ止め時の外力を底部1の歪みで緩衝することから、第2領域1bの変形を抑制できる。
好ましくは、図3に示すように、張出部2aは第1領域1aの対向する長辺側位置それぞれに2箇所設けられているのがよい。この構成により、底部1を固定した際に、対向する2箇所に設けられた張出部2aによって、容器体10の張出部2aが設けられた部位における単位体積当たりに加わる力を低減させることができる。
この場合においても、より好ましくは、図3に示すように、張出部2aを長辺側の中央部に対向するようにして設けるのがよい。この構成により、例えば図3に示すように、底部1の四隅のネジ止め部1cを外部電気回路基板等にネジ止めによって固定しても、ネジ止め部1cと張出部2aとの間に位置する(張出部2aを有する部位より幅狭な)底部1が優先的に変形して、第2領域1bとなる張出部2aの変形をさらに抑制することができる。また、長辺側の中央部に位置することで、張出部2aに作用する応力を均等に分散させることができ、張出部2aに応力集中箇所が生ずるのを抑制できる。その結果、第2領域1bに搭載される回路基板6にクラック等の破損が生ずるのをより有効に抑制することができる。
また、張出部2aが複数箇所設けられることで、回路基板6を搭載するための第2領域1bを複数箇所設けることができ、容器体10内外を導通する端子数を増加させることができ、多端子化が可能となる。
その結果、第2領域1bに回路基板6を搭載しても、回路基板6がクラック等によって破損するのを有効に防止することができる。
<パッケージ>
パッケージ50は、上記構成の容器体10と、第2領域1bに搭載された回路基板6と、を具備する。回路基板6には、セラミックスや樹脂等の絶縁体から成る絶縁基板の上面に回路パターン6aが形成される。
回路基板6は、セラミックから成ることにより、樹脂から成る場合と比較して、耐熱性に優れるという理由から、回路基板6に形成された回路パターン6aに接続導体3bを融点の高いAu−Sn半田(融点:約280℃)等による信頼性の高い接合をさせることができるとともに、回路基板6が樹脂から成る場合に比べ、パッケージ50を高温雰囲気で使用することができる。
回路基板6がセラミックスから成る場合、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体、ムライト(3Al・2SiO)質焼結体等から成る絶縁基板の上面に、一端が接続導体3bに接続され、他端が電子部品5にそれぞれ電気的に接続される回路パターン6aがタングステン(W)やモリブデン(Mo)等から成るメタライズ層や窒化タンタル(TaN)、ニクロム(Ni−Cr合金)、チタン(Ti)、パラジウム(Pd)、白金(Pt)等から成る薄膜金属層によって設けられている。
このような回路基板6は以下のようにして作製される。例えば、セラミックグリーンシートに、WやMo等の高融点金属粉末に適当な有機バインダ、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、回路パターン6a,同一面接地導体,下面接地導体および接地用接続導体となるメタライズ層を所定パターンに形成する。
しかる後、セラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
また、回路パターン6aは薄膜形成法によって形成される場合、回路パターン6aは窒化タンタル(TaN)、ニクロム(Ni−Cr合金)、チタン(Ti)、パラジウム(Pd)、白金(Pt)等から形成され、セラミックグリーンシートを焼成した後に形成される。
そして、回路パターン6aの一端は、導電性接着材を介して接続導体3bに接続され、回路パターン6aの他端は、電子部品5の電極にボンディングワイヤ等の電気的接続手段7を介して電気的に接続される。
なお、回路パターン6aは、その露出表面にNiやAuから成るメッキ金属層を1〜20μm程度の厚みに被着させておくのが好ましい。
これにより、回路パターン6aの酸化腐食を有効に防止することができるとともに回路パターン6aとボンディングワイヤ7や接続導体3bとの接続性を良好なものとすることができる。
第2領域1bには回路基板6と接合される位置に半田等の接合材を置き、接合材の上に回路基板6を回路パターン6aが形成されていない他方主面が接合材側になるようにして載せる。しかる後、加熱して接合材を溶融させ、載置部1b上面に回路基板6が固定される。
また好ましくは、図1(a),図1(b),図2,図3に示すように、回路基板6の接続導体3bが接続される側の側面と壁部2の内面との間に空隙8が設けられているのがよい。空隙8が設けられていることによって、回路基板6が壁部2の内面に接合されるのを防ぎ、回路基板6に壁部2との熱膨張差による熱応力が作用し難くすることができ、回路基板6がクラック等によって破損し難いものとできる。空隙8は、半田等の接合材の表面張力によって浸漬されない程度の隙間として設けられる。
上述したように壁部2は、図1(a),図3に平面図を示すように、その一辺から張り出す張出部2aを有しており、例えば、図1(a),図3に示すように底部1の四隅にネジ止め部1cを設け、第1領域1aの裏面をネジ止め等によって外部電気回路基板等に固定したとしても、壁部2の張出部2aが設けられた箇所で断面二次モーメントが増加するため、底部1における変形を抑制することができる。回路基板6は底部1の第2領域1bに搭載されることから、回路基板6にクラック等の破損が生ずるのを抑制することができる。
ここで好ましくは、回路基板6は、セラミックから成るのがよい。この構成により、回路基板6に形成された回路パターン6aに接続導体3bを融点の高いAu−Sn半田(融点:約280℃)等による信頼性の高い接合をさせることができるとともに、回路基板6が耐熱性を有するようになり、高温雰囲気での使用が可能となる。また、第2領域1bの変形が抑制されることから、回路基板6がセラミックから成っても、回路基板6にクラック等の破損が生ずるのを抑制することができる。
例えば、回路基板6はセラミックから成る場合、厚さ0.254mmという薄いものであっても、張出部2aを設けることによって、回路基板6が搭載される第2領域1bの変形が抑制され、回路基板6がクラック等によって破損するのを抑制できる。
さらに好ましくは、開口部2bに挿通されたコネクタ3をさらに備え、回路基板6に形成された回路パターン6aとコネクタ3とがロウ材を介して電気的に接続されているのがよい。
接続導体3bが壁部2の内面から突出して回路パターン6aと半田等の導電性接着材により接続された部分より電子部品5側では、高周波信号は回路基板6の上面に被着形成された回路パターン6a上を伝送する。
この構成により、コネクタ3によりパッケージ50内部と外部との間で電気信号の伝送が可能となる。また、コネクタ3は第2領域1bに通じる開口部2bに挿通され、第2領域1bの変形が抑制されることから、コネクタ3にクラック等の破損が生ずるのを抑制することができる。その結果、内部の気密信頼性が高く、電気信号を内外に良好に伝送し得るパッケージ50となる。
開口部2bに同軸コネクタ3を嵌着する場合、開口部2bの大きさを同軸コネクタ3が嵌着される大きさとし、同軸コネクタ3を嵌め込むとともにAu−Sn半田、Pb−Sn半田等の封着材を開口部2bとの隙間に挿入する。
しかる後、加熱して封着材を溶融させ、溶融した封着材8は毛細管現象により同軸コネクタ3と開口部2bの内面との隙間に充填されることによって、同軸コネクタ3が開口部2bに封着材を介して嵌着接合される。
同軸コネクタ3は、内部に収容する電子部品5を外部の同軸ケーブルに電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒状の外周導体3aの中心軸に同じくFe−Ni−Co合金等の金属から成る中心導体3bがガラス等の絶縁体から成る絶縁体3cを介して固定された構造をしている。
好ましくは、張出部2aは、開口部2bを複数備えてなるのがよい。この構成により、各開口部2bにコネクタ3をそれぞれ挿通固定させて、パッケージ50の多端子化が可能となる。
さらに好ましくは、図3に示すように、張出部2aが複数箇所設けられるのがよく、パッケージ50のさらなる多端子化が可能となる。
本実施形態にかかるパッケージ50は、好ましくは、回路パターン6aは、差動線路であるのがよい。この構成により、差動信号の入出力が可能となる。
例えば、2個のコネクタで1組の差動線路を形成すれば、差動信号の入出力が可能となる。2本の回路パターン6aを1組の差動線路とする場合、2本の回路パターン6aの長さを同一とすることが好ましい。この場合、2本の回路パターン6aを伝送する電気信号に位相差が生ずるのを防止することができる。
また、回路パターン6aは回路パターン6aの両側に等間隔をあけて同一面に設けられた同一面接地導体(図示せず)とともにコプレーナ線路を形成してもよい。この場合、G(接地導体)−S(線路導体)−G(接地導体)、またはG−S−S−Gとなるように、回路パターン6aおよび同一面接地導体を配置する。この構成により、回路パターン6aに高周波信号を伝送させても、高周波信号を同一面接地導体によって安定に接地させ、所定のインピーダンス値に整合させることができる。その結果、回路パターン6aを伝送する高周波信号に反射損失や透過損失等の伝送損失が発生するのを抑制し、回路パターン6aを伝送する高周波信号を効率良く伝送させることができる。
図1(a)では、側壁2に4個の同軸コネクタ3を設け2組の差動線路を設けた例を示したが、これに限定されることはなく、側壁2に2個の同軸コネクタ3を設け、差動線路を1組設けても構わないし、側壁2に6個以上の偶数個の同軸コネクタ3を設け、差動線路を3組設けても構わない。差動線路を2組以上設けることで、セラミック基板6をより多機能なものとすることができる。
図1(a)に示すように張出部2aを側壁2から四角形状に張り出させた場合、4個のコネクタ3のうち2個を側壁2に平行な辺に取り付け、残りの2個を側壁2に垂直な辺に1個ずつ取り付ければ、コネクタ3と電子部品5とを接続するための4本の回路パターン6aを同一長さにし易くできる。特に、張出部2aを半円形に張り出させれば、張出部2aに複数個取り付けられたコネクタ3から電子部品5までの距離をほぼ同一とすることができ、複数本の回路パターン6aを同一長さにし易くできる。
なお、側壁2は金属製であるのがよく、各同軸コネクタ3から発生する電界をシールドすることができる。その結果、各同軸コネクタ3を伝送する電気信号が干渉し合うのを抑制することができる。
以上により、回路パターン6aに高周波信号を良好に伝送させることができるパッケージ50とすることができ、内部に収容する電子部品5を安定に作動させることができるパッケージ50とすることができる。
<電子装置>
電子装置100は、上記構成のパッケージ50と、第1領域1aに搭載された電子部品5と、壁部2に取着された蓋体4と、を具備する。
電子部品5は、その電極が、回路基板6の上面(一方主面)に被着形成されている回路パターン6aにボンディングワイヤ等の電気的接続手段7を介して電気的に接続される。
つまり、回路パターン6aは、その一端が接続導体3bに、他端が電子部品5にそれぞれ電気的に接続される。
しかる後、パッケージ50の壁部2の上面に、Fe−Ni−Co合金等の金属等から成る蓋体4を半田付け法やシームウエルド法等により取着することにより製品としての電子装置100となる。
この構成により、本実施形態にかかるパッケージ50を用いることから気密信頼性が高く、電気信号の伝送特性の優れた電子装置100とすることができる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
(a)は本発明の一実施形態に係るパッケージを示す平面図であり、(b)は図1(a)に示すパッケージのX−X’線における断面図である。 他の実施形態にかかるパッケージを示す断面図である。 他の実施形態にかかるパッケージを示す平面図である。
符号の説明
1:底部
1a:第1領域
1b:第2領域
2:壁部
2a:張出部
2b:開口部
3:コネクタ(同軸コネクタ)
3b:接続導体(中心導体)
3c:絶縁体
4:蓋体
5:電子部品
6:回路基板
6a:回路パターン
10:容器体
50:パッケージ
100:電子装置

Claims (10)

  1. 電子部品が搭載されるべき第1領域と、回路基板が搭載されるべき第2領域とを有する底部と、
    前記底部を上面視して、前記第1領域および前記第2領域を囲繞するとともに、前記第2領域を囲繞する部分に内外に通じる開口部を有する壁部と、
    を具備し、
    前記壁部は、その一辺から外側に張り出す張出部を有することを特徴とする電子部品容器体。
  2. 前記第2領域は、前記張出部で囲まれる領域であることを特徴とする請求項1に記載の電子部品容器体。
  3. 前記第1領域は上面視して長方形状であり、前記張出部を前記第1領域の長辺側に有することを特徴とする請求項1または請求項2記載の電子部品容器体。
  4. 前記張出部は、前記第1領域の対向する両長辺側のそれぞれに2箇所設けられていることを特徴とする請求項1乃至請求項3のいずれかに記載の電子部品容器体。
  5. 請求項1乃至請求項4のいずれかに記載の電子部品容器体と、
    前記第2領域に搭載された回路基板と、
    を具備した電子部品収納用パッケージ。
  6. 前記回路基板は、セラミックスから成るものであることを特徴とする請求項5に記載の電子部品収納用パッケージ。
  7. 前記開口部に挿通されたコネクタをさらに備え、
    前記回路基板に形成された回路パターンと前記コネクタとがロウ材を介して電気的に接続されていることを特徴とする請求項5または請求項6に記載の電子部品収納用パッケージ。
  8. 前記張出部は、前記開口部を複数備えていることを特徴とする請求項7に記載の電子部品収納用パッケージ。
  9. 前記回路パターンは、差動線路であることを特徴とする請求項7または請求項8に記載の電子部品収納用パッケージ。
  10. 請求項5乃至請求項9のいずれかに記載の電子部品収納用パッケージと、
    前記第1領域に搭載された電子部品と、
    前記壁部に取着された蓋体と、
    を具備した電子装置。
JP2008330399A 2008-04-24 2008-12-25 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置 Pending JP2009283898A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330399A JP2009283898A (ja) 2008-04-24 2008-12-25 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008114368 2008-04-24
JP2008330399A JP2009283898A (ja) 2008-04-24 2008-12-25 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置

Publications (1)

Publication Number Publication Date
JP2009283898A true JP2009283898A (ja) 2009-12-03

Family

ID=41453990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330399A Pending JP2009283898A (ja) 2008-04-24 2008-12-25 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置

Country Status (1)

Country Link
JP (1) JP2009283898A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096753A (ja) * 2009-10-28 2011-05-12 Kyocera Corp 電子部品収納用パッケージおよびこれを用いた電子装置
JP2020092180A (ja) * 2018-12-06 2020-06-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7478117B2 (ja) 2021-04-27 2024-05-02 日本特殊陶業株式会社 半導体パッケージ
JP7478116B2 (ja) 2021-04-27 2024-05-02 日本特殊陶業株式会社 半導体パッケージ、および、半導体パッケージの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096753A (ja) * 2009-10-28 2011-05-12 Kyocera Corp 電子部品収納用パッケージおよびこれを用いた電子装置
JP2020092180A (ja) * 2018-12-06 2020-06-11 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11244875B2 (en) 2018-12-06 2022-02-08 Mitsubishi Electric Corporation Semiconductor device and manufacturing method for semiconductor device
JP7038645B2 (ja) 2018-12-06 2022-03-18 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11676871B2 (en) 2018-12-06 2023-06-13 Mitsubishi Electric Corporation Semiconductor device and manufacturing method for semiconductor device
JP7478117B2 (ja) 2021-04-27 2024-05-02 日本特殊陶業株式会社 半導体パッケージ
JP7478116B2 (ja) 2021-04-27 2024-05-02 日本特殊陶業株式会社 半導体パッケージ、および、半導体パッケージの製造方法

Similar Documents

Publication Publication Date Title
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
EP2237316A1 (en) Connection terminal, package using the same and electronic device
JP2007005636A (ja) 入出力端子および電子部品収納用パッケージならびに電子装置
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
WO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP4511376B2 (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP5235612B2 (ja) パッケージ及び電子装置
JP2010080730A (ja) 回路基板および電子装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP6166101B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
JP3623179B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6923474B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2004259962A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4070181B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3914764B2 (ja) 光半導体装置
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置