JP6412900B2 - 高周波半導体用パッケージ - Google Patents
高周波半導体用パッケージ Download PDFInfo
- Publication number
- JP6412900B2 JP6412900B2 JP2016124415A JP2016124415A JP6412900B2 JP 6412900 B2 JP6412900 B2 JP 6412900B2 JP 2016124415 A JP2016124415 A JP 2016124415A JP 2016124415 A JP2016124415 A JP 2016124415A JP 6412900 B2 JP6412900 B2 JP 6412900B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- stripe
- frame
- frame portion
- frequency semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1(a)は第1の実施形態にかかる高周波半導体用パッケージの模式平面図、図1(b)はA−A線の沿った模式断面図、図1(c)は模式側面図、である。
また、図2は、第1枠部の模式平面図である。
蓋部70は、AuSn半田(融点が約280℃)などにより第2枠部24bの上面導電層24fなどに接合される(図1(b))。蓋部70は金属板または、メタライズされたセラミックなどとすることができる。蓋部70の導電部を枠体24の側面メタライズなどを介して金属板22に電気的に接続すると電磁シールド効果を高めることができる。
ストリップ線路の特性インピーダンスZ01は、式(1)で近似的に表される。
高周波半導体用パッケージ10は、金属板22と、枠体24と、第1導電層27と、第2導電層29と、第1リード部26と、第2リード部28と、を有する。高周波半導体用パッケージは、蓋部と接合されて内部空間を気密封止可能である。
マイクロストリップ線路の特性インピーダンスZ02は、式(2)で近似的に表される。
Claims (7)
- 蓋部と接合されて内部空間を気密封止可能な高周波半導体用パッケージであって、
金属板と、
セラミックからなる第1枠部とセラミックからなる第2枠部とが焼結され、前記第1枠部の下面は前記金属板と接合され、前記第2枠部の上面は前記蓋部と接合可能である枠体であって、前記第1枠部の上面は第1領域と前記第1領域の反対の側の第2領域とを有する、枠体と、
平面視で、前記第1領域の中央部と前記第2領域の中央部とを通る直線に沿い外部に向かって突出する第1リード部と、
平面視で、前記直線に沿い外部に向かって突出する第2リード部と、
前記直線に略直交するように前記第1領域の前記中央部から外側に向かって前記第1領域上に延在し所定の幅を有する第1ストライプ部と、前記第1リード部が接合され前記第1ストライプ部の一方の端部が電気的に接続される第1接続部と、前記第1ストライプ部の他方の端部につながり、前記第2枠部の内側に位置する第1ボンディングパッドと、を有する第1導電層と、
前記直線に略直交するように前記第2領域の前記中央部から前記第1ストライプ部の延在する方向とは反対の方向に向かって前記第2領域上に延在し所定の幅を有する第2ストライプ部と、前記第2リード部が接合され前記第2ストライプ部の一方の端部が電気的に接続される第2接続部と、前記第2ストライプ部の他方の端部につながり、前記第2枠部の内側に位置する第2ボンディングパッドと、を有する第2導電層と、
を備えた高周波半導体用パッケージ。 - 前記第1枠部の前記第1領域は、前記第2枠部の内縁よりも内側に向かって突出した領域を有し、
前記第1枠部の前記第2領域は、前記第2枠部の内縁よりも内側に向かって突出した領域を有する請求項1記載の高周波半導体用パッケージ。 - 前記第1ボンディングパッドは、前記第1領域の前記突出した領域に設けられ、
前記第2ボンディングパッドは、前記第2領域の前記突出した領域に設けられた請求項2記載の高周波半導体用パッケージ。 - 前記第1ストライプ部は、前記第2枠部の下面に接し、
前記第2ストライプ部は、前記第2枠部の前記下面に接する、請求項1〜3のいずれか1つに記載の高周波半導体用パッケージ。 - 前記第1ストライプ部は前記第1領域の前記突出した領域に設けられ、
前記第2ストライプ部は前記第2領域の前記突出した領域に設けられた請求項2または3に記載の高周波半導体用パッケージ。 - 前記第1ストライプ部と前記第1枠部と前記金属板とはマイクロストリップ線路を構成し、
前記第2ストライプ部と前記第1枠部と前記金属板とはマイクロストリップ線路を構成する請求項5記載の高周波半導体用パッケージ。 - 前記第1ストライプ部と前記枠体と前記金属板と前記第2枠部の上面導電層とは、ストリップ線路を構成し、
前記第2ストライプ部と前記枠体と前記金属板と前記第2枠部の上面導電層とは、ストリップ線路を構成する請求項4記載の高周波半導体用パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016124415A JP6412900B2 (ja) | 2016-06-23 | 2016-06-23 | 高周波半導体用パッケージ |
US15/407,566 US10224291B2 (en) | 2016-06-23 | 2017-01-17 | Semiconductor device package with strip line structure and high frequency semiconductor device thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016124415A JP6412900B2 (ja) | 2016-06-23 | 2016-06-23 | 高周波半導体用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228684A JP2017228684A (ja) | 2017-12-28 |
JP6412900B2 true JP6412900B2 (ja) | 2018-10-24 |
Family
ID=60677065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016124415A Active JP6412900B2 (ja) | 2016-06-23 | 2016-06-23 | 高周波半導体用パッケージ |
Country Status (2)
Country | Link |
---|---|
US (1) | US10224291B2 (ja) |
JP (1) | JP6412900B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019006101A1 (en) * | 2017-06-30 | 2019-01-03 | Kyocera International, Inc. | MICROELECTRONIC BUILDING CONSTRUCTION ACTIVATED BY REINFORCING AND DESIGNING CERAMIC INSULATION |
Family Cites Families (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3784884A (en) * | 1972-11-03 | 1974-01-08 | Motorola Inc | Low parasitic microwave package |
JPS5386576A (en) * | 1977-01-10 | 1978-07-31 | Nec Corp | Package for semiconductor element |
JPS596513B2 (ja) * | 1978-12-28 | 1984-02-13 | 富士通株式会社 | マイクロ波装置モジユ−ル |
JPS58190046A (ja) * | 1982-04-30 | 1983-11-05 | Fujitsu Ltd | 半導体装置 |
JPH05308107A (ja) * | 1991-07-01 | 1993-11-19 | Sumitomo Electric Ind Ltd | 半導体装置及びその製作方法 |
JPH05299570A (ja) * | 1992-04-22 | 1993-11-12 | Fujitsu Ltd | 半導体装置 |
US5702985A (en) * | 1992-06-26 | 1997-12-30 | Staktek Corporation | Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method |
JPH0637202A (ja) * | 1992-07-20 | 1994-02-10 | Mitsubishi Electric Corp | マイクロ波ic用パッケージ |
US5371321A (en) * | 1992-07-22 | 1994-12-06 | Vlsi Technology, Inc. | Package structure and method for reducing bond wire inductance |
JPH0846073A (ja) * | 1994-07-28 | 1996-02-16 | Mitsubishi Electric Corp | 半導体装置 |
US5757070A (en) * | 1995-10-24 | 1998-05-26 | Altera Corporation | Integrated circuit package |
DE19801312A1 (de) * | 1998-01-15 | 1999-07-22 | Siemens Ag | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes |
JP3328235B2 (ja) * | 1999-08-17 | 2002-09-24 | 山形日本電気株式会社 | 半導体装置用セラミックパッケージ |
US7076123B2 (en) * | 2002-07-30 | 2006-07-11 | Intel Corporation | Optoelectronic package having a transmission line between electrical components and optical components |
US20040046247A1 (en) * | 2002-09-09 | 2004-03-11 | Olin Corporation, A Corporation Of The Commonwealth Of Virginia | Hermetic semiconductor package |
US6921971B2 (en) * | 2003-01-15 | 2005-07-26 | Kyocera Corporation | Heat releasing member, package for accommodating semiconductor element and semiconductor device |
CN100440500C (zh) * | 2003-03-11 | 2008-12-03 | 古河电气工业株式会社 | 印刷配线基板、其制造方法、引线框封装件以及光模块 |
US6992250B2 (en) * | 2004-02-26 | 2006-01-31 | Kyocera Corporation | Electronic component housing package and electronic apparatus |
JP4519637B2 (ja) * | 2004-12-28 | 2010-08-04 | 株式会社東芝 | 半導体装置 |
JP4817924B2 (ja) * | 2006-03-29 | 2011-11-16 | 株式会社東芝 | 半導体パッケージ |
EP2056344B1 (en) * | 2006-07-28 | 2015-01-07 | Kyocera Corporation | Electronic component storing package and electronic device |
US7667324B2 (en) * | 2006-10-31 | 2010-02-23 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Systems, devices, components and methods for hermetically sealing electronic modules and packages |
US7563646B2 (en) * | 2007-05-31 | 2009-07-21 | Stratedge Corporation | Molded ceramic surface mount package |
US8384486B2 (en) * | 2007-07-18 | 2013-02-26 | Seiko Epson Corporation | Piezoelectric oscillator and transmitter |
JP5383512B2 (ja) * | 2008-01-30 | 2014-01-08 | 京セラ株式会社 | 接続端子及びこれを用いたパッケージ並びに電子装置 |
JP2010034212A (ja) * | 2008-07-28 | 2010-02-12 | Toshiba Corp | 高周波セラミックパッケージおよびその作製方法 |
JP5361694B2 (ja) * | 2009-12-15 | 2013-12-04 | 株式会社東芝 | 高周波モジュール |
JP5806464B2 (ja) * | 2010-02-03 | 2015-11-10 | 株式会社東芝 | 半導体素子収納用パッケージ及びそれを用いた半導体装置 |
JP2011159892A (ja) * | 2010-02-03 | 2011-08-18 | Toshiba Corp | 半導体パッケージおよび高周波半導体装置 |
JP2011165745A (ja) | 2010-02-05 | 2011-08-25 | Mitsubishi Electric Corp | セラミックパッケージ |
JP2011187550A (ja) * | 2010-03-05 | 2011-09-22 | Toshiba Corp | 高周波パッケージ |
EP2624293B1 (en) * | 2010-09-28 | 2018-03-07 | Kyocera Corporation | Semiconductor device housing package and electronic apparatus using the same |
JP5588419B2 (ja) * | 2011-10-26 | 2014-09-10 | 株式会社東芝 | パッケージ |
US8811636B2 (en) * | 2011-11-29 | 2014-08-19 | Qualcomm Mems Technologies, Inc. | Microspeaker with piezoelectric, metal and dielectric membrane |
US9386687B2 (en) * | 2011-12-20 | 2016-07-05 | Kyocera Corporation | Electronic component housing package and electronic apparatus |
JP2014049700A (ja) * | 2012-09-03 | 2014-03-17 | Toshiba Corp | 部材の接合構造およびその接合方法、パッケージ |
JP2015173234A (ja) * | 2014-03-12 | 2015-10-01 | 株式会社東芝 | 高周波半導体装置用パッケージおよびその製造方法、並びに高周波半導体装置 |
JP2015192097A (ja) * | 2014-03-28 | 2015-11-02 | 住友電工デバイス・イノベーション株式会社 | 電子部品搭載用パッケージ |
US9997476B2 (en) * | 2015-10-30 | 2018-06-12 | Infineon Technologies Ag | Multi-die package having different types of semiconductor dies attached to the same thermally conductive flange |
-
2016
- 2016-06-23 JP JP2016124415A patent/JP6412900B2/ja active Active
-
2017
- 2017-01-17 US US15/407,566 patent/US10224291B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017228684A (ja) | 2017-12-28 |
US20170373017A1 (en) | 2017-12-28 |
US10224291B2 (en) | 2019-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575261B2 (ja) | 高周波用パッケージ | |
JP5765174B2 (ja) | 電子装置 | |
JP6273247B2 (ja) | 高周波半導体増幅器 | |
JP6243510B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5776701B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP7049500B2 (ja) | 半導体素子実装用基板および半導体装置 | |
JP6274358B1 (ja) | 半導体装置 | |
US10475777B2 (en) | Semiconductor apparatus installing passive device | |
JP6412900B2 (ja) | 高周波半導体用パッケージ | |
JP6445490B2 (ja) | 高周波半導体増幅器 | |
JP7281061B2 (ja) | 半導体装置 | |
JP7162725B2 (ja) | 半導体装置 | |
JP6952913B2 (ja) | 半導体装置及びアンテナ装置 | |
JP6579396B2 (ja) | 半導体装置、及び基板 | |
JP2020120076A (ja) | 電子部品用パッケージおよび電子装置 | |
JP5948693B2 (ja) | パッケージ | |
JP5982303B2 (ja) | 半導体装置用パッケージ、およびその製造方法、並びに半導体装置 | |
JP6682304B2 (ja) | 高周波半導体増幅器用パッケージおよび高周波半導体増幅器 | |
JP6494474B2 (ja) | 高周波半導体装置 | |
JP2017045817A (ja) | 高周波半導体装置および高周波半導体装置の製造方法 | |
JP2023006531A (ja) | 半導体装置およびパッケージ | |
JP6744103B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2015082527A (ja) | 半導体パッケージ | |
JP2010186965A (ja) | 半導体パッケージおよびその作製方法 | |
JP2017208398A (ja) | 高周波半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6412900 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |