JP2016115736A - 半導体素子パッケージおよび半導体装置 - Google Patents

Abstract

【課題】 周波数特性に優れた半導体素子パッケージおよび半導体装置を提供する。【解決手段】 半導体素子パッケージ１は、基体２と枠部材３と端子部材４とを備える。端子部材４は、第１誘電体層〜第３誘電体層および信号配線導体などを含んで構成され、全体形状として枠部材３の切り欠き３ａを塞ぐように構成される。第１誘電体層の一表面には、複数の信号配線導体と複数の同一面接地導体層とが設けられる。第２誘電体層の２つの側面のうち、少なくとも一方の側面は、信号配線導体に対応する位置で、信号配線導体に延びる方向に凹んだ凹面と、凹面に連なる平坦面とからなる。この平坦面には、同一面接地導体層と電気的に接続する側面接地導体層が設けられる。【選択図】 図１

Description

本発明は、半導体素子を収納する半導体素子パッケージおよび半導体装置に関する。

ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）に代表される光半導体素子などの半導体素子は、半導体素子を保護するとともに、半導体素子と外部の信号配線とを接続するために半導体素子パッケージに収納される。特許文献１には、半導体素子パッケージの一例として光半導体用パッケージが記載されている。

特許文献１記載の光半導体用パッケージは、光ファイバのコネクタを固定する枠部と底部とからなる搭載ベースが金属材料からなり、搭載ベースに接合されるコの字型の端子部材がセラミックス材料からなる。

特許文献２記載の半導体素子収納用パッケージは、大電流を流したときにクラックなどの破損が生じないように、挿通されるリード線の両端表面が露出されるように、絶縁体に切り欠き部が設けられ、リード線の切り欠き部にロウ付けされる部分が偏平に形成された偏平面となっている。

特開平１１−１７０４１号公報 特開２００８−３４６１０号公報

半導体素子パッケージに収容される半導体素子の高機能化に伴い、周波数がより高く、入出力端子数も増加しており、半導体素子パッケージもこれに対応するように周波数特性の向上が求められている。

本発明の目的は、周波数特性に優れた半導体素子パッケージおよび半導体装置を提供することである。

本発明は、半導体素子が載置される載置領域を含む主面を有する板状の基体と、前記載置領域を囲むように前記基体の前記主面に設けられる矩形状の枠部材であって、内周面および外周面間の厚み方向に枠部材を貫通して切り欠かれた切り欠きを有する枠部材と、前記半導体素子と外部配線とを電気的に接続する端子部材であって、前記切り欠きを塞いで前記基体と前記枠部材とに接合される端子部材と、を備え、前記端子部材は、第１誘電体層と、第１誘電体層の一表面に設けられ、前記半導体素子と電気的に接続する一方端部および前記外部配線と電気的に接続する他方端部とを有する信号配線導体と、前記信号配線導体の両側に前記信号配線導体から一定の間隔を空けて配置された同一面接地導体層と、前記信号配線導体の前記一方端部および前記他方端部が露出するように前記信号配線導体および前記同一面接地導体層の中央部分を覆う第２誘電体層であって、前記信号配線導体が延びる方向に直交する２つの側面を有し、少なくとも一方の側面が、前記信号配線導体に対応する位置で前記信号配線導体が延びる方向に凹んだ凹面と前記凹面に連なる平坦面とからなる第２誘電体層と、前記第２誘電体層の前記平坦面に設けられ、前記同一面接地導体層と電気的に接続する側面接地導体層と、を含むことを特徴とする半導体素子パッケ
ージである。

また本発明は、上記の半導体素子パッケージと、前記載置領域に載置された半導体素子と、を備えることを特徴とする半導体装置である。

本発明によれば、周波数特性に優れた半導体素子パッケージおよび半導体装置を提供することができる。

本発明の実施形態である半導体素子パッケージ１の構成を示す斜視図である。 端子部材４の構成を説明するための斜視図であり、第１誘電体層５の表面に、複数の信号配線導体６と複数の同一面接地導体層７とが設けられた状態を示している。 端子部材４の構成を説明するための斜視図であり、同一面接地導体層７に接続する貫通導体８を示している。 端子部材４の構成を説明するための斜視図であり、信号配線導体６と同一面接地導体層７の中央部分を覆うように第２誘電体層９が設けられた状態を示している。 端子部材４の構成を説明するための斜視図であり、第２誘電体層９上にさらに第３誘電体層１０が設けられた状態を示している。 本発明の実施形態である半導体装置１００の構成を示す断面図である。

図１は、本発明の実施形態である半導体素子パッケージ１の構成を示す斜視図である。半導体素子パッケージ１は、基体２と枠部材３と端子部材４とを備え、基体２の一方主面２ａに枠部材３が設けられ、この枠部材３の基体２側には切り欠き３ａが形成されている。切り欠き３ａは、基体２の一方主面２ａと枠部材３との間の間隙となり、端子部材４は間隙となっている切り欠き３ａを塞いで設けられている。

本実施形態では、半導体素子パッケージ１に収納される半導体素子は、ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）などの光半導体素子であるが、基体２と枠部材３と端子部材４とを備える半導体素子パッケージ１に収納可能な半導体素子であれば、センサ素子や撮像素子などその他の半導体素子であってもよい。

基体２は、矩形板状に形成されており、一方主面２ａに半導体素子を載置可能な載置領域を有している。この載置領域は、半導体素子パッケージ１に収納される半導体素子を載置し、半導体素子を基体２の表面に固定するための領域である。

本実施形態の基体２は、複数の絶縁性基板を積層することにより作製される。そして、基体２の載置領域上に半導体素子が載置される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。

基体２の作製方法の一例を説明する。上記材料のガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。積層体を約１６００度の温度で焼成することにより基体２が作製される。

なお、基体２としては、複数の絶縁性基板が積層された構成に限られるものではない。一つの絶縁性基板により基体２が構成されていてもよい。また、基体２として、少なくとも半導体素子が載置される載置領域の部分に高い絶縁性を有していることが求められることから、例えば、金属基板の少なくとも載置領域上に絶縁性基板を積層した構成としてもよい。特に、基体２に対して高い放熱性が求められる場合、金属部材は高い放熱性を有していることから、基体２がこのような構成であることが好ましい。金属基板上に絶縁性基板を積層した構成とすることで、基体２の放熱性を高めることができる。

金属基板材料としては、具体的には、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅−タングステン合金、銅−モリブデン合金、鉄−ニッケル−コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体２を構成する金属基板を作製することができる。

作製した金属基板の載置領域上に、別途作製した絶縁性基板をろう材などの接合材で接合して基体２を得る。

枠部材３は、矩形状の枠体からなり、平面視において載置領域を取り囲んで基体２の一方主面２ａに設けられている。枠部材３は、載置領域を取り囲んでいればよく、枠部材３の内側において、載置領域は、中央部分にあってもよく、その他の部分にあってもよい。また、基体２は、枠部材３とほぼ同じ外形状を有していてもよく、基体２の主面が枠部材３よりも大きく、延出する部分があってもよい。

本実施形態では、光半導体素子を用いるため、枠部材３には、光ファイバを固定し、光信号を入出力するための貫通孔３ｂが設けられている。

枠部材３の切り欠き３ａには端子部材４が設けられ、切り欠き３ａが塞がれることになる。端子部材４は、載置領域に載置され半導体素子パッケージ１に収納される半導体素子と外部配線とを電気的に接続するための部材である。外部配線は、たとえば、半導体素子パッケージ１がさらに実装されるプリント基板などに設けられた配線や半導体素子パッケージ１に接続されるフレキシブル基板などに設けられた配線など、半導体素子パッケージ１の外部において、半導体素子と電気的に接続すべき配線である。

図２〜図５は、端子部材４の構成を説明するための斜視図である。図２は、第１誘電体層５の表面に、複数の信号配線導体６と複数の同一面接地導体層７とが設けられた状態を示している。図３は、同一面接地導体層７に接続する貫通導体８を示している。図４は、信号配線導体６と同一面接地導体層７の中央部分を覆うように第２誘電体層９が設けられた状態を示している。図５は、第２誘電体層９上にさらに第３誘電体層１０が設けられた状態を示している。図２〜図５では、信号配線導体および誘電体層と、接地電位が付与される接地導体層との区別をわかり易くするために、接地導体層にハッチングを施している。

第１誘電体層５は、たとえば誘電体材料であるセラミックス材料からなり、一表面に複数の信号配線導体６と複数の同一面接地導体層７とが設けられる。信号配線導体６は、半導体素子パッケージ１に収納される半導体素子と電気的に接続する一方端部６ａおよび外部配線と電気的に接続する他方端部６ｂとを有している。

なお、第１誘電体層５は、信号配線導体６と複数の同一面接地導体層７とが設けられる平坦な表面を有する層状または板状の部分を含んでいればよく、全体の形状は、枠部材３の切り欠き３ａの基体２側を塞ぐように形成される。

同一面接地導体層７は、信号配線導体６の両側に信号配線導体６と一定の間隔を空けて配置されており、信号配線導体６と同一面接地導体層７とは、概略コプレナー線路の構成を有している。

また、信号配線導体６は、それぞれが個別の信号を伝送してもよく、同一面接地導体層７を挟んで隣り合う２本の信号配線導体６によって、互いに逆位相の信号をそれぞれ伝送する差動信号配線であってもよい。差動信号配線は、耐ノイズ性能が高く、高周波信号の伝送に好適である。

信号配線導体６の導体幅は、たとえば０．０５ｍｍ〜１ｍｍであり、信号配線導体６の配線ピッチは、たとえば０．５ｍｍ〜５ｍｍであり、信号配線導体６と同一面接地導体層７との間隔は、たとえば０．０３ｍｍ〜１ｍｍである。同一面接地導体層７の大きさは、信号配線導体６の導体幅、配線ピッチおよび信号配線導体６との間隔に基づいて適宜決定することができる。

第２誘電体層９は、信号配線導体６の一方端部６ａおよび他方端部６ｂが露出するように信号配線導体６および同一面接地導体層７の中央部分を覆うように設けられる。第２誘電体層９は、第１誘電体層５と同様にたとえば誘電体材料であるセラミックス材料からなり、第１誘電体層の信号配線導体６および同一面接地導体層７が設けられた表面に対向する主面と、その反対側に後述の主面接地導体層１２を設ける主面と、信号配線導体６が延びる第１方向に直交する２つの側面を有する層状または板状の部分を含んでいればよい。

第２誘電体層９の層状または板状部分の厚みは、たとえば、０．１ｍｍ〜１ｍｍであり、幅は、５ｍｍ〜２０ｍｍであり、長さは、全ての信号配線導体６を覆う長さであればよい。

第２誘電体層９の２つの側面は、いずれも平面視で、信号配線導体６および同一面接地導体層７を横切るように位置する面であり、両側面のうち、少なくとも一方の側面は、信号配線導体６に対応する位置で第１方向に凹んだ凹面９ａと、凹面９ａに連なる平坦面９ｂとからなる。凹面９ａが設けられる信号配線導体６に対応する位置とは、第２誘電体層９が第１誘電体層５上に設けられた状態で、信号配線導体６の上方の位置である。信号配線導体６が複数本設けられている場合は、少なくとも１本の信号配線導体６に対応して１つの凹面９ａが設けられていてもよく、全ての信号配線導体６にそれぞれ凹面９ａが設けられていることが好ましい。

凹面９ａと凹面９ａとの間には、凹面９ａに連なる平坦面９ｂが設けられる。さらに、側面における最端の凹面９ａに連なり、最端の凹面９ａよりもさらに外側にも凹面９ａに連なる平坦面９ｂが設けられていてもよい。全ての平坦面９ｂは、１つの仮想平面に含まれるように設けられることが好ましい。

平面視したときに、凹面９ａの幅は、信号配線導体６の配線幅とその両側に設けられた同一面接地導体層７の間隔との和よりも大きい。平面視したときに、凹面９ａに連なる平坦面９ｂの幅は、隣接する信号配線導体６の間に設けられる同一面接地導体層７の幅よりも小さくなる。この平坦面９ｂには、同一面接地導体層７と電気的に接続する側面接地導体層１１が設けられる。

本実施形態においては、凹面９ａと平坦面９ｂとからなる側面は、信号配線導体６の一方端部６ａを臨むように構成され、枠部材３内方の半導体素子と接続される側の第２誘電体層９側面に側面接地導体層１１が設けられる。

側面接地導体層１１は、同一面接地導体層７と電気的に接続するように、平坦面９ｂに設けられていればよく、平坦面９ｂ全体を覆うように設けられていてもよく、平坦面９ｂの一部に設けられていてもよい。また、側面接地導体層１１は、少なくとも平坦面９ｂの幅方向にかけて設けられてもよく、信号配線導体６と側面接地導体層１１との電界結合を良好に維持することができる。

本実施形態では、平坦面９ｂは、矩形状であり、側面接地導体層１１は、平坦面９ｂ全体を覆うように設けられており、平坦面９ｂと同じ矩形状である。そして、同一面接地導体層７と側面接地導体層１１とは直交し、矩形状の側面接地導体層１１の一辺が同一面接地導体層７に接続している。

平面視したときの凹面９ａの形状は、本実施形態では、角丸矩形状であるが、これに限らず、矩形状、多角形状（角丸を含む）、Ｕ字状、Ｖ字状、半円状などの形状であってもよく、角を有しない形状であるほうが応力印加時のクラックの発生を防止できる点で好ましい。なお、角丸矩形状に設けられた凹面９ａは、平面視したときに角丸に形成された部位が信号配線導体６と重ならないように設けられてもよい。これにより、角丸に形成された部位に集中する応力によって信号線路導体６が断線することを抑制することができる。

信号配線導体６は、第１誘電体層５に支持され露出した表層部分と、第１誘電体層５と第２誘電体層９に挟まれた内層部分とからなり、表層部分と内層部分との境界では、信号配線導体６の周囲の誘電率が異なることから、信号配線導体６を起点として生じる電界の分布状態が変化する。特に表層部分と内層部分との境界前後において、電界の分布状態が急激に変化し、これに伴って信号配線導体６には不要な共振が起きる。即ち、信号配線導体６を伝送する高周波信号が、表層部分から内層部分に進行する場合、内層部分から表層部分に進行する場合に電界の分布に乱れが生じ、高周波信号の周波数特性が低下する。

側面接地導体層１１は、同一面接地導体層７と電気的に接続することで、同一面接地導体層７と同じ接地電位となり、信号配線導体６の表層部分と内層部分との境界付近において、信号配線導体６を起点として生じる電界が側面接地導体層１１と結合し、電界の分布を安定化して乱れを緩和する。これにより、信号配線導体６を伝送する高周波信号の周波数特性の低下を防ぐことができる。さらに、第２誘電体層９の側面のうち、少なくとも一方の側面に、信号配線導体６に対応する位置で第１方向に凹んだ凹面９ａを設けることにより、信号配線導体６と側面接地導体層１１との間に生じる静電容量を小さくすることができる。その結果、側面接地導体層１１を設けることによって増加する、信号配線導体６と側面接地導体層１１との間における静電容量を小さくすることができる。よって、全ての平坦面９ｂを含む１つの仮想平面の前後において、信号配線導体６と側面接地導体層１１との間における静電容量が大きくなることによって特性インピーダンスが低下することを抑制することができ、所望の特性インピーダンスに整合しやすくなる。

本実施形態では、第２誘電体層９の信号配線導体６および同一面接地導体層７に対向する面とは反対側の面に、側面接地導体層１１と電気的に接続する主面接地導体層１２が設けられる。主面接地導体層１２は、第２誘電体層９の主面にベタパターン状に設けられ、側面に設けられた側面接地導体層１１の同一面接地導体層７に接続する一辺に平行な他辺と主面接地導体層１２とが接続されている。主面接地導体層１２は、側面接地導体層１１を介して同一面接地導体層７と導通し、側面接地導体層１１および同一面接地導体層と同じ接地電位となる。

主面接地導体層１２は、第２誘電体層９の主面にベタパターン状に設けられ、第２誘電体層９を介して信号配線導体６を覆っており、信号配線導体６の内層部分において、信号
配線導体６と結合する。これにより、信号配線導体６の内層部分では、両隣の同一面接地導体層７および主面接地導体層１２と結合した状態で高周波信号が伝送される。

図３に示した貫通導体８は、第２誘電体層９を厚み方向に貫通する導体であり、実際には、図３のように同一面接地導体層７上に自立しているものではない。貫通導体８は、第２誘電体層９に埋め込まれた状態となるので、図３ではわかり易いように、第２誘電体層９を図示せず、貫通導体８の位置などを概略的に示している。

貫通導体８は、第２誘電体層９を厚み方向に貫通することで、同一面接地導体層７と主面接地導体層１２とを電気的に接続する。貫通導体８は、信号配線導体６を間に挟むように各同一面接地導体層７にそれぞれ複数接続するように設けられ、たとえば、信号配線導体６が延びる第１方向に沿って一直線状に設けられる。

同一面接地導体層７と主面接地導体層１２とを電気的に接続することで、同一面接地導体層７および主面接地導体層１２と、これらに接続する側面接地導体層１１の接地電位をより安定させることができる。また、信号配線導体６の内層部分において、貫通導体８は信号配線導体６との間で電界が結合する。これにより、信号配線導体６の内層部分では、両隣の同一面接地導体層７、主面接地導体層１２および貫通導体８との間で電界が結合した状態で高周波信号が伝送される。

貫通導体８は、たとえば、長さは、第２誘電体層９の厚みと同じであり、直径が０．０５ｍｍ〜１ｍｍであり、ピッチが０．１ｍｍ〜２ｍｍである。

第２誘電体層９の上には、さらに第３誘電体層１０が設けられる。第３誘電体層１０は、第１誘電体層５および第２誘電体層９と同様にたとえば誘電体材料であるセラミックス材料からなり、第２誘電体層９の主面接地導体層１２が設けられた主面に対向する主面と、その反対側の主面とを有する層状または板状の部分を含んでいればよい。

第３誘電体層１０の層状または板状部分の大きさは、たとえば、第２誘電体層９の層状または板状部分と同じであればよい。

また、第３誘電体層１０の２つの側面のうち、第２誘電体層９の凹面９ａおよび平坦面９ｂからなる側面に対応する側面は、平坦面９ｂとともに１つの仮想平面に含まれるように第３誘電体層１０が第２誘電体層９上に配置される。平面視したときに、凹面９ａは、第３誘電体層１０の下方に隠れており、第１誘電体層５の上面と、凹面９ａと、第３誘電体層１０の下面とで囲まれた凹部が形成される。

端子部材４は、上記説明した第１誘電体層５〜第３誘電体層１０を含んで構成され、全体形状として枠部材３の切り欠き３ａを塞ぐように構成される。

第１誘電体層５、第２誘電体層９および第３誘電体層１０は、基体２で説明した絶縁性基板と同様のセラミックス材料から構成される。信号配線導体６、同一面接地導体層７、貫通導体８、側面接地導体層１１および主面接地導体層１２は、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料からなり、各誘電体層の表層または内層にメタライズ層やめっき層等の形態で同時焼成されたり、金属めっきされてなるものでもよい。また、信号配線導体６には、金属材料の線材が所定の形状に加工されて作製され、ろう材等の接合材を介して接合されたものがリード端子として接続されていてもよく、例えば各誘電体層との同時焼成が可能な金属材料に限らず、鉄、ニッケル、コバルトおよびクロム等からなる金属合金が所定のリード端子の形状に加工され、接合されたものも使用できる。

各誘電体層が、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして作製することができる。まず酸化アルミニウムおよび酸化ケイ素等の原料粉末を適当な有機バインダおよび有機溶剤とともにシート状に成形して矩形シート状の複数のセラミックグリーンシートを作製する。各セラミックグリーンシートは、打ち抜き加工などによって予め定める外形状に加工される。次にこれらのセラミックグリーンシートを積層して積層体を作製する。その後、この積層体を１３００〜１６００℃の温度で焼成することによって各誘電体層を作製することができる。なお、セラミックグリーンシートは必ずしも複数層を積層する必要はなく、各誘電体層としての機械的な強度等の点で支障がなければ、１層のみでも構わない。

また、各誘電体層が酸化アルミニウム質焼結体からなる場合は、信号配線導体または各導体層は、例えばタングステンを含んでなり、次のようにして作製することができる。タングステンの粉末を有機溶剤および有機バインダと混合して作製した金属ペーストを誘電体層となるセラミックグリーンシートの表面（主面）に、所定のパターン形状となるように、スクリーン印刷法等の方法で印刷する。その後、これらのセラミックグリーンシートおよび金属ペーストを同時焼成する方法で、信号配線導体または各導体層を形成することができる。

また、貫通導体８を含む場合も、上記と同様の金属材料を用い、同様の方法で形成することができる。貫通導体８の場合には、予め誘電体層となるセラミックグリーンシートに厚み方向に貫通する貫通孔を設けておいて、この貫通孔内に金属ペーストを充填し、セラミックグリーンシートおよび金属ペーストを同時焼成すればよい。

半導体素子パッケージ１の変形例としては、凹面９ａと平坦面９ｂとからなる側面が、信号配線導体６の他方端部６ｂを臨むように構成され、枠部材３外方の外部配線と接続される側の第２誘電体層９側面に側面接地導体層１１が設けられてもよい。また、第２誘電体層９の信号配線導体６の一方端部６ａを臨む側面と、他方端部６ｂを臨む側面の両側面が、いずれも凹面９ａと平坦面９ｂとからなる側面であり、この両側面に側面接地導体層１１が設けられてもよい。

図６は、本発明の実施形態である半導体装置１００の構成を示す断面図である。半導体装置１００は、半導体素子パッケージ１と、枠部材３の基体２とは反対側に接合される蓋体１３と、基体２の載置領域２ｂに載置された半導体素子１５とを備える。なお、蓋体１３は、半導体装置１００において必須の構成ではなく、たとえば封止樹脂など他の保護部材で半導体素子１５を保護できる構成であれば蓋体１３を備えなくてもよい。

半導体装置１００が、半導体素子パッケージ１を備えることにより、周波数特性に優れた半導体装置を提供することができる。

半導体素子１５は、上記のように、半導体素子パッケージ１に収納可能なものであればよく、本実施形態では、光半導体素子である。本実施形態の半導体装置１００を使用する場合は、枠部材３に設けられた貫通孔３ｂに光ファイバが接続され固定される。光半導体素子が、例えばＬＤなどの発光素子であれば、端子部材４の信号配線導体６を介して外部から入力された電気信号に応じて発光素子から光が出射され、出射された光が光ファイバに入射する。光半導体素子が、例えばＰＤなどの受光素子であれば、光ファイバから出射された光が受光素子に照射され、受光量に応じた電気信号が、端子部材４の信号配線導体６を介して外部に出力される。

このように、半導体素子１５として光半導体素子を用いる場合は、光ファイバの光軸上
に半導体素子１５を配置する必要があるので、基体２に半導体素子１５を直接載置せず、ペルチェ素子やマウント部材１４を介して載置することが好ましい。マウント部材１４は、絶縁性を有する材料であればよく、基体２で説明した絶縁性基板と同様のセラミックス材料などを用いることができる。

本実施形態では、半導体素子１５の接続パッドと信号配線導体６の一方端部６ａとは、ボンディングワイヤ１６によって電気的に接続されており、半導体素子１５と外部配線との電気信号の入出力が可能となっている。

半導体素子１５と端子部材４の信号配線導体６との接続は、電気信号が伝送できればどのような接続でもよく、本実施形態のようなボンディングワイヤ１６による接続以外に、フリップチップ接続、異方性導電フィルム（ＡＣＦ）による接続などであってもよい。

蓋体１３は、半導体装置１００の内部に水分や微粒子などの侵入を防止できるものであればよく、枠部材３と同様の金属材料や端子部材４の各誘電体層と同様のセラミックス材料などを板状に加工、成形したものを用いることができる。

なお、本実施形態のように、半導体素子１５がＬＤやＰＤなどの光半導体素子の場合は、外光が半導体装置１００内に入射することを防ぐために、蓋体１３は、光を透過しない不透明なものとする。

蓋体１３は、枠部材３の上部にろう材などの接合材によって固定される。半導体装置１００を組み立てる場合、予め半導体素子パッケージ１を準備し、基体２の載置領域２ｂに半導体素子１５を載置して基体２に固定し、半導体素子１５と端子部材４の信号配線導体６とをボンディングワイヤ１６によって電気的に接続するとともに、半導体素子１５との間で光信号が入出力されるように光ファイバを貫通孔３ｂに固定する。その後、蓋体１３を枠部材３に固定する。

１ 半導体素子パッケージ
２ 基体
２ａ 一方主面
２ｂ 載置領域
３ 枠部材
３ｂ 貫通孔
４ 端子部材
５ 第１誘電体層
６ 信号配線導体
６ａ 一方端部
６ｂ 他方端部
７ 同一面接地導体層
８ 貫通導体
９ 第２誘電体層
９ａ 凹面
９ｂ 平坦面
１０ 第３誘電体層
１１ 側面接地導体層
１２ 主面接地導体層
１３ 蓋体
１４ マウント部材
１５ 半導体素子
１６ ボンディングワイヤ
１００ 半導体装置

Claims (5)

1. 半導体素子が載置される載置領域を含む主面を有する板状の基体と、
   前記載置領域を囲むように前記基体の前記主面に設けられる矩形状の枠部材であって、内周面および外周面間の厚み方向に枠部材を貫通して切り欠かれた切り欠きを有する枠部材と、
   前記半導体素子と外部配線とを電気的に接続する端子部材であって、前記切り欠きを塞いで前記基体と前記枠部材とに接合される端子部材と、を備え、
   前記端子部材は、
   第１誘電体層と、
   第１誘電体層の一表面に設けられ、前記半導体素子と電気的に接続する一方端部および前記外部配線と電気的に接続する他方端部とを有する信号配線導体と、
   前記信号配線導体の両側に前記信号配線導体から一定の間隔を空けて配置された同一面接地導体層と、
   前記信号配線導体の前記一方端部および前記他方端部が露出するように前記信号配線導体および前記同一面接地導体層の中央部分を覆う第２誘電体層であって、前記信号配線導体が延びる方向に直交する２つの側面を有し、少なくとも一方の側面が、前記信号配線導体に対応する位置で前記信号配線導体が延びる方向に凹んだ凹面と前記凹面に連なる平坦面とからなる第２誘電体層と、
   前記第２誘電体層の前記平坦面に設けられ、前記同一面接地導体層と電気的に接続する側面接地導体層と、を含むことを特徴とする半導体素子パッケージ。
2. 前記端子部材は、前記第２誘電体層の前記信号配線導体および前記同一面接地導体層に対向する面とは反対側の面に設けられる、前記側面接地導体層と電気的に接続する主面接地導体層をさらに含むことを特徴とする請求項１記載の半導体素子パッケージ。
3. 前記端子部材は、前記第２誘電体層を厚み方向に貫通し、前記同一面接地導体層および前記主面接地導体層と電気的に接続する貫通導体をさらに含むことを特徴とする請求項２記載の半導体素子パッケージ。
4. 前記端子部材は、前記一方の側面が、前記信号配線導体の前記一方端部を臨むように構成されることを特徴とする請求項１〜３のいずれか１つに記載の半導体素子パッケージ。
5. 請求項１〜４のいずれか１つに記載の半導体素子パッケージと、
   前記載置領域に載置された半導体素子と、を備えることを特徴とする半導体装置。
   

Images