JP5926290B2 - 入出力部材ならびに電子部品収納用パッケージおよび電子装置 - Google Patents

入出力部材ならびに電子部品収納用パッケージおよび電子装置 Download PDF

Info

Publication number
JP5926290B2
JP5926290B2 JP2013551735A JP2013551735A JP5926290B2 JP 5926290 B2 JP5926290 B2 JP 5926290B2 JP 2013551735 A JP2013551735 A JP 2013551735A JP 2013551735 A JP2013551735 A JP 2013551735A JP 5926290 B2 JP5926290 B2 JP 5926290B2
Authority
JP
Japan
Prior art keywords
insulating member
input
wiring conductor
electronic component
output member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013551735A
Other languages
English (en)
Other versions
JPWO2013099936A1 (ja
Inventor
真広 辻野
真広 辻野
茂典 高谷
茂典 高谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2013099936A1 publication Critical patent/JPWO2013099936A1/ja
Application granted granted Critical
Publication of JP5926290B2 publication Critical patent/JP5926290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/02Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6644Packaging aspects of high-frequency amplifiers
    • H01L2223/6655Matching arrangements, e.g. arrangement of inductive and capacitive components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子のような電子部品が収納される電子部品収納用パッケージ等に用いられる入出力部材およびこれを用いた電子部品収納用パッケージ、電子装置に関する。このような電子装置は各種電子機器に用いることができる。
電子部品を収納する電子部品収納用パッケージ(以下、単にパッケージともいう)としては、例えば、特開平9−64223号公報に記載された電子部品用パッケージが知られている。このパッケージは、内部に収納される電子部品と外部の電気回路とを電気的に接続するための入出力用導体パターンを備えている。また、入出力用導体パターンを間に挟むように設けられた第2の接地用導体パターンを備えており、入出力用導体パターンと第2の接地用導体パターンとによってコプレーナ配線を形成している。
このパッケージにおいて、第2の接地用導体パターンの間の入出力用導体パターン部分を除く距離を、第3の絶縁体層に覆われた部分が第3の絶縁体層に覆われていない部分に比べ長くしている。これによって、第3の絶縁体層に覆われた部分と覆われていない部分との間での特性インピーダンスの整合を行っている。
特開平9−64223号公報
しかしながら、絶縁体層に覆われた部分と覆われていない部分とにおける特性インピーダンスはそれぞれ整合することができるとしても、これらが連続する高周波線路の高周波特性は未だ十分なものではなかった。
また、高周波信号を高出力とする場合には、高周波信号線路の耐圧性も考慮する必要がある。本発明は、上記の課題に鑑みてなされたものであり、良好なインピーダンス整合を行なうことのできる入出力部材ならびにこれを用いた電子部品収納用パッケージおよび電子装置を提供することを目的とする。
本発明の1つの態様に基づく入出力部材は、第1の絶縁部材と、この第1の絶縁部材の上面に接合された第2の絶縁部材と、一端部が前記第1の絶縁部材と前記第2の絶縁部材とに挟まれ、前記一端部から前記第1の絶縁部材を貫通する貫通導体を介して前記第1の絶縁部材の下面に導出され、他端部が前記第2の絶縁部材から露出された配線導体とを具備する。この配線導体は、前記第2の絶縁部材から露出する部分の前記第2の絶縁部材との境界部に、他の部位よりも線幅が広いインピーダンス整合部を有する。
本発明の一実施形態に係る入出力部材によれば、配線導体が、第2の絶縁部材から露出する部分の第2の絶縁部材との境界部に、他の部位よりも線幅が広いインピーダンス整合部を有することから、境界部に生じるインピーダンス不整合を線幅が広いインピーダンス整合部によって整合し、第2の絶縁部材に覆われる部分と覆われない部分とが連続する配線導体の高周波特性を改善することができる。
第1の実施形態の電子部品収納用パッケージおよびこれを備えた電子装置の分解斜視図である。 図1に示す第1の実施形態の電子部品収納用パッケージの斜視図である。 図2に示す電子部品収納用パッケージにおけるX−X断面の断面図である。 図1,図2に示す電子部品収納用パッケージに用いられる入出力部材の分解斜視図である。 図4に示す入出力部材の平面図である。 第2の実施形態の電子部品収納用パッケージにおける入出力部材の平面図である。 第3の実施形態の電子部品収納用パッケージにおける入出力部材の平面図である。 第4の実施形態の電子部品収納用パッケージにおける入出力部材の平面図である。 第5の実施形態の電子部品収納用パッケージにおける入出力部材の平面図である。 第4の実施形態の電子部品収納用パッケージにおける入出力部材の高周波反射損失のシミュレーション結果を示す線図である。 第4の実施形態の電子部品収納用パッケージにおける入出力部材の高周波挿入損失のシミュレーション結果を示す線図である。
以下、本発明の各実施形態の入出力部材、およびこれを備えた電子部品収納用パッケージ、電子装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、主な構成を簡略に示したものである。本発明に係る入出力部材、パッケージおよび電子装置は、本明細書が参照する各図に示されていない任意の構成部材や細部構成を備え得る。また、各図の縮尺は実際のものとは異なる。
図1,図2,図3は、本発明の第1の実施形態のパッケージ1および電子装置101を示す。パッケージ1は、電子部品3が載置される載置領域を上面に有する基板5と、載置領域を囲むように基板5の上面に設けられた枠体7とを備える。枠体7は、内周面と外周面とに開口を有し、枠体7を貫通する貫通孔7aを有している。貫通孔7aには、枠体7で囲まれた領域の内側と外側との間で信号の入出力を行う入出力部材9が固定される。
図4は、本実施形態における入出力部材9の分解斜視図を示す。入出力部材9は、第1の絶縁部材11と、第1の絶縁部材11の上面に接合される第2の絶縁部材12とを備える。第1の絶縁部材11の上面には配線導体13が形成される。配線導体13は一端部が第2の絶縁部材12に挟まれて形成されている。第2の絶縁部材12は配線導体13の線路方向の幅が第1の絶縁部材11よりも狭く、したがって配線導体13の一端は露出されている。なお、配線導体13の線路方向に沿った両側には、一定間隔を設けて接地導体14を設けてもよい。配線導体13および接地導体14はコプレーナ線路を形成する。
配線導体13は、第1の絶縁部材11および第2の絶縁部材12に挟まれている第1の部位13a、第1の部位13aに隣接し、第2の絶縁部材12から露出した境界部に位置する第2の部位13b、ならびに第2の絶縁部材12から露出し、第2の部位13bに隣り合う第3の部位13cを有している。第2の部位13bは、第2の絶縁部材12に挟まれている第1の部位13aと配線導体13が第2の絶縁部材12から露出する部分との境界部であって、第2の絶縁部材12から露出する側に位置する。そして、第2の部位13bは、第1の部位13aおよび第3の部位13cよりも線幅W2が広くなるように形成される。
このように、第2の部位13bの線幅W2を第1の部位13aの線幅W1および第3の部位13cの線幅W3よりも広くすることによって、第1の部位13aおよび第3の部位13cよりも第2の部位13bにおいて高周波インピーダンスが低くなる。そのため、境界部に生じる高インピーダンスを緩和してインピーダンスの不連続を緩和することができる。このように、第2の部位13bがインピーダンス整合部として機能し、第1の部位13aと第3の部位13cとの間でのインピーダンス整合を行うことができる。
本実施形態における基板5は、平板形状の本体部およびこの本体部の四隅からそれぞれ側方に引き出されたネジ止め部を有している。平板部は、上面に電子部品3が載置される載置領域を有している。ネジ止め部には、それぞれネジ止め孔5bが形成されている。このネジ止め孔5bによってパッケージ1を実装基板(不図示)にネジ止め固定することができる。
なお、本実施形態において載置領域とは、基板5を平面視した場合に電子部品3と重なり合う領域を意味する。基板5の大きさとしては、例えば、本体部において一辺が5mm〜50mmの長方形である。また、基板5の厚みは、例えば、0.3mm〜3mmである。
本実施形態においては載置領域が基板5の上面の中央部に形成されているが、この形態には限定されない。電子部品3が載置される領域を載置領域と呼称するものであり、例えば、基板5の上面の端部に載置領域が形成されていても何ら問題ない。また、基板5が複数の載置領域を有し、それぞれの載置領域に電子部品3が載置されていてもよい。
基板5の上面における載置領域には電子部品3が載置される。電子部品3の例としては、光半導体素子、IC素子およびコンデンサのような電子部品3を挙げることができる。光半導体素子の例としては、例えば、LD(Laser Diode)素子に代表される光を出射する発光素子、あるいは、PD(Photo Detector)素子に代表される光を受光する受光素子が挙げられる。
電子部品3の電極は、ボンディングワイヤ(不図示)等を介して入出力部材9の配線導体13に電気的に接続される。電子部品3は、このボンディングワイヤおよび配線導体13等を介して外部の配線回路(不図示)との間で信号の入出力を行うことができる。基板5として、電子部品3が設置される部分には高い絶縁性が求められる場合がある。
高い絶縁性を有する基板5は、絶縁性部材によって作製される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料を用いることができる。また、これらのセラミック材料の代わりにガラスセラミック材料を用いてもよい。
これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤ならびにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約1600℃の温度で一体焼成することにより基板5が作製される。
なお、基板5としては、複数の絶縁性部材が積層された構成に限られるものではない。1つの絶縁性部材により基板5が構成されていてもよい。また、基板5として、例えば、金属部材の上に絶縁性部材を載置した構成としてもよい。特に、基板5に対して高い放熱性が求められる場合は、基板5が金属部材を含む構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属部材の上に絶縁性部材を載置した構成とすることで、基板5の放熱性を高めることができる。
例えば、本実施形態における基板5のように、絶縁性の載置基板27を備えていてもよい。本実施形態のパッケージ1では、基板5が金属部材からなり、この基板5の載置領域上に載置基板27が載置されている。そして、この載置基板27上に電子部品3が載置される。
金属部材としては、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属材料、あるいはこれらの金属からなる合金またはこれらの金属を複合した金属部材を用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法、切削加工法のような金属加工法を施すことによって基板5を構成する金属部材を作製することができる。
また、載置基板27としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料を用いることができる。また、これらのセラミック材料の代わりにガラスセラミック材料を用いてもよい。
本実施形態のパッケージ1は、載置領域を囲むように基板5の上面に固定された枠体7を備えている。枠体7は、平面視した場合の内周面および外周面がそれぞれ四角形の筒形状であり、4つの側壁部分によって構成されている。枠体7は、銀ロウ等の接合部材(不図示)を介して基板5に接合されている。
平面視した場合の枠体7の外周は、例えば、縦横の一辺が5mm以上50mm以下である。また、外周と内周との間の幅である枠体7の厚みは、例えば0.5mm以上2mm以下である。また、枠体7の高さは、例えば3mm以上30mm以下である。
枠体7としては、例えば、基板5と同様に、絶縁性の良好な部材、あるいは金属部材が用いられる。絶縁性の良好な部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料が用いられる。また、金属部材としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属材料、あるいはこれらの金属材料からなる合金またはこれらの金属を複合した金属部材が用いられる。
枠体7は、内周面と外周面との間を貫通し、内周面および外周面に開口を有する貫通孔7aを有している。本実施形態における貫通孔は、内周面、外周面および下面に開口する形状を有している。言い換えれば、枠体7の下面側の一部を切り欠いた形状としている。このように、貫通孔7aは、枠体7の下面を切り欠いた形状または上面を切り欠いた形状であっても良い。また枠体7は、このような貫通孔7aを複数有していてもよい。
貫通孔7aには、入出力部材9が挿入されて固定される。入出力部材9は、枠体7の内外を電気的に接続する部材である。なお、図1,図2,図4,図5において、視覚的な理解を容易にするために配線導体13および接地導体14にハッチングを施した。
本実施形態のパッケージ1においては、図1,図3から分かるように、基板5が、貫通孔7aの下方に位置する部分に切欠き部5aを有しており、この切欠き部5aに第1の絶縁部材11の側面が接するように入出力部材9が固定される。また、第1の絶縁部材11には、上面から下面にかけて貫通する貫通孔が形成されており、この貫通孔には貫通導体29が形成されている。貫通導体29は配線導体13の端部と電気的に接続されている。貫通導体29によって、配線導体13がパッケージ1の下面側に接続される。そして、第1の絶縁部材11の下面にはリード端子31が配置されている。リード端子31は貫通導体29の下端に電気的に接続されている。リード端子31は、外部の配線回路と貫通導体29とを電気的に接続するための部材である。なお、リード端子31の両側には接地導体14と接続されている接地端子31aが示されている。
第1の絶縁部材11は四角板形状である。第1の絶縁部材11の例示的な大きさとしては、平面視した場合における配線導体13の線路方向に平行な一辺が1〜10mm程度、平面視した場合における配線導体13の線路方向に交わる一辺が5〜50mm程度、厚みが0.5〜2mm程度である。
第2の絶縁部材12は、第1の絶縁部材11と同様に四角板形状である。第2の絶縁部材12の例示的な大きさとしては、平面視した場合における配線導体13の線路方向に平行な一辺が0.5〜5mm程度、平面視した場合における配線導体13の線路方向に直交する一辺が5〜50mm程度、厚みが0.5〜2mm程度である。
第1の絶縁部材11および第2の絶縁部材12としては、好ましくは絶縁性の良好な誘電体部材が用いられる。例えば、比誘電率が9.4程度である酸化アルミニウム質焼結体、比誘電率が7.5程度であるムライト質焼結体、比誘電率が40程度である炭化珪素質焼結体、比誘電率が8.5程度である窒化アルミニウム質焼結体および比誘電率が9.6程度である窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料が、第1の絶縁部材11および第2の絶縁部材12として用いられる。配線導体13において良好に信号を伝送するため、第1の絶縁部材11および第2の絶縁部材12が、上記部材のような比誘電率が4〜50程度である誘電体によって構成されていることが好ましい。
第1の絶縁部材11の下面が基板5の下面よりも上に位置していることが好ましい。リード端子31が第1の絶縁部材11の下面に接合される際に、リード端子31が基板5の下面よりも下方に突出しないようにできるからである。そのため、基板5を実装基板に固定する際に、基板5を実装基板に密着させて、放熱を妨げないようにすることができる。
配線導体13の第1の部位13aにおける線幅W1は、例えば0.05〜0.5mm程度、第2の部位13bにおける線幅W2は、例えば0.15〜1.5mm程度、第3の部位13cにおける線幅W3は、例えば0.1〜1mm程度である。第1の部位13a、第2の部位13bおよび第3の部位13cの各線幅は、配線導体13に求められる伝送特性を基に、第1の絶縁部材11および第2の絶縁部材12の誘電率によって適宜定められる。
なお、上記線幅は配線導体13がコプレーナ線路を形成している場合を仮定している。配線導体13が、例えば両側に接地導体14を有さないマイクロストリップ線路である場合は、一般的に上記よりも太い線幅とされる。
第1の部位13aにおける線幅W1は、周囲が第1の部位13aおよび第2の絶縁部材12に囲まれている。したがって、誘電体中で例えば50Ωの特性インピーダンスを有するような高周波線路幅となるような線幅W1に定められる。
第3の部位13cは、配線導体13の下方が誘電体で上方は比誘電率がほぼ1の空気中に配置される。したがって、第3の部位13cにおける線幅W3は、このような条件下で例えば50Ωの特性インピーダンスを有するような高周波線路幅となるように定められる。
第3の部位13cにおける配線導体13の周囲の実効誘電率は、上記のように第1の部位13aにおける誘電率よりも小さくなるため、第3の部位13cの線幅W3と第1の部位13aの線幅W1とはインピーダンス整合部としての第2の部位13bを挟んだ前後で線幅が異なる。一般的に、第1の部位13aの線幅W1は第3の部位13cの線幅W3よりも細く形成される。
第2の部位13bは、境界部のインダクタンス成分等で生じる高インピーダンス値をキャンセルできるキャパシタンス成分等を有する形状となる線幅を決める。これらはシミュレーションによって求めることもできる。
なお、配線導体13がコプレーナ線路である場合は、配線導体13と接地導体14との間に0.05mm〜1mmの間隙が設けられる。また、配線導体13が複数本配置される場合は、配線導体13は0.3〜2mm程度の間隔で配置される。
本実施形態のパッケージ1においては、第2の部位13bにおける線幅W2が、第1の部位13aおよび第3の部位13cにおける線幅W1,W3よりも大きく、配線導体13の幅が一定ではない。このとき、接地導体14と第2の部位13bとの間の間隙の幅、および接地導体14と第3の部位13cとの間の間隙の幅のどちらも最小幅とすることが好ましい。つまり、配線導体13と対向する接地導体14の縁が直線形状ではなく、配線導体13の幅の変化に応じて一定幅の間隙を有する形状をしていることが好ましい。これにより、コプレーナ線路における信号の伝送効率を高めることができる。
なお、本実施形態において「接地」とは、いわゆるアース電位としての外部の基準電位(図示せず)に電気的に接続されていることを意味している。そのため、基準電位である接地としては必ずしも電位が0Vである必要はない。
配線導体13および接地導体14としては、導電性の良好な部材を用いることが好ましい。例えば、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線導体13として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
入出力部材9の製造方法として、例えば第1の絶縁部材11および第2の絶縁部材12がアルミナ(Al)質セラミックスから成る場合であれば、以下のようにして作製される。アルミナ(Al),酸化珪素(SiO),酸化マグネシウム(MgO),酸化カルシウム(CaO)等の原料粉末に適当な有機バインダ,有機溶剤,可塑剤,分散剤等を添加混合してスラリー状となし、これを従来周知のドクターブレード法によってシート状となすことにより、複数枚のセラミックグリーンシートを得る。
次に、第1の絶縁部材11と成るセラミックグリーンシートを複数枚準備し、適当な打ち抜き加工を施すとともに、上層となるセラミックグリーンシートにはW,Mo,マンガン(Mn)等の金属粉末に適当なバインダ,溶剤を混合してなる導体ペーストをスクリーン印刷法,グラビア印刷法等により配線導体13の所定パターンに印刷塗布する。配線導体13がコプレーナ線路である場合は接地導体14も同時に所定パターンに印刷塗布する。また、入出力部材9の外面の基板5および枠体7に接合される部位にはろう付け用に上記導体ペーストが塗布形成される。
次に、第2の絶縁部材12となるセラミックグリーンシートを複数枚準備し、上層となるセラミックグリーンシートの枠体7に接合される面にろう付け用のW,Mo,Mn等の金属粉末に適当なバインダ,溶剤を混合してなる導体ペーストをスクリーン印刷法,グラビア印刷法等により所定パターンに印刷塗布する。
次に、第1の絶縁部材11となる積層体に第2の絶縁部材12となる積層体を積層圧着し、側面が凸型状の入出力部材9となる積層体を得る。得られた積層体の側面の枠体7に接合される金属層となる導体ペースト等を印刷塗布し、最後に1500℃〜1600℃程度の温度で焼成することにより、入出力部材9が作製される。
最後に、入出力部材9の配線導体13等の導体層の表面には、酸化腐食を防止するため、ワイヤボンディング等の接合性を高めるため、電気抵抗を少なくするため、または半田付け性を高めるために、表面に厚さ0.5〜9μmのNi(ニッケル)層や厚さ0.5〜5μmのAu(金)層等の金属層がめっき法によって被着される。
次に、配線導体13の他の実施形態について、図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第1の実施形態と同様の機能を有する構成については、同じ参照符号を付し、その詳細な説明を省略する。また、図6,図7,図8,図9において、視覚的な理解を容易にするために配線導体13および接地導体14にハッチングを施した。
図6に示す実施形態における配線導体13は、第2の部位13bの形状が、図5に示す実施形態の配線導体13における第2の部位13bの形状と異なる。図5に示す第1の実施形態における配線導体13は、第2の部位13bにおける線幅W2が一定であり、平面視した場合の形状が略長方形の形状であった。一方、第2の実施形態における配線導体13は、図6に示す平面図のように、第2の部位13bの線幅W2が、第1の部位13aに向かって直線的に徐々に拡がっている。すなわち、平面視した場合の第2の部位13bの形状が台形の形状とされている。
なお、本実施形態の配線導体13のように、第2の部位13bの線幅W2が一定でない場合には、第2の部位13bの線幅の平均値をW2とすればよい。
上述の製造方法において説明のとおり、配線導体13の表面にはNiやAu等の金属がめっきされる。その際、図5に示すように第2の部位13bが長方形状であると、長方形の角部に電荷が集中して、角から外側に向けてヒゲ状にめっきが成長してしまう場合がある。このヒゲ状に成長しためっき層は、接地導体14との間の間隙を狭め、配線導体13と接地導体14との間で短絡を生じやすくする。配線導体13を図6に示す形状にすることによって、第2の部位13bの鋭角である角部が無くなるので、このめっき層がヒゲ状に異常成長する現象を生じにくくすることができる。
次に、第3の実施形態における配線導体13の形状について、図7を参照しながら詳細に説明する。なお、本実施形態の各構成においても、第1の実施形態と同様の機能を有する部分については、同じ参照符号を付し、その詳細な説明を省略する。
本実施形態の配線導体13は、第2の部位13bの形状が、図7に示すように異なる。すなわち、第2の部位13bにおける線幅W2が、第1の部位13aに向かって徐々に曲線的に拡がる形状を有している。例えば、第2の部位13bの外周が円弧の一部を成す曲線形状とされている。
本実施形態の配線導体13においても、第2の部位13bに鋭角となる角部が形成されず、めっき層がヒゲ状に異常成長する現象を生じにくくすることができる。さらに、第2の実施形態における第2の部位13bよりも第2の部位13bの面積を広く取ることができる。
さらに、図8に示す第3の実施形態における配線導体13は、第2の部位13bが平面視において円形状である。したがって、上記図7に示す配線導体13と同様にめっき層がヒゲ状に異常成長する現象を生じにくくすることができる。さらに、第2の部位13bの外周長を短くしながら面積を広く取ることができ、インピーダンス整合部として第2の部位13bの効果を最大限高めることができる。
図10および図11に、第2の部位13bが円形状である場合の配線導体13の高周波特性のシミュレーション結果を示す。図10は、配線導体13に50GHz以下の高周波信号を伝播させたときの反射損失を示すものである。実線で示すものが円形状の第2の部位13bを設けたものである。また、破線で示すものは、第2の部位13bを設けない従来のものである。
図11は、配線導体13に50GHz以下の高周波信号を伝播させたときの挿入損失を示す。破線で示すものは、第2の部位13bを設けない、直線状の配線導体13の挿入損失を示す。実線で示すものは円形状の第2の部位13bを設けた場合の配線導体13の挿入損失を示す。図10,図11から分かるように、円形状の第2の部位13bを設けることによって、反射損失または挿入損失が減少することが分かる。
上記のような第2の部位13bの線幅W2が一定でないいずれの場合においても、第2の部位13bの線幅の平均値をW2とすればよい。
さらに、めっき層がヒゲ状に異常成長する現象を生じにくくする解決手段として、めっき層がヒゲ状に異常成長する部位を絶縁体層15で覆ってもよい。例えば、図9に示す配線導体13は、第2の絶縁部材12によって覆われる境界部にセラミック層を形成することによって絶縁体層15を実現している。このセラミック層は、第2の絶縁部材12を第1の絶縁部材11の上面に積層する前に、配線導体13の境界部にセラミックスラリーを塗布しておくことによって形成される。
セラミック層の厚みは、例えば10μm程度である。この程度の厚みであれば誘電率が変化することによる高周波特性に大きな影響を与えることはない。また、めっき層が異常成長するのを妨げるのに十分な厚みである。
絶縁体層15は、第2の絶縁部材12が覆う境界部の他、第2の部位13bを設けることによって生じる配線導体13の鋭角部も覆うように設けてもよく、めっき層が異常成長するのを妨げることができる。なお、絶縁体層15を図5の実施形態に設ける例を示したが、図5の他、図6,図7,図8のいずれの実施形態に対しても適用可能であり、設けるのが好ましい。
次に、本実施形態のパッケージ1を用いた電子装置101は、基板5の載置領域に載置され、配線導体13に接続された電子部品3、および枠体7の上面に接合された蓋体103を備えている。蓋体103は、電子部品3を封止するように設けられている。蓋体103は、枠体7の上面に接合されている。そして、基体、枠体7および蓋体103で囲まれた空間において電子部品3を封止している。このように電子部品3を封止することによって、長期間のパッケージ1の使用による電子部品3の劣化を抑制することができる。
蓋体103としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、あるいはこれらの金属からなる合金またはこれらの金属が複合された複合部材を用いることができる。また、枠体7と蓋体103は、例えば、金−錫ロウ等を用いて接合してもよい。
また、枠体7と蓋体103とはシーム溶接等によって直接に接合されていてもよいが、例えば、平面視した場合に枠体7と重なり合うようなリング形状である金属部材、いわゆるシールリングを間に挟んで接合されていてもよい。
以上、各実施形態の素子収納用パッケージおよびこれを備えた電子装置について説明したが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施形態の組合せを行なうことは何等差し支えない。
1:電子部品収納用パッケージ(パッケージ)
3:電子部品
5:基板
5b:ネジ止め孔
7:枠体
9:入出力部材
11:第1の絶縁部材
12:第2の絶縁部材
13:配線導体
13a:第1の部位
13b:第2の部位
13c:第3の部位
14:接地導体
15:絶縁体層
27:載置基板
29:貫通導体
31:リード端子
101:電子装置
103:蓋体

Claims (8)

  1. 第1の絶縁部材と、該第1の絶縁部材の上面に接合された第2の絶縁部材と、一端部が前記第1の絶縁部材と前記第2の絶縁部材とに挟まれ、前記一端部から前記第1の絶縁部材を貫通する貫通導体を介して前記第1の絶縁部材の下面に導出され、他端部が前記第2の絶縁部材から露出された配線導体とを具備し、該配線導体が、前記第2の絶縁部材から露出する部分の前記第2の絶縁部材との境界部に、他の部位よりも線幅が広いインピーダンス整合部を有することを特徴とする入出力部材。
  2. 前記配線導体は、前記インピーダンス整合部の前後で線幅が異なることを特徴とする請求項1記載の入出力部材。
  3. 前記インピーダンス整合部は、平面視において曲線形状を有して線幅が拡がっていることを特徴とする請求項1または2記載の入出力部材。
  4. 前記インピーダンス整合部は、平面視において円弧形状を有して線幅が拡がっていることを特徴とする請求項3記載の入出力部材。
  5. 前記インピーダンス整合部は、平面視において円形状であることを特徴とする請求項4記載の入出力部材。
  6. 前記配線導体は、前記境界部において絶縁体層に覆われていることを特徴とする請求項1乃至5のいずれか1つに記載の入出力部材。
  7. 電子部品が載置される載置領域を上面に有する基板と、
    前記載置領域を囲むように前記基板の上面に設けられた、内周面および外周面に開口する貫通孔を有する枠体と、
    前記貫通孔を塞ぐように固定された請求項1乃至6のいずれか1つに記載の入出力部材とを有することを特徴とする電子部品収納用パッケージ。
  8. 請求項7に記載の電子部品収納用パッケージと、
    該電子部品収納用パッケージの前記載置領域に載置されて前記配線導体に接続された電子部品とを備えた電子装置。
JP2013551735A 2011-12-27 2012-12-26 入出力部材ならびに電子部品収納用パッケージおよび電子装置 Active JP5926290B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011286801 2011-12-27
JP2011286801 2011-12-27
PCT/JP2012/083636 WO2013099936A1 (ja) 2011-12-27 2012-12-26 入出力部材ならびに電子部品収納用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JPWO2013099936A1 JPWO2013099936A1 (ja) 2015-05-11
JP5926290B2 true JP5926290B2 (ja) 2016-05-25

Family

ID=48697418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013551735A Active JP5926290B2 (ja) 2011-12-27 2012-12-26 入出力部材ならびに電子部品収納用パッケージおよび電子装置

Country Status (3)

Country Link
JP (1) JP5926290B2 (ja)
CN (1) CN204144237U (ja)
WO (1) WO2013099936A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
TWI506828B (zh) 2013-11-20 2015-11-01 Lextar Electronics Corp 發光裝置
WO2015088028A1 (ja) * 2013-12-13 2015-06-18 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP6497644B2 (ja) * 2014-07-11 2019-04-10 パナソニックIpマネジメント株式会社 光電気変換装置、およびそれを用いた信号伝送装置
CN109979883A (zh) * 2019-04-30 2019-07-05 烟台艾睿光电科技有限公司 一种集成器件模组

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122328Y2 (ja) * 1980-09-16 1986-07-04
JPS60123044A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置
JP3311279B2 (ja) * 1996-11-14 2002-08-05 株式会社東芝 超高周波用パッケージ
JPH11339898A (ja) * 1998-03-27 1999-12-10 Kyocera Corp 高周波用入出力端子および高周波回路用パッケージ
JP5287390B2 (ja) * 2009-03-16 2013-09-11 ソニー株式会社 半導体装置、伝送システム、半導体装置の製造方法及び伝送システムの製造方法

Also Published As

Publication number Publication date
CN204144237U (zh) 2015-02-04
WO2013099936A1 (ja) 2013-07-04
JPWO2013099936A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
US9922925B2 (en) Electronic component housing package, and electronic device comprising same
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
WO2014192687A1 (ja) 素子収納用パッケージおよび実装構造体
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6777755B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP5926290B2 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP5902825B2 (ja) 素子収納用パッケージおよび実装構造体
US6936921B2 (en) High-frequency package
JP6181777B2 (ja) 素子収納用パッケージおよび実装構造体
US11178762B2 (en) Connection structure for wiring substrate and flexible substrate and package for housing electronic components
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JPWO2015029942A1 (ja) 高周波回路基板ならびにこれを用いた高周波半導体パッケージおよび高周波半導体装置
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2006210672A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3935082B2 (ja) 高周波用パッケージ
JPWO2017170389A1 (ja) 高周波基板、高周波パッケージおよび高周波モジュール
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2004319650A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
WO2024122576A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP6042773B2 (ja) 入出力端子および入出力端子の製造方法、ならびにこれを用いた半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160421

R150 Certificate of patent or registration of utility model

Ref document number: 5926290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150