JP3628254B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP3628254B2
JP3628254B2 JP2000385436A JP2000385436A JP3628254B2 JP 3628254 B2 JP3628254 B2 JP 3628254B2 JP 2000385436 A JP2000385436 A JP 2000385436A JP 2000385436 A JP2000385436 A JP 2000385436A JP 3628254 B2 JP3628254 B2 JP 3628254B2
Authority
JP
Japan
Prior art keywords
line conductor
flat plate
input
metal base
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000385436A
Other languages
English (en)
Other versions
JP2002184891A (ja
Inventor
秀崇 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000385436A priority Critical patent/JP3628254B2/ja
Publication of JP2002184891A publication Critical patent/JP2002184891A/ja
Application granted granted Critical
Publication of JP3628254B2 publication Critical patent/JP3628254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信やマイクロ波通信、ミリ波通信等の分野に用いられる高い周波数で作動する各種半導体素子を収納する半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来の光通信やマイクロ波通信、ミリ波通信等の高い周波数で作動する各種半導体素子を気密封止して収容する半導体素子収納用パッケージ(以下、半導体パッケージという)として、例えば光通信分野に用いられる光半導体パッケージを図6に示す。
【0003】
同図に示すように、光半導体パッケージは、一般に鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属材料から成り、上側主面の略中央部に光半導体素子21が載置される載置部22を設けた、略長方形の板状である基体23を有する。また、この載置部22を囲繞するようにして基体23の上面に銀ロウ等のロウ材を介して接合されると共に、基体23の長辺側の両側面には貫通孔又は切欠部から成る取付部24を有し、かつ基体23の短辺側の一側面に光ファイバ25の固定用の固定部材26が嵌着接合される貫通孔27を有し、Fe−Ni−Co合金等の金属材料から成る枠体28を有する。更に、取付部24に取着された、半導体素子としての光半導体素子21と外部電気回路(図示せず)とを電気的に接続する高周波信号入出力用の入出力端子29と、枠体28の上面に取着された光半導体素子21を気密に封止する蓋体30とを具備する。
【0004】
入出力端子29は、例えば図7に示すように、酸化アルミニウム(Al)質焼結体等のセラミックスから成り、上面の1辺から対向する他辺にかけて形成された線路導体31及び線路導体31の両側に形成された同一面接地導体32とを有する平板部33と、平板部33の上面に線路導体31及び同一面接地導体32を間に挟んで接合された立壁部34とから構成されている。
【0005】
この入出力端子29の同一面接地導体32は、線路導体31を伝送する高周波信号の特性インピーダンスを整合させて反射損失、挿入損失を低減させ高周波信号の伝送特性を向上させるために、線路導体31の両側に等間隔で設けられている。即ち、高周波信号の伝送形態として、線路導体31と同一面接地導体32とでコプレーナ構造が採用されている。
【0006】
尚、線路導体31に伝送される高周波信号の伝送特性を更に向上させるために、同一面接地導体32のみでなく、同一面接地導体32から平板部33の下面にかけてビアホール(図示せず)を形成することにより、接地電位を強化し安定化することも行われている。
【0007】
この従来の光半導体パッケージは、基体23の載置部22に光半導体素子21を載置固定させると共に、光半導体素子21の電極をボンディングワイヤ(図示せず)を介して入出力端子29の線路導体31、同一面接地導体32に電気的に接続した後、枠体28の上面に蓋体30を接合させ、基体23と枠体28と蓋体30とから成る容器内部に光半導体素子21を気密に収容し、固定部材26に光ファイバー25を取り付けることにより、製品としての光半導体装置となる。
【0008】
このような光半導体装置は、光半導体素子21に外部電気回路から供給される高周波信号によって光励起させ、励起したレーザ光等の光を透光性部材35を通じて光ファイバ25に授受させ光ファイバ25内を伝送させることにより、大容量の情報を高速に伝送できる光電変換装置として機能し、光通信分野等に多用されている。
【0009】
【発明が解決しようとする課題】
しかしながら、この従来の光半導体パッケージにおいては、高周波信号の伝送特性を良好なものとするために、線路導体31と同一面接地導体32とビアホールとでコプレーナ構造が採用されているが、より高い周波数の高周波信号を伝送させる場合、以下のような問題が発生していた。
【0010】
即ち、セラミックス等の誘電体から成る入出力端子29の平板部33の幅に起因する共振が高周波信号の伝送特性に影響を及ぼし、高周波信号の伝送特性が低下して光半導体素子21の作動性が損なわれるという問題点を有していた。
【0011】
つまり、平板部33の線路導体31に平行な側面には枠体28に接合するためのメタライズ層が形成されており、このメタライズ層間の間隔(平板部33の幅に相当する)が数10GHzの高周波信号の半波長程度であるため、メタライズ層間において高周波信号の周波数付近で共振が起こり、この共振のため高周波信号の損失が増大していた。
【0012】
また、光半導体素子21の高周波化が進む昨今では、上記のような入出力端子29の幅等の大きさに起因する伝送損失を抑えるために、入出力端子29の平板部33の厚さが薄型化されてきているため、入出力端子29の機械的強度が低くなっている。このような入出力端子29を用いた光半導体パッケージにおいては、光半導体パッケージを外部電気回路基板等にネジ止めした際、光半導体パッケージ自体が変形を生じ、この変形による応力が直接入出力端子29に加わり、その結果、平板部33にクラックが発生し、高周波信号の伝送特性や光半導体パッケージ内部の気密性が損なわれるという問題点を有していた。
【0013】
従って、本発明は上記問題点に鑑み完成されたもので、その目的は、誘電体から成る入出力端子の平板部の幅に起因する高周波信号の周波数付近での共振を抑制し、また、半導体パッケージをネジ止めした際に入出力端子に直接応力が加わらないようにすることにより、高周波信号の伝送特性や半導体パッケージ内部の気密性を良好なものとし、その結果、半導体素子を長期にわたり正常かつ安定に作動させ得る半導体パッケージを提供することにある。
【0014】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の上側主面に前記載置部を囲繞するように取着されると共に側部に切欠部または貫通孔から成る入出力端子の取付部が形成された金属枠体と、前記取付部に嵌着されて前記半導体素子と外部電気回路とを電気的に接続する入出力端子とを具備した半導体素子収納用パッケージにおいて、前記入出力端子は、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とから構成されており、前記平板部の前記線路導体に略平行な両側面および下面が嵌入される溝が上面に形成されるとともに前記線路導体方向における幅が下部で小さくなっている金属基台上に嵌入載置されて、該金属基台とともに前記取付部に嵌着されていることを特徴とするものである。
【0015】
本発明は、上記の構成により、半導体パッケージを外部電気回路基板等にネジ止めした際、この半導体パッケージ自体が変形しても、金属基台の下部において金属基台の応力緩衝機能がより大きく作用して、入出力端子に過大な応力が加わらず、平板部にクラック等を生じることが大幅に抑制され、その結果、高周波信号の伝送特性や光半導体パッケージ内部の気密性が良好に保持される。
【0016】
更に、金属基台の上面が入出力端子の平板部上面の線路導体と面一となることから、金属基台の上面が線路導体の両側に等間隔で配置した同一面接地導体層として機能する。即ち、線路導体と金属基台とでコプレーナ構造とすることができるため、入出力端子の平板部の幅を狭くすることが可能となる。従って、入出力端子の平板部の幅に起因する高周波信号の周波数付近での共振を抑制し、共振周波数を押し上げることができ、高周波信号の伝送特性を良好なものとすることができる。
【0017】
本発明において、好ましくは、前記金属基台は、ヤング率が前記金属枠体よりも小さく、かつ下部および上部の前記線路導体方向における幅をL1およびL2とした場合0.3mm≦L1<L2であることを特徴とする。
【0018】
本発明は、上記の構成により、金属基台の下部が優先的に応力に対して変形し歪み易くなり応力を有効に吸収し緩和するものとなり、金属基台の応力緩衝機能がさらに向上する。従って、入出力端子に応力が加わるのを抑制し、平板部にクラックが生じることが更に抑制される。
【0019】
【発明の実施の形態】
以下、本発明の半導体パッケージについて光半導体パッケージを一例として図面に基づき詳細に説明する。図1は、本発明の光半導体パッケージの要部を示す斜視図、図2は本発明の光半導体パッケージを構成する入出力端子を示す斜視図である。図1において、1は基体、2は金属枠体、3は入出力端子、4は金属基台であり、これらから光半導体パッケージ5は主に構成され、その要部を示している。
【0020】
本発明の光半導体パッケージ5において、入出力端子3は図1及び図2に示すように、略四角形の誘電体板から成り、上面にその1辺から対向する他辺にかけて形成された線路導体7を有する平板部6と、この平板部6の上面に線路導体7の中央部を挟んで他の2辺間にわたり接合された誘電体から成る立壁部8とから構成される。また、平板部6の線路導体7に平行な両側面及び下面が嵌入される溝4aが上面に形成され、線路導体7方向における幅が下部で小さくなっている金属基台4上に嵌入載置され、金属基台4と共に取付部9に嵌着されている。換言すれば、金属基台4の下部の線路導体7方向における幅L1が上部の線路導体7方向における幅L2よりも小さくなっており、段差部10が形成されている。
【0021】
従って、金属基台4は、段差部10で剛性が低くなり、光半導体パッケージ5を外部電気回路基板等にネジ止めした際に発生する光半導体パッケージ5の変形は、この部分が優先的に変形して応力を吸収するという顕著な緩衝機能を奏する。
【0022】
また、この入出力端子3は、金属基台4と共に金属枠体2の側部に形成された取付部9に銀ロウ等のロウ材により嵌着接合されており、金属枠体2の一部となって内外を気密に仕切ると共に金属枠体2の内外を導通させる導電路を構成する。
【0023】
また、光半導体パッケージ5を外部電気回路基板等にネジ止めした際に発生する光半導体パッケージ5の変形による応力は、以下のようにして吸収緩和される。
【0024】
先ず、基体1と金属枠体2とを接合している、基体1や金属枠体2の金属材料よりヤング率が低く延性に優れた、例えば銀(Ag)−銅(Cu)ロウ等の接合材で吸収され、次いで、Fe−Ni系合金やCu−W系合金等から成り、金属基台4の段差部10が優先的に変形して吸収緩和する。更に、入出力端子3と金属基台4とを接合している、Ag−Cuロウ等の接合材にて変形が更に吸収される。このように、複数の部材の応力緩衝機能により、入出力端子3に直接過大な応力が加わらず、入出力端子3の平板部6や立壁部8にクラック等を生じることが大幅に抑制され、高周波信号の伝送特性が向上し、光半導体パッケージ5内部の良好な気密性が確保できる。
【0025】
ここで、金属基台4の応力緩衝機能にとって、金属基台4の上面に形成された溝4aに嵌入載置された入出力端子3の平板部6の厚さt1及び金属基台4の厚さt2との関係と、とりわけ金属基台4の下部の幅L1と上部の幅L2との関係が大きく影響する。
【0026】
即ち、光半導体パッケージ5を外部回路基板等にネジ止めした際、光半導体パッケージ5自体の変形による応力が直接入出力端子3に加わるのを抑制し、平板部6にクラックが発生するのを防止するためには、0.3mm≦L1<L2であることが好ましい。幅L1が0.3mm未満になると、段差部10の剛性が低下して、金属枠体2の取付部9に対する接合強度が劣化して気密性の保持が難しくなるからである。
【0027】
尚、光半導体パッケージ5を外部電気回路基板等にネジ止めした際の光半導体パッケージ5自体の変形による応力が直接入出力端子3に加わるのを抑制し、平板部6にクラックが発生するのを防止するためには、金属基台4の厚さt2を平板部6の厚さt1の5倍から20倍の範囲内とすることが好ましい。
【0028】
即ち、金属基台4の厚さt2が平板部6の厚さt1の5倍未満では、金属基台4の応力吸収緩和が不十分と成る傾向があり、一方、金属基台4の厚さt2が平板部6の厚さt1の20倍を越える場合には、金属基台4の容積が大となり、現在の小型軽量化の要求に合致せず、また金属基台4と入出力端子3との熱膨張差による影響が大きくなり、入出力端子3にクラックを生じ易くなるからである。より好ましくは、金属基台4は段差部10を有することから変形し易くなっているため小さくしてもよいことと、変形する段差部10の長さをある程度保持するのがよいことから、金属基台4の厚さt2は平板部6の厚さt1の7.5〜15倍程度が好適である。
【0029】
従って、応力緩衝機能と気密性及び段差部10の剛性を兼ね備え、かつ小型軽量化の要求を満足するためには、例えば平板部6の厚さt1を0.2mmとした場合、金属基台4の厚さt2を3mm程度とするのがよい。よって、さらに好ましくは金属基台4の厚さt2は平板部6の厚さt1の15倍程度がよい。
【0030】
また、金属基台4の下部の幅L1を2mm、上部の幅L2を4mm程度とすれば、金属基台4の応力緩衝機能にとっては好適となる。このことから、金属基台4の下部の幅L1は上部の幅L2の1/2程度を中心とした1/4〜3/4程度とすることが望ましい。
【0031】
さらに、段差部10の高さHはt2の1/6〜3/4程度がよく、1/6未満では、段差部10が変形し難くなるため応力緩衝機能が低下し、3/4を超えると、段差部10部で枠体2の取付部9に対する接合強度が低下し易くなる。具体的には、高さHは0.5〜2.25mm程度である。より好ましくは、段差部10の高さHはt2の1/2(1.5mm)程度がよい。
【0032】
また、金属基台4は、Fe−Ni−Co合金(ヤング率は約13.7×10N/mm)、Fe−Ni合金(42Ni)(ヤング率は約14.7×10N/mm)、Fe−Ni合金(50Ni)(ヤング率は約16.2×10N/mm)、Cu−W合金(10Cu)(ヤング率は約31×10N/mm)、Cu−W合金(15Cu)(ヤング率は約29×10N/mm)、Cu−W合金(20Cu)(ヤング率は約26×10N/mm)等から成り、このうち、金属枠体2よりもヤング率は小さいものが好ましい。その場合、金属基台4が応力に対して変形し歪み易くなり、応力を有効に吸収し緩和する。
【0033】
一方、金属枠体2は、Fe−Ni−Co合金(ヤング率は約13.7×10N/mm)、Fe−Ni合金(42Ni)(ヤング率は約14.7×10N/mm)、Fe−Ni合金(50Ni)(ヤング率は約16.2×10N/mm)等から成るものであるから、金属基台4のヤング率が金属枠体2よりも小さくなるように選択すれば良い。
【0034】
従って、本発明においては、金属基台4のヤング率が金属枠体2よりも小さく、かつ下部および上部の線路導体7方向における幅をL1およびL2とした場合0.3mm≦L1<L2であることが好適であり、その場合、応力緩衝機能にとってより優れたものとなる。
【0035】
また、平板部6の上面に形成された線路導体7は、金属基台4の上面が線路導体7が形成された平板部6の上面と面一となることから、線路導体7の両側に等間隔で配置した同一面接地導体層として金属基台4の上面を利用することができ、線路導体7及び金属基台4の上面によりコプレーナ構造を形成することができる。
【0036】
従って、平板部6の上面に一本の線路導体7を形成して平板部6の幅を最も狭くすることができる。例えば、平板部6の幅を1.6mmと1.8mmに設定したシミュレーションによれば、1.8mm幅では60GHz付近で共振が発生するのに対して、1.6mm幅では60GHz付近での共振は発生せず、より高い周波数帯域で共振が発生していると考えられる。
【0037】
従って、平板部6の幅に起因する共振点を高周波信号の伝送特性に影響しない帯域にまで押し上げて使用可能帯域を広げることが可能となるため、所望の高周波信号の伝送特性が確保でき、光半導体素子を正常かつ安定に作動させることができる。
【0038】
尚、入出力端子3の金属枠体2の内側に位置する線路導体7には、光半導体素子(図示せず)の電極がボンディングワイヤ等を介して電気的に接続され、金属枠体2の外側に位置する線路導体7には、外部の駆動回路に接続するための外部リード端子(図示せず)が銀ロウ等のロウ材により接合される。
【0039】
また、入出力端子3を構成する平板部6及び立壁部8は以下のようにして作製される。例えば、酸化アルミニウム(Al)質焼結体から成る場合、先ず、酸化アルミニウムに酸化珪素(SiO)、酸化マグネシウム(MgO)および酸化カルシウム(CaO)等の原料粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して泥しょう状と成す。これを従来周知のドクターブレード法やカレンダーロール法等のテープ成形技術を採用して複数のセラミックグリーンシートを得る。次いで、このセラミックグリーンシートにタングステン(W)やモリブデン(Mo)等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術を採用して、線路導体7となるメタライズ配線層を所定のパターンに印刷塗布する。その後、セラミックグリーンシートを複数枚積層すると共に還元雰囲気中、約1600℃の温度で焼成することにより製作される。
【0040】
一方、基体1と金属枠体2と蓋体(図示せず)とで内部に光半導体素子を収容するための容器が構成される。
【0041】
この基体1は、光半導体素子を支持するための支持部材として作用し、その上面は略中央部に光半導体素子を載置するための載置部を有し、この載置部には光半導体素子が間に金(Au)−シリコン(Si)ロウ材等の接着剤により接着固定される。
【0042】
また、基体1は、Fe−Ni−Co合金やCu−W合金等の金属材料から成り、例えば、Fe−Ni−Co合金から成る場合、Fe−Ni−Co合金のインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の金属加工法を施すことにより製作される。
【0043】
尚、基体1は、その外表面に耐食性に優れ、かつロウ材に対して濡れ性の良い金属、具体的には厚さ0.5〜9μmのニッケル層と厚さ0.5〜5μmの金層を順次、メッキ法により被着させておくと、基体1が酸化腐食するのを有効に防止することができ、基体1の上面に光半導体素子を強固に接着固定させることができる。
【0044】
また、基体1の上面には、光半導体素子が載置される載置部を囲繞するように金属枠体2が接合されており、この金属枠体2の内側に光半導体素子を収容するための空所が形成される。
【0045】
この金属枠体2は、Fe−Ni−Co合金やFe−Ni合金等の金属材料から成り、例えば、Fe−Ni−Co合金のインゴット(塊)をプレス加工により枠状とすることにより形成され、基体1への取着は基体1上面と金属枠体2の下面とを銀ロウ材を介して銀ロウ付けすることにより行われる。
【0046】
また、入出力端子3の平板部6の上面に形成された線路導体7や金属基台4の露出する表面には、NiやAu等の耐食性に優れ、かつロウ材との濡れ性に優れる金属をそれぞれ厚さ0.5〜9μmと厚さ0.5〜5μmとなるように、順次、メッキ法により被着させておくのが良い。これにより、線路導体7や金属基台4の酸化腐食を有効に防止することができると共に、線路導体7へのボンディングワイヤや外部接続端子の接続、あるいは入出力端子3の取付部9及び基体1への取着が確実強固なものとなる。
【0047】
尚、本発明は上記実施の形態に限定されず、本発明の要旨を逸脱しない範囲内において種々の変更を行うことは何等支障ない。例えば、図3に示すように、金属基台4の下部は、上記実施の形態のように線路導体7方向に略直行する両側面を切り欠いたような段差部10とするのみならず、いずれか一方の側面を切り欠いたような段差部10を形成してもよい。
【0048】
また、図4及び図5に示すように、線路導体7と略平行な平板部6及び立壁部8の側面を金属基台4で囲むように接合し、金属基台4の下部を、上記実施の形態のように線路導体7方向に略直行する両側面を切り欠いたような段差部10としたり(図4)、線路導体7方向に略直行する側面のうちいずれか一方の側面を切り欠いたような段差部10を形成してもよい(図5)。
【0049】
上記図3乃至図5のいずれにおいても、平板部6の上面に形成した線路導体7と面一である金属基台4の上面を、線路導体7の両側に等間隔で配置したコプレーナ構造としても良い。この場合、光半導体パッケージ5を外部電気回路基板にネジ止めした際の変形による応力を緩和する効果がより向上する。その結果、接合材及び金属基台4等の複数の部材による応力緩衝機能により、平板部6のクラック発生を大幅に抑制するという効果を奏する。
【0050】
また、同様に平板部6の幅に起因する共振周波数を高周波信号の周波数付近から押し上げて高周波信号の影響が無いようにし、使用可能帯域が広がるという効果も有する。
【0051】
【発明の効果】
本発明は、入出力端子が、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、平板部の上面に線路導体を間に挟んで接合された誘電体から成る立壁部とから構成されており、平板部の線路導体に略平行な両側面および下面が嵌入される溝が上面に形成されるとともに線路導体方向における幅が下部で小さくなっている金属基台上に嵌入載置されて、金属基台とともに取付部に嵌着されていることにより、半導体パッケージを外部電気回路基板等にネジ止めした際、この半導体パッケージ自体が変形しても金属基台の応力緩衝作用と、金属基台と基板及び金属枠体との接合材及び金属基台と平板部との接合材による複数の部材の応力緩衝作用により、入出力端子に過大な応力が加わらず、その結果、平板部にクラック等を生じることが大幅に抑制されて高周波信号の伝送特性や半導体パッケージ内部の気密性が損なわれることはない。
【0052】
更に、金属基台の上面が平板部上面の線路導体と面一となることから、金属基台の上面が線路導体の両側に等間隔で配置された同一面接地導体層として機能し、線路導体と金属基台とでコプレーナ構造とすることができるため、入出力端子の平板部の幅を狭くすることが可能となる。従って、入出力端子の平板部の幅に起因する高周波信号の周波数付近で共振を抑制することができ、高周波信号の伝送特性を良好なものとすることができる。即ち、共振周波数を高周波信号の影響のない高い周波数帯域にまで押し上げることが可能となり、その結果、所望の高周波信号の伝送特性が確保でき、半導体素子を長期にわたり正常かつ安定に作動させることができる。
【0053】
また本発明は、好ましくは金属基台が、ヤング率が金属枠体よりも小さく、かつ下部および上部の線路導体方向における幅をL1およびL2とした場合0.3mm≦L1<L2であることにより、金属基台の応力緩衝機能が更に向上し、入出力端子にクラックが生じることが更に抑制される。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの要部を示す斜視図である。
【図2】本発明の半導体パッケージを構成する入出力端子を示す斜視図である。
【図3】本発明の半導体パッケージを構成する他の入出力端子を示す斜視図である。
【図4】本発明の半導体パッケージを構成する他の入出力端子を示す斜視図である。
【図5】本発明の半導体パッケージを構成する他の入出力端子を示す斜視図である。
【図6】従来の半導体パッケージを示す断面図である。
【図7】従来の半導体パッケージの入出力端子を示す斜視図である。
【符号の説明】
1:基体
2:金属枠体
3:入出力端子
4:金属基台
4a:溝
5:光半導体パッケージ
6:平板部
7:線路導体
8:立壁部
9:取付部
10:段差部

Claims (2)

  1. 上側主面に半導体素子が載置される載置部を有する基体と、該基体の上側主面に前記載置部を囲繞するように取着されると共に側部に切欠部または貫通孔から成る入出力端子の取付部が形成された金属枠体と、前記取付部に嵌着されて前記半導体素子と外部電気回路とを電気的に接続する入出力端子とを具備した半導体素子収納用パッケージにおいて、前記入出力端子は、略四角形の誘電体板から成り、上面に1辺から対向する他辺にかけて形成された線路導体を有する平板部と、該平板部の上面に前記線路導体を間に挟んで接合された誘電体から成る立壁部とから構成されており、前記平板部の前記線路導体に略平行な両側面および下面が嵌入される溝が上面に形成されるとともに前記線路導体方向における幅が下部で小さくなっている金属基台上に嵌入載置されて、該金属基台とともに前記取付部に嵌着されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記金属基台は、ヤング率が前記金属枠体よりも小さく、かつ下部および上部の前記線路導体方向における幅をL1およびL2とした場合0.3mm≦L1<L2であることを特徴とする請求項1記載の半導体素子収納用パッケージ。
JP2000385436A 2000-12-19 2000-12-19 半導体素子収納用パッケージ Expired - Fee Related JP3628254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000385436A JP3628254B2 (ja) 2000-12-19 2000-12-19 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000385436A JP3628254B2 (ja) 2000-12-19 2000-12-19 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2002184891A JP2002184891A (ja) 2002-06-28
JP3628254B2 true JP3628254B2 (ja) 2005-03-09

Family

ID=18852697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000385436A Expired - Fee Related JP3628254B2 (ja) 2000-12-19 2000-12-19 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3628254B2 (ja)

Also Published As

Publication number Publication date
JP2002184891A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
US6936921B2 (en) High-frequency package
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3935082B2 (ja) 高周波用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002190540A (ja) 半導体素子収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4272570B2 (ja) 高周波用伝送線路
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3628254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121217

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees