JP5365035B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5365035B2 JP5365035B2 JP2008067745A JP2008067745A JP5365035B2 JP 5365035 B2 JP5365035 B2 JP 5365035B2 JP 2008067745 A JP2008067745 A JP 2008067745A JP 2008067745 A JP2008067745 A JP 2008067745A JP 5365035 B2 JP5365035 B2 JP 5365035B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- lower limit
- resistance
- insulated gate
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段から主回路が形成される電力変換装置に関する。
近年、ＥＭＣ（電磁的適合性または電磁両立性）規制が厳しくなる中、様々な電気電子機器において放射ノイズの低減が技術課題となっている。特に、これら機器における主部品である半導体素子がＯＮ／ＯＦＦすることによって発生するノイズの低減について、対策が必要とされている。この半導体素子におけるノイズは、スイッチングのタイミングに応じて発生している。そのため、半導体素子のターンオン及びターンオフのそれぞれのタイミングにおける様々な対策が講じられている。
例えば、一般的な方法として、半導体素子のゲートとこの半導体素子のゲート駆動回路との間に抵抗（以後、ゲート抵抗ともいう。）を挿入する対策が行われている。これは、ゲート電流を供給する経路に抵抗を挿入することによって、ゲートへの電荷の充電スピードをコントロールし、その結果、スイッチングスピードをコントロールするものである。
一般に、半導体素子のターンオンとターンオフとは、電荷の注入と引き抜きとによって施されるため、それぞれの動作モードにおける経路を分離しておけば、ターンオン時とターンオフ時とでゲート抵抗を別々に設定することができる。そのため、ゲート抵抗を挿入することによって、例えば、ターンオン時はゲート電流を緩やかに変化させ、ターンオフ時はゲート電流を速やかに変化させる等といった、個別対策を容易に行うことができる。
一般に、半導体素子のターンオンとターンオフとは、電荷の注入と引き抜きとによって施されるため、それぞれの動作モードにおける経路を分離しておけば、ターンオン時とターンオフ時とでゲート抵抗を別々に設定することができる。そのため、ゲート抵抗を挿入することによって、例えば、ターンオン時はゲート電流を緩やかに変化させ、ターンオフ時はゲート電流を速やかに変化させる等といった、個別対策を容易に行うことができる。
また、ゲート駆動回路での対策方法として、この他に、例えば、スイッチング損失とスイッチングノイズとのトレードオフ改善の一環として、ゲート抵抗に並列に容量Ｃを挿入する方法なども提案されている（例えば、特許文献１及び特許文献２参照）。
一方、半導体素子のターンオン及びターンオフ時のノイズ低減対策として、モジュール内、特に半導体素子に対しての対策も講じられている。例えば、半導体素子としてのＩＧＢＴ（絶縁ゲート型バイポーラ・トランジスタ）に、逆並列に接続されるフリーホイーリングダイオードにおいて、Middle Broad Buffer層を設けることによって、ターンオン時におけるソフトリカバリ特性と逆回復損失低減とを両立する方法が提案されている（例えば、非特許文献１参照）。
一方、半導体素子のターンオン及びターンオフ時のノイズ低減対策として、モジュール内、特に半導体素子に対しての対策も講じられている。例えば、半導体素子としてのＩＧＢＴ（絶縁ゲート型バイポーラ・トランジスタ）に、逆並列に接続されるフリーホイーリングダイオードにおいて、Middle Broad Buffer層を設けることによって、ターンオン時におけるソフトリカバリ特性と逆回復損失低減とを両立する方法が提案されている（例えば、非特許文献１参照）。
さらに、ノイズ抑制のための、半導体素子自体の特性向上以外にも、その周辺や搭載回路への対策も行われている。例えば、ＴＯ−３Ｐ型のダイオードの脚にスパークキラーの商品名（（株）東芝製）で市販されているアモルファスコアを挿入することによって、インダクタンスを追加することでノイズを低減する方法も提案されている（例えば、特許文献３参照）。
また、フリーホイーリングダイオードが逆並列に接続された半導体素子を直列に接続してなる電力変換装置において、半導体素子とスナバ回路との間等に、インダクタンスを追加することでノイズを低減する方法も提案されている（例えば、特許文献４参照）。
また、フリーホイーリングダイオードが逆並列に接続された半導体素子を直列に接続してなる電力変換装置において、半導体素子とスナバ回路との間等に、インダクタンスを追加することでノイズを低減する方法も提案されている（例えば、特許文献４参照）。
上述の、ゲート抵抗による対策は広く用いられている方法である。また、特許文献１及び特許文献２に記載されているように、ゲート駆動回路において対策を施すようにした方法は、例えば、ＩＰＭ（Intelligent Power Module）等のように、駆動回路が搭載された一体型モジュールでは有効な手段の一つと考えることができる。しかしながら、これらの対策はいずれも外付けの駆動回路に頼るものであり、モジュールとしての特性改善が必要である。そのため、非特許文献１に記載されているように、チップにまつわる特性向上が図られている。
この非特許文献１に示すようなチップへの対策は、根本的な対策として有用な手段ではあるが、半導体メーカ毎にチップの特徴は異なるため、これを用途に合わせて最適なドライブ条件で使いこなすためには、アプリケーション技術やパッケージとしての技術が重要となってくる。
これに対し、ダイオードの脚にアモルファスコアを挿入する方法（特許文献３）や、インダクタンスをパワーモジュールの主回路各部に挿入する方法（特許文献４）は、半導体素子周辺に外部インピーダンスを追加することによって、スイッチング時に発生するノイズを抑制するものであり、簡便で有用な手段である。
これに対し、ダイオードの脚にアモルファスコアを挿入する方法（特許文献３）や、インダクタンスをパワーモジュールの主回路各部に挿入する方法（特許文献４）は、半導体素子周辺に外部インピーダンスを追加することによって、スイッチング時に発生するノイズを抑制するものであり、簡便で有用な手段である。
しかしながら、アモルファスコアを挿入する方法にあっては、周波数によってはノイズを抑制することができない可能性がある。またアモルファスコアを挿入する方法、また、インダクタンスを挿入する方法の何れの場合も、インダクタンスを積極的に活用したものである。
ここで、例えばＩＧＢＴ等のように、大電流でスイッチングする素子においては、サージ電圧Ｖｓは、次式（１）に示すように、電流とインダクタンスとで決まる。
Ｖｓ＝Ｌ・ｄＩ／ｄｔ ……（１）
ここで、例えばＩＧＢＴ等のように、大電流でスイッチングする素子においては、サージ電圧Ｖｓは、次式（１）に示すように、電流とインダクタンスとで決まる。
Ｖｓ＝Ｌ・ｄＩ／ｄｔ ……（１）
なお、（１）式において、Ｖｓはサージ電圧〔Ｖ〕、Ｌはスイッチング電流が流れる主回路のインダクタンス〔Ｈ〕、ｄＩ／ｄｔは電流変化率〔Ａ／ｓ〕である。
このため、インダクタンス成分の追加は、サージ耐量を確保するという点では不都合である。すなわち、安定したスイッチング動作を確保するためにサージを抑制する上では、遮断電流が大きければ大きいほどインダクタンスを少なくした方が良い場合が多い。
このため、インダクタンス成分の追加は、サージ耐量を確保するという点では不都合である。すなわち、安定したスイッチング動作を確保するためにサージを抑制する上では、遮断電流が大きければ大きいほどインダクタンスを少なくした方が良い場合が多い。
その上、ＩＧＢＴは薄ウェハ化が進むことによって、ターンオフ耐量とのトレードオフが要求されている。このため、ターンオフのスイッチング時においてインダクタンスが追加されることは回避することが好ましい。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、ターンオフ耐量を確保しつつ且つノイズ抑制を図ることの可能な電力変換装置を提供することを目的としている。
そこで、この発明は、上記従来の未解決の問題点に着目してなされたものであり、ターンオフ耐量を確保しつつ且つノイズ抑制を図ることの可能な電力変換装置を提供することを目的としている。
上記目的を達成するために、本発明の請求項１に係る発明は、絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段により主回路が形成される電力変換装置において、前記絶縁ゲート型半導体素子の両端間に前記フリーホイーリングダイオードと直列にインピーダンス付加手段としてＭｎ−ＺＭｎ系コアのみを接続し、且つ前記インピーダンス付加手段は、放射ノイズ低減対象周波数領域の下限値周波数以上の周波数領域における抵抗値が、前記下限値周波数よりも低い周波数領域における抵抗値よりも大きく、前記下限値周波数以上の周波数領域で抵抗成分を持ち前記下限値周波数よりも低い周波数領域で抵抗成分として作用しない抵抗値を持つことを特徴としている。
また、請求項２に係る発明は、絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段により主回路が形成される電力変換装置において、前記絶縁ゲート型半導体素子の両端間に前記フリーホイーリングダイオードと直列にインピーダンス付加手段として抵抗素子のみを接続し、且つ前記インピーダンス付加手段は、放射ノイズ低減対象周波数領域の下限値周波数以上の周波数領域における抵抗値が、前記下限値周波数よりも低い周波数領域における抵抗値よりも大きく、前記下限値周波数以上の周波数領域で抵抗成分を持ち前記下限値周波数よりも低い周波数領域で抵抗成分として作用しない抵抗値を持つことを特徴としている。
また、請求項３に係る発明は、前記抵抗素子は、シャント抵抗又はメタルクラッド抵抗であることを特徴としている。
また、請求項４に係る発明は、前記放射ノイズ低減対象周波数領域の下限値周波数は、３０ＭＨｚであることを特徴としている。
また、請求項３に係る発明は、前記抵抗素子は、シャント抵抗又はメタルクラッド抵抗であることを特徴としている。
また、請求項４に係る発明は、前記放射ノイズ低減対象周波数領域の下限値周波数は、３０ＭＨｚであることを特徴としている。
本発明の電力変換装置によれば、絶縁ゲート型半導体素子のターンオフ時にはインピーダンス付加手段は存在せず、ターンオン時にのみインピーダンス付加手段が存在することと同等の状態となるため、ターンオフ時のインダクタンスの増加を回避しつつ、ノイズ低減を図ることができる。
以下、本発明の実施の形態を説明する。
図１は、本発明を適用したＩＧＢＴモジュールの概念図であって、６ｉｎ１モジュールの構成を示したものである。すなわち、２つのスイッチング手段ＳＷが直列に接続された相アームが、３つ並列に接続されて構成されている。
スイッチング手段ＳＷは、絶縁ゲート型半導体素子としてのＩＧＢＴ１１と、このＩＧＢＴ１１と逆並列に接続されるフリーホイーリングダイオード１２と、フリーホイーリングダイオード１２のカソード側とＩＧＢＴ１１のコレクタ側との接続点と、フリーホイーリングダイオード１２との間に、フリーホイーリングダイオード１２と直列に介挿されるインピーダンス付加手段１３とで構成される。このインピーダンス付加手段１３は、３０ＭＨｚ以上の周波数領域で抵抗成分を持ち、３０ＭＨｚよりも低い周波数領域における抵抗値は、３０ＭＨｚ以上の周波数領域における抵抗値よりも低く、抵抗成分として作用しない程度の抵抗値を持つ。
図１は、本発明を適用したＩＧＢＴモジュールの概念図であって、６ｉｎ１モジュールの構成を示したものである。すなわち、２つのスイッチング手段ＳＷが直列に接続された相アームが、３つ並列に接続されて構成されている。
スイッチング手段ＳＷは、絶縁ゲート型半導体素子としてのＩＧＢＴ１１と、このＩＧＢＴ１１と逆並列に接続されるフリーホイーリングダイオード１２と、フリーホイーリングダイオード１２のカソード側とＩＧＢＴ１１のコレクタ側との接続点と、フリーホイーリングダイオード１２との間に、フリーホイーリングダイオード１２と直列に介挿されるインピーダンス付加手段１３とで構成される。このインピーダンス付加手段１３は、３０ＭＨｚ以上の周波数領域で抵抗成分を持ち、３０ＭＨｚよりも低い周波数領域における抵抗値は、３０ＭＨｚ以上の周波数領域における抵抗値よりも低く、抵抗成分として作用しない程度の抵抗値を持つ。
なお、図１では、本発明を６ｉｎ１モジュールに適用した場合について説明したが、図２に示すように、２つのスイッチング手段ＳＷを直列に接続した２ｉｎ１モジュールに適用することも可能であり、また、図３に示すように、１つのスイッチング手段ＳＷからなる１ｉｎ１モジュールに適用することも可能である。何れの場合も、各スイッチング手段ＳＷは、図２及び図３に示すように、図１のスイッチング手段ＳＷと同様に、フリーホイーリングダイオード１２と直列にインピーダンス付加手段１３が介挿される。
次に、本発明を適用したモジュールを用いた電力変換装置において、各スイッチングモードでの、電流が流れる経路を説明する。各スイッチング手段ＳＷでの動作は同一であるので、ここでは、１つの２ｉｎ１モジュールを用いて一般的なチョッパ回路を構成した場合について説明する。
次に、本発明を適用したモジュールを用いた電力変換装置において、各スイッチングモードでの、電流が流れる経路を説明する。各スイッチング手段ＳＷでの動作は同一であるので、ここでは、１つの２ｉｎ１モジュールを用いて一般的なチョッパ回路を構成した場合について説明する。
図４は、チョッパ回路を備えた電力変換装置の一例を示す回路図である。
この電力変換装置は、交流電源２１に、３相の整流ダイオードモジュール２２が接続されている。そして、この整流ダイオードモジュール２２の直流出力端間に、電解コンデンサ２３と、スパイク電圧防止用のスナバコンデンサ２４と、図２に示すＩＧＢＴの２ｉｎ１モジュール２５とが並列に接続される。さらに、２ｉｎ１モジュール２５を構成する、直列に接続されたスイッチング手段ＳＷａ及びＳＷｂのうちのスイッチング手段ＳＷａの両端にチョッパ用インダクタンス負荷２６が並列に接続されている。
この電力変換装置は、交流電源２１に、３相の整流ダイオードモジュール２２が接続されている。そして、この整流ダイオードモジュール２２の直流出力端間に、電解コンデンサ２３と、スパイク電圧防止用のスナバコンデンサ２４と、図２に示すＩＧＢＴの２ｉｎ１モジュール２５とが並列に接続される。さらに、２ｉｎ１モジュール２５を構成する、直列に接続されたスイッチング手段ＳＷａ及びＳＷｂのうちのスイッチング手段ＳＷａの両端にチョッパ用インダクタンス負荷２６が並列に接続されている。
図５から図８は、図４に示す電力変換装置において、スイッチング手段ＳＷｂをオンオフさせてチョッパ動作をさせた場合の各スイッチングモードにおける電流の流れを模式的に示した回路図である。図５はスイッチング手段ＳＷｂがオン状態のとき、図６はスイッチング手段ＳＷｂがオフ状態に移行するターンオフ時、図７はスイッチング手段ＳＷｂがオフ状態のとき、図８はスイッチング手段ＳＷｂがオン状態に移行するターンオン時の電流の流れを表したものである。
スイッチング手段ＳＷｂのＩＧＢＴ１１ｂがオン状態であるとき、電力変換装置において電流は、図５に示すように、整流ダイオードモジュール２２、チョッパ用インダクタンス負荷２６、ＩＧＢＴ１１ｂ、整流ダイオードモジュール２２の経路で流れる。
この状態から、ＩＧＢＴ１１ｂをオフ状態に制御すると、図６に示すように、整流ダイオードモジュール２２、チョッパ用インダクタンス負荷２６、ＩＧＢＴ１１ｂ、整流ダイオードモジュール２２の経路で流れる電流の一部が、スイッチング手段ＳＷａのフリーホイーリングダイオード１２ａに流れ始め、ＩＧＢＴ１１ｂがオフ状態となると、図７に示すように、フリーホイーリングダイオード１２ａ、チョッパ用インダクタンス負荷２６の経路で還流する。
この状態から、ＩＧＢＴ１１ｂをオフ状態に制御すると、図６に示すように、整流ダイオードモジュール２２、チョッパ用インダクタンス負荷２６、ＩＧＢＴ１１ｂ、整流ダイオードモジュール２２の経路で流れる電流の一部が、スイッチング手段ＳＷａのフリーホイーリングダイオード１２ａに流れ始め、ＩＧＢＴ１１ｂがオフ状態となると、図７に示すように、フリーホイーリングダイオード１２ａ、チョッパ用インダクタンス負荷２６の経路で還流する。
この状態から、ＩＧＢＴ１１ｂをオン状態に制御すると、図８に示すように、整流ダイオードモジュール２２、チョッパ用インダクタンス負荷２６、ＩＧＢＴ１１ｂ、整流ダイオードモジュール２２の経路で流れ始める。これに伴い、フリーホイーリングダイオード１２ａに流れる電流が減少し、フリーホイーリングダイオード１２ａは逆回復に入った後、遮断状態となり、図５のオン状態となる。
このように、フリーホイーリングダイオード１２ａによる逆回復は、図８に示したターンオン時にしか発生しない。このため、スイッチングのタイミングとしては、ターンオンのときの電流経路にしかインピーダンスが存在しないことになる。
このように、フリーホイーリングダイオード１２ａによる逆回復は、図８に示したターンオン時にしか発生しない。このため、スイッチングのタイミングとしては、ターンオンのときの電流経路にしかインピーダンスが存在しないことになる。
つまり、フリーホイーリングダイオード１２ａにのみインピーダンス付加手段１３ａを直列に接続しているので、図６に示すように、ターンオフ時の電流経路にはインピーダンスは存在しないことと同等となる。したがって、薄ウェハ化に伴って耐量が厳しくなっているターンオフ時にはインダクタンスの追加がなく、インピーダンス付加手段１３が挿入されない従来の回路定数のまま何ら変わりなくスイッチングすることができる。
インピーダンス付加手段１３としては、ＥＭＣ規制における法的規制値である、ノイズを抑制したい対象周波数である３０ＭＨｚ以上の周波数領域において抵抗成分を持ち、３０ＭＨｚよりも低い周波数領域における抵抗値が、３０ＭＨｚ以上の周波数領域における抵抗値よりも小さいもの、すなわちターンオフ時にインダクタンスの追加による影響を与えない程度のものであれば適用することができる。例えば、磁性体であれば、Ｍｎ−Ｚｎ系のコア、それ以外ならば抵抗素子が好ましい。
図９は、Ｍｎ−Ｚｎ系のコア材の一例の透磁率特性を示したものであって、μ′は複素比透磁率の実数部、μ″は複素比透磁率の虚数部である。
図９に示すように、本コア材は、約１０ＭＨｚ付近以上の周波数領域では抵抗として作用し、１０ＭＨｚより低い周波数領域では、インダクタンスとして作用する。このため、このＭｎ−Ｚｎ系コア材を、インピーダンス付加手段１３として適用する場合には、低周波数領域でのサージ耐量に対する配慮が必要となるが、コアサイズを最適化し、１０ｎＨ程度に抑制した上で適用すればよい。
図９に示すように、本コア材は、約１０ＭＨｚ付近以上の周波数領域では抵抗として作用し、１０ＭＨｚより低い周波数領域では、インダクタンスとして作用する。このため、このＭｎ−Ｚｎ系コア材を、インピーダンス付加手段１３として適用する場合には、低周波数領域でのサージ耐量に対する配慮が必要となるが、コアサイズを最適化し、１０ｎＨ程度に抑制した上で適用すればよい。
また、ターンオンノイズは、主に低電流領域で多く発生するノイズであるため、Ｍｎ−Ｚｎ系コア材を用いることで、低電流時のスイッチング時に発生するノイズを除去し、電流が大きい場合には飽和させて用いればよい。
インピーダンス付加手段１３としてコア材を用いた場合の、配置の一例を図１０に示す。
インピーダンス付加手段１３としてコア材を用いた場合の、配置の一例を図１０に示す。
一方、インピーダンス付加手段１３として抵抗素子を用いる場合には、適用可能なワット数にもよるが、低い電流定格用途のものについてはチップ抵抗、電流定格が大きいものについてはシャント抵抗やメタルクラッド抵抗等が適している。何れの場合も図１１に示すように、冷却体に直接接続している銅ベース基板や絶縁セラミック基板など、熱伝導のよい基板に直接つけて用いることが望ましい。
なお、図１０及び図１１において、３１はフリーホイーリングダイオードチップ、３２はＩＧＢＴチップ、３３はＭｎ−Ｚｎ系コア、３４はメタルクラッド抵抗、３５はフリーホイーリングダイオード３１へのボンディングワイヤ、３６はＩＧＢＴのゲート用のボンディングワイヤ、３７はフリーホイーリングダイオードチップ３１とＩＧＢＴチップ３２との間のボンディングワイヤ、３８は銅ベース基板である。
次に、上述のようにインピーダンス付加手段１３としてコア材や抵抗素子を適用した場合の、挿入すべき抵抗値の算出方法を説明する。
図１２は、図４のチョッパ回路において、スナバとモジュールとの間のノイズの経路の概念図を示したものである。
チップ間のワイヤボンディング及び主回路配線によって配線インダクタンスが決まり、ＩＧＢＴ１１のコレクタ−エミッタ間の浮遊容量によってキャパシタンスが決まる。
そして配線インダクタンス及びキャパシタンスが決まると、ある周波数でのインピーダンスは次式（２）で与えられる。
Ｚ＝（Ｒ２＋（ωＬ−１／（ωＣ））２）１／２ …（２）
なお、（２）式において、Ｌは主回路配線の総インダクタンス〔Ｈ〕、ＣはＩＧＢＴのコレクタ−エミッタ間の浮遊容量〔Ｆ〕、Ｒは主回路配線の挿入抵抗〔Ω〕、である。
図１２は、図４のチョッパ回路において、スナバとモジュールとの間のノイズの経路の概念図を示したものである。
チップ間のワイヤボンディング及び主回路配線によって配線インダクタンスが決まり、ＩＧＢＴ１１のコレクタ−エミッタ間の浮遊容量によってキャパシタンスが決まる。
そして配線インダクタンス及びキャパシタンスが決まると、ある周波数でのインピーダンスは次式（２）で与えられる。
Ｚ＝（Ｒ２＋（ωＬ−１／（ωＣ））２）１／２ …（２）
なお、（２）式において、Ｌは主回路配線の総インダクタンス〔Ｈ〕、ＣはＩＧＢＴのコレクタ−エミッタ間の浮遊容量〔Ｆ〕、Ｒは主回路配線の挿入抵抗〔Ω〕、である。
さらに、この経路において、ノイズを抑制するために追加すべきインピーダンスＺａｄｄは、次式（３）で表され、追加対策する抵抗値として必要な抵抗値Ｒａｄｄ〔Ω〕は（４）式から導出することができる。
Ｚａｄｄ＝Ｚ（１０ｄＢ／２０）−Ｚ …（３）
Ｒａｄｄ＝（Ｚａｄｄ２−（ωＬ−１／（ωＣ））２）１／２ …（４）
なお、（３）及び（４）式において、Ｚａｄｄは追加すべきインピーダンス〔Ω〕、ｄＢは下げたいノイズ低減量〔ｄＢ〕である。
Ｚａｄｄ＝Ｚ（１０ｄＢ／２０）−Ｚ …（３）
Ｒａｄｄ＝（Ｚａｄｄ２−（ωＬ−１／（ωＣ））２）１／２ …（４）
なお、（３）及び（４）式において、Ｚａｄｄは追加すべきインピーダンス〔Ω〕、ｄＢは下げたいノイズ低減量〔ｄＢ〕である。
次に、本発明の効果を説明する。
図１３は、ＩＧＢＴ１１においてターンオン時のスイッチングノイズとターンオフ時のスイッチングノイズとを分離してノイズを測定した例を示したものであって、横軸はＩＧＢＴ遮断電流（定格電流比）、縦軸は電界強度である。ターンオン時及びターンオフ時のスイッチングノイズは、一般的なチョッパ回路を用い、スイッチングのタイミングを時間的に分離して各ノイズスペクトルを測定した。放射ノイズは、３ｍ法にて電波暗室を用いて測定したものである。なお、チョッパ回路として、具体的には、図４に示す一般的なチョッパ回路において、インピーダンス付加手段１３が挿入されていない回路を用いた。
図１３は、ＩＧＢＴ１１においてターンオン時のスイッチングノイズとターンオフ時のスイッチングノイズとを分離してノイズを測定した例を示したものであって、横軸はＩＧＢＴ遮断電流（定格電流比）、縦軸は電界強度である。ターンオン時及びターンオフ時のスイッチングノイズは、一般的なチョッパ回路を用い、スイッチングのタイミングを時間的に分離して各ノイズスペクトルを測定した。放射ノイズは、３ｍ法にて電波暗室を用いて測定したものである。なお、チョッパ回路として、具体的には、図４に示す一般的なチョッパ回路において、インピーダンス付加手段１３が挿入されていない回路を用いた。
図１３において、トータルノイズは、ターンオフ、ターンオンのタイミングで発生するノイズによって構成され、その絶対値が大きい部分でトータルのノイズの絶対値を決定する。特に電流が小さい領域ではターンオン時のノイズが支配的であり、このターンオン時のノイズが全ての電流領域において最大となる傾向を示す。そのため、このターンオン時の対策が重要となる。この特性（電流依存性）は、モジュールの種類等の条件によって若干傾向は異なるが、低電流においてターンオン時のノイズが支配的である点は概ね同傾向である。
ここで、上述のように、フリーホイーリングダイオード１２と直列にインピーダンス付加手段１３を挿入することによって、ターンオン時にのみインピーダンスが挿入された状態となるが、ターンオフ時にはインダクタンスが追加されていない場合と同等の状態のままである。したがって、トータルノイズを支配するターンオンノイズを確実に抑制することができると共に、ターンオフ時には、インピーダンス付加手段１３が追加されてはいるものの、これまでの回路特性と何ら変わることなく動作することができる。
したがって、電力変換装置が発生するターンオンノイズのみを抑制することができ、薄ウェハ化によって、サージ耐量が懸念されるターンオフスイッチング時のインダクタンスの増加を抑制することができる。前述のように、ターンオンノイズは、トータルノイズを支配しており、とくに低電流領域では絶対値も大きい。このため、トータルノイズのうちターンオンノイズを抑制することができれば、トータルノイズの絶対値を大きく抑制することができる。
特に、インピーダンス付加手段１３を、ＥＭＣ規制の法的規制値である３０ＭＨｚ以上の周波数領域で抵抗成分として作用させ、３０ＭＨｚより低い周波数領域では抵抗成分として作用させないようにしているから、３０ＭＨｚ以上の周波数の放射ノイズを低減することができ好適である。
その上、インピーダンス付加手段１３をフリーホイーリングダイオード１２の直列に挿入しており、電力変換装置に対して外付けの対策を行ってはいるが、モジュール内での対策が可能であるため、ドライブ回路等といった外部回路の対策は不要であって、チップ単体の特性に加えて、パッケージ側からノイズ対策を行うことができる。
その上、インピーダンス付加手段１３をフリーホイーリングダイオード１２の直列に挿入しており、電力変換装置に対して外付けの対策を行ってはいるが、モジュール内での対策が可能であるため、ドライブ回路等といった外部回路の対策は不要であって、チップ単体の特性に加えて、パッケージ側からノイズ対策を行うことができる。
なお、上記実施の形態においては、インピーダンス付加手段１３を、フリーホイーリングダイオード１２のカソード側に直列に接続した場合について説明したが、フリーホイーリングダイオード１２のアノード側に直列に接続してもよいことはいうまでもない。
また、上記実施の形態においては、電力変換装置としてチョッパ回路を形成した場合について説明したが、これに限るものではなく、例えば１相或いは他相のインバータ回路等、ＩＧＢＴ１１とこれと逆並列に接続されるフリーホイーリングダイオード１２とから主回路が形成される電力変換装置であれば適用することができる。
また、上記実施の形態においては、電力変換装置としてチョッパ回路を形成した場合について説明したが、これに限るものではなく、例えば１相或いは他相のインバータ回路等、ＩＧＢＴ１１とこれと逆並列に接続されるフリーホイーリングダイオード１２とから主回路が形成される電力変換装置であれば適用することができる。
また、３０ＭＨｚ以上の周波数領域の放射ノイズを低減する場合について説明したが、これに限らず、任意の周波数領域の放射ノイズを低減することができ、この場合には、低減したい周波数領域で抵抗値を有し、この周波数領域よりも低い周波数領域ではより低い抵抗値を持つインピーダンス付加手段１３を用いればよい。
また、絶縁ゲート型半導体素子として、ＩＧＢＴを適用した場合について説明したが、これに限るものではなくパワーＭＯＳＦＥＴ等であってに適用することができる。
また、絶縁ゲート型半導体素子として、ＩＧＢＴを適用した場合について説明したが、これに限るものではなくパワーＭＯＳＦＥＴ等であってに適用することができる。
１１ ＩＧＢＴ
１２ フリーホイーリングダイオード
１３ インピーダンス付加手段
２１ 交流電源
２２ 整流ダイオードモジュール
２３ 電解コンデンサ
２４ スナバコンデンサ
２５ ＩＧＢＴ２ｉｎ１モジュール
２６ チョッパ用インダクタンス負荷
３１ フリーホイーリングダイオードチップ
３２ ＩＧＢＴチップ
３３ Ｍｎ−Ｚｎ系コア
３４ メタルクラッド抵抗
１２ フリーホイーリングダイオード
１３ インピーダンス付加手段
２１ 交流電源
２２ 整流ダイオードモジュール
２３ 電解コンデンサ
２４ スナバコンデンサ
２５ ＩＧＢＴ２ｉｎ１モジュール
２６ チョッパ用インダクタンス負荷
３１ フリーホイーリングダイオードチップ
３２ ＩＧＢＴチップ
３３ Ｍｎ−Ｚｎ系コア
３４ メタルクラッド抵抗
Claims (4)
- 絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段により主回路が形成される電力変換装置において、
前記絶縁ゲート型半導体素子の両端間に前記フリーホイーリングダイオードと直列にインピーダンス付加手段としてＭｎ−ＺＭｎ系コアのみを接続し、且つ前記インピーダンス付加手段は、放射ノイズ低減対象周波数領域の下限値周波数以上の周波数領域における抵抗値が、前記下限値周波数よりも低い周波数領域における抵抗値よりも大きく、前記下限値周波数以上の周波数領域で抵抗成分を持ち前記下限値周波数よりも低い周波数領域で抵抗成分として作用しない抵抗値を持つことを特徴とする電力変換装置。 - 絶縁ゲート型半導体素子と、前記絶縁ゲート型半導体素子と逆並列に接続されたフリーホイーリングダイオードとからなるスイッチング手段により主回路が形成される電力変換装置において、
前記絶縁ゲート型半導体素子の両端間に前記フリーホイーリングダイオードと直列にインピーダンス付加手段として抵抗素子のみを接続し、且つ前記インピーダンス付加手段は、放射ノイズ低減対象周波数領域の下限値周波数以上の周波数領域における抵抗値が、前記下限値周波数よりも低い周波数領域における抵抗値よりも大きく、前記下限値周波数以上の周波数領域で抵抗成分を持ち前記下限値周波数よりも低い周波数領域で抵抗成分として作用しない抵抗値を持つことを特徴とする電力変換装置。 - 前記抵抗素子は、シャント抵抗又はメタルクラッド抵抗であることを特徴とする請求項２記載の電力変換装置。
- 前記放射ノイズ低減対象周波数領域の下限値周波数は、３０ＭＨｚであることを特徴とする請求項１から請求項３のいずれか１項に記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008067745A JP5365035B2 (ja) | 2008-03-17 | 2008-03-17 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008067745A JP5365035B2 (ja) | 2008-03-17 | 2008-03-17 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009225570A JP2009225570A (ja) | 2009-10-01 |
| JP5365035B2 true JP5365035B2 (ja) | 2013-12-11 |
Family
ID=41241762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008067745A Active JP5365035B2 (ja) | 2008-03-17 | 2008-03-17 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5365035B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5444142B2 (ja) * | 2010-07-06 | 2014-03-19 | 株式会社日立製作所 | 電力変換器、及びこれを用いたモータ駆動装置 |
| JP2012050176A (ja) * | 2010-08-24 | 2012-03-08 | Fuji Electric Co Ltd | 電力変換装置のパワーモジュール |
| JP6029288B2 (ja) * | 2012-02-22 | 2016-11-24 | 三菱電機株式会社 | パワーモジュール |
| CN104704736B (zh) * | 2012-09-28 | 2018-11-23 | 株式会社日立制作所 | 半导体器件和使用它的电力转换装置 |
| CN103604999B (zh) * | 2013-11-21 | 2016-06-29 | 西安永电电气有限责任公司 | 一种测试igbt模块结构性阻抗的方法 |
| JP6641782B2 (ja) * | 2015-08-20 | 2020-02-05 | 富士電機株式会社 | 電力変換装置 |
| JP6601086B2 (ja) * | 2015-09-16 | 2019-11-06 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727052A (en) * | 1980-07-25 | 1982-02-13 | Nec Corp | Semiconductor device |
| JPS5839060A (ja) * | 1981-09-02 | 1983-03-07 | Toshiba Corp | 半導体装置 |
| JPS63202263A (ja) * | 1987-02-14 | 1988-08-22 | Matsushita Electric Works Ltd | 電源変換装置 |
| JP2851268B2 (ja) * | 1987-06-10 | 1999-01-27 | 株式会社東芝 | ノイズ低減方法 |
| JP3163853B2 (ja) * | 1993-06-30 | 2001-05-08 | 三菱電機株式会社 | ノイズフィルター |
| JP3444045B2 (ja) * | 1995-09-20 | 2003-09-08 | 株式会社日立製作所 | 半導体回路およびその駆動方法並びに半導体素子 |
| JP3577893B2 (ja) * | 1997-06-17 | 2004-10-20 | 富士電機デバイステクノロジー株式会社 | 電力変換回路 |
| JP3666843B2 (ja) * | 1999-02-26 | 2005-06-29 | 株式会社東芝 | 絶縁ゲート型半導体素子のゲート回路 |
| JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
| JP2002345071A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 音声信号再生装置 |
| JP2003109832A (ja) * | 2001-09-28 | 2003-04-11 | Nec Tokin Corp | 磁気コア及びそれを用いたインダクタンス部品 |
| JP3767450B2 (ja) * | 2001-10-11 | 2006-04-19 | 富士電機デバイステクノロジー株式会社 | 絶縁ゲートトランジスタの駆動回路および電力変換装置と電力用半導体モジュール |
| JP4164810B2 (ja) * | 2004-01-27 | 2008-10-15 | 富士電機デバイステクノロジー株式会社 | 電力用半導体モジュール |
-
2008
- 2008-03-17 JP JP2008067745A patent/JP5365035B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009225570A (ja) | 2009-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Morya et al. | Wide bandgap devices in AC electric drives: Opportunities and challenges | |
| Yang et al. | Electrical performance advancement in SiC power module package design with kelvin drain connection and low parasitic inductance | |
| JP6425380B2 (ja) | パワー回路およびパワーモジュール | |
| Li et al. | Design consideration of high power GaN inverter | |
| JP5365035B2 (ja) | 電力変換装置 | |
| CN103782380B (zh) | 半导体模块 | |
| US9479157B2 (en) | Electric device including a switch circuit, a current limit circuit and a clamp swith, for driving a power switch | |
| EP2549650A1 (en) | Method for driving IGBT | |
| JP2017524267A (ja) | フェライトビーズを有するスイッチング回路 | |
| US8767369B2 (en) | Method, power unit, and power system having gate voltage limiting circuit | |
| US20140226376A1 (en) | Electronic circuit | |
| JP7209447B2 (ja) | 高速電流感知およびトランジスタタイミング制御のためのシステムおよび方法 | |
| Raheja et al. | Applications and characterization of four quadrant GaN switch | |
| US20170117820A1 (en) | Semiconductor device | |
| Ueno et al. | Study on characteristics of hybrid switch using Si IGBT and SiC MOSFET depending on external parameters | |
| WO2016149146A1 (en) | Paralleling of switching devices for high power circuits | |
| JP2015033149A (ja) | 半導体素子の駆動装置及びそれを用いた電力変換装置 | |
| JP2015033222A (ja) | 半導体素子の駆動装置およびそれを用いる電力変換装置 | |
| JP2007181351A (ja) | 電力変換装置のインバータモジュール | |
| Zeng et al. | Comparative evaluation of Kelvin connection for current sharing of multi-chip power modules | |
| JP2009159707A (ja) | ワイドバンドギャップショットキバリアダイオードを用いたスイッチング回路 | |
| US11011971B2 (en) | Rectifying circuit and power supply device | |
| JP2013045882A (ja) | 半導体装置 | |
| JP6024177B2 (ja) | パワー半導体モジュール | |
| Frisch et al. | Power module with additional low inductive current path |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130813 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130826 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5365035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |