JP2002345071A - 音声信号再生装置 - Google Patents
音声信号再生装置Info
- Publication number
- JP2002345071A JP2002345071A JP2001142160A JP2001142160A JP2002345071A JP 2002345071 A JP2002345071 A JP 2002345071A JP 2001142160 A JP2001142160 A JP 2001142160A JP 2001142160 A JP2001142160 A JP 2001142160A JP 2002345071 A JP2002345071 A JP 2002345071A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- audio signal
- output
- power supply
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit For Audible Band Transducer (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
のノイズや歪が原因で生じる音質劣化を低減することを
目的とする。 【解決手段】 音声信号をパルスの形に変調するパルス
変調手段2と、このパルス変調手段2の出力信号を次段
のパルス増幅手段4を駆動するのに最適な信号に増幅す
るドライバ手段3と、このドライバ手段3の出力信号に
応じてパルス信号を生成するパルス増幅手段4と、この
パルス増幅手段4の出力信号から音声信号を復調する復
調手段5とを備える音声信号再生装置において、このパ
ルス増幅手段4の出力側と電源VD,VSとの間にダイ
オード7,8を接続すると共にこのダイオード7,8に
直列に高周波電流を抑制する高周波電流抑制手段9,1
0を接続したものである。
Description
ディオCD等の再生に使用して好適な音声信号再生装置
に関する。
動する電力増幅回路として、アナログの電力増幅回路に
比較し、デジタルの電力増幅回路が電力損失が小さく電
力変換効率が良いことから、このデジタルの電力増幅回
路が使用されつつある。
した音声信号再生装置として例えば図5に示す如きもの
が提案されている。この図5に示す如き従来の音声信号
再生装置につき説明するに、図5において、1は音声信
号が供給される音声信号入力端子を示し、この音声信号
入力端子1に供給される音声信号をこの音声信号をパル
ス信号に変調するパルス変調器2に供給する。
音声信号をパルス幅変調するパルス幅変調器(PWM変
調器)、この音声信号をΔΣ(デジタル−シグマ)変調
するΔΣ変調器等が用いられる。このパルス変調器2の
出力信号をドライバ回路3に供給する。このドライバ回
路3においては次段のパルス増幅回路4を駆動するのに
最適な信号に増幅する如くする。
動信号が得られる出力端子3a及び3bを夫々パルス増
幅回路4を構成するスイッチング素子例えばパワーMO
S電界効果トランジスタ4a及び4bの制御端子即ちゲ
ートに夫々接続し、このスイッチング素子4aの一方の
被制御端子例えばドレインを正の電源VDが供給される
電源端子4cに接続する。
端子例えばソースをスイッチング素子4bの一方の被制
御端子例えばドレインに接続し、このスイッチング素子
4bの他方の被制御端子例えばソースを負の電源VSが
供給される電源端子4dに接続する。
端子及びスイッチング素子4bの一方の被制御端子の接
続点即ち出力端子4eをコイル5a及びスピーカ6を介
して接地し、このコイル5a及びスピーカ6の接続点を
コンデンサ5bを介して接地する。このコイル5a及び
コンデンサ5bはローパスフィルタを構成し、パルス信
号の復調器5を構成する。
されたエネルギーが原因で生じる電流(フリーホイール
(Free Wheeling)電流)がスイッチング
素子4a,4bを破壊しないように設けたダイオード7
のアノード及びダイオード8のカソードに接続し、この
ダイオード7のカソードを電源端子4cに接続し、この
ダイオード8のアノードを電源端子4dに接続する。
路3からの出力駆動信号に応じてパルス増幅回路(電力
増幅回路)4のスイッチング素子4a及び4bは図6A
及びBに示す如く、オン及びオフが交互に繰り返され、
このパルス増幅回路4の出力端子4eに図6Cに示す如
きパルス信号V0が得られると共に図6Dに示す如き電
流I0が得られる。
デンサ5bより成るローパスフィルタ構成の復調器5に
よりアナログの音声信号に復調される。このときコイル
5aに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード7及び8を介して電源端子4c及
び4dに流れ、スイッチング素子4a及び4bを破壊す
ることがない。
力端子1に供給される音声信号を歪みなく増幅するに
は、パルス増幅回路4の出力端子4eに得られるパルス
信号V0は図2Aに示す如き理想的な矩形波であるべき
であるが、実際にはこのパルス信号V0は図2Bに示す
如く、パルス信号V0の立上り期間tr0及びこのパル
ス信号V0の立下り期間tf0に雑音電圧とサージ電圧
が原因でノイズ波形Vn0及びVn1が生じる。
tr0及び立下り期間tf0と、ノイズ波形Vn0及び
Vn1との原理的原因を説明する。
tr0及び立下り期間tf0はスイッチング素子4a,
4bの応答スピードの遅れとスイッチング素子4a,4
bの寄生容量等が原因で生じる。
に蓄積されたエネルギーによるフリーホイール電流が流
れ、このフリーホイール電流がダイオード7,8の順方
向に流れた直後にスイッチング素子4a,4bのスイッ
チでこのダイオード7,8へ逆電圧が印加されると、ダ
イオードの性質で逆方向に大電流(逆回復電流)が流れ
る。この逆回復電流が負荷電流I0に重畳されて、サー
ジ電圧を発生させる。
ンダクタ成分があるときに、電流iの速度が変化する
と、Vn =−LXdi/dtの雑音電圧が発生する。ダ
イオード7,8に流れるフリーホイール電流は高周波成
分を多く含み、このdi/dtも大きいので、雑音電圧
が発生する。
おいては、上述(1)〜(3)に説明したように、パル
ス増幅回路4の出力端子4eに得られるパルス信号V0
に多くのノイズや歪が発生する。このノイズや歪は、従
来の音声信号再生装置の構成では本質的に避けられない
ものである。従って復調器5で復調された音声信号も、
このパルス信号V0に多くのノイズや歪みが含まれて理
想的な矩形波でないため、ノイズや歪みを生ずることと
なる。
スタ等のパワーデバイスの開発が進んで、スイッチング
素子のスイッチングスピードを上げることが可能になっ
た。このパルス増幅回路のスイッチングスピードが上が
れば、周波数軸上の分解能を細かくすることができるた
め音質も向上することができる。
った結果、上述で説明した逆回復電流やフリーホイール
電流の高周波成分も共に増加するので雑音電圧やサージ
電圧も大きくなり、このスイッチングスピードのアップ
による音質向上の成果を低減させている。
で生成される出力パルス信号のノイズや歪みが原因で生
じる音質劣化を低減することを目的とする。
は音声信号をパルスの形に変調するパルス変調手段と、
このパルス変調手段の出力信号を次段のパルス増幅手段
を駆動するのに最適な信号に増幅するドライバ手段と、
このドライバ手段の出力信号に応じてパルス信号を生成
するパルス増幅手段と、このパルス増幅手段の出力信号
から音声信号を復調する復調手段とを備える音声信号再
生装置において、このパルス増幅手段の出力側と電源と
の間にダイオードを接続すると共にこのダイオードに直
列に高周波電流を抑制する高周波電流抑制手段を接続し
たものである。
ダイオードに直列に高周波電流を抑制する高周波電流抑
制手段を接続したので、このダイオードに流れる電流
(逆回復電流やフリーホイール電流)の高周波成分を抑
制でき、雑音電圧やサージ電圧を低減でき、パルス増幅
手段の出力側に得られるパルス信号のノイズや歪を低減
でき、復調手段の出力側に得られる音声信号の音質の向
上を図ることができる。
明音声信号再生装置の実施の形態の例につき説明しよ
う。この図1において、図5に対応する部分には同一符
号を付して示す。
音声信号入力端子を示し、この音声入力端子1に供給さ
れる音声信号をこの音声信号をパルス信号に変調するパ
ルス変調器2に供給する。
声信号をパルス幅変調するパルス幅変調器、この音声信
号をΔΣ(デルタ−シグマ)変調するΔΣ変調器等が用
いられる。このパルス変調器2の出力信号をドライバ回
路3に供給する。このドライバ回路3においては、次段
のパルス増幅回路(電力増幅回路)4を駆動するのに最
適な信号に増幅する如くする。
動信号が得られる一方及び他方の出力端子3a及び3b
を夫々パルス増幅回路4を構成するスイッチング素子例
えばパワーMOS電界効果トランジスタ4a及び4bの
制御端子即ちゲートに夫々接続し、このスイッチング素
子4aの一方の被制御端子例えばドレインを正の電源V
Dが供給される電源端子4cに接続する。
端子例えばソースをスイッチング素子4bの一方の被制
御端子例えばドレインに接続し、このスイッチング素子
4bの他方の被制御端子例えばソースを負の電源VSが
供給される電源端子4dに接続する。
端子及びスイッチング素子4bの一方の被制御端子の接
続点即ち出力端子4eをコイル5a及びスピーカ6を介
して接地し、このコイル5a及びスピーカ6の接続点を
コンデンサ5bを介して接地する。このコイル5a及び
コンデンサ5bはローパスフィルタを構成し、パルス信
号の復調器5を構成する。
波電流を抑制する例えばフェライトビーズ等のインダク
タより成る高周波電流抑制素子9を介して、コイル5a
で蓄積されたエネルギーが原因で生じる電流(フリーホ
イール(Free Wheeling)電流)がこのス
イッチング素子4aを破壊しないように設けたダイオー
ド7のアノードに接続し、このダイオード7のカソード
を電源端子4cに接続する。
コイル5aで蓄積されたエネルギーが原因で生じる電流
(フリーホイール(Free Wheeling)電
流)がこのスイッチング素子4bを破壊しないように設
けたダイオード8のカソードに接続し、このダイオード
8のアノードを高周波電流を抑制する例えばフェライト
ビーズ等のインダクタより成る高周波電流抑制素子10
を介して電源端子4dに接続する。
の出力駆動信号に応じてパルス増幅回路(電力増幅回
路)4のスイッチング素子4a及び4bは図6A及びB
に示す如く、オン及びオフが交互に繰り返され、このパ
ルス増幅回路4の出力端子4eに図6Cに示す如き出力
パルス信号が得られると共に図6Dに示す如き出力電流
が得られる。
デンサ5bより成るローパスフィルタ構成の復調器5に
よりアナログの音声信号に復調される。このときコイル
5aに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード7及び8を介して電源端子4c及
び4dに流れ、スイッチング素子4a及び4bを破壊す
ることがない。
流を流すダイオード7及び8に夫々直列に高周波電流を
抑制するフェライトビーズ等のインダクタより成る高周
波電流抑制素子9及び10を接続したので、このダイオ
ード7,8に流れる電流(逆回復電流やフリーホイール
電流)の高周波成分を抑制でき、雑音電圧やサージ電圧
を低減でき、図2Cに示す如くパルス増幅回路4の出力
端子4eに得られるパルス信号V1のノイズや歪を低減
でき、復調器5の出力側に得られる音声信号の音質の向
上を図ることができる。
や歪の原因となる高周波電流の帯域でインダクタンスが
大きく、この高周波電流の帯域以下では磁気飽和を起こ
しインダクタンスが小さい可飽和インダクタであること
を特徴としているので、このフリーホイール電流の大部
分はこのダイオード7,8を流れスイッチング素子4
a,4bは破壊されることはなく、このフェライトビー
ズはダイオード7,8の作用効果を損なうものではな
い。
態の他の例を示す。この図3及び図4において、図1に
対応する部分には同一符号を付して示し、その詳細説明
は省略する。
L方式のドライバ回路20としたもので、このBTLド
ライバ回路20の一方の互に位相の異なる駆動信号が得
られる一方及び他方の出力端子20a及び20bを夫々
パルス増幅回路21を構成するスイッチング素子例えば
パワーMOS電界効果トランジスタ21a及び21bの
制御端子に接続し、このスイッチング素子21aの一方
の被制御端子を正の電源VDが供給される(直流電源の
正極が接続される)電源端子21cに接続する。
御端子をスイッチング素子21bの一方の被制御端子に
接続し、このスイッチング素子21bの他方の被制御端
子を接地(直流電源の負極)する。
御端子及びスイッチング素子21bの一方の被制御端子
の接続点即ち出力端子21dをコイル22aを介してス
ピーカ6の一方の入力端子に接続し、このコイル22a
及びスピーカ6の一方の入力端子の接続点をコンデンサ
22bを介して接地する。このコイル22a及びコンデ
ンサ22bはローパスフィルタを構成し、パルス信号の
復調器22を構成する。
周波電流を抑制する例えばフェライトビーズ等のインダ
クタより成る高周波電流抑制素子23を介して、コイル
22aで蓄積されたエネルギーが原因で生じる電流(フ
リーホイール(Free Wheeling)電流)が
スイッチング素子21aを破壊しないように設けたダイ
オード24のアノードに接続し、このダイオード24の
カソードを電源端子21cに接続する。
で蓄積されたエネルギーが原因で生じる電流(フリーホ
イール電流)がこのスイッチング素子21bを破壊しな
いように設けたダイオード25のカソードに接続し、こ
のダイオード25のアノードを高周波電流を抑制する例
えばフェライトビーズ等のインダクタより成る高周波電
流抑制素子26を介して接地する。
の互に位相の異なる駆動信号が得られる一方及び他方の
出力端子20c及び20dを夫々パルス増幅回路28を
構成するスイッチング素子例えばパワーMOS電界効果
トランジスタ28a及び28bの制御端子に接続し、こ
のスイッチング素子28aの一方の被制御端子を正の電
源VDが供給される(直流電源の正極が接続される)電
源端子28cに接続する。
御端子をスイッチング素子28bの一方の被制御端子に
接続し、このスイッチング素子28bの他方の被制御端
子を接地(直流電源の負極)する。
御端子及びスイッチング素子28bの一方の被制御端子
の接続点即ち出力端子28dをコイル29aを介してス
ピーカ6の他方の入力端子に接続し、このコイル29a
及びスピーカ6の他方の入力端子の接続点をコンデンサ
29bを介して接地する。このコイル29a及びコンデ
ンサ29bはローパスフィルタを構成し、パルス信号の
復調器29を構成する。
周波電流を抑制する例えばフェライトビーズ等のインダ
クタより成る高周波電流抑制素子30を介して、コイル
29aで蓄積されたエネルギーが原因で生じる電流(フ
リーホイール(Free Wheeling)電流)が
スイッチング素子28aを破壊しないように設けたダイ
オード31のアノードに接続し、このダイオード31の
カソードを電源端子28cに接続する。
で蓄積されたエネルギーが原因で生じる電流(フリーホ
イール電流)がこのスイッチング素子28bを破壊しな
いように設けたダイオード32のカソードに接続し、こ
のダイオード32のアノードを高周波電流を抑制する例
えばフェライトビーズ等のインダクタより成る高周波電
流抑制素子33を介して接地する。
20からの出力駆動信号に応じてパルス増幅回路21と
パルス増幅回路28とのスイッチング素子21a及び2
1bとスイッチング素子28a及び28bは互に逆相に
図6A,Bに示す如くオン及びオフが交互に繰り返さ
れ、このパルス増幅回路21及び28の出力端子21d
及び28dに互に逆相の図6Cに示す如き出力パルス信
号が得られると共に図6Dに示す如き出力電流が得られ
る。
ンデンサ22bより成るローパスフィルタ構成の復調器
22とコイル29a及びコンデンサ29bより成るロー
パスフィルタ構成の復調器29とによりアナログの音声
信号に復調される。このときコイル22aとコイル29
aとに蓄積されたエネルギーが原因で生じるフリーホイ
ール電流はダイオード24及び25とダイオード31及
び32とを介して電源端子21c及び大地と電源端子2
8c及び大地とに流れ、スイッチング素子21a及び2
1bとスイッチング素子28a及び28bを破壊するこ
とがない。
流を流すダイオード24及び25とダイオード31及び
32とに夫々直列に高周波電流を抑制するフェライトビ
ーズ等のインダクタより成る高周波電流抑制素子23及
び26と高周波電流抑制素子30及び33とを接続した
ので、このダイオード24,25とダイオード31,3
2とを流れる電流(逆回復電流やフリーホイール電流)
の高周波成分を抑制でき、雑音電圧やサージ電圧を低減
でき、図2Cに示す如くパルス増幅回路21及び28の
夫々の出力端子21d及び28dに得られる互に逆相の
パルス信号V1のノイズや歪を低減でき、復調器22及
び29の出力側に得られる音声信号の音質の向上を図る
ことができる。
電流を流すダイオード7及び8を夫々複数個のダイオー
ド7a,7b‥‥7nの並列回路及び複数個のダイオー
ド8a,8b‥‥8nの並列回路で構成し、図2Dに示
す如く出力パルス信号V2の立上り期間tr及び立下り
期間tfを短くするようにしたものである。その他は図
1と同様に構成する。
立上り期間tr及び立下り期間tfはスイッチング素子
4a,4bの応答スピードの遅れと、スイッチング素子
4a,4bの寄生容量等の原因で生じる(寄生容量が大
きくて寄生容量に流れる電流が増加すると、この期間t
r,tfは長くなる。)。この立上り期間tr及び立下
り期間tfは短いほど出力パルス信号の歪が減って図2
Aの理想波形に近づくので、復調された音声信号の歪も
減り音質も向上する。
流すダイオードを複数個のダイオードの並列接続回路と
したときには1個当たりのダイオードの電流を減らすこ
とができ、またスイッチング素子4a,4bの寄生容量
をキャンセルする作用効果もあるので、この出力パルス
信号の立上り期間tr及び立下り期間tfを図2Dに示
す如く短くすることができる。
用効果が得られると共に更に図2Dに示す如く出力パル
ス信号V2の立上り期間tr及び立下り期間tfを短く
することができ、復調された音声信号の歪も減り、更に
音質を向上することができる。
8の両方、ダイオード24及び25の両方、ダイオード
31及び32の両方に直列に夫々フェライトビーズ等の
インダクタより成る高周波電流抑制素子を設けたが、こ
の一方のダイオードに直列にこの高周波電流抑制素子を
設けるようにしても上述と同様の作用効果が得られるこ
とは容易に理解できよう。
明の要旨を逸脱することなく、その他種々の構成が採り
得ることは勿論である。
すダイオードに直列に高周波電流を抑制する高周波電流
抑制素子を接続したので、このダイオードに流れる電流
(逆回復電流やフリーホイール電流)の高周波成分を抑
制でき、雑音電圧やサージ電圧を低減でき、パルス増幅
回路の出力側に得られるパルス信号のノイズや歪を低減
でき、復調器の出力側に得られる音声信号の音質の向上
を図ることができる。
す構成図である。
る。
る。
る。
ドライバ回路、4‥‥パルス増幅回路、4a,4b‥‥
スイッチング素子、5‥‥復調器、6‥‥スピーカ、
7,8‥‥ダイオード、9,10‥‥高周波電流抑制素
子
Claims (5)
- 【請求項1】 音声信号をパルスの形に変調するパルス
変調手段と、 前記パルス変調手段の出力信号を次段のパルス増幅手段
を駆動するのに最適な信号へ増幅するドライバ手段と、
前記ドライバ手段の出力信号に応じてパルス信号を生成
するパルス増幅手段と、前記パルス増幅手段の出力信号
から音声信号を復調する復調手段とを備える音声信号再
生装置において、 前記パルス増幅手段の出力側と電源との間にダイオード
を接続すると共に前記ダイオードに直列に高周波電流を
抑制する高周波電流抑制手段を接続したことを特徴とす
る音声信号再生装置。 - 【請求項2】 請求項1記載の音声信号再生装置におい
て、 前記電源を正及び負電源とし、前記パルス増幅手段の出
力側と前記正及び負電源との間に夫々第1及び/又は第
2のダイオードを接続すると共に前記第1及び/又は第
2のダイオードに夫々直列に高周波電流を抑制する第1
及び/又は第2の高周波電流抑制手段を接続したことを
特徴とする音声信号再生装置。 - 【請求項3】 請求項1記載の音声信号再生装置におい
て、 前記電源を直流電源とし、前記パルス増幅手段の出力側
と前記直流電源の正極及び負極との間に夫々第1及び/
又は第2のダイオードを接続すると共に前記第1及び/
又は第2のダイオードに夫々直列に高周波電流を抑制す
る第1及び/又は第2の高周波電流抑制手段を接続した
ことを特徴とする音声信号再生装置。 - 【請求項4】 請求項1記載の音声信号再生装置におい
て、 前記ダイオードが並列接続された複数個のダイオードで
あることを特徴とする音声信号再生装置。 - 【請求項5】 請求項2又は3記載の音声信号再生装置
において、 前記第1及び/又は第2のダイオードが夫々並列接続さ
れた複数個のダイオードであることを特徴とする音声信
号再生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001142160A JP2002345071A (ja) | 2001-05-11 | 2001-05-11 | 音声信号再生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001142160A JP2002345071A (ja) | 2001-05-11 | 2001-05-11 | 音声信号再生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002345071A true JP2002345071A (ja) | 2002-11-29 |
Family
ID=18988514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001142160A Pending JP2002345071A (ja) | 2001-05-11 | 2001-05-11 | 音声信号再生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002345071A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009225570A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5153439A (ja) * | 1974-11-06 | 1976-05-11 | Sony Corp | |
JPS55154810A (en) * | 1979-05-22 | 1980-12-02 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
JPS62133415U (ja) * | 1986-02-18 | 1987-08-22 | ||
JPH04138065A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | インバータの電圧吸収回路 |
JPH114150A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | 半導体装置とこの半導体装置を用いた電力変換装置 |
JP2000513159A (ja) * | 1996-06-21 | 2000-10-03 | ユニヴァーシティ・オブ・ブリストル | 低電力オーディオ装置 |
JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
JP2001085627A (ja) * | 1999-09-16 | 2001-03-30 | Sharp Corp | スイッチング電源装置 |
JP2001103731A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 電力用の保護回路 |
-
2001
- 2001-05-11 JP JP2001142160A patent/JP2002345071A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5153439A (ja) * | 1974-11-06 | 1976-05-11 | Sony Corp | |
JPS55154810A (en) * | 1979-05-22 | 1980-12-02 | Sony Corp | Amplifying circuit for pulse-width-modulated signal |
JPS62133415U (ja) * | 1986-02-18 | 1987-08-22 | ||
JPH04138065A (ja) * | 1990-09-28 | 1992-05-12 | Toshiba Corp | インバータの電圧吸収回路 |
JP2000513159A (ja) * | 1996-06-21 | 2000-10-03 | ユニヴァーシティ・オブ・ブリストル | 低電力オーディオ装置 |
JPH114150A (ja) * | 1997-06-11 | 1999-01-06 | Toshiba Corp | 半導体装置とこの半導体装置を用いた電力変換装置 |
JP2001024491A (ja) * | 1999-07-07 | 2001-01-26 | Hitachi Ltd | 容量性負荷駆動回路及び容量性負荷駆動回路をもつ表示装置 |
JP2001085627A (ja) * | 1999-09-16 | 2001-03-30 | Sharp Corp | スイッチング電源装置 |
JP2001103731A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 電力用の保護回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009225570A (ja) * | 2008-03-17 | 2009-10-01 | Fuji Electric Holdings Co Ltd | 電力変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750731B2 (en) | PWM loop filter with minimum aliasing error | |
US7705672B1 (en) | Buck converters as power amplifier | |
CN100588115C (zh) | 半波式脉冲宽度调制式d类音频放大器 | |
US20040232978A1 (en) | Filterless class D amplifiers using spread spectrum PWM modulation | |
US8164382B2 (en) | Concept, method and apparatus of improved distortion switched-mode amplifier | |
US6545533B2 (en) | Class D audio speaker amplifier circuit with pseudo noise modulation | |
Jiang | Fundamentals of audio class D amplifier design: A review of schemes and architectures | |
US9793867B2 (en) | Method and apparatus for achieving very high-output signal swing from class-D amplifier using fewer components | |
US9973157B2 (en) | Method and apparatus for achieving high-output signal swing from class-D amplifier | |
EP1500188A2 (en) | Power amplifier | |
JPH11204850A (ja) | ピエゾ駆動回路 | |
JP3499236B1 (ja) | ディジタル電力増幅器 | |
JP2012156616A (ja) | 半導体集積回路およびその動作方法 | |
US5729175A (en) | Method of driving a class D audio power amplifier using non-overlapping edge drive signals | |
US5422597A (en) | Means and method of enhancing signal resolution and dynamic range extension in a pulse width modulation amplifier | |
US20090066412A1 (en) | Class-d amplifier circuit | |
JP3132280B2 (ja) | D級電力増幅器 | |
JP2003152468A (ja) | パワーアンプ | |
JP2002345071A (ja) | 音声信号再生装置 | |
WO1982000739A1 (fr) | Amplificateur de puissance | |
KR100453708B1 (ko) | 고효율 스위칭 증폭기 | |
JP4461637B2 (ja) | 音声信号再生装置 | |
JP3439055B2 (ja) | 垂直出力回路 | |
JP4120829B2 (ja) | パワーアンプ装置およびdc成分除去方法 | |
US11121682B1 (en) | Single-stage boost class-D amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100330 |