JP2012050176A - 電力変換装置のパワーモジュール - Google Patents

電力変換装置のパワーモジュール Download PDF

Info

Publication number
JP2012050176A
JP2012050176A JP2010187364A JP2010187364A JP2012050176A JP 2012050176 A JP2012050176 A JP 2012050176A JP 2010187364 A JP2010187364 A JP 2010187364A JP 2010187364 A JP2010187364 A JP 2010187364A JP 2012050176 A JP2012050176 A JP 2012050176A
Authority
JP
Japan
Prior art keywords
power
fwds
power module
diode
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010187364A
Other languages
English (en)
Inventor
Hiroshi Takubo
拡 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2010187364A priority Critical patent/JP2012050176A/ja
Publication of JP2012050176A publication Critical patent/JP2012050176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】半導体スイッチング素子に逆並列に接続される炭化ケイ素のＦＷＤが逆回復動作をするときに共振が抑制されて電磁ノイズの発生を防止できるようにする。
【解決手段】回路パターン１０ａ，１０ｂ上で、半導体スイッチング素子であるＩＧＢＴ１ａ，１ｂと炭化ケイ素で構成されたワイドバンドギャップデバイスであるＦＷＤ２ａ，２ｂとが逆並列に接続されている。ＦＷＤ２ａ，２ｂの外周部には、これを取り囲むようにして磁性体のフェライトリング７が接着されている。これにより、等価回路的には、ＦＷＤ２ａ，２ｂにフェライトリング７のインピーダンス成分である抵抗分が直列に接続された形になる。この抵抗分は、ＦＷＤ２ａ，２ｂの逆回復動作のときに生じる共振現象を抑制し、電磁ノイズの発生を防止することができる。
【選択図】図１

Description

本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳ−ＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）などのパワー半導体スイッチング素子と、炭化ケイ素からなるワイドバンドギャップ半導体素材を適用したダイオードとを逆並列に接続した並列回路を内蔵する電力変換装置のパワーモジュールに関する。
電動機駆動用インバータなどの電力変換装置では、ＩＧＢＴ、ＭＯＳ−ＦＥＴなどの自己消弧形半導体スイッチング素子をスイッチングさせることにより負荷であるモータに制御された電力を供給することが一般に行われている。
図６はスイッチング素子にＩＧＢＴを使用した電動機駆動用インバータの回路構成例を示す図である。
電動機駆動用インバータは、ＩＧＢＴ１ａ，１ｂと還流用のダイオードであるＦＷＤ（フリー・ホイリング・ダイオード）２ａ，２ｂとが逆並列に接続され、これらを上下に直列に接続したアーム３を有している。このアーム３には、主回路の主端子３ａ，３ｂ，３ｃと補助端子３ｄ，３ｅとを有している。この電動機駆動用インバータは、このようなアーム３を３個並列に接続して三相電力変換装置を構成している。電動機駆動用インバータは、その入力に直流電源４が接続され、出力には、負荷である電動機５が接続され、さらにアーム３と並列に低インピーダンスのスナバコンデンサ６が接続されている。スナバコンデンサ６は、スイッチング素子がスイッチングする際に発生するスパイク電圧を抑制するためのものである。
以上の構成の電動機駆動用インバータは、各アームの上下のスイッチング素子を交互にオン、オフさせることにより、電動機５に任意の電圧、周波数の電力を供給するように構成されている。また、スイッチング素子をオン、オフするタイミングは、正弦波など出力の指令（電圧指令）と三角波などの搬送波との大小比較により生成される。
一方、上述のようなパワー半導体チップは、装置への実装、および半導体チップの放熱処理を容易にする目的により、樹脂などにより形成された、いわゆるモジュール・パッケージとして構成されて提供されることが一般的である。図６においては、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂを含む波線で囲ったアーム３の部分がパワーモジュールとして形成され、したがって三相電力変換装置では、３個のこのようなパワーモジュールを組み合わせて構成していることになる。
図７はパワーモジュールの外観を示す図、図８はパワーモジュールの内部構成を示す断面図、図９はパワーモジュールの内部構成を示す平面図である。
パワーモジュールは、その外観例を図７に示したように、主回路配線用の主端子３ａ，３ｂ，３ｃおよびＩＧＢＴ１ａ，１ｂをオン、オフさせるための制御信号を入力する補助端子３ｄが設けられ、樹脂によってモールドされている。
パワーモジュールの内部は、図８および図９に示したように、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂが薄いセラッミクやエポキシ樹脂により形成された絶縁基板１０に搭載されている。すなわち、絶縁基板１０は、その上に回路パターン１０ａ，１０ｂ，１０ｃ，１０ｄが作成され、回路パターン１０ａ，１０ｂの上にＩＧＢＴ１ａ，１ｂおよび３個のＦＷＤ２ａ，２ｂがはんだなどによりろう付けされている。また、ＩＧＢＴ１ａ，１ｂのエミッタ電極およびＦＷＤ２ａ，２ｂのアノード電極の間は、アルミニウムや金製のワイヤ１１ａに接続され、これらと回路パターン１０ａ，１０ｂ，１０ｃ，１０ｄとの間は、ワイヤ１１ｂにより接続されている。なお、パワーモジュールの主端子３ａは、回路パターン１０ａに接続され、主端子３ｂは、回路パターン１０ｃに接続され、主端子３ｃは、回路パターン１０ｂに接続され、補助端子３ｄ，３ｅは、回路パターン１０ｄに接続されている。
また、絶縁基板１０は、銅板１２上にろう付けされ、樹脂封止されて、１つのパワーモジュールが形成されている。このパワーモジュールは、銅板１２を冷却体１３に密着させて使用される。これにより、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂが通電することに伴う発熱は、絶縁基板１０を介して銅板１２へ伝達され、更に銅板１２に取り付けられた冷却体１３へ伝達されて放熱される。
上述のように電力変換装置のパワーモジュールでは、近年シリコン製パワー半導体デバイスに代わり、炭化ケイ素、いわゆるワイドバンドギャップデバイスの開発が進み、炭化ケイ素ダイオードの実用化が進んでいる。特に、ワイドバンドギャップデバイスは、シリコンデバイスよりも破壊電界強度が高いため、半導体チップを薄くすることが可能であり、そのため通電時のオン電圧を低くできるという特徴を有する。そのため、ワイドバンドギャップデバイスを使用することにより、装置の損失が低減し、高効率化を図ったり、半導体チップ自体の小形化を図ったりすることが可能である。
一方、スイッチングに関しても、ワイドバンドギャップデバイスではユニポーラ形デバイスでも必要な電圧定格を満足できることから高速なスイッチングが可能であり、シリコン製デバイスよりもスイッチング特性が向上できる。
しかし、パワー半導体デバイスは高圧大電流の直流電源をスイッチングするため、スイッチングする際に発生する電磁ノイズが大きいという問題点がある。さらに、従来のシリコンデバイスよりも高速スイッチングが可能なワイドバンドギャップデバイスでは、より電磁ノイズの増大が顕著となり、電力変換装置の近傍に設置された他機器が誤動作し、ラジオなどに雑音が入るなどの悪影響を及ぼす可能性が高くなる。
図１０はパワーモジュールのスイッチング動作時における電気的な等価回路であり、図１１はＦＷＤの逆回復時における波形を示す図である。なお、図１１において、ＩＤは、ＦＷＤの電流変化、ＶＤは、ＦＷＤの電圧変化を示している。
パワーモジュールのスイッチング動作時における電気的な等価回路は、スナバコンデンサ６、配線上に存在する寄生インダクタンス分Ｌ、およびＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量ＣからなるＬＣ直列共振回路により表すことができる。特に、ＦＷＤ２ａ，２ｂをワイドバンドギャップデバイスにより構成した場合、高速な逆回復動作によりこのＬＣ直列共振回路に共振が発生し、高周波の共振電流が流れ、この電流により発生する磁界がノイズの原因となる。
ワイドバンドギャップデバイスにより構成した炭化ケイ素のＦＷＤ２ａ，２ｂは、図１１に示したように、逆回復動作のタイミングで非常に高い電圧変化率（ｄＶ／ｄｔ）が生じ、これがトリガとなって数十ＭＨｚという非常に高い周波数の共振を引き起こしている。
これに対し、炭化ケイ素を材料とするダイオードを含むＬＣＲ回路の共振を抑制する方法が提案されている（たとえば、特許文献１参照）。この特許文献１によれば、炭化ケイ素ダイオードに並列に抵抗を接続している。これにより、外部配線によって形成されるＬＣＲ回路の抵抗成分の変化を抑えたことで、共振の発生を抑えている。
また、スイッチング素子にＩＧＢＴおよびＦＷＤにバンドギャップの大きなデバイスを用いた電力変換装置においてノイズを低減する別の方法も提案されている（たとえば、特許文献２参照）。この特許文献２によれば、炭化ケイ素ダイオードに並列にシリコンＰＩＮダイオードを接続し、逆回復の際の閉回路のインピーダンス（Ｒ，Ｌ，Ｃ）に関して、Ｒ2＞４Ｌ／Ｃを満たすようにして、共振の発生を抑えている。
特開２００３−７８３２号公報 特開２００９−１５９１８４号公報
しかしながら、炭化ケイ素ダイオードに並列に抵抗を接続する構成では、インバータの回路を組んだ際に、直流電源間に抵抗を接続することになってしまい、電力変換効率が低下するという問題点があった。また、炭化ケイ素ダイオードに並列にシリコンＰＩＮダイオードを接続する構成では、これらのダイオードの組み合わせのみで、Ｒ2＞４Ｌ／Ｃなる条件を満たすように調整することが困難であるという問題点があった。
本発明はこのような点に鑑みてなされたものであり、炭化ケイ素のＦＷＤが逆回復動作をするとき、電力変換効率が低下することがなく、インバータを構成したときに非共振条件を満たすように調整可能な電力変換装置のパワーモジュールを提供することを目的とする。
本発明では上記の課題を解決するために、自己消弧形半導体スイッチング素子と、炭化ケイ素から成るワイドバンドギャップのダイオードとを逆並列に接続した並列回路を少なくとも１組内蔵するパワーモジュールであって、前記ダイオードのチップの外周部に前記ダイオードのチップを取り囲むように磁性体リングを形成して、等価回路的に前記ダイオードに直列に抵抗分が接続されていることを特徴とする電力変換装置のパワーモジュールが提供される。
このような電力変換装置のパワーモジュールによれば、炭化ケイ素から成るダイオードのチップを磁性体リングで囲うように構成した。これにより、共振を抑制する抵抗分が共振回路に挿入されるので、ダイオードが逆回復動作をするときに生じる急峻な電流・電圧変化に伴う回路の共振現象が抑制される。
上記構成の電力変換装置のパワーモジュールは、炭化ケイ素のダイオードのチップを磁性体リングで囲うことで、磁性体リングのインピーダンス成分である抵抗分が共振回路に挿入されるため、共振回路の共振を容易に抑制できるという利点がある。また、その抵抗分は、等価回路的には、ダイオードに直列に挿入されるため、直流電源間に抵抗分が常に接続されていることがないので、電力変換効率の低下がなく、非共振条件を満たすように抵抗分の調整が可能である。
第１の実施の形態に係るパワーモジュールの内部構成を示す平面図である。 フェライトリングの周波数特性を示す図である。 パワーモジュールのスイッチング動作時における電気的な等価回路図である。 ＦＷＤの逆回復時における波形を示す図である。 第２の実施の形態に係るパワーモジュールの内部構成を示す平面図である。 スイッチング素子にＩＧＢＴを使用した電動機駆動用インバータの回路構成例を示す図である。 パワーモジュールの外観を示す図である。 パワーモジュールの内部構成を示す断面図である。 パワーモジュールの内部構成を示す平面図である。 パワーモジュールのスイッチング動作時における電気的な等価回路である。 ＦＷＤの逆回復時における波形を示す図である。
以下、本発明の実施の形態について、スイッチング素子にＩＧＢＴを使用し、ＦＷＤに炭化ケイ素デバイスで構成したダイオードを使用したパワーモジュールを電動機駆動用インバータに適用した場合を例に図面を参照して詳細に説明する。
図１は第１の実施の形態に係るパワーモジュールの内部構成を示す平面図、図２はフェライトリングの周波数特性を示す図、図３はパワーモジュールのスイッチング動作時における電気的な等価回路図、図４はＦＷＤの逆回復時における波形を示す図である。なお、図１および図２において、上記の図９および図１０に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。また、図４において、ＩＤは、ＦＷＤの電流変化、ＶＤは、ＦＷＤの電圧変化を示している。
第１の実施の形態に係るパワーモジュールにおいて、絶縁基板１０は、その下面に銅板１２がろう付けされ、上面には、回路パターン１０ａ，１０ｂ，１０ｃ，１０ｄが形成されている。回路パターン１０ａの上には、ＩＧＢＴ１ａおよび３個のＦＷＤ２ａが搭載されてろう付けされ、回路パターン１０ｂの上には、ＩＧＢＴ１ｂおよび３個のＦＷＤ２ｂが搭載されてろう付けされている。ここで、ＩＧＢＴ１ａ，１ｂは、主スイッチングデバイスであり、ＦＷＤ２ａ，２ｂは、炭化ケイ素で構成されたワイドバンドギャップデバイスである。
なお、ワイドバンドギャップデバイスは、大口径ウェハが製作困難であったり、ウェハの品質が安定しなかったりすることで、半導体チップの大きさは、シリコン製デバイスに比べて小さくなる。このため、ワイドバンドギャップデバイスでは、大容量化を図るのに小さいサイズの半導体チップを複数個並列に接続して使用することが一般的に行われており、ここでも、ＦＷＤ２ａ，２ｂは、それぞれ３個並列に接続して使用している。
また、回路パターン１０ａの上には、それぞれのＦＷＤ２ａの外周部を取り囲むようにして磁性体のフェライトリング７が接着され、回路パターン１０ｂの上においても、それぞれのＦＷＤ２ｂの外周部を取り囲むようにフェライトリング７が接着されている。
ＩＧＢＴ１ａ，１ｂの上面のエミッタ電極およびＦＷＤ２ａ，２ｂの上面のアノード電極は、ワイヤ１１ａによって接続され、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂは、逆並列に接続されている。ＩＧＢＴ１ａ，１ｂのエミッタ電極は、ワイヤ１１ｂによって回路パターン１０ｄに接続され、回路パターン１０ｄは、補助端子３ｄ，３ｅに接続されている。ＦＷＤ２ａのアノード電極は、ワイヤ１１ｂによって回路パターン１０ｂに接続され、ＦＷＤ２ｂのアノード電極は、ワイヤ１１ｂによって回路パターン１０ｃに接続されている。そして、回路パターン１０ａは、主端子３ａに接続され、回路パターン１０ｂは、主端子３ｃに接続され、回路パターン１０ｃは、主端子３ｂに接続されている。
フェライトリング７は、その抵抗およびインダクタンスに関して一般的に、図２に示したような周波数特性を有している。フェライトリング７は、低周波領域でインダクタンス成分が現れ、高周波領域ではインダクタンス値が減少するのに伴い、抵抗値が増加する。本発明では、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量および配線上に浮遊する寄生インダクタンス分で決まる共振周波数に合わせて、上述の抵抗値が増加する特性としたフェライトリング７を装着している。
これにより、図１のパワーモジュールを等価回路で示した図３によれば、等価回路的には、ＦＷＤ２ａ，２ｂにフェライトリング７のインピーダンス成分が直列に接続された形になる。したがって、フェライトリング７は、ＦＷＤ２ａ，２ｂに直列に接続される抵抗デバイスとして機能する。
フェライトリング７は、配線の寄生インダクタンス分Ｌおよび接合部容量Ｃで形成されるＬＣ共振回路に抵抗デバイスとして挿入されることにより、その共振回路の共振を抑制することができる。このとき、ＬＣ共振を防止するためのフェライトリング７の抵抗分Ｒは、下記の式が成立するように選定することが望ましい。
Ｒ2≧４Ｌ／Ｃ・・・（１）
ここで、Ｃは、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量である。Ｌは、フェライトリング７によるインダクタンス分を含む配線上に浮遊する寄生インダクタンス分であって、モジュールの内部配線インダクタンスおよびモジュール外部に配される電源コンデンサまたはスナバコンデンサ６までの配線インダクタンスの合算値である。
フェライトリング７が上記の式（１）を満たす抵抗分Ｒを有するようにするには、フェライトリング７の透磁率（μ）、複素透磁率（μ’）、大きさ（断面積、磁路の長さ）などを適宜調整すればよい。ここで、透磁率および複素透磁率は、フェライトリング７の素材を調整することによって調整される。
以上のように、ＦＷＤ２ａ，２ｂの外周部を取り囲むようにフェライトリング７を設けたことにより、図４に示すＦＷＤ２ａ，２ｂの逆回復波形によれば、逆回復時に生じる急峻な電流・電圧変化に伴う回路の共振現象が抑制されている。この電流・電圧の振動が抑制された結果、パワーモジュールは、自身からの電磁ノイズの発生を防止することができる。
図５は第２の実施の形態に係るパワーモジュールの内部構成を示す平面図である。なお、この図５において、図１に示した構成要素と同じまたは均等の構成要素については同じ符号を付してその詳細な説明は省略する。
この第２の実施の形態に係るパワーモジュールによれば、それぞれのＦＷＤ２ａ，２ｂに直列に抵抗デバイス８が接続されている。この抵抗デバイス８は、たとえば表面実装タイプの抵抗チップとすることができ、ＦＷＤ２ａ，２ｂに隣接して回路パターン１０ａ，１０ｂ上に接着され、ワイヤによってＦＷＤ２ａ，２ｂのアノード電極とＩＧＢＴ１ａ，１ｂのエミッタ電極との間に接続される。
抵抗デバイス８は、ＩＧＢＴ１ａ，１ｂおよびＦＷＤ２ａ，２ｂの接合部容量をＣ、配線上に浮遊する寄生インダクタンス分をＬとしたとき、上記の式（１）を満足する抵抗分Ｒと同じ抵抗値であればよい。
ＦＷＤ２ａ，２ｂに直列に抵抗デバイス８を接続したことにより、逆回復時に生じる急峻な電流・電圧変化が抑制され、これによってパワーモジュールからの電磁ノイズの発生を防止することができる。
なお、上記の実施の形態では、自己消弧形半導体スイッチング素子としてＩＧＢＴを使用したが、本発明はこれに限定されるものではなく、自己消弧形半導体スイッチング素子にＭＯＳ−ＦＥＴを使用することもできる。
１ａ，１ｂ ＩＧＢＴ
２ａ，２ｂ ＦＷＤ（フリー・ホイリング・ダイオード）
３ アーム
３ａ，３ｂ，３ｃ 主端子
３ｄ，３ｅ 補助端子
４ 直流電源
５ 電動機
６ スナバコンデンサ
７ フェライトリング
８ 抵抗デバイス
１０ 絶縁基板
１０ａ，１０ｂ，１０ｃ，１０ｄ 回路パターン
１１ａ，１１ｂ ワイヤ
１２ 銅板
１３ 冷却体

Claims (4)

  1. 自己消弧形半導体スイッチング素子と、炭化ケイ素から成るワイドバンドギャップのダイオードとを逆並列に接続した並列回路を少なくとも１組内蔵するパワーモジュールであって、
    前記ダイオードのチップの外周部に前記ダイオードのチップを取り囲むように磁性体リングを形成して、等価回路的に前記ダイオードに直列に抵抗分が接続されていることを特徴とする電力変換装置のパワーモジュール。
  2. 前記ダイオードのチップが複数個並列に接続され、それぞれの前記ダイオードのチップにこれを取り囲むように前記磁性体リングが形成されていることを特徴とする請求項１記載の電力変換装置のパワーモジュール。
  3. 前記抵抗分は、前記ダイオードの接合容量をＣ、モジュールの内部配線インダクタンスおよびモジュール外部に配される電源コンデンサまたはスナバコンデンサまでの配線インダクタンスの合算値をＬとすると、
    Ｒ2≧４Ｌ／Ｃ
    なる関係が成り立つような抵抗分Ｒの値を有していることを特徴とする請求項１または２記載の電力変換装置のパワーモジュール。
  4. 自己消弧形半導体スイッチング素子と、炭化ケイ素から成るワイドバンドギャップのダイオードとを逆並列に接続した並列回路を少なくとも１組内蔵するパワーモジュールであって、
    前記ダイオードと直列に抵抗デバイスを接続したことを特徴とする電力変換装置のパワーモジュール。
JP2010187364A 2010-08-24 2010-08-24 電力変換装置のパワーモジュール Pending JP2012050176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010187364A JP2012050176A (ja) 2010-08-24 2010-08-24 電力変換装置のパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187364A JP2012050176A (ja) 2010-08-24 2010-08-24 電力変換装置のパワーモジュール

Publications (1)

Publication Number Publication Date
JP2012050176A true JP2012050176A (ja) 2012-03-08

Family

ID=45904399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187364A Pending JP2012050176A (ja) 2010-08-24 2010-08-24 電力変換装置のパワーモジュール

Country Status (1)

Country Link
JP (1) JP2012050176A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225590A (ja) * 2012-04-20 2013-10-31 Mitsubishi Electric Corp 半導体装置
CN106856669A (zh) * 2015-05-29 2017-06-16 新电元工业株式会社 半导体装置及其制造方法
US9852928B2 (en) 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485535A (en) * 1987-09-25 1989-03-30 Fuji Electric Co Ltd Electric oscillation controlling method for inverter output circuit
JPH0964270A (ja) * 1995-08-25 1997-03-07 Fuji Electric Co Ltd 半導体装置
JP2006351986A (ja) * 2005-06-20 2006-12-28 Fuji Electric Device Technology Co Ltd パワー半導体モジュール
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP2009225570A (ja) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd 電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6485535A (en) * 1987-09-25 1989-03-30 Fuji Electric Co Ltd Electric oscillation controlling method for inverter output circuit
JPH0964270A (ja) * 1995-08-25 1997-03-07 Fuji Electric Co Ltd 半導体装置
JP2006351986A (ja) * 2005-06-20 2006-12-28 Fuji Electric Device Technology Co Ltd パワー半導体モジュール
JP2009159184A (ja) * 2007-12-26 2009-07-16 Hitachi Ltd フリーホイールダイオードとを有する回路装置、及び、ダイオードを用いた回路装置とそれを用いた電力変換器
JP2009225570A (ja) * 2008-03-17 2009-10-01 Fuji Electric Holdings Co Ltd 電力変換装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225590A (ja) * 2012-04-20 2013-10-31 Mitsubishi Electric Corp 半導体装置
US9852928B2 (en) 2014-10-06 2017-12-26 Infineon Technologies Ag Semiconductor packages and modules with integrated ferrite material
CN106856669A (zh) * 2015-05-29 2017-06-16 新电元工业株式会社 半导体装置及其制造方法
CN106856669B (zh) * 2015-05-29 2018-10-26 新电元工业株式会社 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US11063025B2 (en) Semiconductor module and power conversion device
US10749520B2 (en) Power circuit and power module using MISFET having control circuit disposed between gate and source
JP6513303B2 (ja) 電力用半導体モジュールおよび電力変換装置
TWI613787B (zh) 半導體模組和形成半導體模組的方法
JP5798412B2 (ja) 半導体モジュール
US10522517B2 (en) Half-bridge power semiconductor module and manufacturing method therefor
US10727213B2 (en) Power semiconductor module and power semiconductor device
JP5813781B2 (ja) 半導体装置および電子機器
US9515061B2 (en) Semiconductor module and semiconductor device
US11605613B2 (en) Semiconductor device
WO2019144422A1 (en) Power device package
WO2016129097A1 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US20210327781A1 (en) Semiconductor module circuit structure
JP2019017112A (ja) パワー回路
WO2022017789A1 (en) Switching components
JP2012050176A (ja) 電力変換装置のパワーモジュール
US9950898B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US8421163B2 (en) Power module
KR102474608B1 (ko) 적층 구조를 이용한 파워모듈 및 이를 이용한 전기자동차용 3상 구동 모듈
JP5119741B2 (ja) スイッチングモジュール
WO2019163114A1 (ja) パワーモジュール及びスイッチング電源
JP2020098819A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140812