JP5353703B2 - 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法 - Google Patents

接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法 Download PDF

Info

Publication number
JP5353703B2
JP5353703B2 JP2009537000A JP2009537000A JP5353703B2 JP 5353703 B2 JP5353703 B2 JP 5353703B2 JP 2009537000 A JP2009537000 A JP 2009537000A JP 2009537000 A JP2009537000 A JP 2009537000A JP 5353703 B2 JP5353703 B2 JP 5353703B2
Authority
JP
Japan
Prior art keywords
semiconductor
adhesive film
semiconductor chip
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009537000A
Other languages
English (en)
Other versions
JPWO2009048061A1 (ja
Inventor
恵一 畠山
祐樹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2009537000A priority Critical patent/JP5353703B2/ja
Publication of JPWO2009048061A1 publication Critical patent/JPWO2009048061A1/ja
Application granted granted Critical
Publication of JP5353703B2 publication Critical patent/JP5353703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29006—Layer connector larger than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

本発明は、接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法に関する。
従来、半導体チップと半導体チップ搭載用支持部材との接合には、銀ペーストが主に使用されていた。ところが、半導体チップの小型化・高性能化、並びに使用される支持部材の小型化、細密化に伴って、銀ペーストを用いる方法では、ペーストのはみ出しや半導体チップの傾きに起因するワイヤボンディング時の不具合の発生、接着剤層の膜厚の制御困難性及び接着剤層のボイド発生などの問題が顕在化している。また、小型化、高密度化の要求が高い携帯機器等の分野では内部に複数の半導体チップを積層した半導体装置が開発、量産されているが、このような半導体装置を製造する場合、上記の問題が特に顕在化しやすい。そのため、近年は銀ペーストに代えてフィルム状の接着剤（以下、半導体用接着フィルムという）が使用されるようになってきた。
半導体用接着フィルムを用いて半導体装置を製造する方法としては、（１）半導体用接着フィルムを任意のサイズに切り出したものを、配線付基材などの半導体チップ搭載用支持部材又は半導体チップ上に貼り付け、その上に半導体チップを熱圧着する個片貼り付け方式、及び、（２）半導体ウェハの裏面に半導体用接着フィルムを貼り付けた後、これを回転刃にて個片化し、接着フィルム付きの半導体チップを得て、それを半導体チップ搭載用支持部材又は半導体チップに熱圧着するウェハ裏面貼り付け方式がある。近年では、半導体装置の製造工程の簡略化を図るため、上記（２）のウェハ裏面貼り付け方式が主流となっている。
ウェハ裏面貼り付け方式では、上記のように、半導体用接着フィルムを貼り付けた半導体ウェハを回転刃にて切断することが一般的であった。しかし、回転刃を用いた一般的なダイシング方法により半導体ウェハ及び接着フィルムを同時に切断すると、切断後の半導体チップ側面においてクラック（チップクラック）が発生したり、切断面において接着フィルムがささくれ立ってバリが多く発生したりするという問題があった。このチップクラックやバリが存在すると、半導体チップをピックアップする際に半導体チップが割れ易くなる。特に、薄厚化された半導体ウェハから個片化した半導体チップを割れなくピックアップすることが困難となる。
そこで、近年、半導体ウェハの表面に形成された区画のためのストリートを切削してダイシング溝を形成し、そのダイシング溝に至るまでウェハの裏面を研削して半導体ウェハを個々の半導体チップに分割する方法が提案されている（例えば、特許文献１及び２を参照）。そして、このような先ダイシング方式により得られる半導体チップの裏面に半導体チップと同一サイズの接着フィルムを設ける方法として下記の方法がある。
（ａ）先ダイシング方式により分割済みの半導体ウェハ（複数の半導体チップ）、半導体用接着フィルム及びダイシングテープの積層体を準備し、エキスパンド装置でダイシングテープを拡張することにより半導体用接着フィルムを分割する方法。
（ｂ）先ダイシング方式により分割済みの半導体ウェハ（複数の半導体チップ）及び半導体用接着フィルムの積層体を準備し、ウェハ表面のストリート（ダイシング済みライン）に沿ってレーザーダイサーで半導体用接着フィルムを切断する方法。
特開２００２−０１６０２１号公報 特開２００２−３６７９３３号公報
しかし、上記（ａ）の方法は、別途エキスパンド装置が必要となるとともに、半導体用接着フィルムを分割した際のチップ端部からのフィルム伸びやバリなどのはみ出しが発生する問題がある。また、上記（ｂ）の方法は、別途レーザーダイシング装置が必要になるとともに、ストリートがずれた（カーフシフト）場合に対応するための各ライン毎の認識作業が必要となるため、短時間で効率よく半導体用接着フィルムを切断することが困難である。このように、半導体装置の製造に先ダイシング方式を適用する場合であっても、組立性と信頼性の両立を図るには、接着フィルムの分割に更なる改善の必要がある。
本発明は、上記事情に鑑みてなされたものであり、半導体ウェハから半導体チップを歩留よく得られるとともに、バリが十分少なく半導体チップとほぼ同一形状の接着フィルムが貼り付けられた接着フィルム付き半導体チップを得ることができる接着フィルム付き半導体チップの製造方法及びこの接着フィルム付き半導体チップの製造方法に好適に用いられる半導体用接着フィルム、並びに、組立性と信頼性との両立を可能とする半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため本発明の接着フィルム付き半導体チップの製造方法は、半導体ウェハの一方面に、半導体ウェハを複数の半導体チップに分画する切り込みを半導体ウェハの厚みよりも小さい深さで形成し、半導体ウェハの切り込みが形成されていない他方面を、切り込みに至るまで研削することにより得られる、複数の半導体チップからなる分割済み半導体ウェハと、半導体用接着フィルムと、ダイシングテープと、が少なくとも積層され、半導体用接着フィルムが１〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である、積層体を準備する工程と、複数の半導体チップをそれぞれ積層体の積層方向にピックアップすることによって半導体チップのピックアップで得られるせん断力を利用して半導体用接着フィルムを分割して接着フィルム付き半導体チップを得る工程とを備える。
本発明の接着フィルム付き半導体チップの製造方法によれば、先ダイシング方式と上記特定の半導体用接着フィルムとを組み合わせ、半導体チップのピックアップで得られるせん断力を利用して半導体用接着フィルムの分割を行うことにより、半導体ウェハから半導体チップを歩留よく得られるとともに、バリが十分少なく半導体チップとほぼ同一形状の接着フィルムが貼り付けられた接着フィルム付き半導体チップを容易に得ることができる。
半導体用接着フィルムの厚みが１μｍ未満であると、接着フィルムの作製が困難となり、１５μｍを超えると、半導体チップのピックアップによって半導体用接着フィルムを分割することが困難となる。また、半導体用接着フィルムの引張破断伸度が５％以上であると、ダイシングテープの引き伸ばし量を通常以上に大きくする必要があり、引張破断伸度の最大荷重時の伸度に対する割合が１１０％以上であると、バリの発生を抑制しながら半導体用接着フィルムを完全に分断することが困難となるため、半導体チップの形状に合った接着フィルムが得られにくくなる。
また、本発明の半導体装置の製造方法は、本発明の接着フィルム付き半導体チップの製造方法により得られた接着フィルム付き半導体チップを、他の半導体チップ又は半導体チップ搭載用支持部材に接着する工程を備える。
本発明の半導体装置の製造方法によれば、本発明の接着フィルム付き半導体チップの製造方法により得られた接着フィルム付き半導体チップを用いることにより、組立性と信頼性との両立を図ることができる。
本発明はまた、１〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である、本発明の接着フィルム付き半導体チップの製造方法に用いるための半導体用接着フィルムを提供する。
本発明によれば、半導体ウェハから半導体チップを歩留よく得られるとともに、バリが十分少なく半導体チップとほぼ同一形状の接着フィルムが貼り付けられた接着フィルム付き半導体チップを得ることができる接着フィルム付き半導体チップの製造方法及びこの接着フィルム付き半導体チップの製造方法に好適に用いられる半導体用接着フィルム、並びに、組立性と信頼性との両立を可能とする半導体装置の製造方法を提供することができる。
実施形態に係る接着フィルム付き半導体チップの製造方法を説明するための模式断面図である。 実施形態に係る接着フィルム付き半導体チップの製造方法を説明するための模式断面図である。 実施形態に係る接着フィルム付き半導体チップの製造方法を説明するための模式断面図である。 実施形態に係る接着フィルム付き半導体チップの製造方法を説明するための模式断面図である。 実施形態に係る接着フィルム付き半導体チップの製造方法を説明するための模式断面図である。 半導体装置の一実施形態を示す断面図である。
以下、本発明の好適な実施形態について詳細に説明する。
図１、２、３、４及び５は、本発明の接着フィルム付き半導体チップの製造方法の好適な一実施形態を説明するための模式断面図である。本実施形態に係る接着フィルム付き半導体チップの製造方法は、半導体ウェハ１の一方面（回路形成面）に、半導体ウェハを複数の半導体チップに分画する切り込み２１を半導体ウェハの厚みよりも小さく最終仕上げ厚みよりも深い深さＤ１で形成する第１工程（図１）と、半導体ウェハの切り込みが形成されていない他方面を、切り込み２１に至り、最終仕上げ厚みまで研削することにより、複数の半導体チップからなる分割済み半導体ウェハ７を得る第２工程（図２）と、分割済み半導体ウェハ７、本発明に係る半導体用接着フィルム８及びダイシングテープ３がこの順で積層された積層体２０を準備する第３工程（図３）と、ダイシングテープ３を分割済み半導体ウェハ７の複数の半導体チップが互いに離れる方向に引き伸ばした状態（図４）で、複数の半導体チップ７ａをそれぞれ積層体の積層方向にピックアップすることによって半導体用接着フィルム８を分割して接着フィルム付き半導体チップ３０を得る第４工程（図５）とを備える。これらの工程を経て得られる接着フィルム付き半導体チップ３０は、バリが十分少なく半導体チップ７ａとほぼ同一形状となる接着フィルム８ａを有する。
半導体ウェハ１としては、単結晶シリコンの他、多結晶シリコン、各種セラミック、ガリウム砒素などの化合物半導体などから構成されるウェハが使用される。
上記第１工程では、図１に示すように、ダイシングテープ３上に半導体ウェハ１を積層し、半導体ウェハの表面（回路面）側からダイシングブレード４によって目的とする半導体チップの最終仕上げ厚みより深くハーフカットすることにより、切り込み２１が形成される。本実施形態においては、Ｄ１が最終仕上げ厚みよりも５〜５０μｍ大きいことが好ましく。１０〜３０μｍ大きいことがより好ましい。
上記第２工程では、図２に示すように、第１工程で得られた半導体ウェハ１の切り込み２１が形成された面にバックグラインドテープ６を貼り付け、半導体ウェハの切り込みが形成されていない面を、バックグラインド装置のバックグラインドホイール５によってウェハが所定の厚み（最終仕上げ厚み）Ｄ２となるまで薄化（バックグラインド）することにより、複数の半導体チップからなる分割済み半導体ウェハ７が作製される。
バックグラインド装置としては、例えば、株式会社ディスコ社製のフルオートマチックグラインダ ＤＦＧ８５４０などを用いることができる。
バックグラインドテープ６としては、ポリエチレンテレフタレート系テープなどが使用される。
上記第３工程では、積層体２０が、分割済み半導体ウェハ７の裏面（バックグラインドテープ６側と反対の面）に半導体用接着フィルム８及びダイシングテープ３をこの順で貼り付けるか、又は半導体用接着フィルム８及びダイシングテープ３が積層された複合シートを半導体用接着フィルム８が分割済み半導体ウェハ７側に位置する向きで分割済み半導体ウェハ７の裏面に貼り付ける方法で準備される。
図３には、分割済みの半導体ウェハ７にバックグラインドテープ６が積層された状態が示されているが、バックグラインドテープ６は次の工程の前に剥離される。また、図３に示す積層体２０のダイシングテープ３には固定用のリングであるウェハリング２が備えられている。
ダイシングテープ３は、固定用のリングに対して固定可能な程度の粘着性を有し、上記第４工程でのピックアップの際に分割済み半導体ウェハ（複数の半導体チップ）７が互いに適度な間隔を有するように引き伸ばす（エキスパンドする）ことが可能なものであれば、特に制限なく用いられる。例えば、塩化ビニル系テープをダイシングテープとして用いることができる。商業的に入手可能なものとして、「ＡＤ−８０Ｈ」、「Ｔ−８０ＭＷ」（以上、電気化学工業社製、商品名）などが挙げられる。
上記第４工程では、エキスパンドしたダイシングテープ３の下側を吸着ドーム１１で真空吸着し、突き上げ針１０でピックアップする半導体チップがある部位を突き上げ、ピックアップコレット１２により半導体チップ７ａが積層体の積層方向（図５の矢印Ｃの方向）にピックアップされる。このとき、半導体用接着フィルム８にはその厚み方向にせん断力がかかり、半導体チップ７ａの形状で分断される。これにより、バリが十分少なく半導体チップとほぼ同一形状の接着フィルム８ａが貼り付けられた接着フィルム付き半導体チップ３０が得られる。
上記工程で使用されるピックアップ方式としては、ルネサス東日本セミコンダクタ社の多芯突き上げ方式、三段突き上げ方式等の薄肉チップ用として開発されている方式が好ましい。
多芯突き上げ方式や通常のピン突き上げ方式を用いる場合、ピンの配置としては、チップ四隅付近及びその間に等間隔にピンを配置することが好ましい。特に多芯突き上げ方式の場合、ピンを多く配置しすぎるとダイシングテープ下側からの吸着効果が薄れるため、１０ｍｍ×１０ｍｍ程度のサイズであれば９本程度の配置が好ましい。
また、半導体チップをピックアップするピックアップコレット１２は、チップサイズとほぼ同等のサイズにすることが好ましい。ピンを突き上げるときの条件として、突き上げ高さは最大で２０００μｍ以下が好ましく、７００μｍ以下が好ましく、６００μｍ以下がより好ましく、５００μｍ以下がさらに好ましい。２０００μｍを超える高さまで突き上げると、チップが割れる恐れがあるため好ましくない。
ピンを突き上げる速度は、２０〜２００ｍｍ／ｓが好ましく、３０〜１５０ｍｍ／ｓがより好ましく、５０〜１００ｍｍ／ｓがさらに好ましい。速度が２０ｍｍ／ｓ未満であると突き上げの際にダイボンディングフィルムを分割することが困難となる傾向にあるため好ましくない。
本実施形態においては、突き上げを２段階以上に分けて行ってもよい。例えば、１段階目を突き上げ高さ２５０〜１０００μｍ、突き上げ速度５０〜１００ｍｍ／ｓの条件で行い、２段階目を突き上げ高さ１０００〜２０００μｍ、突き上げ速度１〜３０ｍｍ／ｓの条件でピンの突き上げを行うことができる。
ダイシングテープ３のエキスパンドについては、エキスパンドリング９をダイシングテープ３の下側から上方（図４の矢印Ａの方向）に押し上げることにより、ダイシングテープ３が、分割済み半導体ウェハ（複数の半導体チップ）７が互いに離れる方向（図４の矢印Ｂの方向）に引き伸ばされる。ダイシングテープ３のエキスパンドは、ダイボンダ装置で行うことができる。
ダイシングテープ３のエキスパンド量は、初期のダイシングテープ３の最大幅が２００〜３００ｍｍの範囲の場合、引き伸ばした後のダイシングテープ３の幅（最大幅）と初期のダイシングテープ３の幅（最大幅）との差で、好ましくは１〜２０ｍｍであり、より好ましくは２〜１５ｍｍであり、更に好ましくは３〜１０ｍｍである。
本実施形態におけるダイシングテープ３のエキスパンド量は、従来の半導体用接着フィルムをエキスパンドにより切断する場合に比べて少なくすることができる。そのため、別途エキスパンド装置を追加する必要がない。
本実施形態においては、本発明に係る特定の半導体用接着フィルムを適用することにより、上記ピックアップ工程で半導体用接着フィルムからバリが十分少なく半導体チップとほぼ同一形状の接着フィルム８ａが分断される。
以下、本発明に係る半導体用接着フィルムについて説明する。
本発明に係る半導体用接着フィルムは、１〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である。このような半導体用接着フィルムは、熱硬化性樹脂及び／又は熱可塑性樹脂を含有し構成される。
半導体用接着フィルムの厚みが１μｍ未満であると、接着フィルムの作製が困難となり、１５μｍを超えると、半導体チップのピックアップによって半導体用接着フィルムを分割することが困難となる。また、半導体用接着フィルムの引張破断伸度が５％以上であると、ダイシングテープの引き伸ばし量を通常以上に大きくする必要がある。また、引張破断伸度の最大荷重時の伸度に対する割合が１１０％以上であることは、降伏状態が長いこと、又はネッキングが起こりやすいことを意味し、この場合、バリの発生を抑制しながら半導体用接着フィルムを完全に分断することが困難となるため、半導体チップの形状に合った接着フィルムが得られにくくなる。
上記と同様の観点から、引張破断伸度は、４％未満が好ましく、３．５％未満がより好ましい。同様に、引張破断伸度の最大荷重時の伸度に対する比率は、１０８％未満が好ましく、１０５％未満がより好ましい。なお、係る比率は、引張破断伸度と最大荷重時の伸度が一致するときに、最低値である１００％となる。
最大応力、最大荷重伸度及び引張破断伸度は、Ｂステージ状態の半導体用接着フィルムから切り出された、幅５ｍｍ、長さ５０ｍｍ及び厚さ２５μｍのサイズを有する短冊状の試験片を用いて、２５℃の環境下で、以下の条件で引張試験を行うことにより求められる。
引張試験機：ＳＩＭＡＤＺＵ製１００Ｎオートグラフ「ＡＧＳ−１００ＮＨ」
チャック間距離（試験開始時）：３０ｍｍ
引張速度：５ｍｍ／分
引張試験によって得られた応力−ひずみ曲線から、最大荷重、最大荷重時のチャック間長さ、及び破断時のチャック間長さを読み取り、これらの値と試料断面積の実測値を用いて、下記式により最大応力、最大荷重伸度及び引張破断伸度を算出する。
最大応力（Ｐａ）＝最大荷重（Ｎ）／試料の断面積（ｍ２）
最大荷重時の伸度（％）＝｛（最大荷重時のチャック間長さ（ｍｍ）−３０）／３０｝×１００
引張破断伸度（％）＝｛（破断時のチャック間長さ（ｍｍ）−３０）／３０｝×１００
通常、複数の試験片について測定を行い、その平均値をその半導体用接着フィルムの引張特性として記録する。再現性の観点から、引張試験は上記条件で行うことが好ましいが、実質的に同一の試験結果を与える他の条件に変更してもよい。
また、半導体用接着フィルムの厚みは、被着体との密着性及びフィルムの分断性の観点から、３〜１５μｍが好ましく、５〜１５μｍがより好ましい。
半導体用接着フィルム８は、好ましくは、高分子量成分、熱硬化性成分及びフィラーを含有する。これらの成分によって半導体用接着フィルム８を構成し、各成分の種類及び配合量を調整することにより、上記特定の引張特性を有する半導体用接着フィルム８が得られる。高分子量成分としては、熱可塑性樹脂が好ましい。
半導体用接着フィルムを構成する高分子量成分は、６０℃以下のガラス転移温度（Ｔｇ）を有することが好ましい。また、３００℃以上の耐熱性を有する高分子量成分が好ましい。好適な高分子量成分の具体例としては、ポリイミド樹脂、ポリアミドイミド樹脂、フェノキシ樹脂、アクリル樹脂、ポリアミド樹脂及びウレタン樹脂が挙げられる。これらを１種又は複数組み合わせて用いることができる。これらの中でも、ポリイミド樹脂が特に好ましい。ポリイミド樹脂を用いることにより、フィラーの含有量をある程度小さく維持しながら、上述のような引張特性を半導体用接着フィルム８に容易に付与することができる。
熱硬化性成分は、加熱により架橋して硬化体を形成し得る成分であり、例えば、熱硬化性樹脂及びその硬化剤から構成される。熱硬化性樹脂としては、従来公知のものを使用することができ、特に制限はないが、中でも半導体周辺材料としての利便性（高純度品の入手容易、品種が多い、反応性制御しやすい）の点で、エポキシ樹脂、及び１分子中に少なくとも２個の熱硬化性イミド基を有するイミド化合物が好ましい。エポキシ樹脂は、通常エポキシ樹脂硬化剤と併用される。
エポキシ樹脂は、好ましくは２個以上のエポキシ基を有する化合物である。硬化性や硬化物特性の点から、フェノールのグリシジルエーテル型のエポキシ樹脂が好ましい。フェノールのグリシジルエーテル型のエポキシ樹脂としては、例えば、ビスフェノールＡ、ビスフェノールＡＤ、ビスフェノールＳ、ビスフェノールＦ又はハロゲン化ビスフェノールＡとエピクロルヒドリンの縮合物、フェノールノボラック樹脂のグリシジルエーテル、クレゾールノボラック樹脂のグリシジルエーテル、及びビスフェノールＡノボラック樹脂のグリシジルエーテルが挙げられる。これらの中でも、ノボラック型エポキシ樹脂（クレゾールノボラック樹脂のグリシジルエーテル及びフェノールノボラック樹脂のグリシジルエーテル等）は、硬化物の架橋密度が高く、フィルムの熱時の接着強度を高くすることができる点で好ましい。これらは単独で又は二種類以上を組み合わせて使用することができる。
エポキシ樹脂硬化剤としては、例えば、フェノール系化合物、脂肪族アミン、脂環族アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環族酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、及び第３級アミンが挙げられる。これらの中でもフェノール系化合物が好ましく、その中でも２個以上のフェノール性水酸基を有するフェノール系化合物が特に好ましい。より具体的には、ナフトールノボラック樹脂及びトリスフェノールノボラック樹脂が好ましい。これらのフェノール系化合物をエポキシ樹脂硬化剤として用いると、パッケージ組み立てのための加熱の際のチップ表面及び装置の汚染や、臭気の原因となるアウトガスの発生を有効に低減できる。
フィラーの含有量を調整することにより、半導体用接着フィルムの引張特性を制御することができる。フィラーの含有量を多くすると、引張破断伸度が小さくなる傾向、及び引張破断伸度の最大荷重時の伸度に対する比率が小さくなる傾向がある。また、フィラーを適量用いることにより、取扱い性の向上、熱伝導性の向上、溶融粘度の調整、チクソトロピック性の付与などの効果を得ることも可能である。
上記目的の観点から、フィラーは無機フィラーであることが好ましい。より具体的には、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、アルミナ、窒化アルミニウム、ほう酸アルミウイスカ、窒化ホウ素、結晶性シリカ、非晶性シリカ及びアンチモン酸化物からなる群より選ばれる少なくとも１種の無機材料を含む無機フィラーが好ましい。これらの中でも、熱伝導性向上のためには、アルミナ、窒化アルミニウム、窒化ホウ素、結晶性シリカ及び非晶性シリカが好ましい。溶融粘度の調整やチクソトロピック性の付与の目的には、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、アルミナ、結晶性シリカ及び非晶性シリカが好ましい。また、耐湿性を向上させるためには、アルミナ、シリカ、水酸化アルミニウム及びアンチモン酸化物が好ましい。複数種類のフィラーを混ぜて使用してもよい。
フィラーの含有量が多くなると、引張破断伸度が小さくなるとともに弾性率が高くなって破断強度が上昇する傾向がある一方で、接着性の低下によって耐リフローククラック性が低下する傾向がある。特に、有機基板のような表面に凹凸が形成されている被着体と半導体チップの間でリフロー時に破壊が進行し易くなる傾向がある。また、フィラーの含有量が多くなると、ＨＡＳＴ試験等の高温高湿環境下における信頼性試験に対する耐性が低下する傾向もある。更に、フィラーの含有量が多くなると、半導体用接着フィルムを半導体ウェハへ貼り付け可能な温度も上昇してしまう傾向がある。以上のような事情を鑑みると、フィラーの含有量は、半導体用接着フィルムの全質量に対して好ましくは３０質量％未満、より好ましくは２５質量％未満。更に好ましくは２０質量％未満である。
半導体用接着フィルム８は、１００℃以下の温度で被着体である半導体ウェハに貼り付け可能であることが好ましい。ここで、所定の温度に保持された半導体用接着フィルムを半導体ウェハに貼り付けたときに、半導体用接着フィルムと半導体ウェハの界面におけるピール強度が２０Ｎ／ｍ以上であれば、半導体ウェハに貼り付け可能であると判断される。半導体用接着フィルムは、例えば、１００℃以下の温度に設定されたホットロールラミネータを用いて半導体ウェハに貼り付けられる。ピール強度の測定は、２５℃の雰囲気中、引張り角度９０°、引張り速度５０ｍｍ／分として行われる。例えば、フィラーの含有量を小さくしたり、低いＴｇを有する熱可塑性樹脂を用いたりすることにより、１００℃以下で半導体ウェハに貼り付け可能な半導体用接着フィルムが得られる。半導体用接着フィルム８が半導体ウェハに貼り付け可能な温度は、より好ましくは９５℃以下、更に好ましくは９０℃以下である。バックグラインドテープの耐熱性を考慮する場合、半導体用接着フィルム８は、８０℃以下の温度で被着体である半導体ウェハに貼り付け可能であることが好ましい。
半導体用接着フィルム８は、半導体チップ搭載用支持部材に半導体チップを搭載する場合に要求される耐熱性および耐湿性を有することが好ましい。その為、耐リフロークラック性試験をパスしていることが好ましい。接着強度を指標にして半導体用接着フィルムの耐リフロークラック性を評価することができる。良好な耐リフロークラック性を得るためには、４×２ｍｍ角の接着面積で半導体用接着フィルムを半導体ウェハに接着したときに、ピール強度が初期に１．０ｋｇ／ｃｍ以上、８５℃／８５％の雰囲気下で４８時間放置した後に０．５ｋｇ／ｃｍ以上であることが好ましい。初期のピール強度は１．３ｋｇ／ｃｍ以上であることがより好ましく、１．５ｋｇ／ｃｍであることが更に好ましくい。８５℃／８５％の雰囲気下で４８時間放置した後のピール強度は０．７ｋｇ／ｃｍ以上であることがより好ましく、０．８ｋｇ／ｃｍ以上であることが更に好ましい。
半導体用接着フィルム８は、例えば、熱可塑性樹脂などの高分子量成分、熱硬化性成分、フィラー及びこれらを溶解又は分散する有機溶剤を含有する塗工液を基材フィルムに塗付し、基材フィルム上の塗工液から加熱により有機溶剤を除去する方法で得ることができる。
有機溶媒は、材料を均一に溶解又は分散できるものであれば制限はなく、例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ−メチルピロリドン、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、トルエン、ベンゼン、キシレン、メチルエチルケトン、テトラヒドロフラン、エチルセロソルブ、エチルセロソルブアセテート、ブチルセロソルブ、ジオキサン、シクロヘキサノン及び酢酸エチルが挙げられる。これらは単独で又は二種類以上を組み合わせて使用することができる。
基材フィルムは、有機溶剤の除去のための加熱に耐えるものであれば特に限定するものではない。基材フィルムの例としては、ポリエステルフィルム、ポリプロピレンフィルム、ポリエチレンテレフタレートフィルム、ポリイミドフィルム、ポリエーテルイミドフィルム、ポリエーテルナフタレートフィルム、及びメチルペンテンフィルムが挙げられる。これらフィルムを２種以上組み合わせた多層フィルムを基材フィルムとして用いてもよい。基材フィルムの表面はシリコーン系、シリカ系等の離型剤などで処理されていてもよい。有機溶剤の除去後、基材フィルムを除去することなく、半導体用接着フィルムの支持体としてそのまま用いてもよい。
半導体用接着フィルムは、ダイシングテープと貼り合わせた複合シートの状態で保管及び使用することもできる。このような複合シートを用いることにより、半導体装置製造工程を簡略化することができる。
本発明の接着フィルム付き半導体チップの製造方法に用いるための半導体用接着フィルムは、下記の構成を有するダイボンディングフィルムとして供給されたものであってもよい。
（ａ）基材と、熱硬化性樹脂及び／又は熱可塑性樹脂を含有する接着剤層と、をこの順に備えるダイボンディングフィルム。
（ｂ）基材と、粘着剤層と、熱硬化性樹脂及び／又は熱可塑性樹脂を含有する接着剤層と、をこの順に備えるダイボンディングフィルム。
（ｃ）基材と、熱硬化性樹脂及び／又は熱可塑性樹脂を含有する粘接着剤層と、をこの順に備えるダイボンディングフィルム。
（ａ）及び（ｂ）のダイボンディングフィルムにおける接着剤層、並びに、（ｃ）のダイボンディングフィルムにおける粘接着剤層は、上述した本発明に係る半導体用接着フィルムである。
（ａ）のダイボンディングフィルムを用いる場合、以下のいずれかの方法により本発明に係る積層体を得ることができる。
（１）まず、上記（ａ）のダイボンディングフィルムの接着剤層と、半導体ウェハとを貼り合わせる。次に、ダイボンディングフィルムの基材をはく離する。次に、粘着剤層と基材とをこの順に備えたダイシングテープ部材の粘着剤層と、接着剤層とを貼り合わせる。
（２）まず、上記（ａ）のダイボンディングフィルムの接着剤層と、粘着剤層と基材層とをこの順に備えたダイシングテープ部材の粘着剤層とを貼り合わせる。次に、ダイボンディングフィルムの基材をはく離し、接着剤層と半導体ウェハとを貼り合わせる。
（ｂ）のダイボンディングフィルムを用いる場合、以下の方法により本発明に係る積層体を得ることができる。
（３）上記（ｂ）のダイボンディングフィルムの接着剤層と半導体ウェハとを貼り合わせる。基材及び粘着剤層がダイシングテープとして機能するものである場合、これにより積層体を得ることができる。なお、基材を剥離後、粘着剤層にダイシングテープを貼り合わせて積層体を得てもよい。
（ｃ）のダイボンディングフィルムを用いる場合、以下の方法により本発明に係る積層体を得ることができる。
（４）まず、上記（ｃ）のダイボンディングフィルムの粘接着剤層と半導体ウェハとを貼り合わせる。基材がダイシングテープとして機能するものである場合、これにより積層体を得ることができる。なお、基材を剥離後、粘着剤層にダイシングテープを貼り合わせて積層体を得てもよい。
上記（ｃ）のダイボンディングフィルムを用いる例に示されるように、本発明はまた、半導体ウェハの一方面に、半導体ウェハを複数の半導体チップに分画する切り込みを半導体ウェハの厚みよりも小さい深さで形成し、半導体ウェハの切り込みが形成されていない他方面を、切り込みに至るまで研削することにより得られる、複数の半導体チップからなる分割済み半導体ウェハと、フィルム状粘接着剤と、基材と、が少なくとも積層され、上記フィルム状粘接着剤が１〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である、積層体を準備する工程と、複数の半導体チップをそれぞれ積層体の積層方向にピックアップすることによって上記フィルム状粘接着剤を分割して接着フィルム付き半導体チップを得る工程とを備える接着フィルム付き半導体チップの製造方法を提供できる。上記基材は、ダイシングテープとして機能するものを使用できる。
本実施形態においては、本発明に係る半導体用接着フィルムが半導体ウェハ裏面側に配置された場合を説明したが、本発明の接着フィルム付き半導体チップの製造方法は、半導体ウェハの回路面と半導体用接着フィルムを貼付ける方式においても適用可能である。
以上説明したような、本実施形態に係る方法によって得られる、接着フィルム付き半導体チップ３０は、例えばＩＣ、ＬＳＩのような半導体素子を構成する。接着フィルム付き半導体チップ３０は、例えば、接着フィルム８ａを介して他の半導体チップ又は半導体チップ搭載用支持部材に接着される。
半導体チップ搭載用支持部材としては、例えば、４２アロイリードフレーム及び銅リードフレーム等のリードフレーム、エポキシ樹脂、ポリイミド系樹脂及びマレイミド系樹脂等から形成された樹脂フィルム、ガラス不織布又はガラス織布にエポキシ樹脂、ポリイミド系樹脂及びマレイミド系樹脂等の熱硬化性樹脂を含浸しこれを硬化させて得られる基板、並びに、ガラス基板及びアルミナ等のセラミックス基板が挙げられる。
図６は、係る方法によって得られる半導体装置の一実施形態を示す断面図である。図６に示す半導体装置１００は、配線付基材（支持部材）１３と、配線付基材１３に接着フィルム８ａを介して接着された半導体チップ７ａとを備える。半導体チップ７ａは、ボンディングワイヤ１４によって配線付基材１３の配線と接続されている。また、半導体チップ７ａは、これらが埋設される封止樹脂層１５によって封止されている。
半導体チップと支持部材との接着、及び半導体チップ同士の接着は、例えば、半導体チップと支持部材との間又は半導体チップ同士の間に半導体用接着フィルムを挟んだ状態で、６０〜３００℃で０．１〜３００秒間加熱して行われる。
半導体用接着フィルム８が熱硬化性樹脂を含有する場合は、接着後の半導体チップを加熱して半導体用接着フィルムの被着体への密着や硬化を促進させて、接合部の強度を増すことが好ましい。このときの加熱は、接着フィルムの組成に応じて適宜調整すればよく、通常、６０〜２２０℃、０．１〜６００分間である。樹脂封止を行う場合は、封止樹脂の硬化工程の加熱を利用してもよい。
以下、本発明を実施例により詳細に説明する。ただし、本発明はこれらに制限するものではない。
＜半導体用接着フィルムの作製＞
（実施例１）
温度計、攪拌機及び塩化カルシウム管を備えた５００ｍｌの四つ口フラスコに、ジアミンとして１，３−ビス（３−アミノプロピル）テトラメチルジシロキサン（０．０６ｍｏｌ）、４，９−ジオキサデカン−１，１２−ジアミン（０．０４ｍｏｌ）及び溶剤としてＮ−メチル−２−ピロリドン１５０ｇを入れ、６０℃で攪拌、溶解した。
ジアミンの溶解後、１，１０−（デカメチレン）ビス（トリメリテート二無水物）（０．０２ｍｏｌ）と４，４’−オキシジフタル酸二無水物（０．０８ｍｏｌ）を少量ずつ添加し、６０℃で３時間反応させた。その後、Ｎ２ガスを吹き込みながら１７０℃で加熱し、３時間かけて系内の水を溶剤の一部とともに共沸により除去した。こうしてポリイミド樹脂の溶液を得た。
上記で得たポリイミド樹脂のＮＭＰ溶液（ポリイミド樹脂を１００質量部含む）に、クレゾールノボラック型エポキシ樹脂（東都化成製）４質量部、４，４’−［１−［４−［１−（４−ヒドロキシフェニル）−１−メチルエチル］フェニル］エチリデン］ビスフェノール（本州化学製）２質量部、テトラフェニルホスホニウムテトラフェニルボラート（東京化成製）０．５質量部加えた。更に、窒化硼素フィラー（水島合金鉄製）を全固形分の重量に対して１２質量％、アエロジルフィラーＲ９７２（日本アエロジル製）を全固形分の重量に対して３質量％となるように加え、よく混錬してワニスを得た。
調合したワニスを、剥離処理済みのポリエチレンテレフタレートフィルム（帝人デュポン社製、フィルムＡ３１、厚さ５０μｍ）上に塗布し、８０℃で３０分、つづいて１２０℃で３０分加熱し、厚さ５μｍの半導体用接着フィルムを形成した。
（実施例２）
実施例１と同様にして得たワニスを、剥離処理済みのポリエチレンテレフタレートフィルム（帝人デュポン社製、フィルムＡ３１、厚さ５０μｍ）上に塗布し、８０℃で３０分、次いで１２０℃で３０分加熱し、厚さ１５μｍの半導体用接着フィルムを形成した。
（比較例１）
実施例１と同様にして得たワニスを、剥離処理済みのポリエチレンテレフタレートフィルム（帝人デュポン社製、フィルムＡ３１、厚さ５０μｍ）上に塗布し、８０℃で３０分、次いで１２０℃で３０分加熱し、厚さ２５μｍの半導体用接着フィルムを形成した。
（比較例２）
比較例２の半導体用接着フィルムとしてＤＦ−４０２（日立化成工業社株式会社製、商品名、厚さ１５μｍ）を準備した。
＜接着フィルムの評価＞
（最大応力、最大荷重伸度、及び引張破断伸度）
Ｂステージ状態の接着フィルムから切り出された短冊状の試験片（幅５ｍｍ、長さ５０ｍｍ）を用いて引張試験を行った。得られた応力−ひずみ曲線から、下記計算式に基づいて最大応力、最大荷重伸度、及び引張破断伸度を求めた。引張試験は、引張試験機（ＳＩＭＡＤＺＵ製１００Ｎオートグラフ、ＡＧＳ−１００ＮＨ）を用い、２５℃の雰囲気中で、試験開始時のチャック間距離３０ｍｍ、引張速度５ｍｍ／ｍｉｎ．の条件で行った。
最大応力（Ｐａ）＝最大荷重（Ｎ）／試料の断面積（ｍ２）
最大荷重伸度（％）＝［（最大荷重におけるチャック間長さ（ｍｍ）−３０）／３０］×１００
引張破断伸度（％）＝［（破断時のチャック間長さ（ｍｍ）−３０）／３０］×１００
＜接着フィルム付き半導体チップの作製＞
５０μｍ厚の半導体ウェハ（材質：単結晶シリコン）を、図１及び２に示す先ダイシングにより、厚み５０μｍ、大きさ１０ｍｍ×１０ｍｍの半導体チップに分割した。
他方で、実施例及び比較例で作製した半導体用接着フィルムをそれぞれ直径２１０ｍｍの円形に切り抜き、得られた各半導体用接着フィルムを、ウェハマウンタ「ＤＭ−３００Ｈ」（ＪＣＭ社製、商品名）を用いて、ダイシングテープ（電気化学工業社製、商品名「ＡＤ−８０Ｈ」、厚み８０μｍ）上に、室温、線圧５ｋｇｆ、１０ｍｍ／ｓの条件で貼り合わせ、半導体用接着フィルムとダイシングテープの積層品を作製した。なお、この積層品のダイシングテープには、ウェハリングの貼付けも行った。
上記の先ダイシング処理が施された分割済み半導体ウェハの裏面に、上記半導体用接着フィルムとダイシングテープの積層品を、ウェハマウンタ「ＤＭ−３００Ｈ」（ＪＣＭ社製、商品名）を用いて、熱板温度８０℃、線圧５ｋｇｆ、３ｍｍ／ｓの条件で貼付け、積層体サンプルを得た。
次に、上記で得た積層体サンプルを、フレキシブルダイボンダ「ＤＢ−７３０」（ルネサス東日本セミコンダクタ社製、商品名）に設置し、エキスパンド装置によりダイシングテープを引き伸ばした。エキスパンド速度は、１０ｍｍ／ｓ、エキスパンド量は４ｍｍであった。続いて、エキスパンドされた積層体サンプルに対して、エジェクタニードル（マイクロメカニクス社製、ＳＥＮ−８３−０５：針径０．７ｍｍ、先端３５０μｍ径半円形状）９本を４．２ｍｍ間隔で格子状に配置したフレキシブルダイボンダ「ＤＢ−７３０」（ルネサス東日本セミコンダクタ社製）の多芯突上げ治具により、ニードルを突上げながら、ピックアップコレットとしてのラバーチップ（マイクロメカニクス社製、商品名：１３−０８７Ｅ−３３、１０ｍｍ×１０ｍｍ）で半導体チップをピックアップした。このとき、ニードルの突上げは２段階動作とし、１段階目は高さ３００μｍ、速度８９．４ｍｍ／ｓの条件で突上げ、その後、２段階目は高さ１，５００μｍ、速度８．９４ｍｍ／ｓの条件で突上げ、突上げ後保持時間（ピックアップタイマ）５００ｍｓの条件でニードルを突上げながら、半導体チップをピックアップした。このときのピックアップ性を下記基準に基づいて評価した。
［ピックアップ性］
Ａ：半導体用接着フィルムが切断され、接着フィルム付き半導体チップをピックアップできた。
Ｂ：半導体用接着フィルムが完全に切断されず、半導体チップのピックアップができず、チップ割れが生じた。
Figure 0005353703
表１に示すように、１〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である実施例１及び２の半導体用接着フィルムによれば、上記のピックアップ工程により半導体用接着フィルムが分割され、接着フィルム付き半導体チップが得られることが確認された。また、分割された接着フィルムは、バリも十分少なく、半導体チップとほぼ同一形状を有していることが確認された。これに対して、比較例１及び２の半導体用接着フィルムを用いた場合、上記エキスパンド工程及びピックアップ工程によって半導体用接着フィルムを分割することができなかった。
以上の結果から、本発明の半導体用接着フィルムを用いる接着フィルム付き半導体チップの製造方法によれば、バリが十分少なく半導体チップとほぼ同一形状の接着フィルムが貼り付けられた接着フィルム付き半導体チップを得ることができ、先ダイシング方式による半導体装置の製造における組立性と信頼性の両立を図ることができることが分かった。
本発明によれば、半導体ウェハから半導体チップを歩留よく得られるとともに、バリが十分少なく半導体チップとほぼ同一形状の接着フィルムが貼り付けられた接着フィルム付き半導体チップを得ることができる接着フィルム付き半導体チップの製造方法及びこの接着フィルム付き半導体チップの製造方法に好適に用いられる半導体用接着フィルム、並びに、組立性と信頼性との両立を可能とする半導体装置の製造方法を提供することができる。

Claims (3)

  1. 半導体ウェハの一方面に、前記半導体ウェハを複数の半導体チップに分画する切り込みを前記半導体ウェハの厚みよりも小さい深さで形成し、前記半導体ウェハの前記切り込みが形成されていない他方面を、前記切り込みに至るまで研削することにより得られる、複数の半導体チップからなる分割済み半導体ウェハと、半導体用接着フィルムと、ダイシングテープと、が少なくとも積層され、前記半導体用接着フィルムが１〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である、積層体を準備する工程と、
    前記複数の半導体チップをそれぞれ前記積層体の積層方向にピックアップすることによって前記半導体チップのピックアップで得られるせん断力を利用して前記半導体用接着フィルムを分割して接着フィルム付き半導体チップを得る工程と、
    を備える接着フィルム付き半導体チップの製造方法。
  2. 請求項１に記載の製造方法により得られた接着フィルム付き半導体チップを、他の半導体チップ又は半導体チップ搭載用支持部材に接着する工程、を備える半導体装置の製造方法。
  3. １〜１５μｍの範囲の厚みを有し且つ５％未満の引張破断伸度を有し該引張破断伸度が最大荷重時の伸度の１１０％未満である、請求項１に記載の製造方法に用いるための半導体用接着フィルム。
JP2009537000A 2007-10-09 2008-10-07 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法 Active JP5353703B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009537000A JP5353703B2 (ja) 2007-10-09 2008-10-07 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007263347 2007-10-09
JP2007263347 2007-10-09
PCT/JP2008/068237 WO2009048061A1 (ja) 2007-10-09 2008-10-07 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2009537000A JP5353703B2 (ja) 2007-10-09 2008-10-07 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013080657A Division JP2013179317A (ja) 2007-10-09 2013-04-08 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009048061A1 JPWO2009048061A1 (ja) 2011-02-17
JP5353703B2 true JP5353703B2 (ja) 2013-11-27

Family

ID=40549205

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009537000A Active JP5353703B2 (ja) 2007-10-09 2008-10-07 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP2013080657A Pending JP2013179317A (ja) 2007-10-09 2013-04-08 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013080657A Pending JP2013179317A (ja) 2007-10-09 2013-04-08 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法

Country Status (8)

Country Link
US (2) US8198176B2 (ja)
EP (1) EP2200074A4 (ja)
JP (2) JP5353703B2 (ja)
KR (2) KR101176431B1 (ja)
CN (1) CN101821834A (ja)
MY (1) MY151700A (ja)
TW (1) TWI473152B (ja)
WO (1) WO2009048061A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122149A (ko) 2020-03-30 2021-10-08 린텍 가부시키가이샤 필름형 접착제

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
CN102947929B (zh) * 2010-04-19 2016-05-18 日东电工株式会社 倒装芯片型半导体背面用膜
JP5323779B2 (ja) * 2010-07-26 2013-10-23 古河電気工業株式会社 ウエハ加工用テープ
JP5580701B2 (ja) 2010-09-13 2014-08-27 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5883250B2 (ja) * 2011-07-29 2016-03-09 リンテック株式会社 転写装置および転写方法
JP2013065757A (ja) * 2011-09-20 2013-04-11 Toshiba Corp 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
DE102011116409B3 (de) 2011-10-19 2013-03-07 Austriamicrosystems Ag Verfahren zur Herstellung dünner Halbleiterbauelemente
JP6165754B2 (ja) * 2011-11-02 2017-07-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子部品用接着剤
CN104541360B (zh) * 2012-08-23 2019-10-01 琳得科株式会社 带保护膜形成层的切割片和芯片的制造方法
JP5480415B1 (ja) * 2012-10-11 2014-04-23 古河電気工業株式会社 半導体ウェハ加工用粘着テープ
KR101994930B1 (ko) 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
KR20140123129A (ko) 2013-04-10 2014-10-22 삼성전자주식회사 반도체 패키지
KR101752992B1 (ko) * 2013-05-28 2017-07-03 린텍 가부시키가이샤 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법
KR102474242B1 (ko) * 2015-01-09 2022-12-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102015100827A1 (de) * 2015-01-21 2016-07-21 Infineon Technologies Ag Verfahren zum Bearbeiten eines Halbleitersubstrats und Halbleiterchips
SG11201703337RA (en) * 2015-03-04 2017-09-28 Lintec Corp Film-like adhesive composite sheet and method for manufacturing semiconductor device
DE102015204698B4 (de) 2015-03-16 2023-07-20 Disco Corporation Verfahren zum Teilen eines Wafers
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
JP6539919B2 (ja) * 2015-05-25 2019-07-10 リンテック株式会社 半導体装置の製造方法
FR3042906B1 (fr) * 2015-10-23 2018-07-27 Commissariat Energie Atomique Procede d’amincissement d’echantillons
JP2017117959A (ja) * 2015-12-24 2017-06-29 リンテック株式会社 半導体ウエハの加工方法、半導体チップの製造方法及び加工半導体ウエハ
JP6967506B2 (ja) * 2016-02-23 2021-11-17 リンテック株式会社 フィルム状接着剤複合シート及び半導体装置の製造方法
US10141215B2 (en) 2016-11-03 2018-11-27 Rohinni, LLC Compliant needle for direct transfer of semiconductor devices
US10471545B2 (en) 2016-11-23 2019-11-12 Rohinni, LLC Top-side laser for direct transfer of semiconductor devices
US10504767B2 (en) 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
CN110461973B (zh) 2017-03-28 2022-02-08 琳得科株式会社 膜状粘合剂复合片及半导体装置的制造方法
JP6912254B2 (ja) * 2017-04-05 2021-08-04 株式会社ディスコ 加工方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
GB201801457D0 (en) * 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
JP7214306B2 (ja) * 2018-04-27 2023-01-30 株式会社ディスコ 被加工物の加工方法
US10410905B1 (en) * 2018-05-12 2019-09-10 Rohinni, LLC Method and apparatus for direct transfer of multiple semiconductor devices
JPWO2020004210A1 (ja) * 2018-06-29 2021-07-08 リンテック株式会社 半導体チップの製造方法及び半導体装置の製造方法
US20200013701A1 (en) * 2018-07-03 2020-01-09 Texas Instruments Incorporated Wafer stencil for controlling die attach material thickness on die
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
JP7427480B2 (ja) * 2020-03-09 2024-02-05 キオクシア株式会社 半導体装置
US20240038525A1 (en) * 2020-12-17 2024-02-01 Inari Technology Sdn Bhd A method for fabricating semiconductor articles and system thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017513A (ja) * 2001-07-04 2003-01-17 Toshiba Corp 半導体装置の製造方法
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903046A (en) * 1996-02-20 1999-05-11 Micron Technology, Inc. Integrated circuit device having cyanate ester buffer coat
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
DE19962763C2 (de) * 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
KR100889101B1 (ko) * 2000-02-15 2009-03-17 히다치 가세고교 가부시끼가이샤 접착제 조성물, 그 제조 방법, 이것을 이용한 접착 필름,반도체 탑재용 기판 및 반도체 장치
JP2002016021A (ja) 2000-06-28 2002-01-18 Toshiba Corp 半導体チップの生産方法及び半導体チップ
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002160211A (ja) 2000-11-27 2002-06-04 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2002367933A (ja) 2001-06-11 2002-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの分離方法
US6790524B2 (en) * 2001-08-02 2004-09-14 Toray Plastics (America), Inc. Biaxially oriented polypropylene metallized film for packaging
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US20060128065A1 (en) * 2003-06-06 2006-06-15 Teiichi Inada Adhesive sheet, dicing tape intergrated type adhesive sheet, and semiconductor device producing method
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4406300B2 (ja) * 2004-02-13 2010-01-27 株式会社東芝 半導体装置及びその製造方法
KR100555559B1 (ko) * 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
US7578891B2 (en) * 2004-05-18 2009-08-25 Hitachi Chemical Company, Ltd. Adhesive bonding sheet, semiconductor device using the same, and method for manufacturing such semiconductor device
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
JP2006203133A (ja) * 2005-01-24 2006-08-03 Lintec Corp チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
JP4630692B2 (ja) 2005-03-07 2011-02-09 株式会社ディスコ レーザー加工方法
DE102005024431B4 (de) * 2005-05-24 2009-08-06 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung einer Trägerplatte mit doppelseitig klebender Klebstofffolie
JP4285455B2 (ja) * 2005-07-11 2009-06-24 パナソニック株式会社 半導体チップの製造方法
JP4721834B2 (ja) * 2005-09-06 2011-07-13 日東電工株式会社 粘着シート及びこの粘着シートを用いた製品の加工方法
JP2007250598A (ja) * 2006-03-14 2007-09-27 Renesas Technology Corp 半導体装置の製造方法
JP5275553B2 (ja) * 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
WO2008010547A1 (fr) * 2006-07-19 2008-01-24 Sekisui Chemical Co., Ltd. Ruban de découpage de puce liant et procédé de fabrication de puce semi-conductrice
JP2008186959A (ja) * 2007-01-29 2008-08-14 Toyoda Gosei Co Ltd Ｉｉｉ−ｖ族半導体素子、およびその製造方法
EP2139028A1 (en) * 2007-04-05 2009-12-30 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor chip, adhesive film for semiconductor, and composite sheet using the film
WO2008126717A1 (ja) * 2007-04-06 2008-10-23 Hitachi Chemical Company, Ltd. 半導体用接着フィルム、複合シート及びこれらを用いた半導体チップの製造方法
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
MY151354A (en) * 2007-10-09 2014-05-15 Hitachi Chemical Co Ltd Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
KR101191121B1 (ko) * 2007-12-03 2012-10-15 주식회사 엘지화학 다이싱 다이본딩 필름 및 다이싱 방법
JP4717085B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
JP5561949B2 (ja) * 2009-04-08 2014-07-30 日東電工株式会社 熱硬化型ダイボンドフィルム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017513A (ja) * 2001-07-04 2003-01-17 Toshiba Corp 半導体装置の製造方法
JP2006086509A (ja) * 2004-08-17 2006-03-30 Denso Corp 半導体基板の分断方法
JP2007019151A (ja) * 2005-07-06 2007-01-25 Furukawa Electric Co Ltd:The ウエハ加工用テープおよびそれを用いたチップの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210122149A (ko) 2020-03-30 2021-10-08 린텍 가부시키가이샤 필름형 접착제

Also Published As

Publication number Publication date
KR20120007556A (ko) 2012-01-20
EP2200074A1 (en) 2010-06-23
KR101176431B1 (ko) 2012-08-30
TW200924047A (en) 2009-06-01
KR20100061557A (ko) 2010-06-07
US8198176B2 (en) 2012-06-12
WO2009048061A1 (ja) 2009-04-16
TWI473152B (zh) 2015-02-11
US20120295400A1 (en) 2012-11-22
MY151700A (en) 2014-06-30
JP2013179317A (ja) 2013-09-09
CN101821834A (zh) 2010-09-01
EP2200074A4 (en) 2011-12-07
US20100311227A1 (en) 2010-12-09
JPWO2009048061A1 (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
JP5353703B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
JP5353702B2 (ja) 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR101162819B1 (ko) 반도체 칩의 제조방법, 및 반도체용 접착 필름 및 이것을 이용한 복합 시트
KR101204197B1 (ko) 접착시트, 다이싱 테이프 일체형 접착시트 및 반도체장치의 제조방법
JP2011046963A (ja) 接着シート
JP5196034B2 (ja) 接着シート
JP5569148B2 (ja) ダイシングテープ、ダイシングテープ一体型接着シート、半導体装置及び半導体装置の製造方法
JPWO2020013250A1 (ja) 半導体装置の製造方法、熱硬化性樹脂組成物及びダイシング・ダイボンディング一体型フィルム
JP5428169B2 (ja) 半導体装置の製造方法
JP2010001453A (ja) 接着フィルム、接着シート、半導体装置及び半導体装置の製造方法
WO2023157846A1 (ja) フィルム状接着剤及びその製造方法、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2023047594A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
WO2022054718A1 (ja) フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法
WO2022186285A1 (ja) フィルム状接着剤、ダイシング・ダイボンディング一体型フィルム、並びに半導体装置及びその製造方法
TW202414550A (zh) 半導體裝置的製造方法、接著層及切晶黏晶一體型膜

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130812

R151 Written notification of patent or utility model registration

Ref document number: 5353703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350