JP2007250598A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007250598A
JP2007250598A JP2006068448A JP2006068448A JP2007250598A JP 2007250598 A JP2007250598 A JP 2007250598A JP 2006068448 A JP2006068448 A JP 2006068448A JP 2006068448 A JP2006068448 A JP 2006068448A JP 2007250598 A JP2007250598 A JP 2007250598A
Authority
JP
Japan
Prior art keywords
tape
manufacturing
semiconductor device
semiconductor
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006068448A
Other languages
English (en)
Other versions
JP2007250598A5 (ja
Inventor
Tomoko Tono
朋子 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006068448A priority Critical patent/JP2007250598A/ja
Priority to TW095146028A priority patent/TW200805569A/zh
Priority to US11/657,009 priority patent/US7563642B2/en
Priority to KR1020070024243A priority patent/KR20070093836A/ko
Publication of JP2007250598A publication Critical patent/JP2007250598A/ja
Publication of JP2007250598A5 publication Critical patent/JP2007250598A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】伸び易い第１テープ５ａと、第１テープ５ａ上に設けられた伸びにくい第２テープ５ｂとを有するダイシングテープ５上に半導体ウエハを搭載し、その後、ダイシングテープ５上で前記半導体ウエハの外側周囲にリング状治具６を搭載し、さらに前記半導体ウエハをダイシングした後、ダイシングテープ５を外周から引き伸ばしてチップ間隔を広げる。これにより、ダイシングテープ５の前記半導体ウエハの下部が伸び易く、かつその外側周囲に伸びにくい領域が形成された状態でダイシングテープ５を外周から引き伸ばすため、ダイシングテープ５を引き伸ばす力が前記半導体ウエハが搭載された第１テープ５ａの領域に伝わり、各チップ形成領域の間隔を十分に広げてピックアップを行うことができる。
【選択図】図７

Description

本発明は、半導体装置の製造技術に関し、特に、ダイシングテープを用いる半導体装置の製造方法に適用して有効な技術に関する。
表面側に保護シートが貼付され、裏面が研削されて極薄に加工されたウェーハを、裏面側を上にして第１の粘着シートを介してリング状の第１のフレームにマウントし、この状態でウェーハを裏面からダイシングする工程と、ダイシングされたウェーハを表裏逆にして、第２の粘着シートを介してリング状の第２のフレームに貼り替える工程とを有するようにした技術がある（例えば、特許文献１参照）。
特開２００５−２２８７９４号公報（図１）
半導体装置の製造工程のダイシング工程では、半導体ウエハ（以降、ウエハともいう）の主面のスクライブエリアと呼ばれる格子状の領域に沿ってウエハを切断し、半導体チップを形成している。その際、ウエハの切断にはダイシングブレードと呼ばれる円盤状の切断工具が使用されている。ダイシングブレードによってウエハを個片化（分割）し、個片化後は、ウエハを保持しているダイシングテープを外周方向に引き延ばすエキスパンド方式（エキスパンド工程）により、各チップ同士の間隔を広げてからチップのピックアップを行っている。
しかしながら、近年の半導体ウエハの薄型化に伴って、ブレードダイシング方式から、レーザダイシング方式を採用した技術が知られており、前記特許文献１（特開２００５−２２８７９４号公報）にもレーザダイシング方式が開示されている。
なお、ダイシング工程やエキスパンド工程では、ウエハがマウントされたダイシングテープにおいてウエハの外側周囲にリング状治具が搭載されたものを使用している。リング状治具自体は、ダイシングブレードとの干渉を避けるため、寸法が規格に基づいて設計されており、ウエハの周縁部（端部）とリング状治具との距離に、例えば２５ｍｍ程度の余裕を持たせている。
そのため、レーザダイシング方式を個片化手段として適用しても、ウエハは、ウエハの周縁部とリング状治具との間に２５ｍｍ程度の間隔を有した状態でダイシングテープに固定される。この結果、個片化後のエキスパンド工程の際、ダイシングテープを外周から引き伸ばす力が、ウエハが搭載されている領域に伝わりにくく、各チップ形成領域の間隔を十分に広げることが困難であり、このことが問題となる。
また、近年では半導体ウエハの薄型化に伴い、分割された薄型の半導体チップを、ペースト材を介して実装すると、半導体チップが薄いためペースト材がチップの主面に這い上がり易くなる。その場合、半導体装置の高密度化に対応して半導体チップを多段に積層する構造においては、１段目に実装した半導体チップの主面上に形成されたペースト材により平坦性が低くなり、２段目の半導体チップの積層不良となる。
そこで、半導体チップの裏面にフィルム状に形成されダイボンド材であるＤＡＦ（Die Attach Film)を貼り付け、ＤＡＦを介して半導体チップを実装する技術が知られている。しかしながら、ＤＡＦは伸張性（伸張率、伸縮率）が高いと、ＤＡＦの分割性は悪くなる傾向にあるため、比較的高い伸張性をもつＤＡＦはレーザダイシングには使用することが困難である。そこで、半導体チップの裏面に貼り付けるＤＡＦは、分割性を考慮して低い伸張性のものが好ましい。
しかしながら、レーザによる切削幅は数ミクロン程度であり、エキスパンド工程において各チップ形成領域の間隔を、ブレードを使用するブレードダイシング方式の場合とほぼ同じ位に広げることが困難である。そのため、低い伸張性のＤＡＦを使用すると、各チップ形成領域の間隔を十分に広げることが困難となり、このことが問題となる。
また、各チップ形成領域の間隔が十分に広がっていないと、チップをピックアップする際、ピックアップされるチップと隣接するチップとが接触し、チップクラックが生じる可能性がある。これは、ブレードダイシング方式の場合、エキスパンドする前にブレード幅の分だけ各チップ形成領域間に隙間が形成されているため、伸張率が低くても、隣り合うチップ同士が接触する問題は生じ難かった。
しかしながら、レーザダイシング方式の場合、レーザ照射により半導体ウエハの内部に破砕層を形成するが、エキスパンドするまでは各チップ形成領域は分離していない、すなわち接触した状態となっているため、エキスパンド工程において隣り合うチップ同士の間隔を十分に広げないとピックアップ時にチップ同士が接触してチップクラックに至ることが問題となる。
そこで、本発明の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。
また、本発明の他の目的は、半導体チップの取得数の増加を図ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、第１の伸張率を有する第１テープと、第１の伸張率より低い第２の伸張率を有し、かつ第１テープ上に設けられた第２テープとを有するダイシングテープ上に半導体ウエハを搭載し、ダイシングテープ上で半導体ウエハの外側周囲に治具を搭載し、半導体ウエハをダイシングし、ダイシングテープを外周から引き伸ばしてチップ間隔を広げるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
ダイシング後のエキスパンドの際、ダイシングテープの半導体ウエハの下部が第１の伸張率の第１テープの領域であり、かつその外側周囲に第１の伸張率より低い第２の伸張率の第２テープが配置された状態でダイシングテープを引き伸ばすため、ダイシングテープを引き伸ばす力が半導体ウエハが搭載された第１テープの領域に伝わり、各チップ形成領域の間隔を十分に広げることができる。その結果、半導体チップをピックアップする際の隣り合ったチップ同士の干渉を低減することができ、半導体装置の信頼性の向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１は本発明の実施の形態１の半導体装置の製造方法で用いられるダイシングテープの形成方法の一例を示す製造プロセスフロー図、図２は図１に示すダイシングテープに治具を貼り付けた構造の一例を示す断面図、図３は図２に示す治具付きダイシングテープの構造の一例を示す平面図、図４は本実施の形態１の半導体装置の製造方法における裏面研磨までの組み立ての一例を示す断面図である。さらに、図５は本実施の形態１の半導体装置の製造方法におけるウエハマウントまでの一例を示す断面図、図６は本実施の形態１の半導体装置の製造方法における保護テープ剥離までの一例を示す断面図、図７は本実施の形態１の半導体装置の製造方法におけるピックアップまでの一例を示す断面図、図８は本実施の形態１の半導体装置の製造方法におけるレーザダイシング後の構造の一例を示す平面図である。また、図９は本実施の形態１の半導体装置の製造方法におけるエキスパンド後の構造の一例を示す平面図、図１０は本実施の形態１の半導体装置の製造方法で用いられるピックアップ装置の構造の一例を示す斜視図、図１１は本実施の形態１の半導体装置の製造方法におけるダイボンディング方法の一例を示す斜視図である。さらに、図１２は本実施の形態１の半導体装置の製造方法における２段目チップのダイボンディング方法の一例を示す断面図、図１３は本実施の形態１の半導体装置の製造方法におけるワイヤボンディング後の構造の一例を示す断面図、図１４は本実施の形態１の半導体装置の製造方法における樹脂封止及びバンプ形成後の構造の一例を示す断面図である。
本実施の形態１の半導体装置の製造方法は、例えば、チップ厚が５０μｍ以下の薄型の半導体チップが搭載される半導体装置の組み立てに関するものである。
まず、本実施の形態１の半導体装置の組み立て工程のエキスパンド工程やダイボンディング工程で用いられるダイシングテープ５の構造及び製造方法について説明する。
図１に示すように、本実施の形態１のダイシングテープ５は、第１の伸張率（弾性率）を有する第１テープ５ａと、前記第１の伸張率より低い第２の伸張率（弾性率）を有し、かつ第１テープ５ａ上に設けられた第２テープ５ｂとを備えた２層構造のものである。
すなわち、伸縮性が高くて伸び易い第１テープ５ａと、伸縮性が低くて伸びにくい第２テープ５ｂとからなり、第１テープ５ａの上に第２テープ５ｂが配置された２層構造となっている。
なお、第１テープ５ａは、例えば、ポリオレフィン（ＰＯ）等の樹脂によって形成され、その伸張率は、例えば、５０％〜２００％である。
一方、第２テープ５ｂは、例えば、伸張率２０％程度のポリオレフィン（他のポリオレフィン）あるいはポリエチレンテレフタレート（ＰＥＴ）等によって形成されている。したがって、第２テープ５ｂより第１テープ５ａの方が伸張率は高く、伸縮し易い。第２テープ５ｂは、第１テープ５ａに比べて伸びにくいテープである。
尚、伸張率の定義として、対象物を引き伸ばした際、その対象物が引き伸ばす基準の状態からどの位伸びたのかをパーセンテージで表す。例えば伸張率が０％の場合、エキスパンドを施しても、全く伸縮しないことを意味する。すなわち、この値が大きいほどテープが伸び易いことを示し、この値が低いほどテープが伸び難いことを示す。また、ポリオレフィン（ＰＯ）の場合、用途に応じてその伸張率を制御することができるため、ポリ塩化ビニル（ＰＶＣ）よりも伸張率を高いテープを製造することも可能である。しかしながら、ポリエチレンテレフタレート（ＰＥＴ）よりもその伸張率を低減することは材質上困難であるため、第２テープ５ｂの材料としては、伸縮性が低いポリエチレンテレフタレート（ＰＥＴ）を使用することが好ましい。
また、第２テープ５ｂは、第１テープ５ａ上に接着剤５ｄを介して接合されており、さらに、第２テープ５ｂの表面には治具接合用の接着剤５ｄが設けられている。すなわち、第２テープ５ｂの表裏両面に接着剤５ｄが設けられている。ただし、第１テープ５ａと第２テープ５ｂの間に配置された接着剤５ｄは、必ずしも設けられていなくてもよい。つまり、第１テープ５ａと第２テープ５ｂが同属の樹脂によって形成されている場合、同属の樹脂同士は分子間接続等で接続することも可能であるため、その場合には第１テープ５ａと第２テープ５ｂの間の接着剤５ｄは、無くてもよい。
また、第２テープ５ｂには、その中央部に円形の開口部５ｃが形成されており、図２に示すように、この開口部５ｃに半導体ウエハ１Ｗが配置され、図５に示すように半導体ウエハ１Ｗの裏面１Ｗｂとダイシングテープ５の第１テープ５ａとが接合される。すなわち、半導体ウエハ１Ｗは、伸縮し易い第１テープ５ａと接合し、半導体ウエハ１Ｗの外側周囲には第１テープ５ａと接合し、かつ伸びにくい第２テープ５ｂが配置される。
なお、第２テープ５ｂの開口部５ｃにおいて、半導体ウエハ１Ｗは接着層を介して第１テープ５ａと接合する。したがって、第１テープ５ａにおける第２テープ５ｂの開口部５ｃに露出した領域には、例えば、接着層であるＤＡＦ（Die Attach Film)４が貼り付けられている。ＤＡＦ４は、フィルム状に形成されダイボンド材である。
したがって、第２テープ５ｂの開口部５ｃの大きさは、図２に示すように、ＤＡＦ４を貼り付ける際の位置ずれ、及び半導体ウエハ１Ｗをマウントする際の位置ずれを考慮してそれぞれに余裕を持たせて形成されていることが好ましい。例えば、半導体ウエハ１Ｗの直径（Ｌ）が３００ｍｍの場合、ＤＡＦ４の直径（Ｍ）は、約３２０ｍｍであり、ＤＡＦ４を貼り付ける際の位置ずれと半導体ウエハ１Ｗをマウントする際の位置ずれをそれぞれ考慮すると、第２テープ５ｂの開口部５ｃの直径（Ｍ＋Ｃ＋Ｃ）は、３２５〜３３０ｍｍである。すなわち、ＤＡＦ４の直径（Ｍ）より、５〜１０ｍｍ程度直径が大きい開口部５ｃとすることが好ましい。
次に、本実施の形態１のダイシングテープ５の製造方法について説明する。
まず、図１のステップＳ１に示すＤＡＦ材準備を行う。ここでは、基材３にＤＡＦ４が貼り付けられたＤＡＦ材を準備する。
その後、ステップＳ２に示す第１／第２テープ貼り付けを行う。すなわち、伸縮性が高くて伸び易い第１の伸張率を有する第１テープ５ａと、第1テープ５ａよりも伸縮性が低くて伸びにくい第２の伸張率を有する第２テープ５ｂを準備し、第１テープ５ａの上に、表裏両面に接着剤５ｄが設けられた第２テープ５ｂを接着剤５ｄを介して貼り付ける。これにより、第２テープ５ｂの表面には接着剤５ｄが露出した状態となる。
その後、ステップＳ３に示すテープ打ち抜きを行う。ここでは、打ち抜きによって第２テープ５ｂのみに開口部５ｃを形成する。開口部５ｃは、ＤＡＦ４を貼り付ける際の位置ずれ、及び半導体ウエハ１Ｗをマウントする際の位置ずれを考慮してそれぞれに余裕を持たせた大きさに形成することが好ましい。
その後、ステップＳ４に示すＤＡＦ材貼り付けを行う。ここでは、基材３に貼り付けられた状態のＤＡＦ４を第２テープ５ｂの開口部５ｃ内に配置し、ＤＡＦ４を開口部５ｃ内の第１テープ５ａに貼り付ける。
その後、ステップＳ５に示す基材除去を行う。ここでは、第１テープ５ａ上に貼り付けられたＤＡＦ４から基材３を剥がしてダイシングテープ５の製造を完了する。
次に、本実施の形態１の半導体装置の製造方法について説明する。ここでは、図１４に示すようなチップ積層型のＣＳＰ（Chip Size Package)２４を一例として取り上げて説明する。なお、ＣＳＰ２４では、パッケージの薄型を図るために薄型の半導体チップ１Ｃ，１８Ｃをパッケージ内に積層する場合を説明する。
まず、図１に示すように、第１の伸張率を有しており、伸縮性が高くて伸び易い第１テープ５ａと、前記第１の伸張率より低い第２の伸張率を有しており、伸縮性が低くて伸びにくく第１テープ５ａ上に貼り付けられた第２テープ５ｂとからなるダイシングテープ５を準備する。なお、第２テープ５ｂの中央部には半導体ウエハ１Ｗより僅かに大きい程度の開口部５ｃが形成されており、この開口部５ｃには、半導体ウエハ１Ｗに対応した大きさ・形状のＤＡＦ４が貼り付けられている。
その後、図２に示すように、ダイシングテープ５へのリング状治具６の貼り付けを行う。ここでは、リング状治具６をダイシングテープ５の第２テープ５ｂ上に接着剤５ｄを介して貼り付ける。リング状治具６は、図３に示すように、第２テープ５ｂの周縁部に沿った形状に形成されている。
なお、リング状治具６は、例えば、ＳＵＳ（ステンレス鋼）等の金属によって形成されていることが好ましい。さらに、リング状治具６の中央の開口部６ａの直径は、第２テープ５ｂの開口部５ｃの直径より大きく形成されている。例えば、図２に示すように直径３００ｍｍの半導体ウエハ１Ｗを搭載した際のリング状治具６の内周面と半導体ウエハ１Ｗの端部との間の隙間９の間隔が、２０ｍｍ以上となるように開口部６ａが形成されていることが好ましい。
この場合、例えばリング状治具６の内周面と直径３００ｍｍの半導体ウエハ１Ｗの端部との距離（Ｂ）は、２０〜２５ｍｍであり、第２テープ５ｂの内側端部と半導体ウエハ１Ｗの端部（Ａ）は、１2.５〜１５ｍｍであり、（Ｂ）＞（Ａ）の関係となる。
すなわち、ダイシングテープ５の第２テープ５ｂの開口部５ｃ内に半導体ウエハ１Ｗを配置して第１テープ５ａと接合させた際に、半導体ウエハ１Ｗが接合している領域は、伸縮性が高くて伸び易い第１テープ５ａのみの領域となり、その外側周囲は、伸縮性が低くて伸びにくい第２テープ５ｂと第１テープ５ａとが接続された領域となる。したがって、ダイシングテープ５に半導体ウエハ１Ｗを搭載した際には、半導体ウエハ１Ｗが接合しているテープ領域は伸び易く、その外側周囲は伸びにくいテープ領域となる。
次に、図４のステップＳ１１に示すガラス基板への貼り付けを行う。ここでは、裏面研磨前の半導体ウエハ１Ｗをガラス基板１３に貼り付ける。すなわち、半導体ウエハ１Ｗの主面１ＷａをＵＶレジン１５を介してガラス基板１３に貼り付ける。その際、ガラス基板１３のウエハ接着面には剥離層１３ａが形成されている。
その後、ステップＳ１２に示す裏面研磨を行う。すなわち、ガラス基板１３によって保持された半導体ウエハ１Ｗの裏面１Ｗｂを所定量研磨して半導体ウエハ１Ｗの薄型化を図る。
その後、図５のステップＳ１３に示すダイシング用レーザ照射を行う。すなわち、半導体ウエハ１Ｗのスクライブエリア１Ｗｅにレーザ７を照射し、レーザ７によって半導体ウエハ１Ｗをダイシングする。ここでは、半導体ウエハ１Ｗの裏面１Ｗｂ側から半導体ウエハ１Ｗのスクライブエリア１Ｗｅにレーザ７を照射する。その際、格子状に形成されたスクライブエリア１Ｗｅにレーザ７を照射することにより、図８に示すように半導体ウエハ１Ｗの内部に格子状に破砕層１Ｗｄが形成される。なお、破砕層１Ｗｄは、例えば、２〜３μｍ程度の幅で形成される。
その後、ステップＳ１４に示すウエハマウントを行う。すなわち、ダイシングテープ５上に接着層を介して半導体ウエハ１Ｗを搭載する。ここでは、ダイシングテープ５の第２テープ５ｂの開口部５ｃに配置されたＤＡＦ４に、半導体ウエハ１Ｗの裏面１Ｗｂを貼り付ける。
本実施の形態１のダイシングテープ５は伸び易い第１テープ５ａと、伸びにくい第２テープ５ｂとからなる２層構造であるため、半導体ウエハ１Ｗが接合しているテープ領域は伸び易く、その外側周囲は伸びにくいテープ領域となる。
その後、図６のステップＳ１５に示すＵＶレジン剥離用レーザ照射を行う。ここでは、ガラス基板１３の上方からレーザスキャン１４を行ってＵＶレジン１５を硬化させる。
その後、ステップＳ１６に示すガラス基板剥離を行う。ここでは、硬化したＵＶレジン１５からガラス基板１３を剥離して半導体ウエハ１Ｗからガラス基板１３を取り除く。
その後、ステップＳ１７に示すＵＶレジン剥離を行う。ここでは、硬化されたＵＶレジン１５を半導体ウエハ１Ｗの主面１Ｗａから剥離する。
本実施の形態１では、半導体ウエハ１Ｗをガラス基板１３に貼り付けて裏面研磨、レーザ照射及びウエハマウントを行う場合について説明したが、ガラス基板１３の代わりに裏面研磨用テープを貼り付け、この状態で裏面研磨、レーザ照射及びウエハマウントを行ってもよい。その場合、ステップＳ１７で裏面研磨用テープを剥離する。
その後、図７のステップＳ１８に示すエキスパンドを行う。すなわち、ダイシングテープ５を外周から引き伸ばしてチップ間隔を広げる。
エキスパンド工程では、図７及び図１０に示すように、まず、半導体ウエハ１Ｗが接合されたダイシングテープ５をピックアップ装置１０の支持リング１１上に水平に位置決めし、ダイシングテープ５の周縁部に接合されたリング状治具６をエキスパンドリング１２で保持する。なお、図７のステップＳ１９に示すように、支持リング１１の内側には半導体チップ１Ｃを上方に突き上げるための突き上げ駒１６が配置されている。
次に、ピックアップ装置１０のエキスパンドリング１２を下降させることによって、図７のステップＳ１８に示すように、ダイシングテープ５の周縁部に接合されたリング状治具６を下方に押し下げる。リング状治具６が押し下げられると、ダイシングテープ５が、その中心部から周辺部（外周部）に向かう強い張力を受けて水平方向に弛みなく引き伸ばされる。この張力により、半導体ウエハ１Ｗのスクライブエリア１Ｗｅに形成された破砕層１Ｗｄに沿って図１０に示すチップ領域２が互いに分離する結果、図７のステップＳ１８に示すように、個片化された複数の半導体チップ１Ｃが得られる。
この時、半導体ウエハ１Ｗの裏面１ＷｂのＤＡＦ４もダイシングテープ５とともに引き伸ばされ、チップ単位で分離されるため、個片化された半導体チップ１Ｃの裏面には、半導体チップ１Ｃと同サイズのＤＡＦ４が残る。
なお、図７において、領域（Ｄ）は、エキスパンドによって伸びる部分であり、一方、領域（Ｅ）は、エキスパンドによって伸びにくい部分を示している。
本実施の形態１では、エキスパンドの際、ダイシングテープ５の半導体ウエハ１Ｗの外側周囲に伸びにくい第２テープ５ｂが配置された状態でダイシングテープ５を外周から引き伸ばすため、ダイシングテープ５を引き伸ばす力を、半導体ウエハ１Ｗが搭載された第１テープ５ａの領域に確実に伝えることができる。さらに、半導体ウエハ１Ｗの下部が伸び易い第１テープ５ａの領域であるため、図７のステップＳ１８に示すように各チップ形成領域（各チップ領域２）の間隔を十分に広げることができる。
すなわち、ダイシングテープ５が外周から引き伸ばされた際に、半導体ウエハ１Ｗの外側周囲に伸びにくい第２テープ５ｂが配置されているため、リング状治具６と半導体ウエハ１Ｗの間のテープ領域が先に伸びてしまうことを防げ、エキスパンド量を増加させることなくダイシングテープ５を引き伸ばす力を半導体ウエハ１Ｗが搭載された第１テープ５ａの領域に確実に伝えることができる。
これにより、エキスパンド量を増加しすぎた場合には、ピックアップ装置１０からダイシングテープ５を取り外した際にダイシングテープ５が元に戻らず半導体チップ１Ｃの破損に至ることもあるが、本実施の形態１のエキスパンドではエキスパンド量を増加させることはないため、半導体チップ１Ｃが破損に至ることもない。
このように本実施の形態１のエキスパンドでは、レーザダイシングを行った際にも、図９に示すように、各チップ形成領域（各チップ領域２）の間隔を十分に広げることができる。
これにより、レーザダイシングを採用するに当たり、半導体ウエハ１Ｗのスクライブエリア１Ｗｅを０に近づけることができる。すなわち、レーザ７の照射によって形成される破砕層１Ｗｄは、その幅が２〜３μｍ程度であるため、半導体ウエハ１Ｗに数十μｍ〜数百μｍものスクライブエリアを設ける必要がなくなり、半導体ウエハ１Ｗにおける半導体チップ１Ｃの取得数の増加を図ることができる。
なお、エキスパンドは、常温の雰囲気で行うことが好ましい。つまり、熱を掛けてダイシングテープ５を引き伸ばすと、伸びきって戻らなくなることがあり、また、ダイシングテープ５を構成する第１テープ５ａや第２テープ５ｂは、ポリオレフィンやポリエチレンテレフタレート等によって形成されているため、耐熱性が１００℃以下と低い。したがって、常温の雰囲気、または冷却環境下（-２０℃〜室温）でエキスパンドを行うことにより、ダイシングテープ５の機能を損なわずに引き伸ばすことができる。
次に、図７のステップＳ１９に示すピックアップを行う。すなわち、個片化された半導体チップ１Ｃをダイシングテープ５上からピックアップする。ここでは、まず、１個の半導体チップ１Ｃの下方に突き上げ駒１６を配置するとともに、ピックアップ用の吸着保持可能なコレット１９を半導体チップ１Ｃの上方に配置して密着させる。続いて、ダイシングテープ５に紫外線を照射し、ダイシングテープ５に塗布された粘着剤を硬化させる。これにより、ＤＡＦ４をダイシングテープ５から容易に剥離させることができる。
その後、突き上げ駒１６によって半導体チップ１Ｃを上方に突き上げるとともに、コレット１９を上方に移動させ、半導体チップ１Ｃ及びＤＡＦ４をダイシングテープ５から剥離する。
このようにして、ダイシングテープ５から剥離されてピックアップされた半導体チップ１Ｃは、コレット１９に吸着・保持されて次工程（ペレット付け工程）に搬送され、図１１に示すように配線基板１７上に実装される。
なお、本実施の形態１では、エキスパンドによって、各チップ形成領域（各チップ領域２）の間隔を十分に広げることができるため、ダイボンディング時の半導体チップ１Ｃをピックアップする際の隣り合ったチップ同士の干渉を低減することができる。その結果、チップクラック等の不良に対するマージンを増やすことができ、ＣＳＰ２４（半導体装置）の信頼性の向上を図ることができる。
また、信頼性に厳しい半導体チップ１Ｃをピックアップする際に、表面接触タイプの平コレットを使用できない場合であっても、本実施の形態１のエキスパンドによって各チップ形成領域（各チップ領域２）の間隔を十分に広げることができるため、角錐タイプのコレット１９の使用が可能になり、信頼性に厳しい半導体チップ１Ｃをピックアップすることができる。
次に、ピックアップされた半導体チップ１Ｃを、図１１及び図１２に示すように、配線基板１７の主面上に実装されている半導体チップ１８Ｃの主面上に移送する。なお、半導体チップ１８Ｃは、配線基板１７の主面上に接着層２０ａを介して１段目のチップとして搭載されている。
続いて、半導体チップ１Ｃの裏面の接着層８ａと半導体チップ１８Ｃの主面とを対向させた状態で半導体チップ１Ｃを下降しチップ１８Ｃの主面上に載せる。ここで、接着層８ａは、本実施の形態１ではＤＡＦ４である。すなわち、接着層８ａ（ＤＡＦ４）を介して半導体チップ１Ｃを半導体チップ１８Ｃ上に積み重ねる（積層する）。なお、チップの積層数は２段に限らず何段であってもよい。
ここで、配線基板１７及び半導体チップ１８Ｃの構成と実装方法の一例を説明する。配線基板１７は、例えば多層配線構成を有するプリント配線基板からなり、厚さ方向に沿って互いに反対側になる主面および裏面を有している。配線基板１７の主面には半導体チップ１８Ｃが実装されている。また、配線基板１７の主面には、半導体チップ１８Ｃの外周を取り囲むように複数の電極１７ａが配置されている。また、配線基板１７の裏面には、複数の電極１７ｂが配置されている。配線基板１７の主面の電極１７ａと裏面の電極１７ｂとは配線基板１７の内層の配線を通じて電気的に接続されている。配線基板１７の電極１７ａ，１７ｂおよび配線は、例えば銅からなる。電極１７ａ，１７ｂの露出表面にはニッケル（Ｎｉ）下地の金（Ａｕ）メッキが施されている。
半導体チップ１８Ｃの構成について説明すると、半導体チップ１８Ｃの半導体基板１８Ｓは、半導体チップ１Ｃの半導体基板１Ｓと同様に、例えばシリコン（Ｓｉ）単結晶からなり、その主面には素子および配線層１８Ｌが形成されている。配線層１８Ｌの構成は、半導体チップ１Ｃの配線層１Ｌと同じであり、最上層には、パッド１８ＬＢが配置されている。半導体チップ１８Ｃは、その主面を上に向け、かつ、その裏面が接着層２０ａにより配線基板１７の主面に固着された状態で配線基板１７の主面上に実装されている。接着層２０ａは、例えばポリイミド樹脂のような熱可塑性樹脂により形成されている。
なお、接着層２０ａの材料としてＤＡＦ４を使用しても良い。すなわち、１段目の半導体チップ１８Ｃと２段目の半導体チップ１Ｃの両者ともＤＡＦ４を介して実装してもよい。
次に、図１３に示すように、２段目の半導体チップ１Ｃのパッド１ＬＢと１段目の半導体チップ１８Ｃのパッド１８ＬＢとを導電性のワイヤ２１により接続するとともに、１段目の半導体チップ１８Ｃのパッド１８ＬＢと配線基板１７の電極１７ａとをワイヤ２１により接続する。２段目の半導体チップ１Ｃのパッド１ＬＢと配線基板１７の電極１７ａとをワイヤ２１により接続しても良い。ワイヤ２１は、例えば金（Ａｕ）により形成されている。
その後、図１４に示すように、半導体チップ１Ｃ，１８Ｃ及び複数のワイヤ２１等を樹脂封止する。例えばトランスファモールド法を用いてエポキシ系樹脂等から封止体２２を形成し、この封止体２２により封止する。さらに、電極１７ｂ上に外部端子としてはんだボール２３を形成する。はんだボール２３は、例えば鉛（Ｐｂ）−錫（Ｓｎ）の鉛半田材、または、例えば錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系の鉛フリー半田材から成る。以上のようにしてＣＳＰ２４（半導体装置）を製造する。
（実施の形態２）
図１５は本発明の実施の形態２の半導体装置の製造方法で用いられるダイシングテープの形成方法の一例を示す製造プロセスフロー図、図１６は図１５に示すダイシングテープに治具を貼り付けた構造及びウエハマウントを行った構造の一例を示す断面図である。さらに、図１７は図１６に示す治具付きダイシングテープの構造の一例を示す平面図、図１８は本実施の形態２の半導体装置の製造方法におけるエキスパンド方法とピックアップ方法の一例を示す断面図である。
本実施の形態２では、図１５及び図１６に示すように、第１テープ５ａと第２テープ５ｂの２層構造からなるダイシングテープ５の第２テープ５ｂの半導体ウエハ１Ｗの搭載領域に複数の切れ目５ｅが形成されている。すなわち、第２テープ５ｂに、実施の形態１の図１に示すような開口部５ｃは形成されておらず、その代わりとして第２テープ５ｂの半導体ウエハ１Ｗの搭載領域に複数の切れ目５ｅが形成されている。
第２テープ５ｂの半導体ウエハ１Ｗの搭載領域に複数の切れ目５ｅが形成されていることにより、第２テープ５ｂのこの領域に外周から引っ張る力がかかった際に、切れ目５ｅが裂けて伸び易い状態となる。ただし、半導体ウエハ１Ｗの搭載領域の外側の領域には切れ目５ｅは形成されていない。したがって、第２テープ５ｂの半導体ウエハ１Ｗの搭載領域の外側の領域は、伸びにくい領域となる。
なお、第１テープ５ａおよび第２テープ５ｂそれぞれの材質や伸張率は、実施の形態１のものと同様である。すなわち、第１テープ５ａは、伸縮性が高くて伸び易いテープであり（例えば、ポリオレフィン等）、一方、第２テープ５ｂは、伸縮性が低くて伸びにくいテープである（例えば、ポリエチレンテレフタレート等）。
したがって、半導体ウエハ１Ｗを複数の切れ目５ｅが形成された第２テープ５ｂ上に接合することにより、半導体ウエハ１Ｗの下部が伸び易い状態の領域であり、かつその外側周囲が伸びにくい状態の領域となっているため、エキスパンドの際に、ダイシングテープ５を引き伸ばす力を、半導体ウエハ１Ｗが搭載された第２テープ５ｂの領域に確実に伝えることができ、実施の形態１と同様の効果を得ることができる。
なお、複数の切れ目５ｅは、半導体ウエハ１Ｗのスクライブエリア１Ｗｅ（図５参照）に対応させて、図１７に示すように、格子状に形成されていることが好ましく、さらには、より細かな格子状に形成されていることが好ましい。すなわち、複数の切れ目５ｅがより細かな格子状に形成されていることで、本実施の形態２のダイシングテープ５を種々の大きさの半導体チップ１Ｃに対して採用することが可能になる。
ここで、本実施の形態２のダイシングテープ５の製造方法について説明する。
まず、図１５のステップＳ２１に示すＤＡＦ材準備を行う。ここでは、基材３にＤＡＦ４が貼り付けられたＤＡＦ材を準備する。
その後、ステップＳ２２に示す第１／第２テープ貼り合わせを行う。すなわち、伸縮性が高くて伸び易い第１の伸張率の第１テープ５ａと、伸縮性が低くて伸びにくい第２の伸張率の第２テープ５ｂを準備し、第１テープ５ａの上に、表裏両面に接着剤５ｄが設けられた第２テープ５ｂを接着剤５ｄを介して貼り付ける。これにより、第２テープ５ｂの表面には接着剤５ｄが露出した状態となる。
その後、第２テープ５ｂの半導体チップ１Ｃの搭載領域に、図１７に示すように、複数の切れ目５ｅを格子状に形成する。ここでは、例えば、ロール等を転写させて切れ目５ｅを形成する。なお、予め複数の切れ目５ｅが形成された第２テープ５ｂを準備し、その後、第１テープ５ａと第２テープ５ｂを貼り合わせてもよい。
その後、ステップＳ２３に示すＤＡＦ材貼り付けを行う。ここでは、基材３に貼り付けられたＤＡＦ４を第２テープ５ｂの半導体ウエハ１Ｗの搭載領域上に貼り付ける。
その後、ステップＳ２４に示す基材除去を行う。ここでは、第２テープ５ｂ上に貼り付けられたＤＡＦ４から基材３を剥がしてダイシングテープ５の製造を完了する。
次に、本実施の形態２の半導体装置の製造方法について説明する。ここでは、レーザダイシング後の半導体ウエハ１Ｗのダイシングテープ５へのマウント工程、エキスパンド工程及びピックアップ工程について説明する。その他の工程の説明については実施の形態１の半導体装置の製造方法と同様であるため省略する。
まず、図１６のステップＳ２５に示すダイシングテープ５へのリング状治具６の貼り付けである治具貼り付けを行う。ここでは、リング状治具６をダイシングテープ５の第２テープ５ｂ上に接着剤５ｄを介して貼り付ける。リング状治具６は、図１７に示すように、第２テープ５ｂの周縁部に沿った形状に形成されている。
その後、ステップＳ２６に示すウエハマウントを行う。すなわち、レーザダイシングによって破砕層１Ｗｄが形成された半導体ウエハ１Ｗを、ダイシングテープ５の第２テープ５ｂ上のＤＡＦ４に貼り付ける。
その後、図１８のステップＳ２７に示すエキスパンドを行う。エキスパンド工程では、実施の形態１と同様に、図１０に示すピックアップ装置１０のエキスパンドリング１２を下降させることによって、図１８のステップＳ２７に示すように、ダイシングテープ５の周縁部に接合されたリング状治具６を下方に押し下げる。リング状治具６が押し下げられると、ダイシングテープ５が、その中心部から周辺部に向かう強い張力を受けて水平方向に弛みなく引き伸ばされる。この張力により、半導体ウエハ１Ｗのスクライブエリア１Ｗｅに形成された破砕層１Ｗｄに沿って図１０に示すチップ領域２が互いに分離する結果、個片化された複数の半導体チップ１Ｃを得ることができる。
本実施の形態２においても、実施の形態１と同様に、エキスパンドの際、第２テープ５ｂの半導体ウエハ１Ｗの下部の複数の切れ目５ｅによりそのテープ領域が伸び易い状態であり、かつその外側周囲が切れ目５ｅの無い伸びにくい状態でダイシングテープ５を外周から引き伸ばすため、ダイシングテープ５を引き伸ばす力を、半導体ウエハ１Ｗが搭載された第２テープ５ｂの領域に確実に伝えることができる。さらに、ダイシングテープ５が引き伸ばされた際に、第２テープ５ｂの半導体ウエハ１Ｗの下部の領域では、複数の格子状の切れ目５ｅが裂けるとともに、第２テープ５ｂの下部には伸び易い第１テープ５ａが配置されているため、各チップ形成領域の間隔を十分に広げることができる。
次に、図１８のステップＳ２８に示すピックアップを行う。すなわち、個片化された半導体チップ１Ｃをダイシングテープ５上からピックアップする。ここでは、まず、１個の半導体チップ１Ｃの下方に突き上げ駒１６を配置するとともに、ピックアップ用の吸着保持可能なコレット１９を半導体チップ１Ｃの上方に配置して密着させる。続いて、ダイシングテープ５に紫外線を照射し、ダイシングテープ５に塗布された粘着剤を硬化させる。これにより、ＤＡＦ４をダイシングテープ５から容易に剥離させることができる。
その後、突き上げ駒１６によって半導体チップ１Ｃを上方に突き上げるとともに、コレット１９を上方に移動させ、半導体チップ１Ｃ及びＤＡＦ４をダイシングテープ５から剥離する。
このようにして、ダイシングテープ５から剥離されてピックアップされた半導体チップ１Ｃは、コレット１９に吸着・保持されて次工程（ペレット付け工程）に搬送され、図１１に示すように配線基板１７上に実装される。
本実施の形態２の半導体装置の製造方法においても、エキスパンドの際に、外周からダイシングテープ５を引き伸ばす力を、半導体ウエハ１Ｗが搭載された第２テープ５ｂの領域に確実に伝えることができ、さらに第２テープ５ｂの複数の切れ目５ｅが裂けるとともに、第２テープ５ｂの下部には伸び易い第１テープ５ａが配置されているため、各チップ形成領域の間隔を十分に広げることができる。これにより、ダイボンディング時の半導体チップ１Ｃをピックアップする際の隣り合ったチップ同士の干渉を低減することができる。その結果、チップクラック等の不良に対するマージンを増やすことができ、ＣＳＰ２４（半導体装置）の信頼性の向上を図ることができる。
本実施の形態２の半導体装置の製造方法によって得られるその他の効果については、実施の形態１の効果と同様であるためその重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態１，２では、ダイシングテープ５上にＤＡＦ４を貼り付け、その後、ＤＡＦ４上に半導体ウエハ１Ｗをマウントする場合を説明したが、予めＤＡＦ４を半導体ウエハ１Ｗの裏面１Ｗｂに貼り付けておき、ダイシング用のレーザ照射を行った後、ダイシングテープ５上にＤＡＦ４付きの半導体ウエハ１Ｗをマウントしてもよい。
また、前記実施の形態１では、ダイシングテープ５を形成する際に、第１テープ５ａと第２テープ５ｂを予め貼り付けておき、その後、ＤＡＦ４を貼り付ける場合を説明したが、図１９の変形例に示すように、第１テープ５ａ上に先にＤＡＦ４を貼り付けてもよい。すなわち、第１テープ５ａ上に先にＤＡＦ４を貼り付け（ステップＳ３１）、その後、ステップＳ３２の第２テープ貼り付けに示すように、開口部５ｃが形成された第２テープ５ｂをＤＡＦ４の外周を覆うように上から貼り付け、その後、ステップＳ３３の治具貼り付けに示すようにリング状治具６を貼り付けてもよい。
この場合、ＤＡＦ４の大きさや貼り付け位置の精度を高める必要がなく、比較的容易にダイシングテープ５を形成することができる。
本発明は、ダイシングテープを用いた半導体製造技術に好適である。
本発明の実施の形態１の半導体装置の製造方法で用いられるダイシングテープの形成方法の一例を示す製造プロセスフロー図である。 図１に示すダイシングテープに治具を貼り付けた構造の一例を示す断面図である。 図２に示す治具付きダイシングテープの構造の一例を示す平面図である。 本発明の実施の形態１の半導体装置の製造方法における裏面研磨までの組み立ての一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるウエハマウントまでの一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における保護テープ剥離までの一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるピックアップまでの一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるレーザダイシング後の構造の一例を示す平面図である。 本発明の実施の形態１の半導体装置の製造方法におけるエキスパンド後の構造の一例を示す平面図である。 本発明の実施の形態１の半導体装置の製造方法で用いられるピックアップ装置の構造の一例を示す斜視図である。 本発明の実施の形態１の半導体装置の製造方法におけるダイボンディング方法の一例を示す斜視図である。 本発明の実施の形態１の半導体装置の製造方法における２段目チップのダイボンディング方法の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法におけるワイヤボンディング後の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の製造方法における樹脂封止及びバンプ形成後の構造の一例を示す断面図である。 本発明の実施の形態２の半導体装置の製造方法で用いられるダイシングテープの形成方法の一例を示す製造プロセスフロー図である。 図１５に示すダイシングテープに治具を貼り付けた構造及びウエハマウントを行った構造の一例を示す断面図である。 図１６に示す治具付きダイシングテープの構造の一例を示す平面図である。 本発明の実施の形態２の半導体装置の製造方法におけるエキスパンド方法とピックアップ方法の一例を示す断面図である。 本発明の変形例のダイシングテープの形成方法を示す製造プロセスフロー図である。
符号の説明
１Ｗ 半導体ウエハ
１Ｗａ 主面
１Ｗｂ 裏面
１Ｗｄ 破砕層
１Ｗｅ スクライブエリア
１Ｃ 半導体チップ
１Ｓ 半導体基板
１Ｌ 配線層
１ＬＢ パッド（電極）
２ チップ領域
３ 基材
４ ＤＡＦ（接着層）
５ ダイシングテープ
５ａ 第１テープ
５ｂ 第２テープ
５ｃ 開口部
５ｄ 接着剤
５ｅ 切れ目
６ リング状治具
６ａ 開口部
７ レーザ
８ａ 接着層
９ 隙間
１０ ピックアップ装置
１１ 支持リング
１２ エキスパンドリング
１３ ガラス基板
１３ａ 剥離層
１４ レーザスキャン
１５ ＵＶレジン
１６ 突き上げ駒
１７ 配線基板
１７ａ，１７ｂ 電極
１８Ｃ 半導体チップ
１８Ｓ 半導体基板
１８Ｌ 配線層
１８ＬＢ パッド（電極）
１９ コレット
２０ａ 接着層
２１ ワイヤ
２２ 封止体
２３ はんだボール
２４ ＣＳＰ（半導体装置）

Claims (15)

  1. （ａ）第１の伸張率を有する第１テープと、前記第１の伸張率より低い第２の伸張率を有し、かつ前記第１テープ上に設けられた第２テープとを有するダイシングテープを準備する工程と、
    （ｂ）前記ダイシングテープ上に接着層を介して半導体ウエハを搭載する工程と、
    （ｃ）前記ダイシングテープ上で、かつ前記半導体ウエハの外側周囲に治具を搭載する工程と、
    （ｄ）前記半導体ウエハをダイシングする工程と、
    （ｅ）前記ダイシングテープを外周から引き伸ばしてチップ間隔を広げる工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記第２テープに開口部が形成されており、前記半導体ウエハを前記第２テープの開口部内に配置して前記第１テープと接合することを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、前記治具はリング状であり、前記治具の開口部の直径は、前記第２テープの開口部の直径より大きいことを特徴とする半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、前記第２テープ上に前記半導体ウエハが搭載されており、前記第２テープの前記半導体ウエハの搭載領域に複数の切れ目が形成されていることを特徴とする半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、前記切れ目が格子状に形成されていることを特徴とする半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、前記接着層がＤＡＦであり、前記半導
    体ウエハの裏面に前記ＤＡＦが配置されていることを特徴とする半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、前記（ｄ）工程で、前記半導体ウエハのスクライブエリアにレーザを照射し、前記レーザによって前記半導体ウエハをダイシングすることを特徴とする半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、前記治具の内周面と前記半導体ウエハの端部との間に隙間が形成されていることを特徴とする半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、前記隙間は、２０ｍｍ以上であることを特徴とする半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、前記治具の内周面と前記半導体ウエハの端部との距離は、前記第２テープの内側端部と前記半導体ウエハの端部との距離より長いことを特徴とする半導体装置の製造方法。
  11. 請求項１記載の半導体装置の製造方法において、前記（ｅ）工程で、常温の雰囲気で前記ダイシングテープを外周から引き伸ばすことを特徴とする半導体装置の製造方法。
  12. 請求項１記載の半導体装置の製造方法において、前記第１テープ及び第２テープは樹脂によって形成され、前記治具は金属によって形成されていることを特徴とする半導体装置の製造方法。
  13. 請求項１記載の半導体装置の製造方法において、前記第１テープは、ポリオレフィンによって形成され、前記第２テープは、他のポリオレフィンまたはポリエチレンテレフタレートによって形成されていることを特徴とする半導体装置の製造方法。
  14. 請求項１記載の半導体装置の製造方法において、前記（ｅ）工程の後、
    （ｆ）個片化された半導体チップを前記ダイシングテープからピックアップする工程と、
    （ｇ）前記ピックアップされた半導体チップを基板上に搭載する工程と、
    （ｈ）前記半導体チップの電極と前記基板の電極とを導電性のワイヤで接続する工程と、
    （ｉ）前記半導体チップと前記ワイヤを樹脂封止する工程とを有することを特徴とする半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、前記（ｇ）工程で、前記基板上に複数の半導体チップを積層して搭載することを特徴とする半導体装置の製造方法。
JP2006068448A 2006-03-14 2006-03-14 半導体装置の製造方法 Pending JP2007250598A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006068448A JP2007250598A (ja) 2006-03-14 2006-03-14 半導体装置の製造方法
TW095146028A TW200805569A (en) 2006-03-14 2006-12-08 Process for manufacturing semiconductor device
US11/657,009 US7563642B2 (en) 2006-03-14 2007-01-24 Manufacturing method of a semiconductor device
KR1020070024243A KR20070093836A (ko) 2006-03-14 2007-03-13 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068448A JP2007250598A (ja) 2006-03-14 2006-03-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007250598A true JP2007250598A (ja) 2007-09-27
JP2007250598A5 JP2007250598A5 (ja) 2009-04-30

Family

ID=38518420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068448A Pending JP2007250598A (ja) 2006-03-14 2006-03-14 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7563642B2 (ja)
JP (1) JP2007250598A (ja)
KR (1) KR20070093836A (ja)
TW (1) TW200805569A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063825A1 (ja) * 2007-11-16 2009-05-22 Tokyo Seimitsu Co., Ltd. ウェーハ処理装置
JP2009140947A (ja) * 2007-12-03 2009-06-25 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010232611A (ja) * 2009-03-30 2010-10-14 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2010251480A (ja) * 2009-04-14 2010-11-04 Furukawa Electric Co Ltd:The 半導体装置の製造方法及びウエハ加工用テープ
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
JP2016082191A (ja) * 2014-10-22 2016-05-16 株式会社ディスコ バイト切削装置
TWI579948B (zh) * 2014-09-17 2017-04-21 東芝股份有限公司 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP2018037647A (ja) * 2016-06-21 2018-03-08 株式会社ディスコ ウェーハを加工する方法およびウェーハ加工システム
JP2018085434A (ja) * 2016-11-24 2018-05-31 株式会社ディスコ ウェーハの加工方法
JP2018107309A (ja) * 2016-12-27 2018-07-05 株式会社ディスコ 粘着テープ、被加工物の加工方法、及び粘着テープ貼着装置
JP2019201024A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201023A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201020A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201021A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201022A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019212818A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212816A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212817A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
WO2022153878A1 (ja) * 2021-01-13 2022-07-21 リンテック株式会社 ワークハンドリングシート、半導体装置の製造方法、およびワークハンドリングシートの使用

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4733934B2 (ja) * 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法
JP2008235398A (ja) * 2007-03-19 2008-10-02 Disco Abrasive Syst Ltd デバイスの製造方法
JP4402708B2 (ja) * 2007-08-03 2010-01-20 浜松ホトニクス株式会社 レーザ加工方法、レーザ加工装置及びその製造方法
JP5353703B2 (ja) * 2007-10-09 2013-11-27 日立化成株式会社 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
US9559004B2 (en) 2011-05-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US8936969B2 (en) 2012-03-21 2015-01-20 Stats Chippac, Ltd. Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
JP2014011241A (ja) * 2012-06-28 2014-01-20 Nitto Denko Corp Ｌｅｄの製造方法
JP5926632B2 (ja) * 2012-06-28 2016-05-25 株式会社ディスコ 半導体チップの樹脂封止方法
CN103715117B (zh) * 2012-09-28 2016-11-16 株式会社东芝 半导体装置的制造装置以及半导体装置的制造方法
CN103208451B (zh) * 2013-03-15 2015-10-28 日月光半导体制造股份有限公司 芯片顶起的方法及模块
CN109478526B (zh) * 2016-07-13 2023-11-17 环球仪器公司 模块化晶粒处理***
JP6951124B2 (ja) * 2017-05-23 2021-10-20 株式会社ディスコ 加工方法
JP7221649B2 (ja) * 2018-10-30 2023-02-14 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP2020072139A (ja) * 2018-10-30 2020-05-07 株式会社ディスコ ウエーハの拡張方法およびウエーハの拡張装置
JP7343402B2 (ja) * 2020-01-08 2023-09-12 ファスフォードテクノロジ株式会社 ダイボンディング装置、半導体装置の製造方法およびエキスパンド装置
KR102126732B1 (ko) 2020-01-22 2020-06-25 (주)글로벌아이앤씨파트너즈 풍향 및 풍속 신호를 이용하여 정상 하중보다 큰 축방향 및 반경방향 외란에 강인한 마그네트 베어링 및 그를 구비하는 풍력발전기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242084A (ja) * 1997-02-24 1998-09-11 Lintec Corp ウェハ貼着用粘着シートおよび電子部品の製造方法
JP2005019962A (ja) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd 接着シート
JP2005340423A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP2007005530A (ja) * 2005-06-23 2007-01-11 Lintec Corp チップ体の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
US6235387B1 (en) * 1998-03-30 2001-05-22 3M Innovative Properties Company Semiconductor wafer processing tapes
US6589809B1 (en) * 2001-07-16 2003-07-08 Micron Technology, Inc. Method for attaching semiconductor components to a substrate using local UV curing of dicing tape
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TWI225279B (en) * 2002-03-11 2004-12-11 Hitachi Ltd Semiconductor device and its manufacturing method
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
KR101121495B1 (ko) * 2003-05-12 2012-03-15 가부시키가이샤 토쿄 세이미쯔 판상부재의 분할방법 및 분할장치
JP4505789B2 (ja) 2004-02-10 2010-07-21 株式会社東京精密 チップ製造方法
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242084A (ja) * 1997-02-24 1998-09-11 Lintec Corp ウェハ貼着用粘着シートおよび電子部品の製造方法
JP2005019962A (ja) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd 接着シート
JP2005340423A (ja) * 2004-05-26 2005-12-08 Renesas Technology Corp 半導体装置の製造方法
JP2007005530A (ja) * 2005-06-23 2007-01-11 Lintec Corp チップ体の製造方法

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009063825A1 (ja) * 2007-11-16 2009-05-22 Tokyo Seimitsu Co., Ltd. ウェーハ処理装置
JP2009140947A (ja) * 2007-12-03 2009-06-25 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009182178A (ja) * 2008-01-31 2009-08-13 Disco Abrasive Syst Ltd デバイスの製造方法
JP2010232611A (ja) * 2009-03-30 2010-10-14 Furukawa Electric Co Ltd:The ウエハ加工用テープ
JP2010251480A (ja) * 2009-04-14 2010-11-04 Furukawa Electric Co Ltd:The 半導体装置の製造方法及びウエハ加工用テープ
JP2012079936A (ja) * 2010-10-01 2012-04-19 Nitto Denko Corp ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
US9142457B2 (en) 2010-10-01 2015-09-22 Nitto Denko Corporation Dicing die bond film and method of manufacturing semiconductor device
TWI579948B (zh) * 2014-09-17 2017-04-21 東芝股份有限公司 Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP2016082191A (ja) * 2014-10-22 2016-05-16 株式会社ディスコ バイト切削装置
JP2018037647A (ja) * 2016-06-21 2018-03-08 株式会社ディスコ ウェーハを加工する方法およびウェーハ加工システム
JP2018085434A (ja) * 2016-11-24 2018-05-31 株式会社ディスコ ウェーハの加工方法
JP2018107309A (ja) * 2016-12-27 2018-07-05 株式会社ディスコ 粘着テープ、被加工物の加工方法、及び粘着テープ貼着装置
JP2019201020A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP7139039B2 (ja) 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2019201024A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201021A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP2019201022A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP7479116B2 (ja) 2018-05-14 2024-05-08 株式会社ディスコ ウェーハの加工方法
JP7479117B2 (ja) 2018-05-14 2024-05-08 株式会社ディスコ ウェーハの加工方法
JP2019201023A (ja) * 2018-05-14 2019-11-21 株式会社ディスコ ウェーハの加工方法
JP7365760B2 (ja) 2018-05-14 2023-10-20 株式会社ディスコ ウェーハの加工方法
JP7139038B2 (ja) 2018-05-14 2022-09-20 株式会社ディスコ ウェーハの加工方法
JP2019212817A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212816A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2019212818A (ja) * 2018-06-06 2019-12-12 株式会社ディスコ ウェーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
WO2022153878A1 (ja) * 2021-01-13 2022-07-21 リンテック株式会社 ワークハンドリングシート、半導体装置の製造方法、およびワークハンドリングシートの使用

Also Published As

Publication number Publication date
KR20070093836A (ko) 2007-09-19
US20070218651A1 (en) 2007-09-20
TW200805569A (en) 2008-01-16
US7563642B2 (en) 2009-07-21

Similar Documents

Publication Publication Date Title
JP2007250598A (ja) 半導体装置の製造方法
US20070275543A1 (en) Manufacturing method of a semiconductor device
KR101043836B1 (ko) 반도체 장치의 제조 방법
JP4848153B2 (ja) 半導体装置の製造方法
US10354977B2 (en) Semiconductor device and manufacturing method thereof
US10490531B2 (en) Manufacturing method of semiconductor device and semiconductor device
US7518240B2 (en) Deposition pattern for eliminating backside metal peeling during die separation in semiconductor device fabrication
JP6698647B2 (ja) 半導体装置の製造方法
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP4515129B2 (ja) 半導体装置の製造方法
JP4057875B2 (ja) 半導体装置の製造方法
JP2008159724A (ja) 半導体装置の製造方法
JP2004072037A (ja) 半導体装置の製造方法
JP2017084903A (ja) 半導体装置の製造方法
JP2011054648A (ja) 半導体装置の製造方法
US7241642B2 (en) Mounting and dicing process for wafers
JP2007294602A (ja) 半導体装置の製造方法
JP5383464B2 (ja) 半導体装置及びその製造方法
JP2011171344A (ja) 半導体装置の製造方法
TWI832923B (zh) 半導體裝置之製造方法
TW201421555A (zh) 補償晶粒厚度之覆晶接合製程
JP7065035B2 (ja) 半導体装置の製造方法
JP2012084784A (ja) 半導体装置の製造方法並びにそれに用いるダイボンディングフィルム及びそのダイボンディングフィルムを用いた半導体装置
KR100728956B1 (ko) 반도체 패키지의 제조방법
JP2008153487A (ja) 半導体装置の製造装置と製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206