JP2013065757A - 半導体チップのピックアップ方法及び半導体チップのピックアップ装置 - Google Patents

半導体チップのピックアップ方法及び半導体チップのピックアップ装置 Download PDF

Info

Publication number
JP2013065757A
JP2013065757A JP2011204364A JP2011204364A JP2013065757A JP 2013065757 A JP2013065757 A JP 2013065757A JP 2011204364 A JP2011204364 A JP 2011204364A JP 2011204364 A JP2011204364 A JP 2011204364A JP 2013065757 A JP2013065757 A JP 2013065757A
Authority
JP
Japan
Prior art keywords
semiconductor chip
push
pins
pin
lowered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011204364A
Other languages
English (en)
Inventor
Naoshi Kuroda
直 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011204364A priority Critical patent/JP2013065757A/ja
Priority to CN2012100550252A priority patent/CN103021903A/zh
Priority to US13/424,322 priority patent/US20130071220A1/en
Publication of JP2013065757A publication Critical patent/JP2013065757A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67144Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)

Abstract

【課題】突き上げ時の半導体チップへの応力を緩和し、突き上げ時に生じる半導体チップの不具合を抑制できる半導体チップのピックアップ方法及び半導体チップのピックアップ装置を提供する。
【解決手段】半導体チップCのピックアップ方法は、半導体チップを複数の突き上げピン102で突き上げる工程と、複数の突き上げピンの一部102d、102eを下降する工程と、突き上げられた半導体チップをコレット15でピックアップする工程と、を具備する。
【選択図】図6

Description

本発明の実施形態は、半導体チップのピックアップ方法及び半導体チップのピックアップ装置に関する。
通常、半導体基板(以下、ウェハと称する)上には、多数の半導体チップが一括して形成される。そして、多数の半導体チップが形成されたウェハは、研削装置により裏面を研削して所定の厚みにまで薄形化された後、ウェハ裏面に合成樹脂などからなる粘着シート(ダイシングテープ)を貼り付け、ダイシング装置によりウェハを個々の半導体チップに切り分けられる。ダイシング装置により切り分けられた半導体チップは、所定の検査を行った後、検査に合格した良品だけをピックアップして、製品化される。そして、この良品の半導体チップをピックアップする際に、半導体チップのピックアップ装置(例えば、特許文献1参照)が使用されている。
特開2006−191144号公報
しかしながら、従来の半導体チップのピックアップ装置では、半導体チップを突き上げる突き上げピンの先端形状が、尖っているもしくは丸みを帯びているため、半導体チップを突き上げる際の接触面積が狭い。このため、突き上げピンにより半導体チップを突き上げる際に半導体チップに応力が加わり易い。加えて、半導体チップの薄形化が進んでいることから、突き上げピンによる突き上げの際に、応力により半導体チップに割れや欠け等の不具合が生じ易くなっている。また、半導体チップ裏面との接触面積が狭いことから、突き上げ時に半導体チップの位置や角度がずれ易い。
本発明の実施形態は、突き上げ時の半導体チップへの応力を緩和し、突き上げ時に生じる半導体チップの不具合を抑制できる半導体チップのピックアップ方法及び半導体チップのピックアップ装置を提供することを目的とする。
実施形態の半導体チップのピックアップ方法は、半導体チップを複数の突き上げピンで突き上げる工程と、複数の突き上げピンの一部を下降する工程と、突き上げられた半導体チップをコレットでピックアップする工程と、を具備する。
ウェハのダイシング工程の説明図。 実施形態に係るピックアップ装置の構成図。 突き上げ機構の構成図 半導体チップのピックアップ工程の説明図。 半導体チップのピックアップ工程の説明図。 半導体チップのピックアップ工程の説明図。
以下、図面を参照して、実施形態について詳細に説明する。
(実施形態)
図1は、半導体基板1(以下、ウェハ1と称する)のダイシング工程の説明図である。 初めに、図1を参照して、多数の半導体チップCが形成されたウェハ1のダイシング工程について説明する。
ウェハ1表面には、多数の半導体チップCが形成されている。ウェハ1は、所定の厚さ(例えば、30〜80μm)となるまで裏面が研削され、この薄形化したウェハ1はダイシング用の粘着シート2に貼り付けられる。さらに、ウェハ1が貼り付けられた粘着シート2は、金属枠3に外周部を弛みのないように引き伸ばされて貼り付けられる(図1(a)参照)。
粘着シート2は、例えばPVC(ポリ塩化ビニール)やPET(ポリエチレンテレフタレート)等の伸縮性を有する樹脂のシート基材2a及びこのシート基材2aの片面側(ウェハ1側)に設けられた粘着剤層2bからなる。この粘着剤層2bは、紫外線(UV)の照射により硬化して粘着力が低下する性質のものを使用することが好ましい。
粘着シート2上に貼り付けられたウェハ1は、半導体チップCごとに切り分け(ダイシング)される(図1(b)参照)。
切り分け後は、粘着シート2に紫外線UVを照射して粘着シート2の粘着剤層2bを硬化して粘着力を低下させる(図1(c))。
上記ダイシング工程の後、切り分けられた半導体チップCは、所定の検査を行った後、検査に合格した良品だけが、次に説明する実施形態に係る半導体チップCのピックアップ装置でピックアップされる。
図2は、実施形態に係る半導体チップCのピックアップ装置10(以下、単にピックアップ装置10と称する)の構成図である。以下、図2を参照して実施形態に係るピックアップ装置10の構成について説明する。
ピックアップ装置10は、固定治具11、突き上げ機構12、X−Yステージ13、シリンダ14、コレット15、駆動機構16、シリンダ17及び制御機構18を備えている。なお、突き上げ機構12及びコレット15は、図示しない真空ポンプに接続されている。
固定治具11は、ダイシング工程で切り出された多数の半導体チップCが粘着された粘着シート2の外周部を把持する金属枠3を保持する。突き上げ機構12は、切り出された個々の半導体チップCを裏面側(下側)から突き上げる。X−Yステージ13は、突き上げ機構12を粘着シート2上の半導体チップCに対して水平方向に駆動し、水平方向の位置決め動作を行う。シリンダ14は、突き上げ機構12を粘着シート2上の半導体チップCに対して垂直方向に駆動する。
コレット15は、突き上げ機構12により突き上げられた半導体チップCを吸着してピックアップする。駆動機構16は、コレット15を粘着シート2上の半導体チップCに対して水平方向に駆動し、水平方向の位置決め動作を行う。シリンダ17は、コレット15を、粘着シート2上の半導体チップCに対して垂直方向に駆動する。制御機構18は、ピックアップ装置10全体を制御する。
図3(a)は、突き上げ機構12の断面図である。図3(b)は、突き上げ機構12の平面図である。以下、図3を参照して、突き上げ機構12の構成を説明する。
突き上げ機構12は、吸着ステージ101、複数の突き上げピン102a〜102e及び昇降機構103(ピンホルダー)を備える。吸着ステージ101の表面には、粘着シート2の裏面を吸着するための複数の吸着孔101aがグルーブ(溝)101c内に設けられている。また、吸着ステージ101の表面中央部には、開口101bが設けられている。
各突き上げピン102a〜102eの形状は、直方体であり、これら突き上げピン102a〜102eが吸着ステージ101の表面中央部に設けられた開口101b内に並列に配置される。また、各突き上げピン102a〜102eの表面(突き上げ面)は、従来の突き上げピンとは異なり、長方形(矩形)であり、かつ、平ら、すなわち平面となっている。
この実施形態では、各突き上げピン102a〜102eの表面を平面とすることにより、半導体チップCを突き上げる際の接触面積を広くしている。このため、半導体チップCを突き上げる際に生じる応力を低減できる。また、接触面積が広いので、突き上げ時に半導体チップCの位置や角度がずれる位置ずれが生じにくい。なお、図3では、突き上げピンの数が5つとなっているが、この数に限定されるものではなく、複数個あればよい。
昇降機構103は、開口101b内に並列に配置された突き上げピン102a〜102eを昇降させる小型のエアシリンダを備える。該エアシリンダは、外部から供給されるエアにより駆動される。昇降機構103は、突き上げピン102a〜102eを独立して昇降させるために、突き上げピン102a〜102eごとに対応するエアシリンダを備えている。なお、突き上げピン102a〜102eを昇降させる機構には、種々のものが適用できる。例えば、電磁式のシリンダや小型モータ等により突き上げピン102a〜102eを昇降させるように構成してもよい。
昇降機構103は、突き上げピン102a〜102eを独立して昇降させることができるため、半導体チップCの大きさによって、昇降させる突き上げピンの数を変更することが可能である。これにより、半導体チップの種類(機種)に応じて、突き上げピンの数を変更することができる。
図4〜図6は、この実施形態に係るピックアップ装置10を用いた半導体チップCのピックアップ工程の説明図である。以下、ピックアップ装置10を用いた半導体チップCのピックアップについて図2〜図6を参照して説明する。なお、X−Yステージ13、シリンダ14、駆動機構16、シリンダ17及び昇降機構103等は、制御機構18により制御される。
(工程1:図4(a)参照)
駆動機構16を制御して、コレット15をピックアップ対象である半導体チップCの直上部に位置決めするとともに、X−Yステージ13を制御して、突き上げ機構12の吸着ステージ101の開口101b内に設けられた突き上げピン102a〜102eをピックアップ対象である半導体チップCの直下に一致するように位置決めする。その後、シリンダ14により突き上げ機構12を上昇させて、吸着ステージ101を粘着シート2の裏面に当接させ、吸着孔101aからの真空引きにより粘着シート2の裏面を真空吸引する。
(工程2:図4(b)参照)
昇降機構103を制御して、吸着ステージ101の開口101b内に並列に配置された突き上げピン102a〜102eを同時に、同一の速度で、所定の高さまで上昇させる。突き上げピン102a〜102eの上昇により、粘着シート2を介してピックアップ対象である半導体チップCが所定量押し上げられる。なお、ここでいう「同時」、「同一の速度」とは、厳密に「同時」、「同一の速度」との意味ではなく、半導体チップCに応力による割れや欠け等の不具合が生じない範囲内であれば、厳密に「同時」、「同一の速度」でなくともよい。
上述したように、実施形態では、突き上げピン102a〜102eの表面は、平ら、すなわち平面となっており、かつ、突き上げピン102a〜102eが同時に突き上げ動作を行うため、半導体チップCを突き上げる際の接触面積を広くすることができる。このため、半導体チップCを突き上げる際に生じる半導体チップCへの応力を低減することができる。また、突き上げ時に半導体チップCの位置や角度がずれる位置ずれが生じにくい。
なお、突き上げピン102a〜102eの押し上げ量(高さ)は、粘着シート2を破ることのない量(高さ)とする。使用する粘着シート2によって、シートの伸び量が異なるため、突き上げピン102a〜102eの押し上げ量(高さ)は、粘着シート2の伸び量に合わせて適宜調整することが好ましい。
(工程3:図5(a)参照)
突き上げピン102a〜102eを所定量上昇した後、昇降機構103を制御して、右端の突き上げピン102eを下降させる。ここで、ピックアップ対象である半導体チップC周辺の粘着シート2は、吸着ステージ101に吸着されており、かつ伸縮性を有することから、半導体チップC端部の粘着シート2は、吸着ステージ101側に引っ張られた状態となっている。このため、突き上げピン102eを下降させると、半導体チップCの裏面と突き上げピン102eと間の粘着シート2が、半導体チップCの裏面から剥がれる。
(工程4:図5(b)参照)
突き上げピン102eを下降させた後、昇降機構103を制御して、さらに突き上げピン102dを下降させる。突き上げピン102dを下降させると、半導体チップCの裏面と突き上げピン102dと間の粘着シート2が、半導体チップCの裏面から剥がれる。
なお、図5では、突き上げピン102d、102eまで下降しているが、突き上げピン102cまで下降するようにしてもよい。さらに、図5は、図面に向かって右端から突き上げピン102e及び102dを下降させているが、図面に向かって左端から突き上げピン102a及び102bを下降させるようにしてもよい。
右端もしくは左端の突き上げピンを下降させることにより、半導体チップCの裏面が粘着シート2に粘着している面積を狭くすることができる。このため、後述する工程で、半導体チップCをコレット15でピックアップする際に半導体チップに加わる応力を小さくすることができる。
(工程5:図6(a)参照)
シリンダ17を制御して、コレット15の先端部がピックアップ対象である半導体チップCの表面に当接するまで下降させ、ピックアップ対象である半導体チップCを吸着する。
(工程6:図6(b)参照)
シリンダ17を制御して、半導体チップCを吸着したままコレット15を上昇させる。その後、駆動機構16によりピックアップした半導体チップCをリードフレーム上の所定位置にマウントする。他の半導体チップCについても、同様にしてピックアップし、リードフレーム上の所定位置にマウントする。
以上のように、この実施形態に係るピックアップ装置10は、突き上げピン102a〜102eの表面が平面となっており、かつ、突き上げピン102a〜102eが同時に突き上げ動作を行うため、半導体チップCを突き上げる際の接触面積を広くとることができる。このため、半導体チップCを突き上げる際に生じる半導体チップCへの応力を低減することができる。さらに、半導体チップCを突き上げる際の接触面積が広いので、突き上げ時に半導体チップCの位置や角度がずれる位置ずれが生じにくい。
また、突き上げピン102a〜102eの一部を端から下降させた後に、半導体チップCをピックアップしているので、半導体チップCの裏面が粘着シート2に粘着している面積を狭くすることができる。このため、半導体チップCを次の工程でピックアップする際に半導体チップに加わる応力を小さくすることができる。
(実施形態の変形例)
実施形態では、突き上げピン102a〜102eを同時に所定量上昇させた後(図4(b)参照)、突き上げピンの突き上げ量を一定に保ったまま、つまり半導体チップCの突き上げ量を一定としたまま、突き上げピン102a〜102eの一部を端から順に降下させている(図5(a)〜図6(a)参照)。
しかしながら、突き上げピン102a〜102eを同時に所定量上昇させた後、突き上げピン102a〜102eの一部を端から順に降下させる度に、突き上げピンの突き上げ量、すなわち半導体チップCの突き上げ量を所定量ずつ大きくしてもよい。このように構成した場合、突き上げピンの突き上げ量が大きくなる度に、半導体チップC端部の粘着シート2が吸着ステージ101側に引っ張られる力が大きくなるため、半導体チップCの裏面から粘着シート2が、半導体チップCの裏面から剥がれ易くなる効果がある。
なお、突き上げピン102a〜102eを昇降させる機構には、第1の実施形態と同様に種々のものを適用できるが、半導体チップCの突き上げ量を所定量ずつ大きくすることを考慮して、例えば、電磁式のシリンダや小型モータ等、突き上げ量を複数段階に制御できるものを使用することが好ましい。
(その他の実施形態)
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1…ウェハ、2…粘着シート、3…金属枠、10…半導体チップのピックアップ装置、11…固定治具、12…突き上げ機構、13…X−Yステージ、14…シリンダ、15…コレット、16…駆動機構、17…シリンダ、18…制御機構、101…吸着ステージ、102a〜102e…突き上げピン、103…昇降機構。

Claims (7)

  1. ダイシングにより切り分けられた半導体チップを突上げピンで突き上げ、この突き上げられた半導体チップをピックアップする半導体チップのピックアップ方法であって、
    前記半導体チップを複数の突き上げピンで突き上げる工程と、
    前記複数の突き上げピンの一部を下降する工程と、
    突き上げられた前記半導体チップをコレットでピックアップする工程と、
    を具備することを特徴とする半導体チップのピックアップ方法。
  2. 前記複数の突き上げピンは、並列に配置されており、
    前記突き上げピンを下降する工程は、前記並列に配置された複数の突き上げピンの一部を端から順に下降させることを特徴とする請求項1に記載の半導体チップのピックアップ方法。
  3. 前記並列に配置された複数の突き上げピンの一部を端から順に下降させる際、前記突き上げピンを下降させる度に、前記半導体チップの突き上げ量を所定量ずつ大きくすることを特徴とする請求項2に記載の半導体チップのピックアップ方法。
  4. ダイシングにより切り分けられた半導体チップを突き上げピンで突き上げ、この突き上げられた半導体チップをピックアップする半導体チップのピックアップ装置であって、
    前記半導体チップを突き上げる複数の突き上げピンと、
    前記複数の突き上げピンを独立して昇降する昇降機構と、
    突き上げられた前記半導体チップをピックアップするコレットと、
    を備え、
    前記昇降機構は、
    前記複数の突き上げピンで前記半導体チップを突き上げたのち、一部の突き上げピンを下降させ、
    前記コレットは、前記一部の突き上げピンが下降した後、前記半導体チップをピックアップすることを特徴とする半導体チップのピックアップ装置。
  5. 前記複数の突き上げピンは、並列に配置されており、
    前記昇降機構は、
    前記並列に配置された複数の突き上げピンの一部を端から順に下降させることを特徴とする請求項4に記載の半導体チップのピックアップ装置。
  6. 前記昇降機構は、
    前記並列に配置された複数の突き上げピンの一部を端から順に下降させる際、前記突き上げピンを下降させる度に、前記半導体チップの突き上げ量を所定量ずつ大きくすることを特徴とする請求項5に記載の半導体チップのピックアップ装置。
  7. 前記複数の突き上げピンは、前記半導体チップを突き上げる面が平らであることを特徴とする請求項4乃至請求項6のいずれか1項に記載の半導体チップのピックアップ装置。
JP2011204364A 2011-09-20 2011-09-20 半導体チップのピックアップ方法及び半導体チップのピックアップ装置 Withdrawn JP2013065757A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011204364A JP2013065757A (ja) 2011-09-20 2011-09-20 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
CN2012100550252A CN103021903A (zh) 2011-09-20 2012-03-05 半导体芯片的捡取方法、半导体芯片的捡取装置
US13/424,322 US20130071220A1 (en) 2011-09-20 2012-03-19 Semiconductor chip pick-up method and semiconductor chip pick-up apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011204364A JP2013065757A (ja) 2011-09-20 2011-09-20 半導体チップのピックアップ方法及び半導体チップのピックアップ装置

Publications (1)

Publication Number Publication Date
JP2013065757A true JP2013065757A (ja) 2013-04-11

Family

ID=47880814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011204364A Withdrawn JP2013065757A (ja) 2011-09-20 2011-09-20 半導体チップのピックアップ方法及び半導体チップのピックアップ装置

Country Status (3)

Country Link
US (1) US20130071220A1 (ja)
JP (1) JP2013065757A (ja)
CN (1) CN103021903A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018120938A (ja) * 2017-01-25 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
KR101931127B1 (ko) * 2016-06-13 2018-12-20 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2020057750A (ja) * 2018-05-31 2020-04-09 ボンドテック株式会社 部品実装システム、部品供給装置および部品実装方法
KR20210078946A (ko) * 2019-12-19 2021-06-29 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 이송 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503018B1 (ko) * 2013-08-20 2015-03-17 주식회사 프로텍 Led 칩용 형광 필름 픽업 장치
CN104576460A (zh) * 2014-12-31 2015-04-29 苏州凯锝微电子有限公司 一种晶圆切割分离装置
CN105470173B (zh) * 2015-12-15 2018-08-14 上海微电子装备(集团)股份有限公司 一种芯片接合***及方法
CN106935540B (zh) * 2015-12-29 2019-08-06 中微半导体设备(上海)股份有限公司 晶片顶升装置及其顶升方法
JP6301565B1 (ja) * 2016-01-29 2018-03-28 イエーノプティーク オプティカル システムズ ゲーエムベーハー マイクロチップをウェーハーから切り離して該マイクロチップを基板上に装着する方法および装置
CN107369642A (zh) * 2017-06-08 2017-11-21 太极半导体(苏州)有限公司 一种能避免超薄芯片碎裂的吸取方法
JP7274902B2 (ja) * 2019-03-25 2023-05-17 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574251B2 (ja) * 2003-09-17 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005150311A (ja) * 2003-11-13 2005-06-09 Nec Machinery Corp チップマウント方法及び装置
JP5275553B2 (ja) * 2006-06-27 2013-08-28 スリーエム イノベイティブ プロパティズ カンパニー 分割チップの製造方法
JP4241865B2 (ja) * 2006-12-08 2009-03-18 キヤノン株式会社 プロセスカートリッジ及び電子写真画像形成装置
TWI463580B (zh) * 2007-06-19 2014-12-01 Renesas Electronics Corp Manufacturing method of semiconductor integrated circuit device
JP4864816B2 (ja) * 2007-06-19 2012-02-01 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
KR20120007556A (ko) * 2007-10-09 2012-01-20 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법, 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088666A (ko) * 2016-06-13 2022-06-28 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102411519B1 (ko) 2016-06-13 2022-06-21 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20180135833A (ko) * 2016-06-13 2018-12-21 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102098762B1 (ko) 2016-06-13 2020-04-08 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102540784B1 (ko) 2016-06-13 2023-06-13 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20200038221A (ko) * 2016-06-13 2020-04-10 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR101931127B1 (ko) * 2016-06-13 2018-12-20 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR20230019915A (ko) * 2016-06-13 2023-02-09 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
KR102495699B1 (ko) 2016-06-13 2023-02-06 파스포드 테크놀로지 주식회사 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2018120938A (ja) * 2017-01-25 2018-08-02 ファスフォードテクノロジ株式会社 半導体製造装置および半導体装置の製造方法
JP2020057750A (ja) * 2018-05-31 2020-04-09 ボンドテック株式会社 部品実装システム、部品供給装置および部品実装方法
JP7233079B2 (ja) 2018-05-31 2023-03-06 ボンドテック株式会社 部品実装システム、部品供給装置および部品実装方法
KR20210078946A (ko) * 2019-12-19 2021-06-29 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 이송 장치
KR102386339B1 (ko) * 2019-12-19 2022-04-13 세메스 주식회사 다이 이젝터 및 이를 포함하는 다이 이송 장치

Also Published As

Publication number Publication date
CN103021903A (zh) 2013-04-03
US20130071220A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
JP2013065757A (ja) 半導体チップのピックアップ方法及び半導体チップのピックアップ装置
JP5123357B2 (ja) ダイボンダ及びピックアップ装置
TWI414037B (zh) 基板貼合方法及利用該方法之裝置
JP5253996B2 (ja) ワーク分割方法およびテープ拡張装置
JP4816654B2 (ja) チップ剥離装置およびチップ剥離方法ならびにチップピックアップ装置
JP5959216B2 (ja) 基板搬送方法および基板搬送装置
JP2015035548A (ja) コレット及びダイボンダ
JP2015167205A (ja) 保護テープ剥離装置及び保護テープ剥離方法
JP5931772B2 (ja) 半導体製造装置
JP2014011416A (ja) 半導体チップのピックアップ装置およびピックアップ方法
JP2015076410A (ja) ボンディング方法及びダイボンダ
JP2013034001A (ja) ダイボンダ並びにピックアップ方法及びピックアップ装置
KR101043846B1 (ko) 반도체 칩의 픽업 장치 및 픽업 방법, 이를 이용한 반도체 칩의 테스트/분류 장치 및 방법
JP2002141392A (ja) 半導体チップのピックアップ方法及び装置、並びに該装置を有するダイボンド装置
JP4302284B2 (ja) 半導体ウェハの移載装置
KR100817068B1 (ko) 박형의 반도체 칩 픽업 장치 및 방법
JP2018063967A (ja) チップのピックアップ方法
TWI600104B (zh) 墊片、晶圓堆疊結構、吸附式移動裝置與晶圓移動方法
JP2013219245A (ja) 半導体装置の製造方法
JP5847410B2 (ja) ダイボンダ及び半導体製造方法
JP2013214683A (ja) 半導体チップのピックアップ装置
JP5214739B2 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
KR102284150B1 (ko) 다이 본딩 방법 및 다이 본딩 장치
JP2014239090A (ja) ピックアップシステム
KR20140051508A (ko) 소자제거모듈 및 그를 가지는 소자제거장치

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202