JP5344056B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子の開閉制御端子に該駆動対象スイッチング素子をオン状態とするための電荷を定電流制御によって充電する定電流制御手段を備えるスイッチング素子の駆動回路に関する。

スイッチング素子の駆動回路としては、たとえば下記特許文献１に見られるように、定電流回路を用いて駆動対象となるスイッチング素子（ＩＧＢＴ）のゲートに電荷を充電するものも提案されている。詳しくは、この定電流回路は、十分に大きい端子電圧を有する直流電圧源を電源として構成されるものであり、これにより、定電流制御の制御性を高く維持することを狙っている。上記回路では、定電流回路によって上昇させうるゲート電圧の上限値が過度に大きくなることでＩＧＢＴのゲート酸化膜の信頼性の低下を招くおそれを回避すべく、ＩＧＢＴのゲート電圧に応じて上記直流電圧源よりも低い定電圧をゲートに印加するようにしている。

特開２００９−１１０４９号公報

ただし、たとえば駆動対象となる上記ＩＧＢＴが高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を構成する場合であってこれらに貫通電流が流れうる異常時においては、ＩＧＢＴのオン状態への切り替えによってＩＧＢＴを流れる電流が急激に大きくなる。このため、ＩＧＢＴのゲート電圧も急激に大きくなり、ひいては上記定電圧への切り替えに先立ってＩＧＢＴに信頼性の低下を招くほど過度に大きい電流が流れるおそれがある。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子の開閉制御端子にオン状態とするための電荷を定電流制御によって充電する定電流制御手段を備える新たなスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

構成１は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、該駆動対象スイッチング素子の開閉制御端子に該駆動対象スイッチング素子をオン状態とするための電荷を定電流制御によって充電する定電流制御手段を備えるスイッチング素子の駆動回路において、前記駆動対象スイッチング素子をオン状態に切り替えるべく前記定電流制御手段により前記開閉制御端子に前記電荷を充電する充電処理期間のうち前記定電流制御の開始以降の所定期間にわたって、前記駆動対象スイッチング素子の開閉制御端子と該駆動対象スイッチング素子の電流の流通経路の一対の端部のうちのいずれか一方との間の電圧を基準電圧に制限する制限手段を備えることを特徴とする。

上記発明では、駆動対象スイッチング素子を流れることが可能な電流は、その開閉制御端子および一対の端部のうちのいずれか一方との間の電位差が大きいほど大きくなる。このため、電位差を制限することで、駆動対象スイッチング素子を流れる電流を制限することができる。上記発明では、この点に鑑み、上記電位差を基準電圧に制限することで、駆動対象スイッチング素子のオン状態への切り替えに伴ってこれに過度に大きい電流が流れる事態を回避することができる。

構成２は、構成１において、前記制限手段による制限は、前記駆動対象スイッチング素子のオン状態への切り替え指令の入力タイミング以降であって且つ該オン状態への切り替え指令に伴って変化する物理量の少なくとも２つが前記切り替え指令に伴って変化したとの条件に基づき、開始されることを特徴とする。

上記発明では、所定期間の開始条件を複数の条件によって構成することで、単一の条件によって構成する場合と比較して、開始条件の成立判断のノイズに対する耐性を高めることができる。

構成３は、構成２において、前記物理量には、前記駆動対象スイッチング素子の開閉制御端子と前記いずれか一方の端部との間の電圧の検出値が含まれ、前記条件は、前記駆動対象スイッチング素子の開閉制御端子と前記いずれか一方の端部との間の電圧の検出値がゼロよりも大きい規定値以上となる旨の条件を含むことを特徴とする。

構成４は、構成２において、前記定電流制御手段は、前記開閉制御端子および直流電圧源間に接続される定電流用抵抗体および定電流用スイッチング素子の直列接続体と、前記定電流用抵抗体の電圧降下量を目標値に制御すべく前記定電流用スイッチング素子の開閉制御端子を操作する操作手段とを備え、前記物理量には、前記定電流用スイッチング素子の開閉制御端子の電圧、前記定電流用抵抗体の両端の電圧降下量、定電流用スイッチング素子の入力端子および出力端子のいずれか一方の電位の少なくとも１つが含まれることを特徴とする。

構成５は、構成２において、前記物理量には、前記駆動対象スイッチング素子の開閉制御端子と前記いずれか一方の端部との間の電圧の検出値が含まれ、前記条件は、前記駆動対象スイッチング素子の開閉制御端子と前記いずれか一方の端部との間の電圧の検出値が規定値以下である旨の条件を含むことを特徴とする。

構成６は、構成３〜５のいずれか１つにおいて、前記物理量には、前記駆動対象スイッチング素子の操作信号が含まれ、前記条件は、前記操作信号がオン状態への指令となった旨の条件を含むことを特徴とする。

構成７は、構成１において、前記制限手段による制限は、前記駆動対象スイッチング素子の開閉制御端子と前記いずれか一方の端部との間の電圧の検出値がゼロよりも大きい規定値以上となることに基づき開始されることを特徴とする。

構成８は、構成１〜７のいずれか１つにおいて、前記駆動対象スイッチング素子を流れる電流を検出する電流検出手段と、該電流検出手段によって検出された電流が閾値電流以上である場合、前記所定期間の経過後であっても前記制限の解除を禁止する禁止手段とをさらに備えることを特徴とする。

上記発明では、駆動対象スイッチング素子を流れる電流が閾値電流以上である異常事態において、制限の解除を禁止することで、駆動対象スイッチング素子を流れる電流がさらに大きくなる事態を確実に回避することができる。

構成９は、構成１〜８のいずれか１つにおいて、前記駆動対象スイッチング素子を流れる電流を検出する電流検出手段と、該電流検出手段によって検出された電流が閾値電流以上である場合、前記駆動対象スイッチング素子を強制的にオフ操作するフェールセーフ手段とをさらに備えることを特徴とする。

上記発明では、駆動対象スイッチング素子を流れる電流が閾値電流以上である異常事態において、駆動対象スイッチング素子を強制的にオフ操作することで、駆動対象スイッチング素子を流れる電流がさらに大きくなる事態を確実に回避することができる。

構成１１は、構成１〜１０のいずれか１つにおいて、前記基準電圧は、前記駆動対象スイッチング素子の正常駆動時において前記駆動対象スイッチング素子に流れる最大電流を飽和電流とする前記いずれか一方および前記開閉制御端子間の電圧よりも大きいことを特徴とする。

構成１４は、構成１〜１３のいずれか１つにおいて、前記制限手段は、前記駆動対象スイッチング素子の開閉制御端子および前記一対の端部のうちの前記いずれか一方との間に設けられたツェナーダイオードおよびクランプ用スイッチング素子の直列接続体を備えることを特徴とする。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかるオン操作処理の手順を示す流れ図。 同実施形態にかかるオン操作処理態様を示すタイムチャート。 第２の実施形態にかかるオン操作処理の手順を示す流れ図。 第３の実施形態にかかるオン操作処理の手順を示す流れ図。 上記実施形態の変形例にかかるドライブユニットの回路構成を示す回路図。 同変形例にかかるオン操作処理の手順を示す流れ図。 同変形例にかかる制限手段による制限が継続される所定期間の設定を示す図。 上記実施形態の変形例にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動回路を車載主機に接続される電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

なお、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、端子電圧ＶＨを有する直流電圧源２２を備え、直流電圧源２２の端子は、端子Ｔ１、定電流用抵抗体２４、端子Ｔ２、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２６）、端子Ｔ３を介してスイッチング素子Ｓ＊＃のゲートに接続されている。

一方、スイッチング素子Ｓ＊＃のゲートは、ゲート抵抗体３０、端子Ｔ４、ＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子３２）を介して端子Ｔ５に接続されている。そして、端子Ｔ５は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

上記定電流用スイッチング素子２６および放電用スイッチング素子３２は、ドライブＩＣ２０内の駆動制御部３４によって操作される。すなわち、駆動制御部３４では、端子Ｔ６を介して入力される上記操作信号ｇ＊＃に基づき、定電流用スイッチング素子２６と放電用スイッチング素子３２とを交互にオン・オフすることでスイッチング素子Ｓ＊＃を駆動する。詳しくは、操作信号ｇ＊＃がオン操作指令となることで、放電用スイッチング素子３２をオフして且つ定電流用スイッチング素子２６をオンする。一方、操作信号ｇ＊＃がオフ操作指令となることで、定電流用スイッチング素子２６をオフして且つ放電用スイッチング素子３２をオンする。

ここで、定電流用スイッチング素子２６をオン操作する期間においては、その開閉制御端子（ゲート）への印加電圧を、定電流用抵抗体２４の電圧降下量（端子Ｔ２の電圧Ｖｍ）を規定値に制御するために操作する。これにより、定電流用抵抗体２４を流れる電流量を一定値とすることができ、ひいてはスイッチング素子Ｓ＊＃のゲート充電処理を定電流制御にて行うことができる。なお、定電流用スイッチング素子２６を用いた定電流制御によれば、スイッチング素子Ｓ＊＃のゲート電圧は、端子電圧ＶＨに収束する。ゲート電圧が収束値へと近づくと、定電流制御の制御性が低下する。これは、ゲート電圧Ｖｇｅが端子電圧ＶＨから定電流用抵抗体２４の電圧降下量と定電流用スイッチング素子２６の電圧降下量の最小値とを減算した値以上となると、定電流用スイッチング素子２６のゲート電圧の操作によっては、定電流用抵抗体２４の電圧降下量を規定値に制御することができなくなるためである。このため、端子電圧ＶＨは、スイッチング素子Ｓ＊＃の正常駆動時においてスイッチング素子Ｓ＊＃を流れる電流の最大値を飽和電流とするゲート電圧までは、定電流制御の制御性が低下しない値に設定されている。

上記端子Ｔ４は、また、ツェナーダイオード４０およびクランプ用スイッチング素子４２の直列接続体を介して端子Ｔ５に接続されている。ここで、ツェナーダイオード４０のブレークダウン電圧は、スイッチング素子Ｓ＊＃に過度に大きい電流が流れない程度にスイッチング素子Ｓ＊＃のゲート電圧を制限するものである。

上記端子Ｔ４は、さらに、ソフト遮断用抵抗体４４およびソフト遮断用スイッチング素子４６を介して端子Ｔ５に接続されている。

一方、上記スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）および出力端子（エミッタ）間に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、抵抗体４８，５０の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体５０に電圧降下が生じるため、抵抗体５０による電圧降下量を、スイッチング素子Ｓ＊＃の入力端子および出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。

上記抵抗体５０による電圧降下量（抵抗体４８，５０の接続点の電圧Ｖｓｄ）は、端子Ｔ７を介して、コンパレータ５２の非反転入力端子に取り込まれる。一方、コンパレータ５２の反転入力端子には、基準電源５４の基準電圧Ｖｒｅｆが印加されている。これにより、コレクタ電流が過電流閾値Ｉｔｈ以上となることで、コンパレータ５２の出力信号が論理「Ｌ」から論理「Ｈ」に反転する。コンパレータ５２の出力する論理「Ｈ」の信号は、クランプ用スイッチング素子４２に印加されるとともに、ディレイ５６に取り込まれる。ディレイ５６は、入力信号が規定時間に渡って論理「Ｈ」となることで、フェール信号ＦＬを出力する。フェール信号ＦＬは、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべく、ソフト遮断用スイッチング素子４６をオン操作したり、定電流用スイッチング素子２６および放電用スイッチング素子３２の駆動を停止させるべく駆動制御部３４に指令するものである。

こうした構成によれば、スイッチング素子Ｓ＊＃に過電流が流れる場合には、まずクランプ用スイッチング素子４２のオン操作に伴ってツェナーダイオード４０がオン状態とされることで、スイッチング素子Ｓ＊＃のゲート電圧が低下する。これにより、スイッチング素子Ｓ＊＃を流れる電流を制限することができる。そしてその後、過電流が規定時間継続する場合には、ソフト遮断用スイッチング素子４６がオン状態とされる。ソフト遮断用スイッチング素子４６がオンとされると、ソフト遮断用抵抗体４４およびゲート抵抗体３０を介して、スイッチング素子Ｓ＊＃のゲートの電荷が放電される。ここで、ソフト遮断用抵抗体４４は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタおよびエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が過電流閾値Ｉｔｈ以上となると判断される状況下にあっては、ゲート抵抗体３０および放電用スイッチング素子３２を備える放電経路よりも抵抗値の大きい経路によってスイッチング素子Ｓ＊＃のゲートを放電させる。

なお、上記クランプ用スイッチング素子４２およびツェナーダイオード４０を備えるクランプ回路によるクランプ電圧を、本実施形態では、スイッチング素子Ｓ＊＃を流れる電流を規定値（≧過電流閾値Ｉｔｈ）以下に制限する値に設定する。ちなみに、これにより、クランプ電圧は、スイッチング素子Ｓ＊＃の正常駆動時における最大電流を飽和電流とするゲート電圧よりも高くなる。

また、フェール信号ＦＬは、端子Ｔ８を介して低電圧システム（制御装置１８）に出力される。このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶや昇圧コンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。

ところで、スイッチング素子Ｓ＊＃のオン状態への切り替えに際して逆アームのスイッチング素子がオン状態である場合には、これらに短絡電流が流れることから、スイッチング素子Ｓ＊＃に流れる電流が過度に大きくなりうる。この異常は、クランプ用スイッチング素子４２がオン状態となることで解消するとはいえ、オン状態となるまでの応答遅れに起因してスイッチング素子Ｓ＊＃に一旦は過度に大きい電流が流れるおそれがある。そこで本実施形態では、スイッチング素子Ｓ＊＃のオン状態への切り替え処理を図３に示す態様にて行う。

図３に、本実施形態にかかるスイッチング素子Ｓ＊＃のオン操作処理の手順を示す。この処理は、駆動制御部３４によって、たとえば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ１０において、駆動対象とするスイッチング素子Ｓ＊＃の操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替わった後、ゲートおよびエミッタ間の電圧Ｖｇｅが規定電圧Ｖ１（＞０）以上となったか否かを判断する。この処理は、クランプ用スイッチング素子４２をオン操作する処理の開始タイミングを判断するためのものである。ここで、開始タイミングを、オフ操作指令からオン操作指令に切り替わるタイミングとしないのは、開始タイミングを複数の条件によって規定することで、開始タイミングのノイズに対する耐性を高めるためである。なお、規定電圧Ｖ１は、スイッチング素子Ｓ＊＃がオン状態となる閾値電圧Ｖｔｈよりも低い電圧とすることが望ましい。

ステップＳ１０において肯定判断される場合、ステップＳ１２において、クランプ用スイッチング素子４２をオン操作するとともに、クランプ用スイッチング素子４２をオン状態とする時間を計時するカウンタＴについて、その計時動作を行なう。続くステップＳ１４においては、フェール信号ＦＬが出力されているか否かを判断する。この処理は、スイッチング素子Ｓ＊＃をオン状態に切り替えることでスイッチング素子Ｓ＊＃に過度に大きい電流が流れたか否かを判断するためのものである。ステップＳ１４において否定判断される場合、ステップＳ１６において、カウンタＴが閾値時間Ｔｔｈ以上であるか否かを判断する。ここで、閾値時間Ｔｔｈは、スイッチング素子Ｓ＊＃のオン状態への切り替えに伴ってスイッチング素子Ｓ＊＃に過度に大きい電流が流れる異常時において、端子Ｔ７に印加される電圧Ｖｓｄに基づきフェール信号ＦＬが出力されるのに要する時間以上に設定されている。ステップＳ１６において否定判断される場合、ステップＳ１２に移行する。一方、ステップＳ１６において肯定判断される場合、ステップＳ１８に移行し、クランプ用スイッチング素子４２をオフ操作する。これは、閾値時間Ｔｔｈにわたってフェール信号ＦＬが出力されない場合には、スイッチング素子Ｓ＊＃に過度に大きい電流が流れる異常時ではないと判断できることに鑑みたものである。

上記ステップＳ１４において肯定判断される場合、ステップＳ２０において、フェール信号ＦＬが論理「Ｌ」に反転したことを確認した後、クランプ用スイッチング素子４２をオフ操作する。すなわち、フェール信号ＦＬが出力される（論理「Ｈ」に反転する）場合、ソフト遮断用スイッチング素子４６がオン操作される。このため、フェール信号ＦＬが論理「Ｌ」に反転することでソフト遮断用スイッチング素子４６の動作を確認した後、クランプ用スイッチング素子４２をオフ操作する。なお、フェール信号ＦＬが出力されることで、制御装置１８に異常が通知され、また、インバータＩＮＶやコンバータＣＮＶがシャットダウンされる。

図４に、本実施形態にかかるスイッチング素子Ｓ＊＃のスイッチング状態の切り替え処理を示す。ここで、図４（ａ１）は、定電流用スイッチング素子２６の操作状態の推移を示し、図４（ｂ１）は、放電用スイッチング素子３２の操作状態の推移を示し、図４（ｃ１）は、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間電圧（ゲート電圧Ｖｇｅ）の推移を示し、図４（ｄ１）は、クランプ用スイッチング素子４２の操作状態の推移を示す。また、図４（ｅ１）は、抵抗体５０の電圧降下量（電圧Ｖｓｄ）の推移を示し、図４（ｆ１）は、ソフト遮断用スイッチング素子４６の操作状態の推移を示す。

図４（ａ１）〜図４（ｆ１）に示されるように、定電流用スイッチング素子２６のオン操作に伴ってゲート電圧Ｖｇｅが規定電圧Ｖ１まで上昇することで、クランプ用スイッチング素子４２がオン操作される。これにより、ゲート電圧Ｖｇｅは、ツェナーダイオード４０のブレークダウン電圧程度のクランプ電圧Ｖｃに制限される。そしてその後、閾値時間Ｔｔｈが経過することで、クランプ用スイッチング素子４２がオフ操作される。

これに対し、図４（ａ２）〜図４（ｆ２）に、スイッチング素子Ｓ＊＃に過度に大きい電流が流れうる異常時の場合を示す。なお、図４（ａ２）〜図４（ｆ２）のそれぞれは、図４（ａ１）〜図４（ｆ１）のそれぞれに対応している。

この場合、スイッチング素子Ｓ＊＃のゲート電圧Ｖｇｅは、閾値電圧Ｖｔｈを越えた後、ミラー期間を経由することなく一気にクランプ電圧Ｖｃまで上昇する。ただし、クランプ用スイッチング素子４２がオン操作されているために、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃを超えることはない。そして、電圧Ｖｓｄが基準電圧Ｖｒｅｆを超えることに基づきソフト遮断用スイッチング素子４６がオン操作されることで、スイッチング素子Ｓ＊＃がオフ操作される。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）スイッチング素子Ｓ＊＃をオン状態に切り替えるに際し、ゲート電圧をツェナーダイオード４０のブレークダウン電圧程度に制限した。これにより、スイッチング素子Ｓ＊＃のオン状態への切り替えに伴ってこれに過度に大きい電流が流れる事態を回避することができる。

（２）クランプ用スイッチング素子４２をオン操作する処理の開始タイミングを、操作信号ｇ＊＃のオン操作指令への切り替え後、ゲート電圧が規定電圧Ｖ１以上となるタイミングとした。これにより、オン操作指令への切り替えタイミングとする場合と比較すると、開始タイミングとするための条件の数を増やすことができるため、開始タイミングのノイズに対する耐性を高めることができる。このため、たとえば開始タイミングがノイズによって誤って早期に設定されることで閾値時間Ｔｔｈの経過時が早まり、クランプ用スイッチング素子４２が早期にオフ操作される事態を好適に回避できる。

（３）スイッチング素子Ｓ＊＃のオン状態への切り替えに伴ってこれに流れる電流が過電流閾値Ｉｔｈ以上となる場合、クランプ用スイッチング素子４２のオフ操作を禁止した。これにより、スイッチング素子Ｓ＊＃を流れる電流がさらに大きくなる事態を確実に回避することができる。

（４）スイッチング素子Ｓ＊＃のオン状態への切り替えに伴ってこれに流れる電流が過電流閾値Ｉｔｈ以上となる場合、スイッチング素子Ｓ＊＃を強制的にオフ操作した。これにより、スイッチング素子Ｓ＊＃を過度に大きい電流が流れる事態を好適に解消することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかるスイッチング素子Ｓ＊＃のオン操作処理の手順を示す。この処理は、駆動制御部３４によって、たとえば所定周期で繰り返し実行される。

この一連の処理では、ステップＳ１０ａにおいて、クランプ用スイッチング素子４２をオン操作する期間の開始タイミングであるか否かを判断すべく、駆動対象とするスイッチング素子Ｓ＊＃の操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替わった後、定電流制御が開始されたか否かを判断する。ここで定電流制御が開始されたか否かは、たとえば、定電流用スイッチング素子２６のゲートに印加される電圧の変化や、定電流用抵抗体２４の両端の電圧の変化、さらには、スイッチング素子２６のドレインＤの電位の変化等に基づき判断すればよい。

こうした設定によれば、スイッチング素子Ｓ＊＃のオン状態への切り替え処理が実際に実行されることに基づきクランプ用スイッチング素子４２をオン操作する処理の開始タイミングを定めることができる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図６に、本実施形態にかかるスイッチング素子Ｓ＊＃のオン操作処理の手順を示す。この処理は、駆動制御部３４によって、たとえば所定周期で繰り返し実行される。

この一連の処理では、ステップＳ１０ｂにおいて、クランプ用スイッチング素子４２をオン操作する期間の開始タイミングであるか否かを判断すべく、駆動対象とするスイッチング素子Ｓ＊＃の操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替わったことと、ゲート電圧Ｖｇｅが所定電圧Ｖ２（＜Ｖｔｈ）以下であることとの論理積が真であるか否かを判断する。ここで、ゲート電圧Ｖｇｅが所定電圧Ｖ２（＜Ｖｔｈ）以下である旨の条件は、操作信号ｇ＊＃にノイズが重畳することでオン操作指令となりえないタイミングにおいてオン操作指令が生じたと誤認識することを回避するためのものである。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「クランプ用スイッチング素子をオンとする所定期間の始点について」
上記実施形態において例示したものに限らず、たとえば定電流制御の開始を検出することと、ゲート電圧Ｖｇｅが規定電圧Ｖ２以下であることとの論理積が真となることを所定期間の始点としてもよい。

もっとも、複数の条件の論理積条件が真となるタイミングを所定期間の開始時とするものに限らず、たとえばオン操作指令への切り替えタイミングを所定期間の開始時としてもよい。

「禁止手段について」
たとえば、スイッチング素子Ｓ＊＃のオン状態への切り替え時点から、これに伴ってスイッチング素子Ｓ＊＃に過電流が流れる状況下、フェール信号ＦＬが出力されるまでに要する時間の方が閾値時間Ｔｔｈよりも短いなら、禁止手段を備えなくても、スイッチング素子Ｓ＊＃に過電流が流れることを好適に回避することができる。

「フェールセーフ手段について」
たとえばフェール信号ＦＬによってインバータＩＮＶやコンバータＣＮＶをシャットダウンする機能を有しない場合、退避走行が継続される間、ソフト遮断用スイッチング素子４６をオン状態に固定してもよい。もっとも、この場合、ソフト遮断用スイッチング素子４６を常時オン状態とすることに代えて、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間を放電用スイッチング素子３２およびゲート抵抗体３０によって構成される放電経路の抵抗値よりも小さい抵抗値によって常時接続する（ゲートおよびエミッタ間を短絡させる）ことがより望ましい。これは、ドライブＩＣ２０の外部に、スイッチング素子Ｓ＊＃のゲートおよびエミッタ間を接続するスイッチング素子を設けることで実現することができる。

「制限手段について」
ツェナーダイオード４０およびクランプ用スイッチング素子４２を備えるクランプ回路に限らず、たとえばツェナーダイオードに代えて、ダイオードを複数直列接続したものを用いて、クランプ電圧Ｖｃを生成してもよい。

また、たとえば図７に示されるように、NチャネルMOS電界効果トランジスタ（クランプ用スイッチング素子６０）のゲート電圧を操作することで、スイッチング素子Ｓ＊＃のゲート電圧Ｖｇｅをクランプ用電圧Ｖｃに制御するものであってもよい。図では、クランプ用スイッチング素子６０のゲートに、オペアンプ６２の出力電圧が印加されるようにして且つ、オペアンプ６２の反転入力端子にクランプ用電圧Ｖｃを印加し、非反転入力端子に端子Ｔ９を介してスイッチング素子Ｓ＊＃のゲート電圧Ｖｇｅを印加する例を示した。ここで、オペアンプ６２に対する給電は、電源用スイッチング素子６６によってオン・オフされる。

図８に、先の図７の駆動制御部３４の処理の手順を示す。なお、図８において、先の図３に示した処理に対応するものについては、便宜上同一のステップ番号を付している。

この一連の処理では、ステップＳ１０において肯定判断される場合、ステップＳ１２ａにおいて、電源用スイッチング素子６６をオン操作し、カウンタＴの計時動作を開始する。続くステップＳ１４ａにおいては、電圧Ｖｓｄが基準電圧Ｖｒｅｆ以上となる時間が遮断用閾値時間ＴｔｈＦ継続したか否かを判断する。この処理は、ソフト遮断用スイッチング素子４６のオン操作がなされるか否かを判断するためのものである。そして、ステップＳ１４ａにおいて肯定判断される場合、ステップＳ２２においてソフト遮断用スイッチング素子４６をオン操作し、ステップＳ２０ａにおいて、フェール信号ＦＬが論理Ｈから論理Ｌに反転した後、電源用スイッチング素子６６をオフする。また、ステップＳ１６において肯定判断される場合、ステップＳ１８ａにおいて、電源用スイッチング素子６６をオフする。

「制限手段による制限が継続される所定期間について」
上記第１の実施形態では、閾値時間Ｔｔｈを、スイッチング素子Ｓ＊＃のオン状態への切り替えに伴ってスイッチング素子Ｓ＊＃に過度に大きい電流が流れる異常時において、端子Ｔ７に印加される電圧Ｖｓｄに基づきフェール信号ＦＬが出力されるのに要する時間以上に設定したが、これに限らない。ただし、ソフト遮断用スイッチング素子４６をオン操作する条件となる過電流の継続時間よりも、閾値時間Ｔｔｈを長くすることが望ましい。図９に、先の図７および図８の実施例の場合について、これを例示する。ここでは、遮断用閾値時間ＴｔｈＦよりも閾値時間Ｔｔｈの方が長いことを示している。なお、クランプ電圧Ｖｃは、これによってスイッチング素子Ｓ＊＃に流すことのできる最大電流Ｉｍａｘとそのときのコレクタおよびエミッタ電圧Ｖｃｅと遮断用閾値時間ＴｔｈＦとの積が許容最大発熱量Ｑｔｈ以下となるように設定する。

「ゲート電圧Ｖｇｅのモニタ手法について」
図７において、図２に示したように、定電流用スイッチング素子２６およびスイッチング素子Ｓ＊＃間（端子Ｔ３）の電位に基づき、ゲート電圧Ｖｇｅをモニタしてもよい。ただし、図７に示したように、ゲート電圧Ｖｇｅをモニタするための端子Ｔ１０を別途設けることには、ドライブＩＣ２０の汎用性を高めるメリットがある。すなわち、単一のドライブユニットＤＵによって駆動するスイッチング素子Ｓ＊＃の数を増やす場合等にあっては、ドライブＩＣ２０に内蔵した定電流用スイッチング素子２６では定格電流や耐熱性能等が不足する事態が生じうる。これに対し、図１０に示すように、外付けの定電流用スイッチング素子２７を備え、内蔵の定電流用スイッチング素子２６を、定電流用スイッチング素子２７を駆動するためのものとすることで、ドライブＩＣ２０の汎用性を高めることが可能となる。ただし、この場合、端子Ｔ３はスイッチング素子Ｓ＊＃のエミッタに短絡されるため、この端子Ｔ３をゲート電圧Ｖｇｅのモニタ用に用いることはできない。このため、ドライブＩＣ２０の汎用性を高めるうえでは、端子Ｔ１０を備えることが望ましい。

「駆動対象スイッチング素子について」
駆動対象スイッチング素子としては、ＩＧＢＴに限らず、たとえばパワーＭＯＳ電界効果トランジスタ等であってもよい。この際、Ｎチャネルにも限らず、Ｐチャネルであってもよい。ただしこの場合、電流の流通経路の一対の端部のうちのいずれか一方の電位（ソース電位）に対して開閉制御端子の電位（ゲート電位）を低下させることでオン状態となるため、ゲートに「負」の電荷を充電することで駆動対象スイッチング素子がオン状態となる。

「電力変換回路について」
駆動対象スイッチング素子によって構成される電力変換回路としては、回転機の端子を直流電源の正極および負極のそれぞれに選択的に接続する高電位側のスイッチング素子および低電位側のスイッチング素子を備える直流交流変換回路（インバータＩＮＶ）や、高電位側のスイッチング素子および低電位側のスイッチング素子を備えるコンバータＣＮＶに限らない。たとえば、高電圧バッテリ１２の電圧を降圧して低電圧バッテリ１６に印加する降圧コンバータであってもよい。この場合であっても、高電位側のスイッチング素子および低電位側のスイッチング素子の直列接続体を備えることで、スイッチング素子Ｓ＊＃のオン状態への切り替えに際して急激に過度に大きい電流が流れる事態が生じやすいため、過電流保護機能の利用価値が特に大きくなる。

「そのほか」
・先の図２において、クランプ電圧を高精度に制御する上では、ツェナーダイオード４０のカソードを、ゲート抵抗体３０を介すことなくスイッチング素子Ｓ＊＃のゲートに短絡接続することが望ましい。

・モータジェネレータ１０としては、車載主機に限らず、たとえばシリーズハイブリッド車に搭載される発電機であってもよい。

４０…ツェナーダイオード、４２…クランプ用スイッチング素子、Ｓ＊＃…スイッチング素子。

Claims (13)

1. 電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ＊＃：＊＝ｕ，ｖ，ｗ，ｃ，＃＝ｐ，ｎ）とし、該駆動対象スイッチング素子の開閉制御端子に接続された直流電圧源（２２）を電力供給源として、該開閉制御端子に該駆動対象スイッチング素子をオン状態とするための電荷を定電流制御によって充電する定電流制御手段（２４，２６，３４）を備えるスイッチング素子の駆動回路において、
   前記駆動対象スイッチング素子をオン状態に切り替えるべく前記定電流制御手段により前記開閉制御端子に前記電荷を充電する充電処理期間のうち、前記定電流制御の開始以降であって前記開閉制御端子の電圧が前記直流電圧源の端子電圧に収束する前の所定期間（Ｔｔｈ）にわたって、前記駆動対象スイッチング素子の開閉制御端子と該駆動対象スイッチング素子のエミッタ又はソースとの間の電圧を前記直流電圧源の端子電圧よりも低い基準電圧に制限する制限手段（４０,４２，３４，６０，６２，６４，６６）と、
   前記駆動対象スイッチング素子を流れる電流を検出する電流検出手段（４８，５０）と、
   前記電流検出手段によって検出された電流が閾値電流以上である場合、前記所定期間の経過後であっても前記制限の解除を禁止する禁止手段と、
   を備えることを特徴とするスイッチング素子の駆動回路。
2. 前記制限手段による制限は、前記駆動対象スイッチング素子のオン状態への切り替え指令の入力タイミング以降であって且つ該オン状態への切り替え指令に伴って変化する物理量の少なくとも２つが前記切り替え指令に伴って変化したとの条件に基づき、開始されることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記物理量には、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間の電圧の検出値が含まれ、
   前記条件は、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間の電圧の検出値がゼロよりも大きい規定値以上となる旨の条件を含むことを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記定電流制御手段は、前記開閉制御端子および前記直流電圧源間に接続される定電流用抵抗体（２４）および定電流用スイッチング素子（２６）の直列接続体と、前記定電流用抵抗体の電圧降下量を目標値に制御すべく前記定電流用スイッチング素子の開閉制御端子を操作する操作手段（３４）とを備え、
   前記物理量には、前記定電流用スイッチング素子の開閉制御端子の電圧、前記定電流用抵抗体の両端の電圧降下量、定電流用スイッチング素子の入力端子および出力端子のいずれか一方の電位の少なくとも１つが含まれることを特徴とする請求項２記載のスイッチング素子の駆動回路。
5. 前記物理量には、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間の電圧の検出値が含まれ、
   前記条件は、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間の電圧の検出値が規定値以下である旨の条件を含むことを特徴とする請求項２記載のスイッチング素子の駆動回路。
6. 前記物理量には、前記駆動対象スイッチング素子の操作信号が含まれ、
   前記条件は、前記操作信号がオン状態への指令となった旨の条件を含むことを特徴とする請求項３〜５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記制限手段による制限は、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間の電圧の検出値がゼロよりも大きい規定値以上となることに基づき開始されることを特徴とする請求項１記載のスイッチング素子の駆動回路。
8. 前記電流検出手段によって検出された電流が前記閾値電流以上である場合、前記駆動対象スイッチング素子を強制的にオフ操作するフェールセーフ手段をさらに備えることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動回路。
9. 前記フェールセーフ手段は、前記検出された電流が前記閾値電流以上である状態が規定時間（ＴｔｈＦ）継続することで前記駆動対象スイッチング素子を強制的にオフ操作するものであり、
   前記所定期間を前記規定時間よりも長い時間に設定することを特徴とする請求項８記載のスイッチング素子の駆動回路。
10. 前記基準電圧は、前記駆動対象スイッチング素子の正常駆動時において前記駆動対象スイッチング素子に流れる最大電流を飽和電流とする前記エミッタ又は前記ソースと前記開閉制御端子との間の電圧よりも大きいことを特徴とする請求項１〜９のいずれか１項に記載のスイッチング素子の駆動回路。
11. 前記電流検出手段によって検出された電流が前記閾値電流以上である状態が規定時間継続する場合、前記駆動対象スイッチング素子を強制的にオフ操作するフェールセーフ手段をさらに備え、
    前記基準電圧は、前記エミッタ又は前記ソースと前記開閉制御端子との間の電圧が前記基準電圧とされる際に前記駆動対象スイッチング素子に流すことのできる最大電流を前記規定時間に渡って流すことで生じる発熱量が許容最大発熱量以下となるように設定されていることを特徴とする請求項１０記載のスイッチング素子の駆動回路。
12. 前記制限手段は、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間に設けられたクランプ用スイッチング素子（６０）と、前記エミッタ又は前記ソースと前記開閉制御端子との間の電圧を前記基準電圧とすべく前記クランプ用スイッチング素子の開閉制御端子の印加電圧を操作する操作手段（６２）とを備えることを特徴とする請求項１〜１１のいずれか１項に記載のスイッチング素子の駆動回路。
13. 前記制限手段は、前記駆動対象スイッチング素子の開閉制御端子と前記エミッタ又は前記ソースとの間に設けられたツェナーダイオード（４０）およびクランプ用スイッチング素子（４２）の直列接続体を備えることを特徴とする請求項１〜１１のいずれか１項に記載のスイッチング素子の駆動回路。

Images