JP5510478B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、高電位側スイッチング素子と、該高電位側スイッチング素子に直列接続された低電位側スイッチング素子とを備えた電力変換回路に適用されるスイッチング素子の駆動回路に関する。

この種の駆動回路としては、下記特許文献１に見られるように、半導体スイッチング素子（ＩＧＢＴ）に過電流が流れていることを検出するものが知られている。この駆動回路について説明すると、スイッチング素子のコレクタ及びエミッタ間は、ダイオードと、抵抗体の直列接続体とを介して接続されている。詳しくは、ダイオードのアノードは、抵抗体の直列接続体の一端に接続され、カソードは、コレクタに接続されている。また、抵抗体の直列接続体とダイオードのアノードとの接続点は、抵抗体を介してスイッチング素子のゲートに接続されている。さらに、スイッチング素子のゲートには、ゲートに電荷を充電するための電源が接続されている。

こうした構成において、直列接続された抵抗体の接続点の電位に基づき、スイッチング素子に過電流が流れていることを検出できる。この検出原理について説明すると、スイッチング素子がオン操作されると、電源によってゲートに電荷が充電されることでゲート電圧が上昇し、その後、スイッチング素子がオフ状態からオン状態に切り替えられる。

ここで、スイッチング素子のコレクタ・エミッタ間に過電流が流れない場合、コレクタ・エミッタ間電圧が非常に低い電圧まで低下することから、ダイオードを介してゲートからコレクタへと電流が流れ、抵抗体の直列接続体とダイオードとの接続点の電位が低くなる。このため、直列接続された抵抗体の接続点の電位は、エミッタ電位付近の電位まで低下する。これに対し、過電流が流れる場合には、スイッチング素子がオン状態に切り替えられたにもかかわらず、コレクタ・エミッタ間電圧が高い電圧に維持されることから、ダイオードを介してゲートからコレクタへと電流が流れない。このため、直列接続された抵抗体の接続点の電位は、ゲート電圧をこれら抵抗体によって分圧した値とされ、エミッタ電位付近の電位よりも高くなる。

このように、過電流が流れているか否かによって変化する上記接続点の電位に基づき、スイッチング素子のコレクタ・エミッタ間に過電流が流れていることを検出できる。

特許第３５４８４９７号公報

ここで、上述した手法によって過電流が検出された場合、その後のフェールセーフを適切に行う上では、過電流が流れている旨の情報を外部に通知する構成が要求される。ここで、駆動回路の部品数や体格の増大を抑制する上では、上記外部に通知する構成の部品数を削減することが要求される。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子の過電流を外部に通知する構成の部品数を削減することのできるスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、高電位側スイッチング素子（Ｓ＊ｐ；＊＝ｃ，ｕ，ｖ，ｗ）と、該高電位側スイッチング素子に直列接続された低電位側スイッチング素子（Ｓ＊ｎ）とを備えた電力変換回路に適用され、前記高電位側スイッチング素子の入力端子及び出力端子を接続する電気経路には、該入力端子側から順に、該入力端子から該出力端子に向かう方向への電流の流通を阻止する高電位側整流素子（４２ｐ）と、コンデンサ（４４ｐ）又は抵抗体（７８ｐ）である高電位側受動素子とが備えられ、前記高電位側スイッチング素子の出力端子及び前記低電位側スイッチング素子の出力端子を接続する電気経路には、該高電位側スイッチング素子の出力端子側から順に、該出力端子から前記低電位側スイッチング素子の出力端子に向かう方向への電流の流通を阻止する低電位側整流素子（４２ｎ）と、コンデンサ（４４ｎ）又は抵抗体（７８ｎ）である低電位側受動素子とが備えられ、前記高電位側スイッチング素子がオン操作される期間において前記高電位側整流素子及び前記高電位側受動素子の接続点に電圧を印加する高電位側印加手段（３６ｐ，２２ｐ）と、前記高電位側スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記高電位側整流素子及び前記高電位側受動素子の接続点の電位が第１の規定値を上回ることに基づき、前記高電位側スイッチング素子の入出力端子間に過電流が流れていると判断する高電位側判断手段と、前記高電位側判断手段によって前記過電流が流れると判断された場合、前記低電位側整流素子と前記高電位側スイッチング素子の出力端子との間の電流の流通を制限する制限手段と、前記低電位側スイッチング素子がオン操作される期間において前記低電位側整流素子及び前記低電位側受動素子の接続点に電圧を印加する低電位側印加手段（３６ｎ，２２ｎ）と、前記低電位側スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記低電位側整流素子及び前記低電位側受動素子の接続点の電位が第２の規定値を上回ることに基づき、前記高電位側スイッチング素子又は前記低電位側スイッチング素子の入出力端子間に過電流が流れていると判断する低電位側判断手段とを備えることを特徴とする。

上記発明では、高電位側スイッチング素子の入出力端子間を過電流が流れていると高電位側判断手段によって判断された場合、制限手段によって上記態様にて電流の流通が制限される。このため、その後、低電位側判断手段によって低電位側スイッチング素子の入出力端子間に過電流が流れているか否かが判断される場合に、低電位側整流素子を介して低電位側受動素子側から高電位側スイッチング素子の出力端子側への電荷の放電が制限される。これにより、低電位側スイッチング素子がオン操作される期間において低電位側整流素子及び低電位側受動素子の接続点の電位が低下せず、上記接続点の電位が第２の規定値を上回ることとなる。したがって、低電位側判断手段によって高電位側スイッチング素子の入出力端子間に過電流が流れていることを検出できる。

こうした上記発明によれば、過電流が流れている旨を外部に通知する通知手段を高電位側スイッチング素子及び低電位側スイッチング素子のそれぞれに対して備えることなく、上記通知手段を低電位側スイッチング素子のみに対して備えることで、高電位側スイッチング素子又は低電位側スイッチング素子の入出力端子間に過電流が流れている旨を外部に通知することができる。すなわち、外部に通知する構成の部品数を削減することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかる過電流保護処理の手順を示す流れ図。 同実施形態にかかるフェールセーフ処理の手順を示す流れ図。 同実施形態にかかる過電流保護処理の一例を示すタイムチャート。 第２の実施形態にかかるドライブユニットの構成図。 同実施形態にかかる過電流保護処理の手順を示す流れ図。 第３の実施形態にかかるドライブユニットの構成図。 第４の実施形態にかかるドライブユニットの構成図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機を備える車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

モータジェネレータ１０は、図示しない駆動輪に機械的に連結された３相回転機である。モータジェネレータ１０は、直流交流変換回路としてのインバータＩＶと、直流電源としてのコンバータＣＶとを介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体、及びスイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体を備えている。これら各直列接続体の接続点は、モータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源としてかつ、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、制御装置１４は、インターフェースとしてのフォトカプラ１８と、ドライブユニットＤＵｃｐ，ＤＵｃｎとを介して操作信号ｇｃｐ，ｇｃｎをコンバータＣＶに対して出力することで、スイッチング素子Ｓｃｐ，Ｓｃｎを操作する。また、制御装置１４は、フォトカプラ１８及びドライブユニットＤＵｕｐ，ＤＵｕｎ，ＤＵｖｐ，ＤＵｖｎ，ＤＵｗｐ，ＤＵｗｎを介して操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをインバータＩＶに対して出力することで、スイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作する。

ちなみに、高電位側のスイッチング素子Ｓ＊ｐに対する操作信号ｇ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎに対する操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

フォトカプラ１８は、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行う。

次に、図２を用いて、上記ドライブユニットＤＵ＊＃及びその周辺の構成について説明する。なお、本実施形態において、高電位側のドライブユニットＤＵ＊ｐの回路構成と、低電位側のドライブユニットＤＵ＊ｎの回路構成とは、基本的には同一である。このため、以下の説明では、まず、これらドライブユニットＤＵ＊ｐ，ＤＵ＊ｎの共通点について説明し、続いて、これらドライブユニットＤＵ＊ｐ，ＤＵ＊ｎの相違点について説明する。また、図２において、低電位側のドライブユニットＤＵ＊ｎについては、基本的には、高電位側のドライブユニットＤＵ＊ｐに付された符号に準じた符号を付してある。具体的には、高電位側のドライブユニットＤＵ＊ｐの回路構成に関しては添え字「ｐ」を付し、低電位側のドライブユニットＤＵ＊ｎの回路構成に関しては添え字「ｎ」を付している。

まず、ドライブユニットＤＵ＊＃の共通点について説明する。

図示されるように、ドライブユニットＤＵ＊＃は、１チップ化された半導体集積回路であるドライブＩＣ２０＃（＃＝ｐ，ｎ）を備えている。

ドライブＩＣ２０＃の端子Ｔ１＃には、ドライブＩＣ２０＃に対して外付けされた定電圧電源２２＃が接続されている。また、端子Ｔ１＃は、ＰチャネルＭＯＳＦＥＴ（充電用スイッチング素子２４＃）を介してドライブＩＣ２０＃の端子Ｔ２＃に接続されている。端子Ｔ２＃は、充電用抵抗体２６＃を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体２８＃を介してドライブＩＣ２０＃の端子Ｔ３＃に接続されており、端子Ｔ３＃は、ＮチャネルＭＯＳＦＥＴ（放電用スイッチング素子３０＃）を介してドライブＩＣ２０＃の端子Ｔ４＃に接続されている。そして、端子Ｔ４＃は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

スイッチング素子Ｓ＊＃のゲートは、さらに、ソフト遮断用抵抗体３２＃、ドライブＩＣ２０＃の端子Ｔ５＃及びＮチャネルＭＯＳＦＥＴ（ソフト遮断用スイッチング素子３４＃）を介して端子Ｔ４＃に接続されている。

上記端子Ｔ１＃は、定電流電源３６＃及びＮチャネルＭＯＳＦＥＴ（リセット用スイッチング素子４０＃）を介して端子Ｔ４＃に接続されている。

定電流電源３６＃とリセット用スイッチング素子４０＃との接続点は、ドライブＩＣ２０＃の端子Ｔ６＃に接続されている。端子Ｔ６＃は、ドライブＩＣ２０＃に対して外付けされたダイオード４２＃（高圧ダイオード）のアノードに接続されている。また、端子Ｔ６＃とダイオード４２＃のアノードとの接続点は、ドライブＩＣ２０＃に対して外付けされたコンデンサ４４＃を介してエミッタに接続されている。なお、ダイオード４２＃は、スイッチング素子Ｓ＊＃の入力端子（コレクタ）及びエミッタ間を流れる電流（コレクタ電流）がドライブＩＣ２０＃側へと流れ込むことによってドライブＩＣ２０＃の信頼性が低下するのを回避するための整流素子である。また、本実施形態では、定電流電源３６ｐ，３６ｎは、出力電流が互いに同一のものを用いており、コンデンサ４４ｐ，４４ｎは、静電容量が互いに同一のものを用いている。

端子Ｔ６＃は、コンパレータ４６＃の非反転入力端子に接続されている。コンパレータ４６＃の反転入力端子には、端子電圧を基準電圧Ｖｒｅｆとする電源４８＃が接続されている。コンパレータ４６＃の出力信号は、判断信号Ｓｉｇ＃としてドライブＩＣ２０＃が備える駆動制御部５０＃に入力される。

端子Ｔ４＃は、ＮチャネルＭＯＳＦＥＴ（異常伝達用スイッチング素子５１＃）及び抵抗体５２＃の並列接続体を介してドライブＩＣ２０＃の端子Ｔ７＃（オープンドレイン端子）に接続されている。なお、本実施形態において、異常伝達用スイッチング素子５１＃は、基本的にはオン状態とされている。

駆動制御部５０＃には、フォトカプラ１８＃及びドライブＩＣ２０＃の端子Ｔ８＃を介して制御装置１４からの操作信号ｇ＊＃が入力される。

続いて、高電位側のドライブユニットＤＵ＊ｐと、低電位側のドライブユニットＤＵ＊ｎとの相違点について説明する。

高電位側のドライブユニットＤＵ＊ｐにおいて、ダイオード４２ｐのカソードは、スイッチング素子Ｓ＊ｐのコレクタに接続されている。一方、低電位側のドライブユニットＤＵ＊ｎにおいて、ダイオード４２ｎのカソードは、高電位側のドライブＩＣ２０ｐの端子Ｔ７ｐに接続されている。

低電位側のドライブユニットＤＵ＊ｎにおいて、端子Ｔ７ｎは、抵抗体５４及びフォトカプラ１８ｆのフォトダイオード１８ｆａを介して電源５６に接続されている。詳しくは、フォトダイオード１８ｆａのアノードは、電源５６に接続され、カソードは抵抗体５４の一端に接続されている。

フォトカプラ１８ｆのフォトトランジスタ１８ｆｂのコレクタは、電源５８に接続され、エミッタは、抵抗体６０を介して接地されている。なお、上記フォトトランジスタ１８ｆｂのエミッタと抵抗体６０との接続点の信号は、フェール信号ＦＬとして制御装置１４に入力される。

次に、駆動制御部５０＃（＃＝ｐ，ｎ）によって実行されるゲートの充放電処理について説明する。

ゲートの充電処理は、端子Ｔ８＃を介して入力される操作信号ｇ＊＃がオン操作指令とされることで、充電用スイッチング素子２４＃をオン状態とさせてかつ、放電用スイッチング素子３０＃をオフ状態とさせる。これにより、定電圧電源２２＃によってゲートに電荷が充電され、スイッチング素子Ｓ＊＃がオフ状態からオン状態に切り替えられる。一方、ゲートの放電処理は、操作信号ｇ＊＃がオフ操作指令とされることで、充電用スイッチング素子２４＃をオフ状態に切り替えてかつ、放電用スイッチング素子３０＃をオン状態に切り替える。これにより、ゲートから電荷が放電され、スイッチング素子Ｓ＊＃がオン状態からオフ状態に切り替えられる。

続いて、駆動制御部５０＃によって実行される本実施形態にかかる過電流保護処理について説明する。

この処理は、コレクタ・エミッタ間の非飽和電圧に基づきコレクタ電流が閾値電流以上になると判断された場合、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべくソフト遮断用スイッチング素子３４＃をオン状態に切り替える処理である。ここで、非飽和電圧とは、コレクタ・エミッタ間電圧の上昇に伴ってコレクタ電流が増大する非飽和領域におけるコレクタ・エミッタ間電圧のことであり、閾値電流とは、スイッチング素子Ｓ＊＃の信頼性を維持可能なコレクタ電流の上限値のことである。

図３に、本実施形態にかかる過電流保護処理の手順を示す。なお、本実施形態にかかる駆動制御部５０＃は、ハードウェアであるため、図３に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において操作信号ｇ＊＃がオン操作指令であるか否かを判断する。

ステップＳ１０において否定判断された場合には、ステップＳ１２に進み、リセット用スイッチング素子４０＃をオン状態とさせてかつ、定電流電源３６＃からの電流の出力を停止させる処理を行う。なお、リセット用スイッチング素子４０＃をオン状態とさせるのは、後述する手法によってスイッチング素子Ｓ＊＃に過電流が流れていると判断された後、コンバータＣＶやインバータＩＶが再度使用される場合、コンデンサ４４＃の両端の電位差が大きいことに起因して再度過電流が流れる旨誤判断されるのを回避するためである。

一方、上記ステップＳ１０において肯定判断された場合には、ステップＳ１４に進み、リセット用スイッチング素子４０＃をオフ状態とさせてかつ、定電流電源３６＃から電流を出力させる処理を行う。

続くステップＳ１６では、判断信号Ｓｉｇ＃の論理が「Ｈ」であるか否かを判断する。この処理は、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間に過電流が流れているか否かを判断するための処理である。以下、過電流の検出原理について説明する。

操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられることで、充電処理によってゲートへの電荷の充電が開始される。これにより、ゲート電圧の上昇が開始される。

また、オン操作指令に切り替えられることで、定電流電源３６＃から出力される電流によってコンデンサ４４＃が充電されるため、コンデンサ４４＃の両端の電位差（端子Ｔ６＃の電圧）が上昇し始める。

その後、ゲート電圧がスイッチング素子Ｓ＊＃をオン状態とするための閾値電圧に到達する以前においては、コレクタ・エミッタ間電圧が高い電圧に維持される。このため、ダイオード４２＃のアノード側の電位がカソード側の電位よりも低い状態となり、端子Ｔ６＃側からダイオード４２＃側へと流れようとする電流の流通がダイオード４２＃によって阻止される。これにより、端子Ｔ６＃の電圧が上昇し続けることとなる。その後、ゲート電圧が上記閾値電圧を超えることで、スイッチング素子Ｓ＊＃がオフ状態からオン状態に切り替えられる。

ここで、スイッチング素子Ｓ＊＃に過電流が流れない場合、スイッチング素子Ｓ＊＃がオン状態に切り替えられることでスイッチング素子Ｓ＊＃のオン抵抗が非常に小さくなり、エミッタ・コレクタ間電圧Ｖｃｅが非常に小さな電圧（例えば１Ｖ）まで低下する。このため、コレクタ電位がエミッタ電位に向かって低下することで、コレクタ電位がダイオード４２＃のアノード側の電位よりも低くなる。

ここで、本実施形態において、上記基準電圧Ｖｒｅｆは、スイッチング素子Ｓ＊＃がオン状態とされてかつ過電流が流れていない場合のコレクタ・エミッタ間電圧と、ダイオード４２＃の順方向電圧との加算値よりも高くてかつ、コレクタ電流が閾値電流となる場合のコレクタ・エミッタ間電圧よりも低い値に設定されている。このため、コンデンサ４４＃に蓄えられた電荷がダイオード４２＃を介してコレクタ側へと放電され、端子Ｔ６＃の電圧が低下する。詳しくは、端子Ｔ６＃の電圧が上記加算値まで低下する。

これにより、操作信号ｇ＊＃がオン操作指令とされる期間において端子Ｔ６＃の電圧が電源４８＃の基準電圧Ｖｒｅｆに到達することはなく、判断信号Ｓｉｇ＃の論理が「Ｌ」に維持される。

これに対し、スイッチング素子Ｓ＊＃に過電流が流れる場合には、ゲート電圧が上記閾値電圧を超えることによってスイッチング素子Ｓ＊＃がオン状態に切り替えられたにもかかわらず、コレクタ電流が大きいためにコレクタ・エミッタ間電圧が高い電圧とされる。このため、ダイオード４２＃のアノード側の電位がコレクタ電位よりも低くなり、端子Ｔ６＃からダイオード４２＃を介してコレクタへと向かう方向の電流の流通が阻止される。これにより、スイッチング素子Ｓ＊＃がオン状態に切り替えられた場合であっても、定電流電源３６＃からコンデンサ４４＃へと電流が供給し続けられ、端子Ｔ６＃の電圧が上記基準電圧Ｖｒｅｆを超えることとなる。そして、これにより、判断信号Ｓｉｇ＃の論理が「Ｈ」に反転されることとなる。

ステップＳ１６において肯定判断された場合には、ステップＳ１８に進み、ソフト遮断用スイッチング素子３４＃をオン状態に切り替えてかつ、充電用スイッチング素子２４＃及び放電用スイッチング素子３０＃をオフ状態とさせる処理を行う。これにより、ゲートからソフト遮断用抵抗体３２＃を介して電荷が放電され、スイッチング素子Ｓ＊＃が強制的にオフ状態に切り替えられる。ここで、ソフト遮断用抵抗体３２＃は、電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体３２＃の抵抗値は、放電用抵抗体２８＃の抵抗値よりも高く設定されている。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ・エミッタ間の遮断速度を高くすると、サージ電圧が過大となるおそれがあることに鑑みたものである。

ここで、本ステップにおいて、異常伝達用スイッチング素子５１＃をオフ状態に切り替える処理も併せて行う。以下、この処理について、高電位側の異常伝達用スイッチング素子５１ｐと、低電位側の異常伝達用スイッチング素子５１ｎとに分けて説明する。

まず、高電位側の異常伝達用スイッチング素子５１ｐの操作について説明する。

異常伝達用スイッチング素子５１ｐをオフ状態に切り替える処理は、低電位側のドライブユニットＤＵ＊ｎに対して高電位側のスイッチング素子Ｓ＊ｐのコレクタ・エミッタ間に過電流が流れている旨を伝達するための処理である。

つまり、異常伝達用スイッチング素子５１ｐがオフ状態に切り替えられると、ダイオード４２ｎのカソード側と高電位側のスイッチング素子Ｓ＊ｐのエミッタとを接続する電気経路が抵抗体５２ｐを備えた電気経路となる。ここで、本実施形態において、抵抗体５２ｐの抵抗値は、非常に大きな値に設定されている。このため、低電位側のスイッチング素子Ｓ＊ｎがオン状態に切り替えられた場合、ダイオード４２ｎを介して高電位側のスイッチング素子Ｓ＊ｐのエミッタ側へのコンデンサ４４ｎの電荷の放電が制限される。これにより、低電位側のスイッチング素子Ｓ＊ｎに対してオン操作指令がなされる場合であっても、コンデンサ４４ｎの両端の電位差（端子Ｔ６ｎの電圧）が上昇し続けることとなり、判断信号Ｓｉｇｎの論理が「Ｈ」に反転される。このようにして、低電位側のドライブユニットＤＵ＊ｎに対して高電位側のスイッチング素子Ｓ＊ｐのコレクタ・エミッタ間に過電流が流れている旨が伝達される。

続いて、低電位側の異常伝達用スイッチング素子５１ｎの操作について説明する。

異常伝達用スイッチング素子５１ｎをオフ状態に切り替える処理は、スイッチング素子Ｓ＊ｐ，Ｓ＊ｎのいずれかに過電流が流れている旨を制御装置１４に対して通知するための処理である。

つまり、本実施形態では、抵抗体５２ｐと同様に、抵抗体５２ｎの抵抗値が非常に大きな値に設定されている。このため、異常伝達用スイッチング素子５１ｎがオフ状態に切り替えられると、電源５６からスイッチング素子Ｓ＊ｎのエミッタまでの電気経路の抵抗値が増大し、フォトカプラ１８ｆのフォトダイオード１８ｆａに流れる電流が大きく低下する。このため、低電圧システムにおけるフォトカプラ１８ｆのフォトトランジスタ１８ｆｂがオフ状態に切り替えられ、制御装置１４に入力されるフェール信号ＦＬの論理が「Ｈ」から「Ｌ」に反転される。このようにして、制御装置１４に対して過電流が流れている旨が通知される。

なお、ステップＳ１６において否定判断された場合や、ステップＳ１２、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

続いて、図４を用いて、制御装置１４によって実行されるフェールセーフ処理について説明する。なお、この処理は、例えば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ２０においてフェール信号ＦＬの論理が「Ｌ」であるか否かを判断する。

ステップＳ２０において肯定判断された場合には、高電位側のスイッチング素子Ｓ＊ｐ又は低電位側のスイッチング素子Ｓ＊ｎのコレクタ・エミッタ間に過電流が流れていると判断し、ステップＳ２２に進む。ステップＳ２２では、インバータＩＶ及びコンバータＣＶに対する操作信号ｇ＊＃を強制的にオフ操作指令に切り替えることで、スイッチング素子Ｓ＊＃を強制的にオフ状態に切り替えるシャットダウン処理を行う。

なお、ステップＳ２０において否定判断された場合や、ステップＳ２２の処理が完了した場合には、この一連の処理を一旦終了する。

図５に、上記過電流保護処理の一例を示す。ここで、図５（ａ−１）〜図５（ｅ−１）は、高電位側のドライブユニットＤＵ＊ｐに対応した信号の推移を示し、図５（ａ−２）〜図５（ｅ−２）は、低電位側のドライブユニットＤＵ＊ｎに対応した信号の推移を示し、図５（ｆ）は、フェール信号ＦＬの推移を示す。詳しくは、図５（ａ−１），（ａ―２）は、操作信号ｇ＊＃の推移を示し、図５（ｂ−１），（ｂ−２）は、ゲート電圧Ｖｇ＃の推移を示し、図５（ｃ−１），（ｃ−２）は、端子Ｔ６＃の電圧Ｖｄｅｓｔ＃の推移を示す。また、図５（ｄ−１），（ｄ−２）は、ソフト遮断用スイッチング素子３４＃の操作状態の推移を示し、図５（ｅ−１），（ｅ−２）は、異常伝達用スイッチング素子５１＃の操作状態の推移を示す。

図示される例では、時刻ｔ１において高電位側の操作信号ｇ＊ｐがオン操作指令に切り替えられることで、ゲート電圧Ｖｇｐ及び端子Ｔ６ｐの電圧Ｖｄｅｓｔｐが上昇を開始する。その後、時刻ｔ２において、ゲート電圧Ｖｇｐが閾値電圧を超えることでスイッチング素子Ｓ＊ｐがオン状態に切り替えられ、コンデンサ４４ｐに蓄えられた電荷がスイッチング素子Ｓ＊ｐのコレクタへと放電される。これにより、端子Ｔ６ｐの電圧Ｖｄｅｓｔｐが低下する。なお、その後、時刻ｔ３において高電位側の操作信号ｇ＊ｐがオフ操作指令に切り替えられることで、ゲート電圧Ｖｇｐが低下してスイッチング素子Ｓ＊ｐがオフ状態に切り替えられる。

その後、時刻ｔ４において低電位側の操作信号ｇ＊ｎがオン操作指令に切り替えられることで、ゲート電圧Ｖｇｎ及び端子Ｔ６ｎの電圧Ｖｄｅｓｔｎが上昇を開始する。そして、時刻ｔ５において、ゲート電圧Ｖｇｎが閾値電圧を超えることでスイッチング素子Ｓ＊ｎがオン状態に切り替えられ、端子Ｔ６ｎの電圧Ｖｄｅｓｔｎが低下する。なお、時刻ｔ６において低電位側の操作信号ｇ＊ｐがオフ操作指令に切り替えられることで、ゲート電圧Ｖｇｎが低下してスイッチング素子Ｓ＊ｎがオフ状態に切り替えられる。

その後、時刻ｔ７において、高電位側の操作信号ｇ＊ｐが再びオン操作指令に切り替えられることで、ゲート電圧Ｖｇｐ及び端子Ｔ６ｐの電圧Ｖｄｅｓｔｐが上昇を開始する。ここで、スイッチング素子Ｓ＊ｐのコレクタ電流が閾値電流を超えるため、時刻ｔ８において端子Ｔ６ｐの電圧Ｖｄｅｓｔｐが基準電圧Ｖｒｅｆを超えることとなる。これにより、その後、時刻ｔ９において、ソフト遮断用スイッチング素子３４ｐがオン状態に切り替えられてソフト遮断機能が動作する。そして、その後、異常伝達用スイッチング素子５１ｐがオフ状態に切り替えられる。

その後、時刻ｔ１０において、低電位側の操作信号ｇ＊ｎが再びオン操作指令に切り替えられる。ここで、高電位側の異常伝達用スイッチング素子５１ｐがオフ状態とされていることから、低電位側のコンデンサ４４ｎに蓄えられた電荷を放電することができず、端子Ｔ６ｎの電圧Ｖｄｅｓｔｎが上昇し続けることとなる。このため、時刻ｔ１１において、端子Ｔ６ｎの電圧Ｖｄｅｓｔｎが基準電圧Ｖｒｅｆを超え、時刻ｔ１２においてソフト遮断用スイッチング素子３４ｎがオン状態に切り替えられてソフト遮断機能が動作する。そして、その後、低電位側の異常伝達用スイッチング素子５１ｎがオフ状態に切り替えられることで、制御装置１４に入力されるフェール信号ＦＬの論理が「Ｌ」に切り替えられることとなる。

このように、本実施形態では、低電位側のダイオード４２ｎのカソードを高電位側のドライブＩＣ２０ｐの端子Ｔ７ｐに接続する回路構成を採用した。これにより、高電位側のスイッチング素子Ｓ＊ｐのコレクタ・エミッタ間に過電流が流れている旨を低電位側のドライブユニットＤＵ＊ｎの駆動制御部５０ｎによって判断することができる。すなわち、高電位側のドライブユニットＤＵ＊ｐに対応するフォトカプラを削減することができる。

さらに、ドライブＩＣ２０ｐに通常備えられる端子Ｔ７ｐ（オープンドレイン端子）をダイオード４２ｎの接続先としたため、フォトカプラを削減するための上記回路構成を簡易に実現することもできる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、低電位側のドライブユニットＤＵ＊ｎの回路構成を、低電位側のスイッチング素子Ｓ＊ｎのコレクタ・エミッタ間を流れる過電流の検出を個別に実行可能な回路構成に変更する。

図６に、本実施形態にかかるドライブユニットＤＵ＊＃及びその周辺の構成を示す。なお、図６において、先の図２の部材と同一の部材については、便宜上同一の符号を付している。なお、図６において、スイッチング素子Ｓ＊＃のゲート電荷の充放電処理に関わる部材と、ソフト遮断機能に関わる部材とは先の図２と同一であるため、図６では、これら部材の図示を省略している。また、図６において、高電位側のドライブユニットＤＵ＊ｐの回路構成は、先の図２に示したものと同一である。さらに、本実施形態では、定電流電源３６ｎ、リセット用スイッチング素子４０ｎ、ダイオード４２ｎ、コンデンサ４４ｎを、第１の定電流電源、第１のリセット用スイッチング素子、第１のダイオード、第１のコンデンサと称すこととする。

図示されるように、低電位側のドライブユニットＤＵ＊ｎにおいて、ドライブＩＣ２０ｎの端子Ｔ９は、ドライブＩＣ２０ｎに対して外付けされた定電圧電源６２に接続されている。また、端子Ｔ９は、第２の定電流電源６４及びＮチャネルＭＯＳＦＥＴ（第２のリセット用スイッチング素子６６）を介して端子Ｔ４ｎに接続されている。

第２の定電流電源６４と第２のリセット用スイッチング素子６６との接続点は、ドライブＩＣ２０ｎの端子Ｔ１０に接続されている。端子Ｔ１０は、ドライブＩＣ２０ｎに対して外付けされた第２のダイオード６８（高圧ダイオード）を介して低電位側のスイッチング素子Ｓ＊ｎのコレクタに接続されている。詳しくは、第２のダイオード６８のアノードは、端子Ｔ１０に接続され、カソードは、コレクタに接続されている。なお、第２のダイオード６８は、第１のダイオード４２ｎと同様に、コレクタ電流がドライブＩＣ２０ｎ側へと流れ込むことによってドライブＩＣ２０ｎの信頼性が低下するのを回避するための整流素子である。

端子Ｔ１０と第２のダイオード６８のアノードとの接続点は、ドライブＩＣ２０ｎに対して外付けされた第２のコンデンサ７０を介してスイッチング素子Ｓ＊ｎのエミッタに接続されている。

第２の定電流電源６４と第２のリセット用スイッチング素子６６との接続点は、コンパレータ７２の非反転入力端子に接続されている。コンパレータ７２の反転入力端子には、端子電圧を上記基準電圧Ｖｒｅｆとする電源７４が接続されている。コンパレータ７２の出力信号は、判断信号Ｓｉｇ１として駆動制御部５０ｎに入力される。

次に、本実施形態にかかる過電流保護処理について説明する。

本実施形態では、高電位側の駆動制御部５０ｐは、先の図３に示した過電流保護処理を行い、低電位側の駆動制御部５０ｎは、次の図７に示す過電流保護処理を行う。

図７は、駆動制御部５０ｎによって実行される過電流保護処理の手順を示す図である。なお、図７に示す処理は、実際にはロジック回路によって実行される。また、図７において、先の図３に示した処理と同一の処理については、便宜上同一の符号を付している。

この一連の処理では、ステップＳ１０において否定判断された場合には、ステップＳ１２ａに進み、第１のリセット用スイッチング素子４０ｎ及び第２のリセット用スイッチング素子６６をオン状態とさせてかつ、第１の定電流電源３６ｎ及び第２の定電流電源６４からの電流の出力を停止させる処理を行う。

一方、上記ステップＳ１０において肯定判断された場合には、ステップＳ１４ａに進み、第１のリセット用スイッチング素子４０ｎ及び第２のリセット用スイッチング素子６６をオフ状態とさせてかつ、第１の定電流電源３６ｎ及び第２の定電流電源６４から電流を出力させる処理を行う。

続くステップＳ１６ａでは、判断信号Ｓｉｇｎの論理が「Ｈ」であるか否かを判断する。

ステップＳ１６ａにおいて肯定判断された場合には、ステップＳ２４に進み、判断信号Ｓｉｇ１の論理が「Ｈ」であるか否かを判断する。この処理は、低電位側のスイッチング素子Ｓ＊ｎのコレクタ・エミッタ間に過電流が流れているか否かを判断するための処理である。

ステップＳ２４において肯定判断された場合には、ステップＳ１８ａに進み、ソフト遮断用スイッチング素子３４ｎをオン状態に切り替える処理を行う。

続くステップＳ２６では、低電位側のスイッチング素子Ｓ＊ｎのコレクタ・エミッタ間に過電流が流れている旨を制御装置１４に通知すべく、異常伝達用スイッチング素子５１ｎを第１のデューティ比でオンオフ操作する。本実施形態では、第１のデューティ比を、規定時間Ｔαに対する第１のオン操作時間Δｔｎの比率とする。これにより、制御装置１４には、第１のデューティ比に応じたパルス幅を有するフェール信号ＦＬが入力される。

一方、上記ステップＳ２４において否定判断された場合には、高電位側のスイッチング素子Ｓ＊ｐに過電流が流れていると判断し、ステップＳ２８に進む。ステップＳ２８では、高電位側のスイッチング素子Ｓ＊ｐに過電流が流れている旨を制御装置１４に通知すべく、上記第１のデューティ比とは異なる第２のデューティ比で異常伝達用スイッチング素子５１ｎをオンオフ操作する。本実施形態では、第２のデューティ比を、上記規定時間Ｔαに対する第２のオン操作時間Δｔｐ（Δｔｐ＜Δｔｎ）の比率とする。これにより、制御装置１４には、第２のデューティ比に応じたパルス幅を有するフェール信号ＦＬが入力される。

ちなみに、低電位側の駆動制御部５０ｎから高電位側の駆動制御部５０ｐへと情報を伝達する機能を駆動制御部５０ｎに備え、上記ステップＳ２４において肯定判断された場合、高電位側のソフト遮断用スイッチング素子３４ｐをオン状態に切り替える指令を伝達する処理を行ってもよい。

なお、ステップＳ１６ａにおいて否定判断された場合や、ステップＳ１２ａ、Ｓ２６、Ｓ２８の処理が完了した場合には、この一連の処理を一旦終了する。

このように、本実施形態にかかる回路構成によれば、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのいずれのコレクタ・エミッタ間に過電流が流れているかを制御装置１４において判別することができる。

また、本実施形態にかかる回路構成によれば、高電位側の端子Ｔ７ｐ、ダイオード４２ｎもしくは異常伝達用スイッチング素子５１ｐのオープン故障、又は端子Ｔ７ｐと端子Ｔ６ｎとを接続する電気経路の断線等が生じた場合であっても、低電位側のスイッチング素子Ｓ＊ｎのコレクタ・エミッタ間の過電流検出を行うことはできる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、高電位側の端子Ｔ７ｐのオープン故障等が生じた場合に低電位側のスイッチング素子Ｓ＊ｎの過電流検出を行うためのダイオードを低電位側のドライブユニットＤＵ＊ｎに追加する。

図８に、本実施形態にかかるドライブユニットＤＵ＊＃及びその周辺の構成を示す。なお、図８において、先の図２の部材と同一の部材については、便宜上同一の符号を付している。なお、図８において、スイッチング素子Ｓ＊＃のゲート電荷の充放電処理に関わる部材と、ソフト遮断機能に関わる部材とは先の図２と同一であるため、図８では、これら部材の図示を省略している。また、図８において、高電位側のドライブユニットＤＵ＊ｐの回路構成は、先の図２に示したものと同一である。さらに、本実施形態では、ダイオード４２ｎを第１のダイオードと称すこととする。

図示されるように、低電位側のドライブユニットＤＵ＊ｎにおいて、端子Ｔ６ｎは、第２のダイオード７４（高圧ダイオード）を介して低電位側のスイッチング素子Ｓ＊ｎのコレクタに接続されている。詳しくは、第２のダイオード７４のアノードは、端子Ｔ６ｎに接続され、カソードは、コレクタに接続されている。なお、第２のダイオード７４は、第１のダイオード４２ｎと同様に、コレクタ電流がドライブＩＣ２０ｎ側へと流れ込むことによってドライブＩＣ２０ｎの信頼性が低下するのを回避するための整流素子である。

上記回路構成によれば、上記第２の実施形態と同様に、高電位側の端子Ｔ７ｐのオープン故障等が生じた場合であっても、低電位側のスイッチング素子Ｓ＊ｎの過電流検出を行うことはできる。また、第１のダイオード４２ｎ及び第２のダイオード７４に対してコンパレータ４６ｎを共通としたため、回路構成の簡素化を図ることもできる。

（第４の実施形態）
以下、第４の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、過電流を検出するためのドライブユニットＤＵ＊ｎの回路構成を、コンデンサに代えて、抵抗体を用いた回路構成に変更する。

図９に、本実施形態にかかるドライブユニットＤＵ＊＃及びその周辺の構成を示す。なお、図９において、先の図６の部材と同一の部材については、便宜上同一の符号を付している。なお、図９において、スイッチング素子Ｓ＊＃のゲート電荷の充放電処理に関わる部材と、ソフト遮断機能に関わる部材とは先の図６と同一であるため、図９では、これら部材の図示を省略している。

また、本実施形態において、高電位側のドライブユニットＤＵ＊ｐの回路構成と、低電位側のドライブユニットＤＵ＊ｎの回路構成とは、基本的には同一である。このため、以下の説明では、まず、これらドライブユニットＤＵ＊ｐ，ＤＵ＊ｎの共通点について説明し、続いて、これらドライブユニットＤＵ＊ｐ，ＤＵ＊ｎの相違点について説明する。

まず、ドライブユニットＤＵ＊＃の共通点について説明する。

図示されるように、第１のダイオード４２＃（＃＝ｐ，ｎ）のアノードは、抵抗体７６＃，７８＃の直列接続体を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。そして、抵抗体７６＃と第１のダイオード４２＃のアノードとの接続点は、抵抗体８０＃を介してスイッチング素子Ｓ＊＃のゲートに接続されている。抵抗体７６＃、７８＃の接続点は、端子Ｔ６＃を介してコンパレータ４６＃の非反転入力端子に接続されている。

続いて、高電位側のドライブユニットＤＵ＊ｐと、低電位側のドライブユニットＤＵ＊ｎとの相違点について説明する。

低電位側のスイッチング素子Ｓ＊ｎのコレクタには、第２のダイオード６８と、抵抗体８４，８６の直列接続体とを介してスイッチング素子Ｓ＊ｎのエミッタに接続されている。詳しくは、第２のダイオード６８のアノードは、抵抗体８４，８６の直列接続体の一端に接続され、カソードは、スイッチング素子Ｓ＊ｎのコレクタに接続されている。抵抗体８４，８６の直列接続体の両端のうちダイオード６８側は、抵抗体８８を介してスイッチング素子Ｓ＊ｎのゲートに接続されている。抵抗体８４，８６の接続点は、端子Ｔ１０を介してコンパレータ７２の非反転入力端子に接続されている。

なお、本実施形態では、抵抗体７６ｐ，７６ｎ，８４の抵抗値は互いに同一であり、また、抵抗体７８ｐ，７８ｎ，８６の抵抗値も互いに同一である。さらに、抵抗体８０ｐ，８０ｎ，８８の抵抗値も互いに同一である。

また、本実施形態では、抵抗体７６ｐ，７６ｎ，８０ｐの抵抗値の加算値で抵抗体７８ｐの抵抗値を除算した値に定電圧電源２２ｐの端子電圧を乗算した値を規定電圧と定義する。そして、電源４８ｐ，４８ｎ，７４の基準電圧Ｖｒｅｆは、上記規定電圧よりも低くてかつ０よりも高い電圧に設定されている。

次に、本実施形態にかかる過電流の検出原理について説明する。

操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられることで、ゲート電圧及び端子Ｔ６＃の電圧が上昇し始め、その後、ゲート電圧が上記閾値電圧を超えることで、スイッチング素子Ｓ＊＃がオフ状態からオン状態に切り替えられる。ここで、スイッチング素子Ｓ＊＃に過電流が流れない場合、エミッタ・コレクタ間電圧Ｖｃｅが非常に小さな電圧まで低下することから、定電圧電源２２＃からゲートに対して供給される電流は、抵抗体８０＃及び第１のダイオード４２＃を介してコレクタへと流れることとなる。このため、抵抗体７６＃，７８＃には電流が流れず、端子Ｔ６＃の電圧は０となる。

これに対し、スイッチング素子Ｓ＊＃に過電流が流れる場合には、スイッチング素子Ｓ＊＃がオン状態に切り替えられたにもかかわらず、コレクタ電流が大きいためにコレクタ・エミッタ間電圧が高い電圧とされる。このため、ダイオード４２＃のアノード側の電位がコレクタ電位よりも低くなり、端子Ｔ６＃からダイオード４２＃を介してコレクタへと向かう方向の電流の流通が阻止される。これにより、スイッチング素子Ｓ＊＃がオン状態に切り替えられた場合であっても、端子Ｔ６＃の電圧は、上記規定電圧となる。

なお、端子Ｔ１０の電圧の変化についても、上述した端子Ｔ６＃の電圧の変化と同様である。

こうした端子Ｔ６＃の電圧の変化に着目すると、本実施形態において、先の図３，図７で説明した過電流の検出手法に準じた手法でスイッチング素子Ｓ＊＃のコレクタ・エミッタ間の過電流を検出することができる。詳しくは、高電位側のスイッチング素子Ｓ＊ｎについて説明すると、先の図３のステップＳ１６の処理を、操作信号ｇ＊ｐがオン操作指令とされる期間であってかつ、ゲート電圧が閾値電圧を超えてから規定時間経過したタイミングにおいて、判断信号Ｓｉｇｐが「Ｈ」であるか否かを判断する処理に置き換える。

一方、低電位側のスイッチング素子Ｓ＊ｎについて説明すると、先の図７のステップＳ１６ａの処理を、上記規定時間経過したタイミングにおいて、判断信号Ｓｉｇｎが「Ｈ」であるか否かを判断する処理に置き換える。また、ステップＳ２４の処理を、上記規定時間経過したタイミングにおいて、判断信号Ｓｉｇ１が「Ｈ」であるか否かを判断する処理に置き換える。

このように、本実施形態にかかる回路構成によっても、過電流保護処理を適切に行うことができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記各実施形態において、ドライブＩＣ２０ｐ内の抵抗体５２ｐを除去してもよい。この場合、異常伝達用スイッチング素子５１ｐをオフ状態に切り替えることでダイオード４２ｎと高電位側のスイッチング素子Ｓ＊ｐのエミッタとの間の電流の流通が遮断される。このため、高電位側のスイッチング素子Ｓ＊ｐのコレクタ・エミッタ間に過電流が流れている旨を低電位側の駆動制御部５０ｎに伝達することができる。

・上記第２の実施形態において、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうちいずれに過電流が流れているかを判別する手法としては、フェール信号ＦＬのパルス幅を相違させる手法に限らない。例えば、パルスの周波数を相違させる手法であってもよい。

・上記第２の実施形態において、共通の定電流電源によってコンデンサ４４ｎ，７０に電圧を印加してもよい。

・上記各実施形態では、低電位側のドライブＩＣ２０ｎの端子Ｔ６ｎをダイオード４２ｎを介して高電位側のドライブＩＣ２０ｐの端子Ｔ７ｐ（オープンドレイン端子）に接続する回路構成を採用したがこれに限らない。例えば、端子Ｔ６ｎをダイオード４２ｎ及びＭＯＳＦＥＴを介してスイッチング素子Ｓ＊ｐのエミッタに直接接続する回路構成を採用してもよい。

・高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うためのインターフェースとしては、光絶縁素子としてのフォトカプラに限らない。例えば、磁気絶縁素子としてのトランスであってもよい。

・上記第４の実施形態において、図９に示した第２のダイオード６８、及び抵抗体８０ｎ，８４，８６，８８を除去してもよい。また、これらを除去してかつ、上記第３の実施形態の図８に示した第２のダイオード７４を備えてもよい。

・整流素子としては、順方向電流を流してかつ逆方向電流を阻止する機能を有するなら、ダイオードに限らず、他の半導体素子であってもよい。

・上記各実施形態では、高電圧システム側から低電圧システム側に過電流が流れている旨の情報を通知するために絶縁素子を用いたがこれに限らない。例えば、高電圧システム内に上記シャットダウン処理を行うフェールセーフ処理部が備えられるなら、駆動制御部５０ｎからこの処理部に上記情報を通知するための構成を絶縁素子以外によって実現してもよい。

・上記第１の実施形態において、コンデンサ４４ｐ，４４ｎの静電容量を互いに相違させてもよい。ここで、例えば、コンデンサ４４ｐの静電容量をコンデンサ４４ｎの静電容量よりも大きく設定する場合、電源４８ｐの端子電圧を、電源４８ｎの端子電圧よりも低くすることとなる。

・上記第１の実施形態において、コンバータＣＶが駆動されない場合や、高電圧バッテリ１２にインバータＩＶが直接接続される構成が採用される場合、高電圧バッテリ１２が直流電源とされる。

・スイッチング素子Ｓ＊＃としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明の適用対象としては、車両に搭載される電力変換回路（コンバータＣＶ、インバータＩＶ）に限らない。

４２＃（＃＝ｐ，ｎ）…ダイオード、４４＃…コンデンサ、１８…フォトカプラ、ＩＶ…インバータ、ＣＶ…コンバータ、Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ）…スイッチング素子。

Claims (6)

1. 高電位側スイッチング素子（Ｓ＊ｐ；＊＝ｃ，ｕ，ｖ，ｗ）と、該高電位側スイッチング素子に直列接続された低電位側スイッチング素子（Ｓ＊ｎ）とを備えた電力変換回路（ＣＶ，ＩＶ）に適用され、
   前記高電位側スイッチング素子の入力端子及び出力端子を接続する電気経路には、該入力端子側から順に、該入力端子から該出力端子に向かう方向への電流の流通を阻止する高電位側整流素子（４２ｐ）と、コンデンサ（４４ｐ）又は抵抗体（７８ｐ）である高電位側受動素子とが備えられ、
   前記高電位側スイッチング素子の出力端子及び前記低電位側スイッチング素子の出力端子を接続する電気経路には、該高電位側スイッチング素子の出力端子側から順に、該出力端子から前記低電位側スイッチング素子の出力端子に向かう方向への電流の流通を阻止する低電位側整流素子（４２ｎ）と、コンデンサ（４４ｎ）又は抵抗体（７８ｎ）である低電位側受動素子とが備えられ、
   前記高電位側スイッチング素子がオン操作される期間において前記高電位側整流素子及び前記高電位側受動素子の接続点に電圧を印加する高電位側印加手段（３６ｐ，２２ｐ）と、
   前記高電位側スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記高電位側整流素子及び前記高電位側受動素子の接続点の電位が第１の規定値を上回ることに基づき、前記高電位側スイッチング素子の入出力端子間に過電流が流れていると判断する高電位側判断手段と、
   前記高電位側判断手段によって前記過電流が流れていると判断された場合、前記低電位側整流素子と前記高電位側スイッチング素子の出力端子との間の電流の流通を制限する制限手段と、
   前記低電位側スイッチング素子がオン操作される期間において前記低電位側整流素子及び前記低電位側受動素子の接続点に電圧を印加する低電位側印加手段（３６ｎ，２２ｎ）と、
   前記低電位側スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記低電位側整流素子及び前記低電位側受動素子の接続点の電位が第２の規定値を上回ることに基づき、前記高電位側スイッチング素子又は前記低電位側スイッチング素子の入出力端子間に過電流が流れていると判断する低電位側判断手段とを備えることを特徴とするスイッチング素子の駆動回路。
2. 前記低電位側整流素子を第１の低電位側整流素子とし、
   前記低電位側受動素子を第１の低電位側受動素子とし、
   前記低電位側スイッチング素子の入力端子及び出力端子を接続する電気経路には、該入力端子側から順に、該入力端子から該出力端子に向かう方向への電流の流通を阻止する第２の低電位側整流素子（６８）と、コンデンサ（７０）又は抵抗体（８６）である第２の低電位側受動素子とが備えられ、
   前記低電位側印加手段（３６ｎ，２２ｎ，６４）は、前記第１の低電位側整流素子及び前記第１の低電位側受動素子の接続点と、前記第２の低電位側整流素子及び前記第２の低電位側受動素子の接続点とに電圧を印加し、
   前記低電位側判断手段は、前記低電位側スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記第２の低電位側整流素子及び前記第２の低電位側受動素子の接続点の電位が前記第２の規定値を上回ることに基づき、前記低電位側スイッチング素子の入出力端子間に過電流が流れていると判断する手段を更に備えることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記低電位側判断手段によって前記過電流が流れていると判断された場合、その旨を外部に通知する通知手段（１８ｆ）を更に備え、
   前記通知手段は、前記高電位側スイッチング素子及び前記低電位側スイッチング素子のうちいずれの入出力端子間に過電流が流れていると判断されたかに応じて前記通知の態様を変更することを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記低電位側整流素子を第１の低電位側整流素子とし、
   前記低電位側スイッチング素子の入力端子と、前記第１の低電位側整流素子及び前記低電位側受動素子の接続点とは、前記低電位側スイッチング素子の入力端子から前記第１の低電位側整流素子及び前記低電位側受動素子の接続点に向かう方向への電流の流通を阻止する第２の低電位側整流素子（７４）によって接続されていることを特徴とする請求項１記載のスイッチング素子の駆動回路。
5. 当該駆動回路は、高電位側ドライブＩＣ（２０ｐ）及び低電位側ドライブＩＣ（２０ｎ）を備え、
   前記高電位側判断手段は、前記高電位側ドライブＩＣに備えられ、
   前記低電位側判断手段は、前記低電位側ドライブＩＣに備えられ、
   前記高電位側ドライブＩＣは、前記高電位側スイッチング素子の出力端子に接続された第１の高電位側端子（Ｔ４ｐ）と、第２の高電位側端子（Ｔ７ｐ）と、前記第１の高電位側端子及び前記第２の高電位側端子を接続する電気経路を開閉すべくオンオフ操作される高電位側開閉素子（５１ｐ）とを備え、
   前記制限手段は、前記高電位側開閉素子をオフ操作することで前記電流の流通を制限し、
   前記低電位側整流素子の両端のうち前記低電位側受動素子と逆側は、前記第２の高電位側端子に接続されていることを特徴とする請求項１〜４のいずれか1項に記載のスイッチング素子の駆動回路。
6. 前記低電位側判断手段によって前記過電流が流れていると判断された場合、その旨を外部に通知する通知手段（１８ｆ）を更に備え、
   前記通知手段は、入力部（１８ｆａ）及び出力部（１８ｆｂ）を有して且つ該入力部及び該出力部の間を絶縁しつつ該入力部に流れる電流に応じた信号を該出力部に伝達する絶縁素子であることを特徴とする請求項１〜５のいずれか1項に記載のスイッチング素子の駆動回路。

Images