JP5313796B2 - 電力用半導体の駆動回路および駆動方法 - Google Patents
電力用半導体の駆動回路および駆動方法 Download PDFInfo
- Publication number
- JP5313796B2 JP5313796B2 JP2009168833A JP2009168833A JP5313796B2 JP 5313796 B2 JP5313796 B2 JP 5313796B2 JP 2009168833 A JP2009168833 A JP 2009168833A JP 2009168833 A JP2009168833 A JP 2009168833A JP 5313796 B2 JP5313796 B2 JP 5313796B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- control
- switch
- power
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 81
- 238000000034 method Methods 0.000 title claims description 5
- 238000007599 discharging Methods 0.000 claims description 25
- 238000009825 accumulation Methods 0.000 claims description 4
- 238000004146 energy storage Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 29
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
図1は本発明の実施の形態1を示す電力用半導体の駆動回路の等価回路である。ここでは電力用半導体素子の一例としてIGBT(Insulated Gate Bipolar Transistor)1を用いているが、本発明を適用する電力用半導体はIGBTに限るわけではなく、MOSFETなど他の電力用半導体素子でも良い。また、SiC(Silicon Carbide)、GaN(Gallium Nitride)、ダイヤモンドなどのワイドバンドギャップ半導体を用いても良く、本発明は、ワイドバンドギャップ半導体などゲート閾値電圧が低い電力用半導体に適用する場合に特に効果が大きい。これら電力用半導体素子は主端子1x(IGBTの場合コレクタ、MOSFETの場合ドレインに相当)と制御基準端子1y(IGBTの場合エミッタ、MOSFETの場合ソースに相当)の間を流れる電流を、制御端子(IGBTの場合もMOSFETの場合もゲート)1gと制御基準端子1yの間の電圧により制御するものである。エミッタなどの制御基準端子1yはコレクタなどの主端子1xと対になってメインの電流を流すための端子であるから第二の主端子と呼んでもよいが、制御の基準ともなる端子であるから本発明では制御基準端子と呼ぶ。以下、IGBTを例にとって説明するため、主端子1xはコレクタ、制御基準端子1yはエミッタ、制御端子1gはゲートとして説明する。なお、図においてコレクタ、エミッタ、ゲートはIGBTの記号で判別できるので、図の煩雑さを避けるため図1以外では1x、1y、1gに相当する符号は記載しない。
図4の回路構成により図1、図3で説明した動作が実現できる。
図5は、実施の形態2を示す電力用半導体の駆動回路の等価回路である。図5において図1と同一符号は同一または相当する部分を示す。図5に示す実施の形態2では図1に示す実施の形態1に加え、電源端子6と充電用定電流源3の間にスイッチ31を、電源端子6と放電用定電流源5の間にスイッチ32を接続している。
る部分を示す。図7の回路では、実施の形態1の詳細回路図である図4に示す回路に、スイッチ31の機能を持つ部品としてMOSFET34と抵抗33を加え、スイッチ32の機能を持つ部品として、抵抗35とMOSFET36を加えている。
図8は本発明の実施の形態3による電力用半導体の駆動回路、図9はその動作を示すシーケンス図である。図8において、図7と同一符号は同一または相当する部分を示す。本実施の形態3の駆動回路は、充電用定電流源3であるカレントミラーを構成するPNPトランジスタ12と放電用定電流源5であるPNPトランジスタ22の2個のPNPトランジスタを1個のPNPトランジスタ11で駆動する構成である。PNPトランジスタ12のコレクタをIGBT1のゲートに接続し、PNPトランジスタ22のコレクタをIGBT1のエミッタに接続している。PNPトランジスタ11のコレクタは定電流回路を構成するMOSFET13のドレインに接続する。IGBT1をオンさせる場合は、制御回路10から信号S2を出力し、MOSFET34をオンさせる。抵抗17はゲート電流Ig(=Ie)がIGBT1のオンのための所望の電流になるように設定する。IGBT1をオフさせる場合は、制御回路10から信号S5を出力し、MOSFET36をオンさせる。抵抗27はゲート電流Ig(=Ie)がIGBT1のオフのための所望の電流になるように設定する。
上がりの時刻t0からΔTonだけS2はオン指令を出力する。MOSFET34がオンすると、PNPトランジスタ12、および22には抵抗17で設定される同じ電流(Ib1=Ib2)が流れる。このときS3はオフ指令を出し、S4はオン指令を出すため、MOSFET20がオフ、MOSFET30がオンし、Ib2はMOSFET30へ流れ、IGBT1のエミッタへは流れない。MOSFET20はオフしているため、Ib1はIGBT1のゲートへ流れ、IGBT1のゲート−エミッタ間を充電し、IGBT1をオンさせる。IGBT1がオフするときは、スイッチング指令S1の立下り始めの時刻t2からΔToffだけS5信号はオン指令を出力する。MOSFET36がオンすると、PNPトランジスタ12、および22には抵抗27で設定される同じ電流(Ib1=Ib2)が流れる。このときS3はオン指令を出し、S4はオフ指令を出すため、MOSFET20がオン、MOSFET30がオフし、Ib2がIGBT1のエミッタへ流れIGBT1のゲート−エミッタ間を放電する。
図10は、本発明の実施の形態4による電力用半導体の駆動回路の等価回路を示す図、図11は詳細回路を示す図である。図10、11において図1、図4、図5、図7と同一符号は同一または相当する部分を示す。実施の形態1から3ではターンオフ用、すなわち放電用制御回路として放電用定電流源5を用いていたが、本実施の形態4では、図10に示すように放電用定電流源5を省いて電源端子6を放電用制御回路としてのスイッチ32を介して直接エミッタに接続している。すなわち、放電用制御回路がスイッチのみで構成されている。スイッチ32は図11の詳細回路ではMOSFET39がその機能を有している。図10、図11で示す実施の形態4による駆動回路では、ターンオフ、すなわちゲートを放電する際のゲート電流が実施の形態2とは異なり定電流とはならないが、それ以外の回路動作は図5で示す実施の形態2の場合と同じである。放電用定電流源5を省くことで、部品数が減り、回路構成を簡単にできる。ターンオンに比べて、ターンオフの場合はゲート閾値電圧Vthのばらつきによるスイッチング損失のばらつきが小さいので、放電用定電流源5を省いても、悪影響を受けずに低コスト化を図ることができる。
図13は、本発明の実施の形態5による電力用半導体の駆動回路の等価回路を示す図、図14はその動作を示すシーケンス図である。実施の形態5は図13に示すように、3相インバータの下アームに本発明を適用した場合の実施例である。例えば、図2の例におけるIGBT1b、IGBT1d、IGBT1fに適用したような場合である。各相の下アームのIGBT1b、IGBT1d、IGBT1fに対して、それぞれのゲート端子に充電用定電流源3b、3d、3fを接続する。また、充電用定電流源3b、3d、3fと電源端子6との間に、制御指令S2b、S2d、S2fで制御されるスイッチ31b、31d、31fを接続する。IGBT1のゲート端子とグランド端子8との間には、制御指令S3b、S3d、S3fで制御される放電用スイッチ4b、4d、4fを接続する。また、各IGBT1のエミッタは共通に接続されているため、エミッタに電位を与える回路も共通にし、電源端子40、スイッチ32、充電用スイッチ7、グランド端子8からなる一組だけとする。電源端子40の電圧値は、電源端子6の電圧よりも低い値とし、IGBT1のゲート−エミッタ間電圧が(電源端子6の電圧値)−(電源端子40の電圧値)の場合も、IGBT1が十分オンするような電圧値に設定する。図15にIGBT1の伝達特性を示す。IGBT1を用いる装置における最大電流をImaxとすると、ゲート電圧がVge_m以上あれば、大幅な損失の増加なく、通電することが可能である。(電源端子6の電圧値)−(電源端子40の電圧値)は、Vge_m以上の値に設定する。
図16は本発明の実施の形態6による電力用半導体の駆動回路を示す等価回路である。図16において図13と同一符号は同一または相当する部分を示す。本実施の形態6では、実施の形態5で用いていた充電用定電流源3b、3d、3fを用いず、各IGBTのゲートから充電用制御回路としての充電用制御スイッチ31b、31d、31fを介して直接電源端子6に接続している。すなわち、放電用制御回路のみならず充電用制御回路もスイッチのみで構成されている。本実施の形態6によれば、定電流源を用いる効果は得られないものの、簡単な構成でIGBT1のターンオフ時に負バイアスを掛けることができるので、IGBT1を高速かつ確実にオフすることができる。特に、ゲート閾値電圧Vthが低いワイドバンドギャップ半導体では、Vthのばらつきがスイッチング損失のばらつきに影響する程度が小さいため、本実施の形態6のような定電流源を用いない構成でも実用的な性能を得ることができる。
図17は本発明の実施の形態7による電力用半導体の駆動回路、図18は図17の回路の動作を示すシーケンス図である。図17において図8と同一符号は同一または相当する
部分を示す。本実施の形態7は図8に示す実施の形態3における抵抗19をインダクタ37に変更し、IGBT1のエミッタに接続していた回路を省いてエミッタを直接グランド端子8に接続している。さらに、カレントミラー回路を構成するPNPトランジスタ12のコレクタとIGBT1のゲートとの間に、IGBT1のゲート側をドレインとしてMOSFET38を充放電制御スイッチとして接続している。インダクタ37と直列に接続されているMOSFET20は放電用スイッチとして動作する。
1x:主端子(コレクタ) 1y:制御基準端子(エミッタ)
3:充電用定電流源(充電用制御回路) 4、4b、4d、4f:放電用スイッチ
5:放電用定電流源(放電用制御回路) 6:電源端子
7:充電用スイッチ 8:グランド端子
31、31b、31d、31f:スイッチ(充電用制御回路)
32:スイッチ(放電用制御回路)
37:インダクタ 38:充放電制御スイッチ
Claims (5)
- 主端子と制御基準端子と制御端子とを有し、この制御端子と制御基準端子との間に充電される電荷を制御して上記主端子と上記制御基準端子との間を流れる電流を制御するよう構成された電力用半導体を複数用いた電力変換器における、上記複数の電力用半導体のうち一部の複数の電力用半導体のそれぞれの制御基準端子が共通に接続された電力用半導体を駆動するための駆動回路であって、
第一の電源端子と、この第一の電源端子の電圧と極性が同じ電圧でかつ電圧値が上記第一の電源端子の電圧値よりも低い電圧値を有する第二の電源端子と、グランド端子とを有する電源を備え、
上記それぞれの制御基準端子が共通に接続された複数の電力用半導体のそれぞれの制御端子と上記第一の電源端子との間にそれぞれ充電用制御回路を、
上記それぞれの制御基準端子が共通に接続された複数の電力用半導体の上記それぞれの制御基準端子の共通の接続点と上記グランド端子との間に充電用スイッチを、
上記それぞれの制御基準端子が共通に接続された複数の電力用半導体の上記それぞれの制御基準端子の共通の接続点と上記第二の電源端子との間にスイッチを、
上記それぞれの制御基準端子が共通に接続された複数の電力用半導体の上記それぞれの制御端子と上記グランド端子との間にそれぞれ放電用スイッチを、
設けたことを特徴とする電力用半導体の駆動回路。 - それぞれの充電用制御回路が定電流源とスイッチとの直列体であることを特徴とする請求項1に記載の電力用半導体の駆動回路。
- それぞれの充電用制御回路がスイッチであることを特徴とする請求項1に記載の電力用半導体の駆動回路。
- 主端子と制御基準端子と制御端子とを有し、この制御端子と制御基準端子との間に充電される電荷を制御して上記主端子と上記制御基準端子との間を流れる電流を制御するよう構成された電力用半導体を駆動するための駆動回路であって、
電源端子とグランド端子とを有する電源を備え、
上記制御基準端子を上記グランド端子に接続し、
定電流源を充放電制御スイッチを経て上記制御端子に接続し、
上記定電流源と上記充放電制御スイッチの接続点と上記グランド端子の間にリアクトルと放電用スイッチの直列体を設けたことを特徴とする電力用半導体の駆動回路。 - 請求項4に記載の電力用半導体の駆動回路を用いる電力用半導体の駆動方法であって、定電流源から充放電制御スイッチを経て制御端子から制御基準端子を通じてグランド端子に電流を流すことにより上記制御端子と上記制御基準端子の間に電荷を充電して上記電力用半導体をオンするターンオンステップと、
上記充放電制御スイッチをオフするとともに、放電用スイッチをオンして上記定電流源からリアクトルと上記放電用スイッチの直列体を経て上記グランド端子に電流を流すことにより上記リアクトルにエネルギーを蓄積するエネルギー蓄積ステップと、
上記エネルギー蓄積ステップに引き続くステップであって、上記リアクトルに流す電流値を上記エネルギー蓄積ステップにおいて上記リアクトルに流していた電流値よりも減ずるとともに上記充放電制御スイッチをオンすることにより、上記エネルギー蓄積ステップにおいて上記リアクトルに蓄積されたエネルギーを上記制御端子と上記制御基準端子の間に転移させて上記制御端子と上記制御基準端子の間の電荷を放電することにより上記電力用半導体をオフするターンオフステップと、
を有することを特徴とする電力用半導体の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168833A JP5313796B2 (ja) | 2009-07-17 | 2009-07-17 | 電力用半導体の駆動回路および駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168833A JP5313796B2 (ja) | 2009-07-17 | 2009-07-17 | 電力用半導体の駆動回路および駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024368A JP2011024368A (ja) | 2011-02-03 |
JP5313796B2 true JP5313796B2 (ja) | 2013-10-09 |
Family
ID=43633911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009168833A Active JP5313796B2 (ja) | 2009-07-17 | 2009-07-17 | 電力用半導体の駆動回路および駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5313796B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5344056B2 (ja) * | 2011-03-28 | 2013-11-20 | 株式会社デンソー | スイッチング素子の駆動回路 |
JP5768679B2 (ja) * | 2011-11-24 | 2015-08-26 | トヨタ自動車株式会社 | スイッチング素子の駆動回路 |
JP6089599B2 (ja) | 2012-11-01 | 2017-03-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61239717A (ja) * | 1985-04-16 | 1986-10-25 | Mitsubishi Electric Corp | 電界効果型トランジスタの駆動回路 |
JPH088703A (ja) * | 1994-06-21 | 1996-01-12 | Sekisui Chem Co Ltd | Fetの駆動回路 |
JP3348022B2 (ja) * | 1998-08-04 | 2002-11-20 | 三菱電機株式会社 | ゲートドライブ回路 |
JP2006025516A (ja) * | 2004-07-07 | 2006-01-26 | Toshiba Corp | スイッチング素子駆動回路 |
JP4556833B2 (ja) * | 2005-10-18 | 2010-10-06 | パナソニック株式会社 | ゲートドライバおよびそのゲートドライバを含むモータ駆動装置 |
JP4925841B2 (ja) * | 2007-01-19 | 2012-05-09 | 三菱電機株式会社 | 電力用半導体素子の駆動回路および電力変換装置 |
EP2207257B1 (en) * | 2007-10-02 | 2016-11-16 | Mitsubishi Electric Corporation | Gate driving circuit |
JP2009142070A (ja) * | 2007-12-06 | 2009-06-25 | Fuji Electric Systems Co Ltd | 電力用半導体素子のゲート駆動方式 |
-
2009
- 2009-07-17 JP JP2009168833A patent/JP5313796B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011024368A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3745466A1 (en) | Integrated failsafe pulldown circuit for gan switch | |
US8427225B2 (en) | Gate driving circuit | |
JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
US9954521B2 (en) | Gate drive circuit for semiconductor switching devices | |
US9184739B2 (en) | Gate drive circuit | |
US8531212B2 (en) | Drive circuit for voltage-control type of semiconductor switching device | |
JP6351736B2 (ja) | 自己消弧型半導体素子の短絡保護回路 | |
KR101541632B1 (ko) | 반도체 스위치 소자의 구동 장치 | |
JP4236924B2 (ja) | 突入電流制限回路、電源装置、および電力変換装置 | |
US20010015670A1 (en) | Semiconductor power converting apparatus | |
JPH0946201A (ja) | 絶縁ゲート型半導体装置の駆動方法及び装置 | |
JP2008306618A (ja) | 電圧駆動型素子を駆動するための駆動回路 | |
CN113098469A (zh) | 用于GaN开关的时间可编程失效安全下拉电路 | |
JP5993749B2 (ja) | 半導体装置のゲート駆動回路およびそれを用いた電力変換装置 | |
JP2017079534A (ja) | ゲート制御回路 | |
US9698772B2 (en) | Drive circuit for reverse-conducting IGBTs | |
JP5313796B2 (ja) | 電力用半導体の駆動回路および駆動方法 | |
JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
JP5298557B2 (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP6739865B2 (ja) | 半導体装置 | |
JP6847641B2 (ja) | ゲート駆動回路 | |
JP2007104739A (ja) | 電力用半導体モジュールの駆動回路 | |
CN118077128A (zh) | 电力用半导体元件的驱动电路、电力用半导体模块以及电力变换装置 | |
JP6004988B2 (ja) | 電力用半導体素子のゲート制御装置 | |
JP5354044B2 (ja) | 電圧駆動型素子を駆動するための駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130704 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5313796 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |