JP6787352B2 - 駆動対象スイッチの駆動回路 - Google Patents

駆動対象スイッチの駆動回路 Download PDF

Info

Publication number
JP6787352B2
JP6787352B2 JP2018006774A JP2018006774A JP6787352B2 JP 6787352 B2 JP6787352 B2 JP 6787352B2 JP 2018006774 A JP2018006774 A JP 2018006774A JP 2018006774 A JP2018006774 A JP 2018006774A JP 6787352 B2 JP6787352 B2 JP 6787352B2
Authority
JP
Japan
Prior art keywords
switch
holding
path
terminal
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018006774A
Other languages
English (en)
Other versions
JP2019125981A (ja
Inventor
一範 渡邉
一範 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018006774A priority Critical patent/JP6787352B2/ja
Priority to PCT/JP2019/000669 priority patent/WO2019142730A1/ja
Priority to CN201980009012.1A priority patent/CN111630778B/zh
Publication of JP2019125981A publication Critical patent/JP2019125981A/ja
Priority to US16/932,143 priority patent/US11277125B2/en
Application granted granted Critical
Publication of JP6787352B2 publication Critical patent/JP6787352B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Description

本発明は、駆動対象スイッチの駆動回路に関する。
従来、例えば特許文献１に記載されているように、第１主端子、第２主端子及び主制御端子を有するＭＯＳＦＥＴ又はＩＧＢＴ等のスイッチが知られている。スイッチは、第２主端子に対する主制御端子の電位差が閾値電圧以上になることにより、第１主端子及び第２主端子の間の電流の流通を許容するオン状態とされる。一方、スイッチは、上記電位差が閾値電圧未満になることにより、第１主端子から第２主端子への電流の流通を阻止するオフ状態とされる。
特開２００２−１６４８６号公報
スイッチがオフ状態とされている場合において、スイッチの寄生容量を介して主制御端子に電荷が供給され得る。この場合、第２主端子に対する主制御端子の電位差が閾値電圧以上になり、スイッチをオフ状態に維持したいにもかかわらず、スイッチが誤ってオン状態に切り替えられしまう現象であるセルフターンオンが発生し得る。この問題を解決すべく、駆動回路は、第２主端子又は第２主端子の電位よりも低い負電圧を有する負電圧源から、主制御端子までを電気的に接続する電気経路を備えている。
スイッチの駆動回路としては、互いに並列接続された複数のスイッチを駆動するものも知られている。この場合、複数のスイッチそれぞれについて、第２主端子又は負電圧源から主制御端子までが電気経路により電気的に接続されることとなる。ここで、複数のスイッチのうち、少なくとも２つのスイッチの閾値電圧が互いに異なっていることがある。閾値電圧の低い方のスイッチは、閾値電圧の高い方のスイッチよりもセルフターンオンが発生しやすい。このため、互いに並列接続された複数のスイッチを駆動する駆動回路においては、セルフターンオンを的確に抑制するための構成が要求される。
本発明は、セルフターンオンの発生を抑制できる駆動対象スイッチの駆動回路を提供することを主たる目的とする。
本発明は、互いに並列接続された複数の駆動対象スイッチを駆動する駆動対象スイッチの駆動回路において、前記駆動対象スイッチは、第１主端子、第２主端子及び主制御端子を有し、前記第２主端子に対する前記主制御端子の電位差が閾値電圧以上になることにより前記第１主端子及び前記第２主端子の間の電流の流通を許容するオン状態とされ、前記電位差が前記閾値電圧未満になることにより前記第１主端子から前記第２主端子への電流の流通を阻止するオフ状態とされ、複数の前記駆動対象スイッチのうち、少なくとも２つの駆動対象スイッチの前記閾値電圧が互いに異なっており、複数の前記駆動対象スイッチそれぞれについて、前記第２主端子又は該第２主端子の電位よりも低い負電圧を有する負電圧源から、前記主制御端子までを電気的に接続する電気経路を備え、複数の前記電気経路それぞれについて、前記電気経路のインピーダンスが、前記駆動対象スイッチの寄生容量を介して前記電気経路に流れ込んだ電荷により上昇した前記電位差が前記閾値電圧未満となるインピーダンスとされている。
本発明は、互いに並列接続された複数の駆動対象スイッチそれぞれについて、第２主端子又は第２主端子の電位よりも低い負電圧を有する負電圧源から、主制御端子までを電気的に接続する電気経路を備えている。そして、複数の電気経路それぞれについて、電気経路のインピーダンスが、駆動対象スイッチの寄生容量を介して電気経路に流れ込んだ電荷により上昇した上記電位差が閾値電圧未満となるインピーダンスとされている。このため、複数の駆動対象スイッチのうち、少なくとも２つの駆動対象スイッチの閾値電圧が互いに異なっている場合であっても、セルフターンオンの発生を抑制することができる。
第１実施形態に係る回転電機の制御システムの全体構成図。 スイッチの電流電圧特性を示す図。 インバータの構成の一部を示す斜視図。 スイッチを内蔵するモジュールを示す斜視図。 モジュールの構成を示す図。 駆動回路の構成を示す図。 オフ保持スイッチの駆動態様を説明するためのタイムチャート。 ＩＧＢＴである第２スイッチのゲート電圧等の推移を示すタイムチャート。 ＭＯＳＦＥＴである第１スイッチのゲート電圧等の推移を示すタイムチャート。 制御基板の一部を示す平面図。 第１実施形態の変形例１に係る駆動回路の構成を示す図。 第１実施形態の制御基板の断面構成を示す図。 第１実施形態の変形例２に係る制御基板の断面構成を示す図。 第２実施形態に係る制御基板の一部を示す平面図。 第３実施形態に係る制御基板の一部を示す平面図。 第４実施形態に係る制御基板の一部を示す平面図。 第５実施形態に係る制御基板の一部を示す平面図。 第６実施形態に係る駆動回路の構成を示す図。 第７実施形態に係る第１，第２スイッチ及び第１，第２オフ保持スイッチの駆動態様を示すタイムチャート。 第８実施形態に係る駆動回路の構成を示す図。 第９実施形態に係る駆動回路の構成を示す図。 その他の実施形態に係る制御基板の一部を示す平面図。 その他の実施形態に係るインバータの構成の一部を示す斜視図。 その他の実施形態に係るモジュールを示す斜視図。
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態に係る駆動回路は、回転電機の制御システムを構成する。
図１に示すように、制御システムは、直流電源１０、電力変換器としてのインバータ２０、回転電機３０及び制御装置４０を備えている。回転電機３０は、例えば車載主機である。回転電機３０は、インバータ２０を介して直流電源１０に電気的に接続されている。本実施形態において、回転電機３０は、３相のものが用いられている。回転電機３０としては、例えば、永久磁石同期機を用いることができる。また、直流電源１０は、例えば百Ｖ以上となる端子電圧を有する蓄電池である。具体的には例えば、直流電源１０はリチウムイオン蓄電池又はニッケル水素蓄電池等の２次電池である。なお、直流電源１０には、コンデンサ１１が並列接続されている。
インバータ２０は、各相に対応する上，下アームスイッチ部２０Ｈ，２０Ｌを備えている。各相において、上アームスイッチ部２０Ｈと下アームスイッチ部２０Ｌとは直列接続されている。各相において、上アームスイッチ部２０Ｈと下アームスイッチ部２０Ｌとの接続点には、回転電機３０の各相の巻線３１の第１端が接続されている。各相の巻線３１の第２端は、中性点で接続されている。
各スイッチ部２０Ｈ，２０Ｌは、第１スイッチＳＷ１及び第２スイッチＳＷ２の並列接続体を備えている。第１，第２スイッチＳＷ１，ＳＷ２が駆動対象スイッチに相当する。各相において、上アームスイッチ部２０Ｈの第１スイッチＳＷ１及び第２スイッチＳＷ２それぞれの第１主端子には、直流電源１０の正極側が接続されている。各相において、下アームスイッチ部２０Ｌの第１スイッチＳＷ１及び第２スイッチＳＷ２それぞれの第２主端子には、直流電源１０の負極側が接続されている。各相において、上アームスイッチ部２０Ｈの第１スイッチＳＷ１及び第２スイッチＳＷ２それぞれの第２主端子には、下アームスイッチ部２０Ｌの第１スイッチＳＷ１及び第２スイッチＳＷ２それぞれの第１主端子が接続されている。
本実施形態において、第１スイッチＳＷ１は、ＳｉＣデバイスとしてのＮチャネルＭＯＳＦＥＴである。このため、第１スイッチＳＷ１において、第２主端子はソースであり、第１主端子はドレインであり、主制御端子はゲートである。また、第２スイッチＳＷ２は、ＳｉデバイスとしてのＩＧＢＴである。このため、第２スイッチＳＷ２において、第２主端子はエミッタであり、第１主端子はコレクタであり、主制御端子はゲートである。なお、各第２スイッチＳＷ２には、フリーホイールダイオードが逆並列に接続されている。また、各第１スイッチＳＷ１には、ボディダイオードが内蔵されている。ちなみに、各第１スイッチＳＷ１にフリーホイールダイオードが逆並列に接続されていてもよい。
本実施形態において、各スイッチ部をＩＧＢＴ及びＭＯＳＦＥＴの並列接続体にて構成した理由は、小電流領域においてオン抵抗が低いＭＯＳＦＥＴに電流を流通させることにより、小電流領域における損失を低減するためである。以下、図２を用いて説明する。なお、図２において、一点鎖線は、ＭＯＳＦＥＴのドレイン及びソース間電圧Ｖｄｓとドレイン電流Ｉｄｓとの電圧電流特性を示し、破線は、ＩＧＢＴのコレクタ及びエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃｅとの電圧電流特性を示す。また、実線は、ＩＧＢＴ及びＭＯＳＦＥＴを並列で使用した場合の電圧電流特性を示す。
図２に示すように、電流が所定電流Ｉｔｈよりも小さい小電流領域においては、ドレイン電流Ｉｄｓに対するドレイン及びソース間電圧Ｖｄｓが、コレクタ電流Ｉｃｅに対するコレクタ及びエミッタ間電圧Ｖｃｅよりも低い。すなわち、小電流領域においては、ＭＯＳＦＥＴのオン抵抗がＩＧＢＴのオン抵抗よりも小さい。このため、小電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＭＯＳＦＥＴの方に電流が多く流れることとなる。一方、電流が所定電流Ｉｔｈよりも大きい大電流領域においては、コレクタ電流Ｉｃｅに対するコレクタ及びエミッタ間電圧Ｖｃｅがドレイン電流Ｉｄｓに対するドレイン及びソース間電圧Ｖｄｓよりも低い。すなわち、大電流領域においては、ＩＧＢＴのオン抵抗がＭＯＳＦＥＴのオン抵抗よりも小さい。このため、大電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＩＧＢＴの方に電流が多く流れることとなる。
また、第２スイッチＳＷ２の閾値電圧Ｖｔｈ２は、第１スイッチＳＷ１の閾値電圧Ｖｔｈ１よりも高く設定されている。なお、本実施形態において、第２スイッチＳＷ２に流通可能なコレクタ電流Ｉｃｅの最大値は、第１スイッチＳＷ１に流通可能なドレイン電流Ｉｄｓの最大値よりも大きく設定されている。
先の図１の説明に戻り、制御装置４０は、回転電機３０の制御量をその指令値に制御すべく、インバータ２０を駆動する。制御量は、例えばトルクである。制御装置４０は、インバータ２０の各スイッチＳＷ１，ＳＷ２を駆動すべく、各スイッチＳＷ１，ＳＷ２に対応する駆動信号を、各スイッチ部２０Ｈ，２０Ｌに対して個別に設けられた駆動回路Ｄｒに対して出力する。制御装置４０は、例えば、電気角で互いに位相が１２０°ずれた３相指令電圧と三角波等のキャリア信号との大小比較に基づくＰＷＭ処理により、各駆動回路Ｄｒに対応する駆動信号を生成する。駆動信号は、スイッチのオン状態を指示するオン指令と、オフ状態を指示するオフ指令とのいずれかをとる。本実施形態では、オン指令が論理Ｈの信号で表され、オフ指令が論理Ｌの信号で表されることとする。各相において、上アーム側の駆動信号と、対応する下アーム側の駆動信号とは、交互にオン指令とされる。このため、各相において、上アームスイッチ部２０Ｈの各スイッチＳＷ１，ＳＷ２と、下アームスイッチ部２０Ｌの各スイッチＳＷ１，ＳＷ２とは、交互にオン状態とされる。
図３〜図６を用いて、インバータ２０についてさらに説明する。なお、図３は、インバータ２０に複数組備えられる第１，第２スイッチＳＷ１，ＳＷ２のうち、１組の第１，第２スイッチＳＷ１，ＳＷ２及びその周辺構成の概略を示す図である。
インバータ２０は、制御基板４１、第１スイッチＳＷ１を内蔵する第１モジュール１０１、及び第２スイッチＳＷ２を内蔵する第２モジュール１０２を備えている。本実施形態において、制御基板４１は、例えばプリント基板であり、外層及び内層を備える多層基板である。外層は、制御基板４１の第１面、及び第１面の裏面である第２面である。内層は、一対の外層に挟まれた層である。
第１モジュール１０１は、その端子が半田付け等により制御基板４１に機械的及び電気的に接続されている。第１モジュール１０１は、第１スイッチＳＷ１、フリーホイールダイオード及び第１感温ダイオードを内蔵した本体部と、本体部から突出した複数の端子と、本体部から突出した複数のパワー端子とを備えている。複数の端子は、第１スイッチＳＷ１のゲート端子Ｇ１、ソース端子ＫＥ１、第１感温ダイオードのアノード端子Ａ１、第１感温ダイオードのカソード端子Ｋ１、及びセンス端子ＳＥ１を含む。センス端子ＳＥ１は、第１スイッチＳＷ１のドレイン電流と相関を有する微小電流が流れる端子である。パワー端子は、第１スイッチＳＷ１のドレインに短絡される第１パワー端子と、第１スイッチＳＷ１のソースに短絡される第２パワー端子とを含む。
第２モジュール１０２は、図４及び図５に示すように、第２スイッチＳＷ２、フリーホイールダイオード及び第２感温ダイオードＤＴ２を内蔵した本体部１０２ａと、本体部１０２ａから突出した複数の端子と、本体部１０２ａから突出した複数のパワー端子とを備えている。複数の端子は、第２スイッチＳＷ２のゲート端子Ｇ２、エミッタ端子ＫＥ２、第２感温ダイオードＤＴ２のアノード端子Ａ２、第２感温ダイオードＤＴ２のカソード端子Ｋ２、及びセンス端子ＳＥ２を含む。センス端子ＳＥ２は、第２スイッチＳＷ２のコレクタ電流と相関を有する微小電流が流れる端子である。パワー端子は、第２スイッチＳＷ２のコレクタに短絡される第１パワー端子ＴＰ１と、第２スイッチＳＷ２のエミッタに短絡される第２パワー端子ＴＰ２とを含む。第２モジュール１０２は、その端子が半田付け等により制御基板４１に機械的及び電気的に接続されている。
各モジュール１０１，１０２の本体部は、扁平な直方体形状をなしている。第２モジュール１０２を例に説明すると、本体部１０２ａの対向する一対の表面のうち一方の面には、この表面から垂直に突出するように各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２が設けられている。また、他方の面には、この表面から垂直に突出するように各パワー端子ＴＰ１，ＴＰ２が設けられている。
図６を用いて、各スイッチＳＷ１，ＳＷ２の駆動回路Ｄｒについて説明する。
駆動回路Ｄｒは、正電圧源５０、第１充電スイッチ５１Ａ、第１充電抵抗体５２Ａ、第１放電抵抗体５３Ａ、第１放電スイッチ５４Ａ及び第１オフ保持スイッチ５５Ａを備えている。本実施形態では、第１充電スイッチ５１ＡとしてＰチャネルＭＯＳＦＥＴが用いられ、第１放電スイッチ５４Ａ及び第１オフ保持スイッチ５５ＡとしてＮチャネルＭＯＳＦＥＴが用いられている。本実施形態では、第１スイッチＳＷ１のソース電位を０とし、正電圧源５０の出力電圧をＶＰ（＞０）で表す。
第１充電スイッチ５１Ａのソースには、正電圧源５０が接続され、第１充電スイッチ５１Ａのドレインには、第１充電抵抗体５２Ａの第１端が接続されている。第１充電抵抗体５２Ａの第２端には、第１スイッチＳＷ１のゲートが接続されている。第１スイッチＳＷ１のゲートには、第１放電抵抗体５３Ａの第１端と、第１オフ保持スイッチ５５Ａのドレインとが接続されている。第１放電抵抗体５３Ａの第２端には、第１放電スイッチ５４Ａのドレインが接続されている。第１放電スイッチ５４Ａのソースと、第１オフ保持スイッチ５５Ａのソースとには、第１スイッチＳＷ１のソースが接続されている。
本実施形態において、第１スイッチＳＷ１のゲートから第１オフ保持スイッチ５５Ａのドレインまでの電気経路と、第１オフ保持スイッチ５５Ａのドレイン及びソース間と、第１オフ保持スイッチ５５Ａのソースから第１スイッチＳＷ１のソースまでの電気経路とが、第１スイッチＳＷ１に対応する第１オフ保持経路Ｌｏｆｆ１である。
また、本実施形態において、第１スイッチＳＷ１のゲートから第１放電抵抗体５３Ａを介して第１放電スイッチ５４Ａのドレインまでの電気経路と、第１放電スイッチ５４Ａのドレイン及びソース間と、第１放電スイッチ５４Ａのソースから第１スイッチＳＷ１のソースまでの電気経路とが、第１スイッチＳＷ１に対応する第１放電経路Ｌｄｉｓ１である。第１放電経路Ｌｄｉｓ１のうち、第１放電スイッチ５４Ａ及び第１放電抵抗体５３Ａ以外の部分は、配線パターンを含む。
また、本実施形態において、正電圧源５０から第１充電スイッチ５１Ａ及び第１充電抵抗体５２Ａを介して第１スイッチＳＷ１のゲートまでの電気経路が、図示しないが、第１スイッチＳＷ１に対応する第１充電経路Ｌｃｈ１に相当する。第１充電経路Ｌｃｈ１のうち、第１充電スイッチ５１Ａ及び第１充電抵抗体５２Ａ以外の部分は、配線パターンを含む。
駆動回路Ｄｒは、第２充電スイッチ５１Ｂ、第２充電抵抗体５２Ｂ、第２放電抵抗体５３Ｂ、第２放電スイッチ５４Ｂ及び第２オフ保持スイッチ５５Ｂを備えている。本実施形態では、第２充電スイッチ５１ＢとしてＰチャネルＭＯＳＦＥＴが用いられ、第２放電スイッチ５４Ｂ及び第２オフ保持スイッチ５５ＢとしてＮチャネルＭＯＳＦＥＴが用いられている。本実施形態では、第２スイッチＳＷ２のエミッタ電位を０とする。
第２充電スイッチ５１Ｂのソースには、正電圧源５０が接続され、第２充電スイッチ５１Ｂのドレインには、第２充電抵抗体５２Ｂを介して第２スイッチＳＷ２のゲートが接続されている。第２スイッチＳＷ２のゲートには、第２放電抵抗体５３Ｂの第１端と、第２オフ保持スイッチ５５Ｂのドレインとが接続されている。第２放電抵抗体５３Ｂの第２端には、第２放電スイッチ５４Ｂのドレインが接続されている。第２放電スイッチ５４Ｂのソースと、第２オフ保持スイッチ５５Ｂのソースとには、第２スイッチＳＷ２のゲートが接続されている。
本実施形態において、第２スイッチＳＷ２のゲートから第２オフ保持スイッチ５５Ｂのドレインまでの電気経路と、第２オフ保持スイッチ５５Ｂのドレイン及びソース間と、第２オフ保持スイッチ５５Ｂのソースから第２スイッチＳＷ２のソースまでの電気経路とが、第２スイッチＳＷ２に対応する第２オフ保持経路Ｌｏｆｆ２である。
また、本実施形態において、第２スイッチＳＷ２のゲートから第２放電抵抗体５３Ｂを介して第２放電スイッチ５４Ｂのドレインまでの電気経路と、第２放電スイッチ５４Ｂのドレイン及びソース間と、第２放電スイッチ５４Ｂのソースから第２スイッチＳＷ２のソースまでの電気経路とが、第２スイッチＳＷ２に対応する第２放電経路Ｌｄｉｓ２である。第２放電経路Ｌｄｉｓ２のうち、第２放電スイッチ５４Ｂ及び第２放電抵抗体５３Ｂ以外の部分は、配線パターンを含む。
また、本実施形態において、正電圧源５０から第２充電スイッチ５１Ｂ及び第２充電抵抗体５２Ｂを介して第２スイッチＳＷ２のゲートまでの電気経路が、図示しないが、第２スイッチＳＷ２に対応する第２充電経路Ｌｃｈ２に相当する。第２充電経路Ｌｃｈ２のうち、第２充電スイッチ５１Ｂ及び第２充電抵抗体５２Ｂ以外の部分は、配線パターンを含む。
駆動回路Ｄｒは、駆動制御部５６を備えている。駆動制御部５６は、制御装置４０から取得した第１スイッチＳＷ１の駆動信号がオン指令であると判定した場合、第１充電スイッチ５１Ａをオン状態にし、第１放電スイッチ５４Ａ及び第１オフ保持スイッチ５５Ａをオフ状態にする。この場合、第１スイッチＳＷ１のゲートには、正電圧源５０の出力電圧ＶＰが供給され、正電圧源５０から第１スイッチＳＷ１のゲートに充電電流が供給される。その結果、第１スイッチＳＷ１のゲート電圧Ｖｇｓが第１スイッチＳＷ１の閾値電圧Ｖｔｈ１以上となり、第１スイッチＳＷ１がオン状態に切り替えられ、第１スイッチＳＷ１のドレイン及びソース間の電流の流通が許容される。
駆動制御部５６は、取得した第１スイッチＳＷ１の駆動信号がオフ指令であると判定した場合、第１充電スイッチ５１Ａをオフ状態にし、第１放電スイッチ５４Ａをオン状態にする。この場合、第１スイッチＳＷ１のゲートから第１放電抵抗体５３Ａ及び第１放電スイッチ５４Ａを介して第１スイッチＳＷ１のソース側へと放電電流が流れる。その結果、第１スイッチＳＷ１のゲート電圧Ｖｇｓが閾値電圧Ｖｔｈ１未満となり、第１スイッチＳＷ１がオフ状態とされ、第１スイッチＳＷ１のドレインからソースへの電流の流通が阻止される。
駆動制御部５６は、制御装置４０から取得した第２スイッチＳＷ２の駆動信号がオン指令であると判定した場合、第２充電スイッチ５１Ｂをオン状態にし、第２放電スイッチ５４Ｂ及び第２オフ保持スイッチ５５Ｂをオフ状態にする。この場合、第２スイッチＳＷ２のゲートには、正電圧源５０の出力電圧ＶＰが供給され、第２スイッチＳＷ２のゲート電圧Ｖｇｅが第２スイッチＳＷ２の閾値電圧Ｖｔｈ２以上となり、第２スイッチＳＷ２がオン状態に切り替えられ、第２スイッチＳＷ２のコレクタからエミッタへの電流の流通が許容される。
駆動制御部５６は、取得した第２スイッチＳＷ２の駆動信号がオフ指令であると判定した場合、第２充電スイッチ５１Ｂをオフ状態にし、第２放電スイッチ５４Ｂをオン状態にする。この場合、第２スイッチＳＷ２のゲートから第２放電抵抗体５３Ｂ及び第２放電スイッチ５４Ｂを介して第２スイッチＳＷ２のエミッタ側へと放電電流が流れる。その結果、第２スイッチＳＷ２のゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ２未満となり、第２スイッチＳＷ２がオフ状態とされ、第２スイッチＳＷ２のコレクタからエミッタへの電流の流通が遮断される。
本実施形態において、制御装置４０から駆動制御部５６に入力される第１，第２スイッチＳＷ１，ＳＷ２それぞれの駆動信号の論理が同期されている。このため、駆動制御部５６により、第１，第２スイッチＳＷ１，ＳＷ２は同期してオンオフされる。
駆動制御部５６は、第１スイッチＳＷ１のゲート電圧Ｖｇｓを監視する機能を有している。駆動制御部５６は、駆動信号がオフ指令であって、かつ、第１スイッチＳＷ１のゲート電圧Ｖｇｓが第１規定電圧以下になっていると判定した場合、第１オフ保持スイッチ５５Ａをオン状態にし、それ以外の場合に第１オフ保持スイッチ５５Ａをオフ状態に維持するオフ保持処理を行う。第１規定電圧は、第１スイッチＳＷ１の閾値電圧Ｖｔｈ１以下の電圧に設定されており、本実施形態では閾値電圧Ｖｔｈ１に設定されている。
駆動制御部５６は、第２スイッチＳＷ２のゲート電圧Ｖｇｅを監視する機能を有している。駆動制御部５６は、駆動信号がオフ指令であって、かつ、第２スイッチＳＷ２のゲート電圧Ｖｇｅが第２規定電圧以下になっていると判定した場合、第２オフ保持スイッチ５５Ｂをオン状態にし、それ以外の場合に第２オフ保持スイッチ５５Ｂをオフ状態に維持するオフ保持処理を行う。第２規定電圧は、第２スイッチＳＷ２の閾値電圧Ｖｔｈ２以下の電圧に設定されており、本実施形態では閾値電圧Ｖｔｈ２に設定されている。
オフ保持処理は、例えば図７に示すように、下アーム側のスイッチがオン状態に切り替えられる場合に生じるスイッチングノイズが上アーム側のスイッチのゲートに伝達され、上アーム側のスイッチがセルフターンオンしてしまうことを抑制するための処理である。図７には、上，下アーム側のスイッチとして第２スイッチＳＷ２を例に示し、それらスイッチのゲート電圧の推移も示す。図７では、時刻ｔ１に駆動信号がオフ指令に切り替えられ、時刻ｔ２において、上アーム側の第２スイッチＳＷ２のオフ保持処理が開始される。
なお、駆動制御部５６が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
続いて図８及び図９を用いて、第１スイッチＳＷ１が第２スイッチＳＷ２よりもセルフターンオンが発生しやすいことについて説明する。
まず、図８を用いて、第２スイッチＳＷ２について説明する。図８（ａ）は第２スイッチＳＷ２のゲート電圧Ｖｇｅの推移を示し、図８（ｂ）は第２スイッチＳＷ２のコレクタ電流Ｉｃｅの推移を示し、図３（ｃ）は第２スイッチＳＷ２のコレクタ及びエミッタ間電圧Ｖｃｅの推移を示す。なお、ゲート電圧Ｖｇｅは、エミッタ電位よりもゲート電位が高い場合を正とする。
時刻ｔ１において、第２スイッチＳＷ２の駆動信号がオン指令に切り替えられ、ゲート電圧Ｖｇｅが上昇し始める。その後時刻ｔ２において、ゲート電圧Ｖｇｅが正電圧源５０の出力電圧ＶＰに到達する。その後時刻ｔ３において、駆動信号がオフ指令に切り替えられ、ゲート電圧Ｖｇｅが低下し始め、時刻ｔ４において、ゲート電圧Ｖｇｅが０となる。その後、例えば対向アーム側のスイッチがオン状態に切り替えられ、それに伴って、オフ指令であるにもかかわらずゲート電圧Ｖｇｅが上昇してしまう。ただし、第２スイッチＳＷ２の閾値電圧Ｖｔｈ２は比較的高いため、ゲート電圧Ｖｇｅが上昇したとしても、ゲート電圧Ｖｇｅは閾値電圧Ｖｔｈ２以上とならない。
続いて、図９を用いて、第１スイッチＳＷ１について説明する。図９（ａ）は第１スイッチＳＷ１のゲート電圧Ｖｇｓの推移を示し、図９（ｂ）は第１スイッチＳＷ１のドレインＩｄｓの推移を示し、図９（ｃ）は第１スイッチＳＷ１のドレイン及びソース間電圧Ｖｄｓの推移を示す。なお、ゲート電圧Ｖｇｓは、ソース電位よりもゲート電位が高い場合を正とする。
時刻ｔ１において、第１スイッチＳＷ１の駆動信号がオン指令に切り替えられ、ゲート電圧Ｖｇｓが上昇し始める。その後時刻ｔ２において、ゲート電圧Ｖｇｓが正電圧源５０の出力電圧ＶＰに到達する。その後時刻ｔ３において、駆動信号がオフ指令に切り替えられ、ゲート電圧Ｖｇｓが低下し始め、時刻ｔ４において、ゲート電圧Ｖｇｓが０となる。その後、例えば対向アーム側のスイッチがオン状態に切り替えられ、それに伴って、オフ指令であるにもかかわらずゲート電圧Ｖｇｓが上昇してしまう。第１スイッチＳＷ１の閾値電圧Ｖｔｈ１は第２スイッチＳＷ２の閾値電圧Ｖｔｈ２よりも低い。このため、ゲート電圧Ｖｇｓの上昇により、ゲート電圧Ｖｇｓは閾値電圧Ｖｔｈ１以上になってしまう。その結果、第１スイッチＳＷ１のセルフターンオンが発生してしまう。
こうした問題に対処するための構成について、図１０を用いて説明する。図１０は、制御基板４１を第１面から見た場合の図である。なお、図１０では、第１充電スイッチ５１Ａ等の図示を省略している。
制御基板４１の第１面には、駆動制御部５６が設けられている。制御基板４１において、駆動制御部５６から離間した位置には、第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１が一列に並んで接続されている。制御基板４１において、駆動制御部５６から離間した位置には、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２が一列に並んで接続されている。第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１と、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２とは、並列している。
制御基板４１の第１面において、第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１と、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２との間には、第１，第２オフ保持スイッチ５５Ａ，５５Ｂが設けられている。第１オフ保持スイッチ５５Ａは、第１モジュール１０１のゲート端子Ｇ１と第２モジュール１０２のゲート端子Ｇ２との対向方向である第１方向において、第１モジュール１０１のゲート端子Ｇ１側に設けられている。第２オフ保持スイッチ５５Ｂは、第１方向において、第２モジュール１０２のゲート端子Ｇ２側に設けられている。各ゲート端子Ｇ１，Ｇ２と駆動制御部５６との対向方向である第２方向において、第２オフ保持スイッチ５５Ｂは、第１オフ保持スイッチ５５Ａ及びゲート端子Ｇ１，Ｇ２よりも駆動制御部５６側に設けられている。なお、本実施形態において、各オフ保持スイッチ５５Ａ，５５Ｂは、外付けのディスクリート部品である。
制御基板４１の第１面には、第１オフ保持経路Ｌｏｆｆ１を構成する第１Ａ経路６１Ａ及び第１Ｂ経路６１Ｂが設けられている。本実施形態において、第１Ａ経路６１Ａ及び第１Ｂ経路６１Ｂは、配線パターンである。第１Ａ経路６１Ａは、第１スイッチＳＷ１のゲート端子Ｇ１と、第１オフ保持スイッチ５５Ａのドレインとを接続している。第１Ｂ経路６１Ｂは、第１オフ保持スイッチ５５Ａのソースと、第１スイッチＳＷ１のソースに短絡されたソース端子ＫＥ１とを接続している。
制御基板４１の第１面には、第１オフ保持スイッチ５５Ａのゲートと駆動制御部５６とを接続する第１信号経路６２が設けられている。駆動制御部５６は、第１信号経路６２を介して第１オフ保持スイッチ５５Ａをオンオフする。
制御基板４１の第１面には、第２オフ保持経路Ｌｏｆｆ２を構成する第２Ａ経路６３Ａ及び第２Ｂ経路６３Ｂが設けられている。本実施形態において、第２Ａ経路６３Ａ及び第２Ｂ経路６３Ｂは、配線パターンである。第２Ａ経路６３Ａは、第２スイッチＳＷ２のゲート端子Ｇ２と、第２オフ保持スイッチ５５Ｂのドレインとを接続している。第２Ｂ経路６３Ｂは、第２オフ保持スイッチ５５Ｂのソースと、第２スイッチＳＷ２のエミッタに短絡されたエミッタ端子ＫＥ２とを接続している。
制御基板４１の第１面には、第２オフ保持スイッチ５５Ｂのゲートと駆動制御部５６とを接続する第２信号経路６４が設けられている。駆動制御部５６は、第２信号経路６４を介して第２オフ保持スイッチ５５Ｂをオンオフする。なお、制御基板４１の第１面の正面視において、第２信号経路６４のうち第２Ａ経路６３Ａと交差する部分は、制御基板４１の内層及びビアを介して第２Ａ経路６３Ａを跨いでいる。
本実施形態では、以下（Ａ１）〜（Ａ３）の構成により、第１オフ保持スイッチ５５Ａがオン状態とされている場合における第１オフ保持経路Ｌｏｆｆ１のインピーダンスが、第２オフ保持スイッチ５５Ｂがオン状態とされている場合における第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くされている。
（Ａ１）第１スイッチＳＷ１のゲート端子Ｇ１と第１オフ保持スイッチ５５Ａとの距離が、第２スイッチＳＷ２のゲート端子Ｇ２と第２オフ保持スイッチ５５Ｂとの距離よりも短い構成。
（Ａ２）第１オフ保持経路Ｌｏｆｆ１を構成する第１Ａ経路６１Ａ及び第１Ｂ経路６１Ｂの幅が、第２オフ保持経路Ｌｏｆｆ２を構成する第２Ａ経路６３Ａ及び第２Ｂ経路６３Ｂの幅よりも大きい構成。
（Ａ３）第１オフ保持経路Ｌｏｆｆ１を構成する第１Ａ経路６１Ａ及び第１Ｂ経路６１Ｂそれぞれの長さが、第２オフ保持経路Ｌｏｆｆ２を構成する第２Ａ経路６３Ａ及び第２Ｂ経路６３Ｂそれぞれの長さよりも短い構成。
このように、本実施形態では、閾値電圧が相対的に低い第１スイッチＳＷ１の第１オフ保持経路Ｌｏｆｆ１のインピーダンスが、閾値電圧が相対的に高い第２スイッチＳＷ２の第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くされている。オフ保持経路のインピーダンスが小さいほど、オフ保持処理中にスイッチのゲートに電荷が流れ込んだとしても、ゲート電圧の上昇度合いが抑制される。このため、本実施形態によれば、第１，第２スイッチＳＷ１，ＳＷ２それぞれについて、例えばスイッチの寄生容量を介してゲートに電荷が流れ込んだとしても、その電荷により上昇したゲート電圧のピーク値をオフ保持処理中において閾値電圧未満にできる。これにより、第１，第２スイッチＳＷ１，ＳＷ２のセルフターンオンの発生を抑制することができる。
＜第１実施形態の変形例１＞
図６の構成に代えて、図１１に示すように、駆動回路Ｄｒが負電圧源５７を備えていてもよい。図１１において、先の図６に示した構成と同一の構成については、便宜上、同一の符号を付している。
負電圧源５７は、第１スイッチＳＷ１のソース電位及び第２スイッチＳＷ２のエミッタ電位よりも低い負電圧Ｖｎ（＜０）を出力する。第１放電スイッチ５４Ａ及び第１オフ保持スイッチ５５Ａそれぞれのソースは、第１スイッチＳＷ１のソースに接続されず、負電圧源５７に接続されている。第２放電スイッチ５４Ｂ及び第２オフ保持スイッチ５５Ｂそれぞれのソースは、第２スイッチＳＷ２のエミッタに接続されず、負電圧源５７に接続されている。
なお、本実施形態のオフ保持経路について、第１スイッチＳＷ１を例にして説明する。第１オフ保持経路Ｌｏｆｆ１は、第１スイッチＳＷ１のゲートから第１オフ保持スイッチ５５Ａのドレインまでの電気経路と、第１オフ保持スイッチ５５Ａのドレイン及びソース間と、第１オフ保持スイッチ５５Ａのソースから負電圧源５７までの電気経路とである。
＜第１実施形態の変形例２＞
オフ保持経路の配線パターンとしては、図１２に示すように、制御基板４１の外層の第１面４２ａに設けられた配線パターンＰＴに限らない。例えば、オフ保持経路の配線パターンが、外層に設けられた配線パターンと、制御基板４１の少なくとも１つの内層に設けられた配線パターンとの並列接続体として構成されていてもよい。図１３には、外層の第１面４２ａ及び第２面４２ｂそれぞれに設けられた配線パターンＰＴａと、内層に設けられた配線パターンＰＴｂとがビア４３を介して並列接続されている例を示す。図１３に示す構成によれば、図１２に示す構成よりもインピーダンスを１／４にできる。なお、図１２及び図１３には、ゲート端子Ｇ１及び第１オフ保持スイッチ５５Ａを合わせて図示した。また、図１２の配線パターンＰＴは、図１０の第１Ａ経路６１Ａに相当する。
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１４に示すように、第２オフ保持スイッチ５５Ｂが駆動制御部５６に内蔵されている。なお、図１４において、先の図１０に示した構成と同一の構成については、便宜上、同一の符号を付している。
制御基板４１において、第１オフ保持スイッチ５５Ａは、第１実施形態と同様に、駆動制御部５６の外部に設けられている。
制御基板４１の第１面には、第２オフ保持経路Ｌｏｆｆ２を構成する第２Ａ経路６５Ａ及び第２Ｂ経路６５Ｂが設けられている。第２Ａ経路６５Ａは、第２スイッチＳＷ２のゲート端子Ｇ２と、第２オフ保持スイッチ５５Ｂのドレインとを接続している。第２Ｂ経路６５Ｂは、第２オフ保持スイッチ５５Ｂのソースと、第２スイッチＳＷ２のエミッタに短絡されたエミッタ端子ＫＥ２とを接続している。第１Ａ経路６１Ａ及び第１Ｂ経路６１Ｂそれぞれの長さは、第２Ａ経路６５Ａ及び第２Ｂ経路６５Ｂそれぞれの長さよりも短い。また、第１Ａ経路６１Ａ及び第１Ｂ経路６１Ｂの幅が、第２Ａ経路６５Ａ及び第２Ｂ経路６５Ｂの幅よりも大きい。
本実施形態によれば、第１オフ保持スイッチ５５Ａをゲート端子Ｇ１の近くに配置できる。このため、第１オフ保持経路Ｌｏｆｆ１を第２オフ保持経路Ｌｏｆｆ２よりも短くでき、第１オフ保持経路Ｌｏｆｆ１のインピーダンスを第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも小さくできる。
また、本実施形態によれば、第２オフ保持スイッチ５５Ｂが駆動制御部５６に内蔵されている。このため、制御基板４１の第１面に第２オフ保持スイッチ５５Ｂを設ける必要がないため、駆動回路Ｄｒの構成を簡易化できる。
＜第３実施形態＞
以下、第３実施形態について、第２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１５に示すように、第１オフ保持スイッチ５５Ａも駆動制御部５６に内蔵されている。なお、図１５において、先の図１４に示した構成と同一の構成については、便宜上、同一の符号を付している。
制御基板４１の第１面には、第１オフ保持経路Ｌｏｆｆ１を構成する第１Ａ経路６６Ａ及び第１Ｂ経路６６Ｂが設けられている。第１Ａ経路６６Ａは、第１スイッチＳＷ１のゲート端子Ｇ１と、第１オフ保持スイッチ５５Ａのドレインとを接続している。第１Ｂ経路６６Ｂは、第１オフ保持スイッチ５５Ａのソースと、第１スイッチＳＷ１のソースに短絡されたソース端子ＫＥ１とを接続している。
制御基板４１の第１面には、第２オフ保持経路Ｌｏｆｆ２を構成する第２Ａ経路６７Ａ及び第２Ｂ経路６７Ｂが設けられている。第２Ａ経路６７Ａは、第２スイッチＳＷ２のゲート端子Ｇ２と、第２オフ保持スイッチ５５Ｂのドレインとを接続している。第２Ｂ経路６７Ｂは、第２オフ保持スイッチ５５Ｂのソースと、第２スイッチＳＷ２のエミッタに短絡されたエミッタ端子ＫＥ２とを接続している。第１Ａ経路６６Ａ及び第１Ｂ経路６６Ｂそれぞれの長さは、第２Ａ経路６７Ａ及び第２Ｂ経路６７Ｂそれぞれの長さよりも短い。また、第１Ａ経路６６Ａ及び第１Ｂ経路６６Ｂの幅が、第２Ａ経路６７Ａ及び第２Ｂ経路６７Ｂの幅よりも大きい。
制御基板４１において、駆動制御部５６は、各ゲート端子Ｇ１，Ｇ２のうちゲート端子Ｇ１に近い位置に設けられている。このため、第１スイッチＳＷ１のゲート端子Ｇ１と駆動制御部５６との距離が、第２スイッチＳＷ２のゲート端子Ｇ２と駆動制御部５６との距離よりも短い。
以上説明した本実施形態によれば、各オフ保持スイッチ５５Ａ，５５Ｂが駆動制御部５６に内蔵されるため、駆動回路Ｄｒをより簡易化できる。
＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１６に示すように、第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１と、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２との配置間隔が狭くなっている。このため、制御基板４１の第１面において、第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１と、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２との間の領域にオフ保持スイッチを設けることができない。そこで、本実施形態では、制御基板４１におけるオフ保持スイッチ等の配置方法が変更されている。なお、図１６において、先の図１０に示した構成と同一の構成については、便宜上、同一の符号を付している。
制御基板４１の第１面のうち、第２方向において第１モジュール１０１のゲート端子Ｇ１を挟んで第２モジュール１０２のゲート端子Ｇ２とは反対側には、駆動制御部５６が設けられている。駆動制御部５６は、第１方向において各カソード端子Ｋ１，Ｋ２から離間した位置に設けられている。駆動制御部５６には、第１オフ保持スイッチ５５Ａが内蔵されている。
制御基板４１の第１面のうち、第１方向において各カソード端子Ｋ１，Ｋ２から離間した位置には、第２オフ保持スイッチ５５Ｂが設けられている。制御基板４１の第１面には、第２オフ保持スイッチ５５Ｂのゲートと駆動制御部５６とを接続する信号経路７２が設けられている。
制御基板４１の第１面には、第１オフ保持経路Ｌｏｆｆ１を構成する第１Ａ経路６８Ａ及び第１Ｂ経路６８Ｂが設けられている。第１Ａ経路６８Ａは、第１スイッチＳＷ１のゲート端子Ｇ１と、第１オフ保持スイッチ５５Ａのドレインとを接続している。第１Ｂ経路６８Ｂは、第１オフ保持スイッチ５５Ａのソースと、第１スイッチＳＷ１のソースに短絡されたソース端子ＫＥ１とを接続している。第１Ａ経路６８Ａは、制御基板４１のうち、第２方向において第１スイッチＳＷ１のゲート端子Ｇ１よりも駆動制御部５６側に設けられている。第１Ｂ経路６８Ｂは、制御基板４１のうち、第２方向において第１Ａ経路６８Ａを挟んでゲート端子Ｇ１とは反対側に設けられている。
制御基板４１の第１面には、第２オフ保持経路Ｌｏｆｆ２を構成する第２Ａ経路６９Ａ及び第２Ｂ経路６９Ｂが設けられている。第２Ａ経路６９Ａは、第２スイッチＳＷ２のゲート端子Ｇ２と、第２オフ保持スイッチ５５Ｂのドレインとを接続している。第２Ｂ経路６９Ｂは、第２オフ保持スイッチ５５Ｂのソースと、第２スイッチＳＷ２のエミッタ端子ＫＥ２とを接続している。第２Ａ経路６９Ａは、制御基板４１のうち、第２方向において第２スイッチＳＷ２のゲート端子Ｇ２を挟んで第１スイッチＳＷ１のゲート端子Ｇ１とは反対側に設けられている。第２Ｂ経路６９Ｂは、制御基板４１のうち、第２方向において第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１と第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２との間の領域に設けられている。
制御基板４１の第１面には、第１充電経路Ｌｃｈ１、第２充電経路Ｌｃｈ２、第１放電経路Ｌｄｉｓ１及び第２放電経路Ｌｄｉｓ２が設けられている。なお、図１６では、各経路Ｌｃｈ１，Ｌｃｈ２，Ｌｄｉｓ１，Ｌｄｉｓ２上のスイッチ等の図示を省略している。
第１放電経路Ｌｄｉｓ１は、制御基板４１のうち、第１Ｂ経路６８Ｂを挟んで第１Ａ経路６８Ａとは反対側に設けられている。第１充電経路Ｌｃｈ１は、制御基板４１のうち、第１放電経路Ｌｄｉｓ１を挟んで第１Ｂ経路６８Ｂとは反対側に設けられている。
第２充電経路Ｌｃｈ２及び第２放電経路Ｌｄｉｓ２は、制御基板４１のうち、第１方向において第２オフ保持スイッチ５５Ｂを挟んで各ゲート端子Ｇ１，Ｇ２とは反対側の領域と、第１方向において第２オフ保持スイッチ５５Ｂを挟んで駆動制御部５６とは反対側の領域とに設けられている。
なお、制御基板４１の第１面の正面視において、信号経路７２のうち、第２充電経路Ｌｃｈ２、第２放電経路Ｌｄｉｓ２及び第２Ａ経路６９Ａと交差する部分は、制御基板４１の内層及びビアを介して各経路Ｌｃｈ２，Ｌｄｉｓ２，６９Ａを跨いでいる。また、制御基板４１の第１面の正面視において、第１充電経路Ｌｃｈ１及び第１放電経路Ｌｄｉｓ１のうち第１Ｂ経路６８Ｂと交差する部分は、制御基板４１の内層及びビアを介して第１Ｂ経路６８Ｂを跨いでいる。
第１Ａ経路６８Ａ及び第１Ｂ経路６８Ｂの幅が、第２Ａ経路６９Ａ及び第２Ｂ経路６９Ｂの幅よりも大きい。これにより、第１オフ保持経路Ｌｏｆｆ１のインピーダンスが第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くされている。
第１充電経路Ｌｃｈ１の長さは、第２充電経路Ｌｃｈ２の長さよりも短い。また、第１充電経路Ｌｃｈ１を構成する配線パターンの幅は、第２充電経路Ｌｃｈ２を構成する配線パターンの幅よりも大きい。これにより、第１充電スイッチ５１Ａがオン状態とされている場合における第１充電経路Ｌｃｈ１のインピーダンスが、第２充電スイッチ５１Ｂがオン状態とされている場合における第２充電経路Ｌｃｈ２のインピーダンスよりも低くされている。これにより、第１スイッチＳＷ１のゲートの充電速度を第２スイッチＳＷ２のゲートの充電速度よりも高めることができ、第１スイッチＳＷ１をオン状態に切り替える場合のスイッチング速度を高めることができる。その結果、スイッチング損失を低減することができる。
第１放電経路Ｌｄｉｓ１の長さは、第２放電経路Ｌｄｉｓ２の長さよりも短い。また、第１放電経路Ｌｄｉｓ１を構成する配線パターンの幅は、第２放電経路Ｌｄｉｓ２を構成する配線パターンの幅よりも大きい。これにより、第１放電スイッチ５４Ａがオン状態とされている場合における第１放電経路Ｌｄｉｓ１のインピーダンスが、第２放電スイッチ５４Ｂがオン状態とされている場合における第２放電経路Ｌｄｉｓ２のインピーダンスよりも低くされている。これにより、第１スイッチＳＷ１のゲートの放電速度を第２スイッチＳＷ２のゲートの放電速度よりも高めることができ、第１スイッチＳＷ１をオフ状態に切り替える場合のスイッチング速度を高めることができる。その結果、スイッチング損失を低減することができる。
＜第５実施形態＞
以下、第５実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１７に示すように、第１オフ保持スイッチ５５Ａのオン抵抗ＲｏｎＡが、第２オフ保持スイッチ５５Ｂのオン抵抗ＲｏｎＢよりも小さい。これにより、第２オフ保持経路Ｌｏｆｆ２のインピーダンスに対して第１オフ保持経路Ｌｏｆｆ１のインピーダンスをより低くできる。なお、図１７において、先の図１０に示した構成と同一の構成については、便宜上、同一の符号を付している。また、図１７に示す例では、第１オフ保持スイッチ５５Ａが第２オフ保持スイッチ５５Ｂよりも大きい。これは、一般的に、チップサイズが大きい素子ほどオン抵抗が小さいためである。
＜第６実施形態＞
以下、第６実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１８に示すように、オン状態にするための第１オフ保持スイッチ５５Ａのゲート電圧ＶＧＡが、オン状態にするための第２オフ保持スイッチ５５Ｂのゲート電圧ＶＧＢよりも高い。第１オフ保持スイッチ５５Ａのゲート電圧ＶＧＡはその閾値電圧以上であり、第２オフ保持スイッチ５５Ｂのゲート電圧ＶＧＢはその閾値電圧以上である。なお、第１オフ保持スイッチ５５Ａが低側スイッチに相当し、第２オフ保持スイッチ５５Ｂが高側スイッチに相当する。また、図１８において、先の図６に示した構成と同一の構成については、便宜上、同一の符号を付している。
本実施形態によれば、第１オフ保持スイッチ５５Ａのオン抵抗が第２オフ保持スイッチ５５Ｂのオン抵抗よりも低くなる。このため、第１オフ保持経路Ｌｏｆｆ１のインピーダンスを、第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くできる。
なお、第１オフ保持経路Ｌｏｆｆ１のインピーダンスを第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くできるなら、第１オフ保持経路Ｌｏｆｆ１の配線パターンの長さを第２オフ保持経路Ｌｏｆｆ２の配線パターンの長さよりも短くしたり、第１オフ保持経路Ｌｏｆｆ１の配線パターンの幅を第２オフ保持経路Ｌｏｆｆ２の配線パターンの幅よりも大きくしたりすることは必須ではない。
＜第７実施形態＞
以下、第７実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態において、駆動制御部５６は、第２スイッチＳＷ２を最初にオン状態に切り替えてから、第１スイッチＳＷ１をオン状態に切り替える。その後、駆動制御部５６は、第１スイッチＳＷ１を最初にオフ状態に切り替えてから、第２スイッチＳＷ２をオフ状態に切り替える。これは、インバータ２０の上下アームスイッチが同時にオン状態となる状態アーム短絡が生じた場合において、第１スイッチＳＷ１の信頼性の低下を極力抑制するためである。つまり、第２スイッチＳＷ２に流通可能なコレクタ電流Ｉｃｅの最大値は、第１スイッチＳＷ１に流通可能なドレイン電流Ｉｄｓの最大値よりも大きい。第２スイッチＳＷ２がオン状態に切り替えられた後、第１スイッチＳＷ１がオン状態に切り替えられる前に短絡を検知できれば、第２スイッチＳＷ２のオン状態への切り替えを禁止できる。この際、第２スイッチＳＷ２に流通可能なコレクタ電流Ｉｃｅの最大値が相対的に大きいため、短絡検知のための時間を確保できる。
図１９を用いて、本実施形態の効果について説明する。図１９（ａ）は第１スイッチＳＷ１の駆動状態の推移を示し、図１９（ｂ）は第２スイッチＳＷ２の駆動状態の推移を示し、図１９（ｃ）は第１オフ保持スイッチ５５Ａの駆動状態の推移を示し、図１９（ｄ）は第２オフ保持スイッチ５５Ｂの駆動状態の推移を示す。
時刻ｔ１において、第２充電スイッチ５１Ｂがオン状態とされ、第２放電スイッチ５４Ｂ及び第２オフ保持スイッチ５５Ｂがオフ状態とされる。これにより、第２スイッチＳＷ２がオン状態に切り替えられる。第２スイッチＳＷ２のオン状態への切り替えに伴って、第１スイッチＳＷ１のゲートに電荷が流れ込み、相対的に閾値電圧が低い第１スイッチＳＷ１のセルフターンオンしてしまうおそれがある。ここで本実施形態では、第１オフ保持経路Ｌｏｆｆ１のインピーダンスが第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くされている。このため、第２スイッチＳＷ２のオン状態への切り替えに伴うゲート電圧Ｖｇｓの上昇を抑制し、セルフターンオンの発生を抑制できる。
その後時刻ｔ２において、第１充電スイッチ５１Ａがオン状態とされ、第１放電スイッチ５４Ａ及び第１オフ保持スイッチ５５Ａがオフ状態とされる。これにより、第１スイッチＳＷ１がオン状態に切り替えられる。
その後時刻ｔ３において、第１充電スイッチ５１Ａがオフ状態とされ、第１放電スイッチ５４Ａがオン状態とされる。これにより、第１スイッチＳＷ１のゲート電圧Ｖｇｓが閾値電圧Ｖｔｈ１未満となり、第１スイッチＳＷ１がオフ状態に切り替えられる。また、第１スイッチＳＷ１のゲート電圧Ｖｇｓが第１規定電圧以下になり、第１オフ保持スイッチ５５Ａがオン状態とされる。
その後時刻ｔ４において、第２充電スイッチ５１Ｂがオフ状態とされ、第２放電スイッチ５４Ｂがオン状態とされる。これにより、第２スイッチＳＷ２のゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ２未満となり、第２スイッチＳＷ２がオフ状態に切り替えられる。また、第２スイッチＳＷ２のゲート電圧Ｖｇｅが第２規定電圧以下になり、第２オフ保持スイッチ５５Ｂがオン状態とされる。第２スイッチＳＷ２のオフ状態への切り替えに伴って、第１スイッチＳＷ１のゲートに電荷が流れ込み、相対的に閾値電圧が低い第１スイッチＳＷ１のセルフターンオンしてしまうおそれがある。ここで本実施形態では、第１オフ保持経路Ｌｏｆｆ１のインピーダンスが第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低くされている。このため、第２スイッチＳＷ２のオフ状態への切り替えに伴うゲート電圧Ｖｇｓの上昇を抑制し、セルフターンオンの発生を抑制できる。
＜第８実施形態＞
以下、第８実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２０に示すように、インバータ２０の上，下アームスイッチ部２０Ｈ，２０Ｌは、第１〜第３スイッチＳＷ１〜ＳＷ３の並列接続体を備えている。なお、図２０において、先の図６に示した構成と同一の構成については、便宜上、同一の符号を付している。
第３スイッチＳＷ３は、第２スイッチＳＷ２と同じＩＧＢＴである。第３スイッチＳＷ３の閾値電圧Ｖｔｈ３は、第２スイッチＳＷ２の閾値電圧Ｖｔｈ２と同じである。駆動回路Ｄｒは、第３充電スイッチ５１Ｃ、第１充電抵抗体５２Ｃ、第３放電抵抗体５３Ｃ、第３放電スイッチ５４Ｃ及び第３オフ保持スイッチ５５Ｃを備えている。
本実施形態において、第３スイッチＳＷ３のゲートから第３オフ保持スイッチ５５Ｃのドレインまでの電気経路と、第３オフ保持スイッチ５５Ｃのドレイン及びソース間と、第３オフ保持スイッチ５５Ｃのソースから第３スイッチＳＷ３のソースまでの電気経路とが、第３スイッチＳＷ３に対応する第３オフ保持経路Ｌｏｆｆ３である。
本実施形態では、第２オフ保持経路Ｌｏｆｆ２のインピーダンスと、第３オフ保持経路Ｌｏｆｆ３のインピーダンスとが同じである。また、第１オフ保持経路Ｌｏｆｆ１のインピーダンスが、第２，第３オフ保持経路Ｌｏｆｆ２，Ｌｏｆｆ３のインピーダンスよりも低くされている。
以上説明した本実施形態によれば、第１実施形態と同様の効果を得ることができる。
＜第８実施形態の変形例１＞
第１オフ保持経路Ｌｏｆｆ１のインピーダンスが、第２，第３オフ保持経路Ｌｏｆｆ２，Ｌｏｆｆ３のインピーダンスよりも低くされることを条件として、第２オフ保持経路Ｌｏｆｆ２のインピーダンスと第３オフ保持経路Ｌｏｆｆ３のインピーダンスとが異なっていてもよい。
＜第８実施形態の変形例２＞
第１〜第３スイッチＳＷ１〜ＳＷ３の閾値電圧Ｖｔｈ１〜Ｖｔｈ３が互いに異なっていてもよい。以下、第１スイッチＳＷ１の閾値電圧Ｖｔｈ１が第２スイッチＳＷ２の閾値電圧Ｖｔｈ２よりも低く、第２スイッチＳＷ２の閾値電圧Ｖｔｈ２が第３スイッチＳＷ３の閾値電圧Ｖｔｈ３よりも低い場合を例にして説明する。
第１オフ保持経路Ｌｏｆｆ１のインピーダンスが第２オフ保持経路Ｌｏｆｆ２のインピーダンスよりも低く、第２オフ保持経路Ｌｏｆｆ２のインピーダンスが第３オフ保持経路Ｌｏｆｆ３のインピーダンスよりも低くされていてもよい。
また、第１オフ保持経路Ｌｏｆｆ１のインピーダンスが、第２，第３オフ保持経路Ｌｏｆｆ２，Ｌｏｆｆ３のインピーダンスよりも低くされることを条件として、第２オフ保持経路Ｌｏｆｆ２のインピーダンスが、第３オフ保持経路Ｌｏｆｆ３のインピーダンスと同じであってもよいし、第３オフ保持経路Ｌｏｆｆ３のインピーダンスと異なっていてもよい。
＜第９実施形態＞
以下、第９実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図２１に示すように、閾値電圧が相対的に高い第２スイッチＳＷ２に対応する第２オフ保持経路Ｌｏｆｆ２が駆動回路Ｄｒに設けられていない。なお、図２１において、先の図６に示した構成と同一の構成については、便宜上、同一の符号を付している。
本実施形態によれば、閾値電圧が相対的に低い第１スイッチＳＷ１に対応する第１オフ保持経路Ｌｏｆｆ１のインピーダンスを、閾値電圧が相対的に高い第２スイッチＳＷ２に対応する第２放電経路Ｌｄｉｓ２のインピーダンスよりも低くできる。具体的には、第１スイッチＳＷ１の駆動指令がオフ指令とされてかつ第１オフ保持スイッチ５５Ａがオン状態とされている場合における第１オフ保持経路Ｌｏｆｆ１のインピーダンスを、第２スイッチＳＷ２の駆動指令がオフ指令とされてかつ第２放電スイッチ５４Ｂがオン状態とされている場合における第２放電経路Ｌｄｉｓ２のインピーダンスよりも低くできる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
・図２２に示すように、第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１と、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２とが第１方向において並んでいてもよい。
・第１モジュール１０１の各端子Ｋ１，Ａ１，Ｇ１，ＳＥ１，ＫＥ１の並び順と、第２モジュール１０２の各端子Ｋ２，Ａ２，Ｇ２，ＳＥ２，ＫＥ２の並び順とは、図１０及び図２２等に示した順序に限らない。
・第１，第２スイッチＳＷ１，ＳＷ２それぞれに対して駆動制御部が個別に設けられていてもよい。
・オフ保持スイッチ及び駆動制御部が、制御基板４１に設けられることなく、第１，第２モジュール１０１，１０２の少なくとも一方に内蔵されていてもよい。この場合、オフ保持スイッチ及び駆動制御部が第１スイッチＳＷ１や第２スイッチＳＷ２に近づくため、オフ保持経路のインピーダンスをより低くすることができる。
また、図２３に示すように、オフ保持スイッチ及び駆動制御部のうち、オフ保持スイッチのみがモジュールに内蔵されていてもよい。少なくともオフ保持スイッチがモジュールに内蔵されている場合、第１，第２モジュール１０１，１０２から、第１，第２オフ保持スイッチ５５Ａ，５５Ｂのゲートに短絡されている第１，第２オフ保持端子ＯＦＦ１，ＯＦＦ２が本体部から突出している。各オフ保持端子ＯＦＦ１，ＯＦＦ２は、制御基板４１に電気的及び機械的に接続されている。この場合、第１，第２オフ保持スイッチ５５Ａ，５５Ｂが第１，第２スイッチＳＷ１，ＳＷ２に近づくため、オフ保持経路のインピーダンスをより低くすることができる。
なお、第１，第２スイッチＳＷ１，ＳＷ２のうちいずれか一方のみに対応するオフ保持スイッチが、モジュールに内蔵されていてもよい。
・モジュールとしては、１つのスイッチが内蔵されているものに限らず、互いに並列接続された複数のスイッチが内蔵されているものであってもよい。図２４には、第１，第２スイッチＳＷ１，ＳＷ２が１つのモジュール２００に内蔵されている例を示す。なお、モジュール２００の本体部２００ａからは、第１，第２パワー端子Ｔ１，Ｔ２が突出している。
・モジュールに内蔵されるスイッチの組としては、互いに並列接続された第１，第２スイッチＳＷ１，ＳＷ２に限らない。例えば、同相の上，下アームスイッチ部２０Ｈ，２０Ｌそれぞれの第１スイッチＳＷ１の組が１つのモジュールに内蔵されたり、同相の上，下アームスイッチ部２０Ｈ，２０Ｌそれぞれの第２スイッチＳＷ２の組が１つのモジュールに内蔵されたりしてもよい。
・図１１に示した負電圧源５７を備える構成は、第１実施形態以外の実施形態においても適用できる。
・スイッチの並列接続数としては、４つ以上であってもよい。
・並列接続されたスイッチの組み合わせとしては、ＮチャネルＭＯＳＦＥＴ及びＩＧＢＴの組み合わせに限らない。また、スイッチを備える電力変換器としては、３相のものに限らない。
５５Ａ，５５Ｂ…第１，第２オフ保持スイッチ、ＳＷ１，ＳＷ２…第１，第２スイッチ、Ｄｒ…駆動回路。

Claims (10)

  1. 互いに並列接続された複数の駆動対象スイッチ（ＳＷ１〜ＳＷ３）を駆動する駆動対象スイッチの駆動回路（Ｄｒ）において、
    前記駆動対象スイッチは、第１主端子、第２主端子及び主制御端子を有し、前記第２主端子に対する前記主制御端子の電位差が閾値電圧以上になることにより前記第１主端子及び前記第２主端子の間の電流の流通を許容するオン状態とされ、前記電位差が前記閾値電圧未満になることにより前記第１主端子から前記第２主端子への電流の流通を阻止するオフ状態とされ、
    複数の前記駆動対象スイッチのうち、少なくとも２つの駆動対象スイッチの前記閾値電圧が互いに異なっており、
    複数の前記駆動対象スイッチそれぞれについて、前記第２主端子又は該第２主端子の電位よりも低い負電圧を有する負電圧源（５７）と、前記主制御端子とを短絡するオフ保持経路（Ｌｏｆｆ１，Ｌｏｆｆ２）を備え、
    前記各オフ保持経路は、オン状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に接続し、オフ状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に遮断するオフ保持スイッチ（５５Ａ，５５Ｂ）を有し、
    複数の前記オフ保持経路それぞれについて、前記オフ保持スイッチがオン状態とされている場合の前記オフ保持経路のインピーダンスが、前記駆動対象スイッチの寄生容量を介して前記オフ保持経路に流れ込んだ電荷により上昇した前記電位差が前記閾値電圧未満となるインピーダンスとされており、
    複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチ（ＳＷ１）の前記主制御端子に接続された前記オフ保持経路のインピーダンスであって、該オフ保持経路上の前記オフ保持スイッチがオン状態とされている場合のインピーダンスが、他の駆動対象スイッチ（ＳＷ２）の前記主制御端子に接続された前記オフ保持経路のインピーダンスであって、該オフ保持経路上の前記オフ保持スイッチがオン状態とされている場合のインピーダンスよりも低くされている駆動対象スイッチの駆動回路。
  2. 複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチ（ＳＷ１）の前記主制御端子と、この主制御端子に接続された前記オフ保持経路（Ｌｏｆｆ１）上の前記オフ保持スイッチ（５５Ａ）との距離が、他の駆動対象スイッチ（ＳＷ２）の前記主制御端子と、該主制御端子に接続された前記オフ保持経路（Ｌｏｆｆ２）上の前記オフ保持スイッチ（５５Ｂ）との距離よりも短い請求項１に記載の駆動対象スイッチの駆動回路。
  3. 前記各オフ保持経路上の前記オフ保持スイッチを駆動する駆動制御部（５６）を備え、
    前記最も低い駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路上の前記オフ保持スイッチが前記駆動制御部の外部に配置され、前記他の駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路上のオフ保持スイッチが前記駆動制御部に内蔵されている請求項２に記載の駆動対象スイッチの駆動回路。
  4. 前記各オフ保持経路上の前記オフ保持スイッチを駆動する駆動制御部（５６）を備え、
    前記各オフ保持スイッチが前記駆動制御部に内蔵されており、
    前記最も低い駆動対象スイッチの前記主制御端子と前記駆動制御部との距離が、前記他の駆動対象スイッチの前記主制御端子と前記駆動制御部との距離よりも短い請求項２に記載の駆動対象スイッチの駆動回路。
  5. 複数の前記駆動対象スイッチそれぞれについて、前記第２主端子又は前記負電圧源と、前記主制御端子とを接続する放電経路（Ｌｄｉｓ１，Ｌｄｉｓ２）と、
    前記各オフ保持経路上の前記オフ保持スイッチを駆動する駆動制御部（５６）と、を備え、
    前記各放電経路は、オン状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に接続し、オフ状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に遮断する放電スイッチ（５４Ａ，５４Ｂ）を有し、
    前記各オフ保持スイッチがオン状態とされている場合の前記各オフ保持経路のインピーダンスが、前記各放電スイッチがオン状態とされている場合の前記各放電経路のインピーダンスよりも低くされており、
    前記最も低い駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路上の前記オフ保持スイッチが前記駆動制御部に内蔵され、前記他の駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路上のオフ保持スイッチが前記駆動制御部の外部に配置されており、
    前記最も低い駆動対象スイッチの前記主制御端子と前記駆動制御部との距離が、前記他の駆動対象スイッチの前記主制御端子と前記駆動制御部との距離よりも短くされており、
    前記最も低い駆動対象スイッチの前記主制御端子に接続された前記放電経路（Ｌｄｉｓ１）のインピーダンスであって、該放電経路上の前記放電スイッチがオン状態とされている場合のインピーダンスが、前記他の駆動対象スイッチの前記主制御端子に接続された前記放電経路（Ｌｄｉｓ２）のインピーダンスであって、該放電経路上の前記放電スイッチがオン状態とされている場合のインピーダンスよりも低くされている請求項１に記載の駆動対象スイッチの駆動回路。
  6. 複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路（Ｌｏｆｆ１）上の前記オフ保持スイッチ（５５Ａ）のオン抵抗が、他の駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路（Ｌｏｆｆ２）上の前記オフ保持スイッチ（５５Ｂ）のオン抵抗よりも小さい請求項１に記載の駆動対象スイッチの駆動回路。
  7. 複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路（Ｌｏｆｆ１）上の前記オフ保持スイッチ（５５Ａ）を低側スイッチとし、他の駆動対象スイッチの前記主制御端子に接続された前記オフ保持経路（Ｌｏｆｆ２）上の前記オフ保持スイッチ（５５Ｂ）を高側スイッチとする場合、オン状態とされている場合における前記低側スイッチのゲート電圧が、オン状態とされている場合における前記高側スイッチのゲート電圧よりも高い請求項１に記載の駆動対象スイッチの駆動回路。
  8. 複数の前記駆動対象スイッチのうち、所定電流（Ｉα）よりも小さい小電流領域においてオン抵抗が最小となる特性を有する駆動対象スイッチを第１スイッチ（ＳＷ１）とし、前記所定電流以上の大電流領域においてオン抵抗が最小となる特性を有する駆動対象スイッチを第２スイッチ（ＳＷ２）とする場合、前記第２スイッチを最初にオン状態に切り替えてから、前記第１スイッチをオン状態に切り替える駆動制御部（５６）を備え、
    複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチが前記第２スイッチであり、他の駆動対象スイッチが前記第１スイッチである請求項１に記載の駆動対象スイッチの駆動回路。
  9. 複数の前記駆動対象スイッチのうち、所定電流（Ｉα）よりも小さい小電流領域においてオン抵抗が最小となる特性を有する駆動対象スイッチを第１スイッチ（ＳＷ１）とし、前記所定電流以上の大電流領域においてオン抵抗が最小となる特性を有する駆動対象スイッチを第２スイッチ（ＳＷ２）とする場合、前記第１スイッチを最初にオフ状態に切り替えてから、前記第２スイッチをオフ状態に切り替える駆動制御部（５６）を備え、
    複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチが前記第２スイッチであり、他の駆動対象スイッチが前記第１スイッチである請求項１に記載の駆動対象スイッチの駆動回路。
  10. 互いに並列接続された複数の駆動対象スイッチ（ＳＷ１〜ＳＷ３）を駆動する駆動対象スイッチの駆動回路（Ｄｒ）において、
    前記駆動対象スイッチは、第１主端子、第２主端子及び主制御端子を有し、前記第２主端子に対する前記主制御端子の電位差が閾値電圧以上になることにより前記第１主端子及び前記第２主端子の間の電流の流通を許容するオン状態とされ、前記電位差が前記閾値電圧未満になることにより前記第１主端子から前記第２主端子への電流の流通を阻止するオフ状態とされ、
    複数の前記駆動対象スイッチのうち、少なくとも２つの駆動対象スイッチの前記閾値電圧が互いに異なっており、
    複数の前記駆動対象スイッチそれぞれについて、前記第２主端子又は該第２主端子の電位よりも低い負電圧を有する負電圧源（５７）から、前記主制御端子までを電気的に接続する電気経路（Ｌｏｆｆ１，Ｌｄｉｓ２）を備え、
    複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチ（ＳＷ１）の前記主制御端子に接続された前記電気経路は、前記第２主端子又は前記負電圧源と、前記主制御端子とを短絡するオフ保持経路（Ｌｏｆｆ１）を有し、
    前記オフ保持経路は、オン状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に接続し、オフ状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に遮断するオフ保持スイッチ（５５Ａ）を有し、
    複数の前記駆動対象スイッチのうち、前記閾値電圧が最も低い駆動対象スイッチ以外の駆動対象スイッチ（ＳＷ２）の前記主制御端子に接続された前記電気経路は、前記第２主端子又は前記負電圧源と、前記主制御端子とを接続する放電経路（Ｌｄｉｓ２）を有して、かつ、前記オフ保持経路を有しておらず、
    前記放電経路は、オン状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に接続し、オフ状態とされることにより、前記第２主端子又は前記負電圧源と前記主制御端子との間を電気的に遮断する放電スイッチ（５４Ｂ）を有し、
    前記オフ保持スイッチがオン状態とされている場合の前記オフ保持経路のインピーダンスが、前記閾値電圧が最も低い駆動対象スイッチの寄生容量を介して前記オフ保持経路に流れ込んだ電荷により上昇した前記電位差が前記閾値電圧未満となるインピーダンスとされており、
    前記放電スイッチがオン状態とされている場合の前記放電経路のインピーダンスが、前記閾値電圧が最も低い駆動対象スイッチ以外の駆動対象スイッチの寄生容量を介して前記放電経路に流れ込んだ電荷により上昇した前記電位差が前記閾値電圧未満となるインピーダンスとされており、
    前記オフ保持スイッチがオン状態とされる場合の前記オフ保持経路のインピーダンスが、前記放電スイッチがオン状態とされる場合の前記放電経路のインピーダンスよりも低くされている駆動対象スイッチの駆動回路。
JP2018006774A 2018-01-18 2018-01-18 駆動対象スイッチの駆動回路 Active JP6787352B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018006774A JP6787352B2 (ja) 2018-01-18 2018-01-18 駆動対象スイッチの駆動回路
PCT/JP2019/000669 WO2019142730A1 (ja) 2018-01-18 2019-01-11 駆動対象スイッチの駆動回路
CN201980009012.1A CN111630778B (zh) 2018-01-18 2019-01-11 驱动对象开关的驱动电路
US16/932,143 US11277125B2 (en) 2018-01-18 2020-07-17 Drive circuit for driven switches

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018006774A JP6787352B2 (ja) 2018-01-18 2018-01-18 駆動対象スイッチの駆動回路

Publications (2)

Publication Number Publication Date
JP2019125981A JP2019125981A (ja) 2019-07-25
JP6787352B2 true JP6787352B2 (ja) 2020-11-18

Family

ID=67301535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018006774A Active JP6787352B2 (ja) 2018-01-18 2018-01-18 駆動対象スイッチの駆動回路

Country Status (4)

Country Link
US (1) US11277125B2 (ja)
JP (1) JP6787352B2 (ja)
CN (1) CN111630778B (ja)
WO (1) WO2019142730A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019107112B3 (de) * 2019-03-20 2020-07-09 Lisa Dräxlmaier GmbH Schaltvorrichtung, Spannungsversorgungssystem, Verfahren zum Betreiben einer Schaltvorrichtung und Herstellverfahren
US11218144B2 (en) * 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
CN111541360B (zh) * 2020-05-26 2022-12-13 西安工业大学 一种工作模式可变的混合并联开关管驱动电路
NL2031425B1 (en) * 2022-03-29 2023-10-20 Lightyear Ipco B V Control system for controlling a transistor, electric vehicle comprising the control system, method for controlling the transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (ja) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd 複合形スイツチ回路
JP2002016486A (ja) 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd 半導体装置
JP5344056B2 (ja) * 2011-03-28 2013-11-20 株式会社デンソー スイッチング素子の駆動回路
JP5569460B2 (ja) * 2011-04-21 2014-08-13 株式会社デンソー 負荷駆動装置
JP5482815B2 (ja) * 2011-06-01 2014-05-07 株式会社デンソー パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法
JP5541295B2 (ja) * 2012-01-12 2014-07-09 株式会社デンソー スイッチング素子の駆動回路
JP5997567B2 (ja) * 2012-10-03 2016-09-28 日立アプライアンス株式会社 モータ制御装置及び空気調和機
JP2015216710A (ja) * 2014-05-07 2015-12-03 トヨタ自動車株式会社 半導体装置及び電力変換装置
JP6402591B2 (ja) * 2014-10-31 2018-10-10 富士電機株式会社 半導体装置
CN107534383B (zh) * 2015-05-13 2020-09-01 松下半导体解决方案株式会社 驱动电路、开关控制电路以及开关装置
US9548729B2 (en) * 2015-06-16 2017-01-17 Cypress Semiconductor Corporation Switching circuit
JP6528575B2 (ja) 2015-07-17 2019-06-12 富士電機株式会社 半導体スイッチング装置
JP7176192B2 (ja) * 2018-02-06 2022-11-22 株式会社デンソー スイッチの駆動装置

Also Published As

Publication number Publication date
US20200350907A1 (en) 2020-11-05
CN111630778B (zh) 2023-11-17
CN111630778A (zh) 2020-09-04
WO2019142730A1 (ja) 2019-07-25
JP2019125981A (ja) 2019-07-25
US11277125B2 (en) 2022-03-15

Similar Documents

Publication Publication Date Title
JP6787352B2 (ja) 駆動対象スイッチの駆動回路
JP5733330B2 (ja) 駆動回路
US10615787B2 (en) Switch drive circuit for switch reducing LC resonance
EP3314656B1 (en) Physical topology for a power converter
US8878572B2 (en) Drive control apparatus
EP3767315A1 (en) Short circuit detection and protection for a gate driver circuit and methods of detecting the same using logic analysis
WO2012153836A1 (ja) スイッチング回路及び半導体モジュール
US10447259B2 (en) Electronic circuit provided with plurality of switching elements connected to bus bar
WO2017037916A1 (ja) 電力変換装置
US10637466B2 (en) Driving device of semiconductor switch
CN111030431B (zh) 半导体装置
WO2020179633A1 (ja) スイッチの駆動装置
JP4727360B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP5644403B2 (ja) スイッチング回路、ハーフブリッジ回路および三相インバータ回路
JP3688163B2 (ja) 制御回路
EP1742339A2 (en) Method and apparatus for providing a remedial strategy for an electrical circuit
JP2008029163A (ja) 電圧駆動型半導体スイッチング素子の駆動回路
JP7258113B1 (ja) 電力変換装置
WO2023120008A1 (ja) スイッチの駆動装置
JP6503977B2 (ja) 電力変換回路の制御方法および電力変換モジュール
JPH04351113A (ja) インバータ装置
JP2004072811A (ja) Ｍｏｓｆｅｔ並列接続回路を有する制御回路
JP2020171115A (ja) スイッチの駆動回路
JP2003224984A (ja) 半導体スイッチング素子の駆動回路
JP2001267904A (ja) 高電圧スイッチ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R151 Written notification of patent or utility model registration

Ref document number: 6787352

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250