JP5195220B2 - 電力変換回路の駆動回路 - Google Patents

Description

本発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路に関する。

この種の駆動回路としては、電力変換回路のスイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）をオン・オフ操作すべく、そのゲートに正の電荷を充電する充電用スイッチング素子及びゲートから正の電荷を放電する放電用スイッチング素子を備えるものが周知である。すなわち、放電用スイッチング素子をオフ状態として且つ充電用スイッチング素子をオン状態とすることで、ＩＧＢＴのゲートに正の電荷を充電してこれをオン状態とし、また、充電用スイッチング素子をオフ状態として且つ放電用スイッチング素子をオン状態とすることで、ＩＧＢＴのゲートから正の電荷を放電することでこれをオフ状態とする。

上記ＩＧＢＴのゲート及びコレクタ間等には、寄生容量が存在する。このため、ＩＧＢＴのコレクタ及びエミッタ間等にノイズが重畳する場合、このノイズが寄生容量を介してゲートに伝播することで、ゲートに接続される電気経路に電流が流れることとなる。このようにゲートに接続される電気経路に電流が流れると、その電圧降下によって、ゲートの電圧が変動する。このため、ＩＧＢＴをオフ状態としているときに、上記ノイズに起因してゲートの電圧が変動する場合には、ＩＧＢＴが誤ってオン状態となるおそれがある。

そこで従来は、例えば下記特許文献１に見られるように、ＩＧＢＴのゲート及びエミッタ間を短絡するスイッチング素子を備え、放電用スイッチング素子をオン状態とすることでＩＧＢＴのゲート電圧が所定以下となると、ＩＧＢＴのゲート及びエミッタ間を短絡させることも提案されている。これにより、ＩＧＢＴをオフ状態とする期間において、ゲートの電位の変動を好適に抑制することができ、ひいてはＩＧＢＴが誤ってオン状態となることを回避することができる。
特開平８−１８４２３号公報

ところで、近年、駆動回路の小型化を図る目的や、駆動回路のコストダウンの目的等から、駆動回路を極力１チップ化された集積回路(ＩＣ)にて構成するようになってきている。ただし、上記のようにＩＧＢＴのゲート及びエミッタ間を短絡させるスイッチング素子を駆動する機能をＩＣ内に取り込むべくゲートの電圧をモニタするための端子等を新たに追加する場合には、端子数の増大等に起因してＩＣが大型化することも無視できない。

本発明は、上記課題を解決するためになされたものであり、その目的は、電力変換回路の備えるスイッチング素子の導通制御端子及び出力端子間を短絡させる機能を搭載する場合であっても、集積回路の大型化を極力抑制することのできる電力変換回路の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、前記オン・オフ操作に際して前記スイッチング素子の出力端子及び入力端子のいずれか一方と前記導通制御端子とを接続することで前記導通制御端子から前記電荷を放電するための放電用スイッチング素子と、前記導通制御端子と前記いずれか一方の端子とを短絡させる短絡用スイッチング素子と、前記放電用スイッチング素子を内蔵する１チップ化された集積回路とを備え、前記集積回路は、前記導通制御端子に接続される端子であって且つ前記放電用スイッチング素子の接続される端子とは別に前記導通制御端子を充電又は放電するための端子の電圧に基づき、前記短絡用スイッチング素子をオン状態とする処理を行う処理手段を備えることを特徴とする。

上記発明では、短絡用スイッチング素子をオン状態とする処理を行うべく、スイッチング素子の導通制御端子の電圧をモニタする端子として、上記別の端子を流用することで、集積回路の端子数を低減することができ、ひいては集積回路の大型化を極力抑制することができる。

なお、上記短絡用スイッチング素子を介した導通制御端子及び上記いずれか一方の端子間の短絡経路のインピーダンスは、上記放電用スイッチング素子を介した導通制御端子及びいずれか一方の端子間の経路のインピーダンスよりも小さいものとする。特に、上記短絡用スイッチング素子を介した導通制御端子及びいずれか一方の端子間の短絡経路のインピーダンスは、導通制御端子及びいずれか一方の端子間を接続可能な経路のうちで最もインピーダンスが小さい経路であることが望ましい。

請求項２記載の発明は、請求項１記載の発明において、前記集積回路は、前記導通制御端子に前記電荷を充電するための充電用スイッチング素子を内蔵しており、前記別の端子は、前記充電用スイッチング素子と前記導通制御端子とを接続する端子であることを特徴とする。

充電用スイッチング素子は、放電用スイッチング素子がオン状態とされる期間にあっては、オフ状態とされるものである。このため、上記発明では、放電用スイッチング素子がオン状態とされる期間において上記別の端子によって導通制御端子の電圧を適切にモニタすることができる。

請求項３記載の発明は、請求項２記載の発明において、前記充電用スイッチング素子に接続される端子は、充電用抵抗体を介して前記導通制御端子に接続されてなることを特徴とする。

上記発明では、導通制御端子の充電速度を規定する充電用抵抗体を用いて、別の端子に重畳するノイズを低減させることができる。

請求項４記載の発明は、請求項２又は３記載の発明において、前記充電用スイッチング素子がオン状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする。

上記発明では、充電用スイッチング素子がオン状態とされる期間において、別の端子の電圧に基づき上記短絡用スイッチング素子が誤ってオン状態とされることを回避することができる。

請求項５記載の発明は、請求項２又は３記載の発明において、前記放電用スイッチング素子がオフ状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする。

上記発明では、放電用スイッチング素子がオフ状態とされる期間において、別の端子の電圧に基づき上記短絡用スイッチング素子が誤ってオン状態とされることを回避することができる。

請求項６記載の発明は、請求項１〜５のいずれか１項に記載の発明において、前記処理手段は、前記放電用スイッチング素子のオフ操作に同期して前記短絡用スイッチング素子をオフ操作することを特徴とする。

放電用スイッチング素子がオフ操作される際には、スイッチング素子の導通制御端子といずれか一方の端子とを短絡する要求が生じないと考えられる。この点、上記発明では、放電用スイッチング素子がオフ操作されるのに同期して短絡用スイッチング素子をオフ操作することで、短絡用スイッチング素子のオフ操作タイミングを簡易に設定することができる。

請求項７記載の発明は、電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、前記スイッチング素子の出力端子及び入力端子のいずれか一方と導通制御端子とを短絡させる短絡用スイッチング素子と、１チップ化された集積回路とを備え、該集積回路は、前記短絡用スイッチング素子を操作するための経路に接続される第１の端子、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に充電された前記電荷を放電させる放電経路に接続される第２の端子、及び該放電経路とは別に前記電力変換回路のスイッチング素子の導通制御端子を充電又は放電するための経路に接続される第３の端子とを備え、前記第３の端子の電圧に基づき、前記第１の端子を介して前記短絡用スイッチング素子をオン状態とすることを特徴とする。

上記発明では、短絡用スイッチング素子をオン状態とする処理を行うべく、スイッチング素子の導通制御端子の電圧をモニタする端子として、上記第３の端子を流用することで、集積回路の端子数を低減することができ、ひいては集積回路の大型化を極力抑制することができる。

請求項８記載の発明は、請求項７記載の発明において、前記別の経路は、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に前記電荷を充電するための充電経路であることを特徴とする。

放電経路を介した導通制御端子の放電期間にあっては、充電経路を介した導通制御端子の充電がなされない。このため、上記発明では、導通制御端子の放電期間において上記第３の端子によって導通制御端子の電圧を適切にモニタすることができる。

請求項９記載の発明は、請求項８記載の発明において、前記充電経路には、充電用抵抗体が設けられてなることを特徴とする。

上記発明では、導通制御端子の充電速度を規定する充電用抵抗体を用いて、第３の端子に重畳するノイズを低減させることができる。

請求項１０記載の発明は、請求項７〜９のいずれか１項に記載の発明において、前記集積回路は、前記放電経路を介した前記第２の端子への前記電荷の引き込み状態の終了に同期して前記短絡用スイッチング素子をオフ状態とすることを特徴とする。

放電経路を介した第２の端子への導通制御端子の電荷の引き込み状態の終了時には、スイッチング素子の導通制御端子といずれか一方の端子とを短絡する要求が生じないと考えられる。この点、上記発明では、放電経路を介した第２の端子への導通制御端子の電荷の引き込み状態の終了に同期して短絡用スイッチング素子をオフ操作することで、短絡用スイッチング素子のオフ操作タイミングを簡易に設定することができる。

（第１の実施形態）
以下、本発明にかかる電力変換回路の駆動回路をハイブリッド車に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるモータジェネレータの制御システムの全体構成を示す。モータジェネレータ１０は、インバータＩＶ及び昇圧コンバータＣＶを介して高圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎと、一対のパワースイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、パワースイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高圧バッテリ１２の電圧(例えば「２８８Ｖ」)を所定の電圧(例えば「６６６Ｖ」)を上限として昇圧するものである。一方、インバータＩＶは、パワースイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、パワースイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、パワースイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎ，Ｓｃｐ，Ｓｃｎとして、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤｕｐ，Ｄｕｎ，Ｄｖｐ，Ｄｖｎ，Ｄｗｐ，Ｄｗｎ，Ｄｕｐ，Ｄｕｎが逆並列に接続されている。

制御装置１６は、低圧バッテリ１４を電源とする制御装置である。制御装置１６は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、コンバータＣＶのパワースイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＶのパワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇｃｐ，ｇｕｐ，ｇｖｐ，ｇｗｐと、対応する低電位側の操作信号ｇｃｎ，ｇｕｎ，ｇｖｎ，ｇｗｎとは、互いに相補的な信号となっている。換言すれば、高電位側のパワースイッチング素子Ｓｃｐ，Ｓｕｐ，Ｓｖｐ，Ｓｗｐと、対応する低電位側のパワースイッチング素子Ｓｃｎ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎとは、交互にオン状態とされる。

図２に、上記ドライブユニットＤＵの構成を示す。なお、以下では、パワースイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎ，Ｓｃｐ，Ｓｃｎをパワースイッチング素子Ｓと総括して記載し、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎ, ｇｃｐ、ｇｃｎを操作信号ｇと総括して表記する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０の端子Ｔ１は、ゲートの充電速度を調節するための充電用抵抗体３０を介して、パワースイッチング素子Ｓのゲートに接続されている。一方、ドライブＩＣ２０は、パワースイッチング素子Ｓをオン状態とすべく導通制御端子(ゲート)を充電するための電荷を供給する電源２６を備えている。そして、電源２６は、充電用スイッチング素子２４の入力端子及び出力端子を介して、端子Ｔ１に接続されている。

また、ドライブＩＣ２０の端子Ｔ２は、ゲートの放電速度を調節するための放電用抵抗体３４を介して、パワースイッチング素子Ｓのゲートに接続されている。一方、ドライブＩＣ２０は、パワースイッチング素子Ｓのエミッタに接続される端子Ｔ５と端子Ｔ２との間を開閉する放電用スイッチング素子３２を備えている。

更に、ドライブＩＣ２０は、パワースイッチング素子Ｓを駆動する駆動回路２２を備えている。駆動回路２２では、図示しないフォトカプラ等の絶縁手段を介して、ドライブユニットＤＵに入力される上記操作信号ｇに基づき、充電用スイッチング素子２４及び放電用スイッチング素子３２を相補的にオン・オフすることでパワースイッチング素子Ｓを駆動する。すなわち、操作信号ｇが論理「Ｈ」となることで、パワースイッチング素子Ｓをオン状態とする旨が指示される場合、充電用スイッチング素子２４をオンして且つ放電用スイッチング素子３２をオフすることで、パワースイッチング素子Ｓのゲートに正の電荷を充電する。また、操作信号ｇが論理「Ｌ」となることで、パワースイッチング素子Ｓをオフ状態とする旨が指示される場合、充電用スイッチング素子２４をオフして且つ放電用スイッチング素子３２をオンすることで、パワースイッチング素子Ｓのゲートから正の電荷を放電させる。

パワースイッチング素子Ｓは、その入力端子(コレクタ)及び出力端子(エミッタ)間に流れる電流(コレクタ電流)と相関を有する微少電流を出力するセンス端子ＳＴを備えている。そして、センス端子ＳＴは、抵抗体４０，４２の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子ＳＴから出力される電流によって抵抗体４２に電圧降下が生じるため、抵抗体４２による電圧降下量を、パワースイッチング素子Ｓの入力端子及び出力端子間を流れる電流と相関を有する電気的な状態量とすることができる。

上記抵抗体４２による電圧降下量は、端子Ｔ４を介して、コンパレータ４４の非反転入力端子に取り込まれる。一方、コンパレータ４４の反転入力端子には、閾値電圧Ｖｒｅｆが印加されている。これにより、コレクタ電流が閾値以上となることで、コンパレータ４４が論理「Ｌ」から論理「Ｈ」に反転する。コンパレータ４４の論理「Ｈ」の信号は、フェール信号ＦＬとして、ディレイ５２に取り込まれる。ディレイ５２は、入力信号が所定時間に渡って論理「Ｈ」となることで、パワースイッチング素子Ｓを強制的にオフ状態とすべく、論理「Ｈ」の信号をソフト遮断用スイッチング素子５４のゲートに出力するとともに、停止信号ＡＥを駆動回路２２に出力するものである。ここで、停止信号ＡＥは、駆動回路２２による充電用スイッチング素子２４及び放電用スイッチング素子３２の駆動を停止させるための信号である。

上記ソフト遮断用スイッチング素子５４の出力端子は、上記端子Ｔ５に接続され、入力端子は、ソフト遮断用抵抗体５６、端子Ｔ２、放電用抵抗体３４を介して、パワースイッチング素子Ｓのゲートに接続される。これにより、コレクタ電流が閾値以上となる状態が所定時間以上継続することで、ソフト遮断用スイッチング素子５４がオンとされ、ソフト遮断用抵抗体５６及び放電用抵抗体３４を介して、パワースイッチング素子Ｓのゲートの電荷が放電される。ここで、ソフト遮断用抵抗体５６は、放電経路の抵抗値を高抵抗とするためのものである。これは、コレクタ電流が過大である状況下にあっては、パワースイッチング素子Ｓをオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージが過大となるおそれがあることに鑑みたものである。このため、コレクタ電流が閾値以上となると判断される状況下にあっては、放電用抵抗体３４及び放電用スイッチング素子３２を備える放電経路よりも抵抗値の大きい経路によってパワースイッチング素子Ｓのゲートを放電させる。

上記コンパレータ４４の出力信号は、更に、スイッチング素子４６のゲートに印加される。スイッチング素子４６は、その一方の端子がパワースイッチング素子Ｓのエミッタに接続され、他方の端子がツェナーダイオード５０のアノード側に接続される。ツェナーダイオード５０のカソード側は、端子Ｔ２に接続される。これにより、コンパレータ４４の出力信号が論理「Ｈ」となると、スイッチング素子４６がオン状態となるため、パワースイッチング素子Ｓのゲートの電圧は、ツェナーダイオード５０のブレークダウン電圧程度に制限されることとなる。これにより、コレクタ電流が制限される。

こうした構成によれば、パワースイッチング素子Ｓを過電流が流れる場合には、まずツェナーダイオード５０がオン状態とされることで、パワースイッチング素子Ｓのゲート電圧が低下する。これにより、パワースイッチング素子Ｓを流れる電流を制限することができる。そしてその後、過電流が所定時間継続する場合には、ソフト遮断用スイッチング素子５４がオン状態とされることから、パワースイッチング素子Ｓが強制的にオフとされる。

上記ドライブユニットＤＵは、更に、パワースイッチング素子Ｓのゲート及びエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタ（オフ保持用スイッチング素子６２）を備えている。オフ保持用スイッチング素子６２は、パワースイッチング素子Ｓのゲート及びエミッタ間を低抵抗にて接続すべく、パワースイッチング素子Ｓに極力近接して設けられている。そして、パワースイッチング素子Ｓのゲート及びエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子６２を備える経路のインピーダンスは、放電用抵抗体３４を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号ｇに応じてパワースイッチング素子Ｓがオフ状態とされている際、パワースイッチング素子Ｓの入力端子（コレクタ）や出力端子（エミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでパワースイッチング素子Ｓが誤ってオン状態となることを回避するためのものである。

すなわち、高周波ノイズによって、パワースイッチング素子Ｓのゲートから放電用抵抗体３４側に電流が流れる場合、放電用抵抗体３４の電圧降下によって、ゲートの電圧が上昇することで、パワースイッチング素子Ｓがオン状態となるおそれがある。これに対し、オフ保持用スイッチング素子６２を備える場合には、高周波ノイズに起因して、パワースイッチング素子Ｓのゲートからオフ保持用スイッチング素子６２に電流が流れることとなる。そして、この経路のインピーダンスが非常に小さいために、ゲート電圧の上昇量は無視でき、パワースイッチング素子Ｓをオフ状態に保持することができる。

上記オフ保持用スイッチング素子６２のゲートは、端子Ｔ３を介して、ドライブＩＣ２０内のオフ保持回路６０に接続されている。オフ保持回路６０は、端子Ｔ１に印加される電圧に基づき、パワースイッチング素子Ｓのゲート電圧をモニタし、この電圧が所定電圧となることで、オフ保持用スイッチング素子６２をオン操作する処理を行うものである。また、駆動回路２２から放電用スイッチング素子３２のゲートに出力する信号をモニタし、放電用スイッチング素子３２がオフ操作されることに同期してオフ保持用スイッチング素子６２をオフ操作する処理を行うものでもある。次に、図３を用いて、オフ保持回路６０の処理について説明する。

図３は、パワースイッチング素子Ｓが上記操作信号ｇによって操作される通常時におけるオフ保持回路６０の処理を示す。詳しくは、図３（ａ）は、充電用スイッチング素子２４の状態の推移を示し、図３（ｂ）は、放電用スイッチング素子３２の状態の推移を示し、図３（ｃ）は、ゲート電圧の状態の推移を示し、図３（ｄ）は、端子Ｔ１の電圧の状態の推移を示し、図３（ｅ）は、オフ保持用スイッチング素子６２のゲート電圧の推移を示す。

図示されるように、放電用スイッチング素子３２がオフ操作されるのに同期して、オフ保持用スイッチング素子６２がオフ操作される。放電用スイッチング素子３２がオフ操作されると、所定のデッドタイムの経過の後、充電用スイッチング素子２４がオン操作される。これにより、パワースイッチング素子Ｓのゲート電圧が上昇し、パワースイッチング素子Ｓがオン状態に切り替わる。その後、充電用スイッチング素子２４がオフ操作され、所定のデッドタイムの経過後に放電用スイッチング素子３２がオン操作されることで、パワースイッチング素子Ｓのゲートから正の電荷が放電されるため、ゲート電圧が低下する。そして、ゲート電圧が所定量低下すると、ミラー期間となるため、ゲート電圧の低下速度が一旦減少する。そして、ミラー期間が経過すると、ゲート電圧の低下速度が増大し、ゲート電圧は略ゼロまで低下する。この際、端子Ｔ１の電圧も略ゼロへと低下する。この際、端子Ｔ１の電圧が閾値電圧となることで、オフ保持用スイッチング素子６２がオン操作される。ここで、本実施形態では、閾値電圧を、ミラー期間の後に端子Ｔ１が取り得る所定の電圧（ここでは、３．３Ｖ）に設定する。

このように、パワースイッチング素子Ｓが略オフ状態となることでオフ保持用スイッチング素子６２によってパワースイッチング素子Ｓのゲート及びエミッタ間を短絡するために、パワースイッチング素子Ｓをオフさせる速度については、放電用抵抗体３４によって制御することができる。このため、パワースイッチング素子Ｓのオフ速度が過度に大きくなることがないため、パワースイッチング素子Ｓのオフ操作時のサージを抑制することができる。そして、パワースイッチング素子Ｓが略オフ状態となった状態で、オフ保持用スイッチング素子６２をオン状態とすることで、その後、高周波ノイズに起因してゲート電圧が上昇することを好適に抑制することができる。

上記オフ保持用スイッチング素子６２をオン操作するタイミングは、パワースイッチング素子Ｓを流れる電流を急激に遮断することがない範囲で極力早期に行われることが望ましい。このため、パワースイッチング素子Ｓのゲート電圧の監視に基づき、オフ保持用スイッチング素子６２をオフ操作することが望ましい。ただし、図４に示すように、ゲート電圧をモニタすべく、ドライブＩＣ２０に専用の端子Ｔ６を備える場合には、ドライブＩＣ２０の端子数の増大等に起因して、ドライブＩＣ２０が大型化するおそれがある。しかもこの場合、端子Ｔ６に印加される電圧からノイズを除去すべくフィルタ回路を備え、フィルタ回路によってフィルタ処理された電圧をオフ保持回路６０に取り込むことが望まれる。

これに対し、本実施形態では、充電用スイッチング素子２４と、パワースイッチング素子Ｓとを接続する端子Ｔ１の電圧をモニタすることで、端子数の増大を回避することができる。更に、充電用抵抗体３０よりも充電用スイッチング素子２４側の電圧をモニタすることで、抵抗体３０によるフィルタ効果も期待できる。すなわち、充電用抵抗体３０とオフ保持回路６０との間の電気経路には、図２中破線にて模式的に示すように、寄生キャパシタが存在する。このため、この寄生キャパシタと充電用抵抗体３０とによってＲＣ直列回路が構成される。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）充電用スイッチング素子２４とパワースイッチング素子Ｓのゲートとを接続するための端子Ｔ１の印加電圧に基づき、オフ保持用スイッチング素子６２をオン状態とした。これにより、ドライブＩＣ２０の端子数を低減することができ、ひいてはドライブＩＣ２０の大型化を極力抑制することができる。

（２）充電用スイッチング素子２４に接続される端子Ｔ１を、充電用抵抗体３０を介してパワースイッチング素子Ｓのゲートに接続した。これにより、パワースイッチング素子Ｓのゲートに重畳するノイズを低減させた後のゲート電圧をオフ保持回路６０に取り込むことができる。

（３）放電用スイッチング素子３２のオフ操作に同期してオフ保持用スイッチング素子６２をオフ操作した。これにより、オフ保持用スイッチング素子６２のオフ操作タイミングを簡易に設定することができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかるオフ保持回路６０の処理を示す。ここで、図５（ａ）〜図５（ｅ）は、先の図３（ａ）〜図３（ｅ）に対応している。

図示されるように、本実施形態では、充電用スイッチング素子２４がオン状態とされる期間を、オフ保持回路６０によるオフ保持用スイッチング素子６２のオン操作禁止期間とする。これにより、ノイズ等の影響でオフ保持回路６０が誤動作し、パワースイッチング素子Ｓをオン状態とすべき期間にオフ保持用スイッチング素子６２がオン操作されることを好適に回避することができる。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）の効果に加えて、更に以下の効果が得られるようになる。

（４）充電用スイッチング素子２４がオン状態となる期間、オフ保持回路６０によるオン状態とする処理を禁止した。これにより、充電用スイッチング素子２４がオン状態とされる期間において、端子Ｔ１の電圧に基づきオフ保持用スイッチング素子６２が誤ってオン状態とされることを回避することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図６に、本実施形態にかかるオフ保持回路６０の処理を示す。ここで、図６（ａ）〜図６（ｅ）は、先の図３（ａ）〜図３（ｅ）に対応している。

図示されるように、本実施形態では、放電用スイッチング素子３２がオフ状態とされる期間を、オフ保持回路６０によるオフ保持用スイッチング素子６２のオン操作禁止期間とする。これにより、ノイズ等の影響でオフ保持回路６０が誤動作し、パワースイッチング素子Ｓをオフ状態とすべきでない期間にオフ保持用スイッチング素子６２がオン操作されることを好適に回避することができる。

以上説明した本実施形態によれば、先の第１の実施形態の上記（１）〜（３）の効果に加えて、更に以下の効果が得られるようになる。

（５）放電用スイッチング素子３２がオフ状態となる期間、オフ保持回路６０によるオン状態とする処理を禁止した。これにより、放電用スイッチング素子３２がオフ状態とされる期間において、端子Ｔ１の電圧に基づきオフ保持用スイッチング素子６２が誤ってオン状態とされることを回避することができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記各実施形態では、オフ保持用スイッチング素子６２を、ディスクリート部品にて構成したが、これに限らず、ドライブＩＣ２０内に構成してもよい。この場合であっても、パワースイッチング素子Ｓのゲート電圧をモニタする端子として、充電用スイッチング素子２４に接続される端子Ｔ１を流用することで、ドライブＩＣ２０を小型化することができる。

・上記各実施形態では、充電用抵抗体３０や放電用抵抗体３４をディスクリート部品にて構成したが、これに限らず、ドライブＩＣ２０内に構成してもよい。

・放電用スイッチング素子３２のオフ操作に同期してオフ保持用スイッチング素子６２をオフ操作する手法としては、上記各実施形態で例示したものに限らない。例えば、パワースイッチング素子Ｓがオフ操作される際に、駆動回路２２からオフ保持回路６０にその旨の信号を直接出力し、放電用スイッチング素子３２は、端子Ｔ３の電圧が論理「Ｈ」レベルとなることでオン操作されるようにしてもよい。

・オフ保持用スイッチング素子６２をオン操作すべくパワースイッチング素子Ｓのゲート電圧をモニタする端子としては、充電用スイッチング素子２４の接続される端子Ｔ１に限らない。例えば、先の図２に示したドライブユニットＤＵを変形し、ツェナーダイオード５０とパワースイッチング素子Ｓのゲートとを接続する抵抗体を放電用抵抗体３４とは別部材として且つ、この抵抗体とツェナーダイオード５０とを接続する端子を別途備える場合には、この端子としてもよい。この場合であっても、パワースイッチング素子Ｓを制御装置１６からの操作信号に基づき操作する通常時においてパワースイッチング素子Ｓがオフ状態とされるときには、ツェナーダイオード５０もオフ状態とされるため、この端子によって、パワースイッチング素子Ｓの電圧を適切にモニタすることができる。

また例えば、先の図２に示したドライブユニットＤＵを変形し、ソフト遮断用抵抗体５６をディスクリート部品としてドライブＩＣ２０に対して外付けし、ソフト遮断用抵抗体とソフト遮断用スイッチング素子５４とを接続する端子を別途備える場合には、この端子としてもよい。この場合であっても、パワースイッチング素子Ｓを制御装置１６からの操作信号に基づき操作する通常時にあっては、ソフト遮断用スイッチング素子５４はオフ状態を維持するため、この端子によって、パワースイッチング素子Ｓの電圧を適切にモニタすることができる。

・ドライブＩＣ２０としては、上記ソフト遮断用スイッチング素子５４や、ツェナーダイオード５０、スイッチング素子４６等を内蔵しないものであってもよい。

・電力変換回路のパワースイッチング素子としては、車載回転機とバッテリとの間に接続されるインバータＩＶやコンバータＣＶに限らない。例えば、車載高圧バッテリの電力を低圧バッテリに供給すべく、高圧バッテリの電圧を降圧するＤＣＤＣコンバータを構成するパワースイッチング素子であってもよい。

・電力変換回路のパワースイッチング素子としては、ＩＧＢＴに限らず、例えばＭＯＳ型電界効果トランジスタであってもよい。

第１の実施形態にかかるシステム構成図。 同実施形態にかかる駆動回路の回路構成を示す図。 同実施形態にかかるパワースイッチング素子のオフ保持処理を示すタイムチャート。 同実施形態と比較対象とされる駆動回路の回路構成を示す図。 第２の実施形態にかかるパワースイッチング素子のオフ保持処理を示すタイムチャート。 第３の実施形態にかかるパワースイッチング素子のオフ保持処理を示すタイムチャート。

符号の説明

２０…ドライブＩＣ、３２…放電用スイッチング素子、３４…放電用抵抗体、６０…オフ保持回路（処理手段の一実施形態）、６２…オフ保持用スイッチング素子（短絡用スイッチング素子の一実施形態）、Ｓ…パワースイッチング素子、ＩＶ…インバータ（電力変換回路の一実施形態）、ＣＶ…コンバータ（電力変換回路の一実施形態）。

Claims (10)

1. 電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、
   前記オン・オフ操作に際して前記スイッチング素子の出力端子及び入力端子のいずれか一方と前記導通制御端子とを接続することで前記導通制御端子から前記電荷を放電するための放電用スイッチング素子と、
   前記導通制御端子と前記いずれか一方の端子とを短絡させる短絡用スイッチング素子と、
   前記放電用スイッチング素子を内蔵する１チップ化された集積回路とを備え、
   前記集積回路は、前記導通制御端子に接続される端子であって且つ前記放電用スイッチング素子の接続される端子とは別に前記導通制御端子を充電又は放電するための端子の電圧に基づき、前記短絡用スイッチング素子をオン状態とする処理を行う処理手段を備えることを特徴とする電力変換回路の駆動回路。
2. 前記集積回路は、前記導通制御端子に前記電荷を充電するための充電用スイッチング素子を内蔵しており、
   前記別の端子は、前記充電用スイッチング素子と前記導通制御端子とを接続する端子であることを特徴とする請求項１記載の電力変換回路の駆動回路。
3. 前記充電用スイッチング素子に接続される端子は、充電用抵抗体を介して前記導通制御端子に接続されてなることを特徴とする請求項２記載の電力変換回路の駆動回路。
4. 前記充電用スイッチング素子がオン状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする請求項２又は３記載の電力変換回路の駆動回路。
5. 前記放電用スイッチング素子がオフ状態となる期間、前記処理手段による前記オン状態とする処理を禁止することを特徴とする請求項２又は３記載の電力変換回路の駆動回路。
6. 前記処理手段は、前記放電用スイッチング素子のオフ操作に同期して前記短絡用スイッチング素子をオフ操作することを特徴とする請求項１〜５のいずれか１項に記載の電力変換回路の駆動回路。
7. 電力変換回路の備える電圧制御形のスイッチング素子をオン・オフ操作すべく、該スイッチング素子の導通制御端子に該スイッチング素子をオン状態とするための電荷を充電する処理及び前記導通制御端子から前記電荷を放電する処理を行う電力変換回路の駆動回路において、
   前記スイッチング素子の出力端子及び入力端子のいずれか一方と導通制御端子とを短絡させる短絡用スイッチング素子と、
   １チップ化された集積回路とを備え、
   該集積回路は、前記短絡用スイッチング素子を操作するための経路に接続される第１の端子、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に充電された前記電荷を放電させる放電経路に接続される第２の端子、及び該放電経路とは別に前記電力変換回路のスイッチング素子の導通制御端子を充電又は放電するための経路に接続される第３の端子とを備え、前記第３の端子の電圧に基づき、前記第１の端子を介して前記短絡用スイッチング素子をオン状態とすることを特徴とする電力変換回路の駆動回路。
8. 前記別の経路は、前記電力変換回路のスイッチング素子をオン・オフ操作する際に前記導通制御端子に前記電荷を充電するための充電経路であることを特徴とする請求項７記載の電力変換回路の駆動回路。
9. 前記充電経路には、充電用抵抗体が設けられてなることを特徴とする請求項８記載の電力変換回路の駆動回路。
10. 前記集積回路は、前記放電経路を介した前記第２の端子への前記電荷の引き込み状態の終了に同期して前記短絡用スイッチング素子をオフ状態とすることを特徴とする請求項７〜９のいずれか１項に記載の電力変換回路の駆動回路。

Images