JP5617605B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とするスイッチング素子の駆動回路に関する。

スイッチング素子の駆動回路としては、たとえば下記特許文献１に見られるように、定電流回路を用いてスイッチング素子のゲートに電荷を充電するものも提案されている。

特開２００９−１１０４９号公報

ただし、定電流回路に異常が生じる場合には、次の不都合が生じる。まず第１に、スイッチング素子をオン・オフ駆動することができなくなることがある。第２に、定電流値が過度に小さくなる場合、スイッチング状態の切替速度が過度に小さくなることから、スイッチング素子が熱破損するおそれがある。第３に、定電流値が過度に大きくなる場合、スイッチング状態の切替速度が過度に大きくなることから、スイッチング状態の切替に伴うサージが過度に大きくなるおそれがある。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子を駆動対象スイッチング素子として、定電流制御によってこれを駆動するに際し、定電流制御手段の異常の有無を判断することのできる新たなスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

第１の発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とするスイッチング素子の駆動回路において、前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための電気経路を備えて且つ、該電気経路を流れる電流を一定値に制御する定電流制御手段と、前記電気経路に備えられた異常検出用抵抗体と、該異常検出用抵抗体の両端の電圧に基づき、前記定電流制御手段の異常の有無を判断する異常判断手段とを備えることを特徴とする。

電気経路を流れる電流が一定値に制御される場合、その電流に応じて異常検出用抵抗体の両端の電圧は一義的に定まる。このため、一定値に制御される場合に想定される上記両端の電圧と実際の電圧とのずれに基づき異常の有無を判断することができる。

第２の発明は、第１の発明において、前記定電流制御手段は、前記異常検出用抵抗体とは別の定電流用抵抗体と、該定電流用抵抗体に直列接続された定電流用スイッチング素子と、前記定電流用抵抗体の両端の電圧を規定値に制御すべく前記定電流用スイッチング素子の開閉制御端子に信号を出力する出力手段とを備えることを特徴とする。

上記定電流用抵抗体の両端の電圧が規定値に制御される場合、電気経路に流れる電流は一定値となる。ここで、定電流用抵抗体の抵抗値が経年変化等によって変化する場合、電気経路に流れる電流は一定値となるものの目標値に対してずれを生じることとなる。ただし、この場合であっても定電流用抵抗体の両端の電圧は規定値となるため、定電流用抵抗体の両端の電圧によってはその異常の有無を判断することができない。この点、上記発明では、異常検出用抵抗体を定電流用抵抗体とは別とすることで、こうした問題を回避することができる。

第３の発明は、第２の発明において、前記定電流制御手段の備える電気経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するための充電用電気経路と該駆動対象スイッチング素子の開閉制御端子から前記正の電荷を放電する放電用電気経路とのうちの少なくとも前記充電用電気経路を備え、前記定電流制御手段は、前記充電用電気経路を流れる電流を一定値に制御する充電用定電流制御手段を備え、前記異常検出用抵抗体は、前記充電用電気経路に設けられていることを特徴とする。

第４の発明は、第２の発明において、前記定電流制御手段の備える電気経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するための充電用電気経路と該駆動対象スイッチング素子の開閉制御端子から前記正の電荷を放電する放電用電気経路とのうちの少なくとも前記放電用電気経路を備え、前記定電流制御手段は、前記放電用電気経路を流れる電流を一定値に制御する放電用定電流制御手段を備え、前記異常検出用抵抗体は、前記放電用電気経路に設けられていることを特徴とする。

第５の発明は、第２の発明において、前記電気経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するための充電用電気経路と、該駆動対象スイッチング素子の開閉制御端子から前記正の電荷を放電する放電用電気経路とを備え、前記充電用電気経路および前記放電用電気経路はその一部が共通経路となって且つ該共通経路が前記駆動対象スイッチング素子の開閉制御端子に接続されており、前記定電流制御手段は、前記充電用電気経路を流れる電流を一定値に制御する充電用定電流制御手段と、前記放電用電気経路を流れる電流を一定値に制御する放電用定電流制御手段とを備え、前記異常検出用抵抗体は、前記共通経路に設けられていることを特徴とする。

上記発明では、充電用電気経路と放電用電気経路とで、異常検出用抵抗体を共有化することができる。

第６の発明は、第１〜５のいずれかの発明において、前記異常判断手段によって異常があると判断される場合、前記駆動対象スイッチング素子の駆動を制限する制限手段を備えることを特徴とする。

上記発明では、異常事態に対処することができる。

第７の発明は、第２〜５のいずれかの発明において、前記異常判断手段によって異常があると判断される場合、前記出力手段が前記異常検出用抵抗体の両端の電圧を予め定められた値に制御するように切り替える切替手段をさらに備えることを特徴とする。

上記発明では、定電流用抵抗体の抵抗値に異常が生じた場合であっても、異常検出用抵抗体を用いて定電流制御を継続することができる。

第８の発明は、第７の発明において、前記異常検出用抵抗体の抵抗値と前記定電流用抵抗体の抵抗値とが同一であることを特徴とする。

上記発明では、抵抗値を同一とすることで、切替の前後における設定変更を簡素化することが可能となる。

第９の発明は、第７または８の発明において、前記切替手段による切り替え後に前記異常判断手段によって異常があると判断される場合、前記駆動対象スイッチング素子の駆動を制限する制限手段を備えることを特徴とする。

上記発明では、異常事態に対処することができる。

第１０の発明は、第１〜９のいずれかの発明において、前記異常判断手段によって異常があると判断される場合、その旨を通知する通知手段をさらに備えることを特徴とする。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかる定電流制御異常の有無の判断処理の手順を示す流れ図。 第２の実施形態にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかるスイッチング素子の駆動回路を車載主機としての回転機に接続されたインバータの駆動回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＶおよび昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、電源２０を備えている。電源２０は、たとえば低電圧バッテリ１６を電源とするフライバックコンバータとすればよい。ドライブユニットＤＵは、さらに、半導体集積回路（ドライブＩＣ３０）を備えている。ドライブＩＣ３０の端子Ｔ１は、異常検出用抵抗体２２および定電流用抵抗体２４を介して電源２０の出力端子に接続されている。端子Ｔ１には、ＰチャネルＭＯＳ電界効果トランジスタ（充電用スイッチング素子３２）の入力端子（ソース）に接続され、充電用スイッチング素子３２の出力端子（ドレイン）は、端子Ｔ２を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。

差動増幅回路３４は、定電流用抵抗体２４および異常検出用抵抗体２２の接続点に接続される端子Ｔ３と端子Ｔ１と間の電圧（定電流用抵抗体２４の両端の電圧）に応じた電圧を出力する回路である。差動増幅回路３４の出力電圧Ｖｉｃは、オペアンプ３６のプラス入力端子に印加され、オペアンプ３６のマイナス入力端子には、基準電源３５の基準電圧Ｖｒｅｆが印加される。そして、オペアンプ３６の出力端子は、充電用スイッチング素子３２の開閉制御端子（ゲート）に接続されている。これにより、充電用スイッチング素子３２のゲート電圧は、差動増幅回路３４の出力電圧Ｖｉｃを基準電圧Ｖｒｅｆに一致させるように操作される。そしてこれにより、定電流用抵抗体２４の電圧降下量が規定値に制御され、ひいては定電流用抵抗体２４を流れる電流が目標値に制御される。

なお、オペアンプ３６の出力端子は、誤動作防止用抵抗体３８および端子Ｔ４を介して電源２０にプルアップされている。これは、オペアンプ３６の誤動作を防止するためのものである。また、充電用スイッチング素子３２のゲートおよびソース間には、保護用抵抗体４０が設けられている。これは、充電用スイッチング素子３２のソースおよびゲート間に耐圧を超える電圧が印加される事態を回避するためのものである。

上記スイッチング素子Ｓ＊＃のゲートには、端子Ｔ５を介してＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子４２）の入力端子（ドレイン）が接続され、放電用スイッチング素子４２の出力端子（ソース）は、端子Ｔ６、定電流用抵抗体２６および異常検出用抵抗体２８を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。

差動増幅回路４４は、定電流用抵抗体２６および異常検出用抵抗体２８の接続点に接続される端子Ｔ１０と端子Ｔ６との間の電圧（定電流用抵抗体２６の両端の電圧）に応じた電圧を出力する回路である。差動増幅回路４４の出力電圧Ｖｉｄは、オペアンプ４６のマイナス入力端子に印加され、オペアンプ４６のプラス入力端子には、基準電源３５の基準電圧Ｖｒｅｆが印加される。そして、オペアンプ４６の出力端子は、放電用スイッチング素子４２の開閉制御端子（ゲート）に接続されている。これにより、放電用スイッチング素子４２のゲート電圧は、差動増幅回路４４の出力電圧Ｖｉｄを基準電圧Ｖｒｅｆに一致させるように操作される。そしてこれにより、定電流用抵抗体２６の電圧降下量が規定値に制御され、ひいては定電流用抵抗体２６を流れる電流が目標値に制御される。

なお、オペアンプ４６の出力端子は、誤動作防止用抵抗体４８および端子Ｔ９を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これは、オペアンプ４６の誤動作を防止するためのものである。また、放電用スイッチング素子４２のゲートおよびソース間には、保護用抵抗体５０が設けられている。これは、放電用スイッチング素子４２のソースおよびゲート間に耐圧を超える電圧が印加される事態を回避するためのものである。

駆動制御部５２は、操作信号ｇ＊＃に応じてオペアンプ３６，４６を駆動するものである。すなわち、操作信号ｇ＊＃がオン操作指令である場合、オペアンプ３６を駆動状態として且つオペアンプ４６を停止状態とし、操作信号ｇ＊＃がオフ操作指令である場合、オペアンプ３６を停止状態として且つオペアンプ４６を駆動状態とする。

差動増幅回路６０は、異常検出用抵抗体２２と電源２０との接続点に接続される端子Ｔ８と端子Ｔ３との間の電圧（異常検出用抵抗体２２の両端の電圧）に応じた電圧を出力する。充電側異常判断部６２は、差動増幅回路６０の出力電圧Ｖｕｃに基づき、スイッチング素子Ｓ＊＃のゲート充電時における定電流制御の異常の有無を判断する。

充電側異常判断部６２は、セレクタ６４を操作して、オペアンプ３６のプラス入力端子に差動増幅回路６０の出力電圧Ｖｕｃを印加するように切り替える機能を有する。ここで、本実施形態では、異常検出用抵抗体２２の抵抗値Ｒ１と定電流用抵抗体２４の抵抗値Ｒ２とを同一に設定しており、差動増幅回路６０，３４による入力電圧と出力電圧との変換比率を同一としている。このため、差動増幅回路６０への切替後においても、定電流用抵抗体２４を流れる電流を目標値に制御することが可能となる。

一方、差動増幅回路６６は、端子Ｔ９と端子Ｔ１０との間の電圧（異常検出用抵抗体２８の両端の電圧）に応じた電圧を出力する。放電側異常判断部６８は、差動増幅回路６６の出力電圧Ｖｕｄに基づき、スイッチング素子Ｓ＊＃のゲート放電時における定電流制御の異常の有無を判断する。

放電側異常判断部６８は、セレクタ７０を操作して、オペアンプ４６のマイナス入力端子に差動増幅回路６６の出力電圧Ｖｕｄを印加するように切り替える機能を有する。ここで、本実施形態では、異常検出用抵抗体２８の抵抗値Ｒ４と定電流用抵抗体２６の抵抗値Ｒ３とを同一に設定しており、差動増幅回路６６，４４による入力電圧と出力電圧との変換比率を同一としている。このため、差動増幅回路６６への切替後においても、定電流用抵抗体２６を流れる電流を目標値に制御することが可能となる。

図３に、充電側異常判断部６２の処理の手順を示す。この処理は、たとえば所定周期で繰り返し実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ＊＃がオン操作指令であるか否かを判断する。そしてオン操作指令であると判断される場合、ステップＳ１２において、差動増幅回路６０の出力電圧Ｖｕｃと基準電圧Ｖｒｅｆとの乖離量が所定値（下回り量Δ１、上回り量Δ２）以下であるか否かを判断する。この処理は、定電流制御の異常の有無を判断するためのものである。ここで、下回り量Δ１は、定電流制御による実際の電流が目標値を下回る際の許容下限値を定めるものであり、上回り量Δ２は、定電流制御による実際の電流が目標値を上回る際の許容上限値を定めるものである。上記ステップＳ１２において否定判断される場合、定電流制御に異常があると判断し、ステップＳ１４においてＦＢ切替フラグがオンであるか否かを判断する。ＦＢ切替フラグは、先の図２に示したオペアンプ３６のプラス入力端子に差動増幅回路６０を接続するようにセレクタ６４が切替操作されている場合にオンとなり、切替操作されていない場合にオフとなるものである。

上記ステップＳ１４において否定判断される場合、ステップＳ１６において、先の図２に示したオペアンプ３６のプラス入力端子に差動増幅回路６０を接続するようにセレクタ６４を切り替え操作するとともに、ＦＢ切替フラグをオンとする。

一方、上記ステップＳ１４において肯定判断される場合、差動増幅回路６０を用いても定電流制御を行うことができないとして、ステップＳ１８において、フェール信号を出力する。これにより、先の図２に示す論理合成部７２を介してフェール信号ＦＬが制御装置１８に出力される。制御装置１８では、異常が生じた旨、ユーザに通知する処理を行ったり、異常時において退避走行をする処理を行なったりする。また、このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＶやコンバータＣＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。

なお、上記ステップＳ１６，Ｓ１８の処理が完了する場合や、ステップＳ１０において否定判断される場合、さらにステップＳ１２において肯定判断される場合には、この一連の処理を一旦終了する。

ちなみに、上記放電側異常判断部６８の処理も、図３と同様である。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）定電流用抵抗体２４，２６とは別に、異常検出用抵抗体２２，２８を備え、その電圧降下量（差動増幅回路６０，６６の出力電圧Ｖｕｃ，Ｖｕｄ）に基づき、定電流制御の異常の有無を判断した。これにより、定電流用抵抗体２４，２６の抵抗値が経年劣化等によって大きく変化しつつも電流を流すことが可能な異常等の場合であっても、その異常の有無を適切に判断することができる。

（２）定電流用抵抗体２４，２６の電圧降下（差動増幅回路３４，４４の出力電圧Ｖｉｃ，Ｖｉｄ）に基づく定電流制御に異常があると判断される場合、異常検出用抵抗体２２，２８の電圧降下量（差動増幅回路６０，６６の出力電圧Ｖｕｃ，Ｖｕｄ）に基づく定電流制御を行なった。これにより、定電流用抵抗体２４，２６の抵抗値に異常が生じた場合であっても、異常検出用抵抗体２２，２８を用いて定電流制御を継続することができる。

（３）異常検出用抵抗体２２の抵抗値Ｒ１と定電流用抵抗体２４の抵抗値Ｒ２とを同一として且つ、異常検出用抵抗体２８の抵抗値Ｒ４と定電流用抵抗体２６の抵抗値Ｒ３とを同一とした。これにより、セレクタ６４，７０の切替の前後における設定変更を簡素化することが可能となる。

（４）セレクタ６４，７０の切り替え後に異常があると判断される場合、インバータＩＶやコンバータＣＶをシャットダウンした。これにより、異常事態に対処することができる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図４に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図４において先の図２に示した部材に対応する部材については、便宜上同一の符号を付している。

本実施形態では、異常検出用抵抗体８０を、スイッチング素子Ｓ＊＃のゲートの充電経路および放電経路の共通部分に設ける。そして、差動増幅回路８２において、異常検出用抵抗体８０およびゲート間に接続される端子Ｔ１１と端子Ｔ２との間の電圧（異常検出用抵抗体８０の両端の電圧）に応じた電圧を異常判断部８４に出力する。異常判断部８４は、上記充電側異常判断部６２、放電側異常判断部６８および論理合成部７２と同様の機能を備えるものである。

なお、異常検出用抵抗体８０の抵抗値Ｒ５は、定電流用抵抗体２４，２６の抵抗値Ｒ２，Ｒ３と同一とし、差動増幅回路８２と差動増幅回路３４，４４とで、入力電圧に対する出力電圧の変換比率を同一とする。

以上説明した本実施形態によれば、先の第１の実施形態の上記各効果に加えて、さらに以下の効果が得られるようになる。

（５）異常検出用抵抗体８０を、充電経路および放電経路の共通経路に設けた。これにより、充電用電気経路と放電用電気経路とで異常検出用抵抗体８０を共有化することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「異常検出用抵抗体について」
異常検出用抵抗体としては、定電流用抵抗体と完全に別部材であるものに限らない。たとえば先の図２に示した構成において、定電流用抵抗体２４および異常検出用抵抗体２２を定電流用抵抗体として且つ、異常検出用抵抗体２２を異常検出用抵抗体としてもよい。この場合であっても、抵抗値の経年変化等が定電流用抵抗体の全部分に一律に生じないなら、異常検出用抵抗体の両端の電圧によって異常の有無を判断することは可能である。

「異常検出用抵抗体と定電流用抵抗体との配置について」
たとえば、先の図２において、異常検出用抵抗体２２と定電流用抵抗体２４との配置を入れ替えたり、異常検出用抵抗体２８と定電流用抵抗体２６との配置を入れ替えたりしてもよい。

またたとえば、異常検出用抵抗体２２や異常検出用抵抗体２８をドライブＩＣ３０に内蔵してもよい。もっともドライブＩＣ３０に対して外付けした方が、抵抗値の微調整を容易に行なえるというメリットがある。

さらにたとえば、定電流用抵抗体２４や定電流用抵抗体２６をドライブＩＣ３０に内蔵してもよい。もっともドライブＩＣ３０に対して外付けした方が、抵抗値の微調整を容易に行なえるというメリットがある。

「出力手段の入力信号の規格化について」
定電流用抵抗体２４，２６の電圧降下量を規定値に制御する処理と、異常検出用抵抗体２２，２８の電圧降下量を規定値に制御する処理との双方において、定電流の目標値を同一とするための設定としては、上記各実施形態において例示した手法に限らない。たとえば差動増幅回路３４，６０を備えることなく、オペアンプ３６に入力される電流検出に関する信号として、端子Ｔ１の電位または端子Ｔ３の電位を切り替えつつ用いるものとして且つ、切替の前後でオペアンプ３６に入力される閾値に関する信号の電位を変更してもよい。ただし、この場合、異常検出用抵抗体２２と定電流用抵抗体２４との配置関係は、先の図２に示したものとする。

「切替前後の定電流の目標値について」
上記各実施形態では、切替前後における定電流の目標値を同一としたがこれに限らない。たとえば先の図２に示した構成において、異常検出用抵抗体２２の抵抗値Ｒ１と定電流用抵抗体２４の抵抗値Ｒ２を相違させるなら、切替前後で目標値を相違させることができる。

「切替手段について」
上記各実施形態では、定電流用抵抗体２４，２６の電圧降下量の検出値を用いた定電流制御に異常があると判断される場合に、異常検出用抵抗体２２，２８の電圧降下量の検出値を用いた定電流制御に必ず切り替えたがこれに限らない。たとえば、電圧降下量がゼロであることで電流が流れない異常時等にあっては、切替を行なっても定電流制御を行うことができないと考えられることから、切り替えを行なわなくてもよい。

もっとも、切替手段を備えなくてもよい。

「定電流用スイッチング素子について」
定電流用スイッチング素子としては、ＭＯＳ電界効果トランジスタのように電圧制御形のトランジスタに限らない。たとえばバイポーラトランジスタのように電流制御形のトランジスタであってもよい。ただしこの場合、その開閉制御端子（ベース）に出力する信号は、電流信号となる。

「通知手段について」
通知手段としては、異常が生じたか否かについての２値的な情報を出力するものに限らない。たとえば、異常の種類を併せて通知するものであってもよい。すなわちたとえば、異常検出用抵抗体２２，２８の両端の電圧が過度に大きい場合やゼロではないが小さい場合（定電流制御による目標値の制御性の低下異常）と、上記両端の電圧がゼロとなる場合（電流が流れない異常）とのいずれであるかを通知してもよい。

「制限手段について」
制限手段としては、異常が生じることで電力変換回路（インバータＩＶ，コンバータＣＶ）を一律シャットダウンするものに限らない。たとえば、定電流制御による定電流が目標値よりも大きくなる場合、インバータＩＶの入力電圧の制限によってスイッチング素子Ｓ＊＃の耐圧を超える電圧の印加を回避しつつ、スイッチング素子Ｓ＊＃を駆動してもよい。これにより、モータジェネレータ１０を用いた退避走行が容易となる。なお、この処理を制御装置１８が行うためには、通知手段を、異常の種類を通知するものに変更すればよい。

「駆動対象スイッチング素子について」
駆動対象スイッチング素子としては、ＩＧＢＴに限らず、たとえばパワーＭＯＳ電界効果トランジスタ等であってもよい。この際、Ｎチャネルにも限らず、Ｐチャネルであってもよい。ただしこの場合、ソース電位に対してゲート電位を低下させることでオン状態となるため、ゲートから正の電荷を放電させることで駆動対象スイッチング素子がオン状態となる。

「定電流制御手段について」
定電流制御手段としては、定電流用抵抗体の両端の電圧を規定値に制御するものに限らない。たとえば、スイッチング素子Ｓ＊＃のゲートへの電荷の充電経路に、定電流ダイオードと、スイッチング素子とを備えるものであってもよい。

１８…制御装置、２２，２８，８０…異常検出用抵抗体、２４，２６…定電流用抵抗体、３２…充電用スイッチング素子（定電流用スイッチング素子の一実施形態）、４２…放電用スイッチング素子（定電流用スイッチング素子の一実施形態）、３６，４６…オペアンプ（出力手段の一実施形態）。

Claims (7)

1. 電圧制御形のスイッチング素子を駆動対象スイッチング素子とするスイッチング素子の駆動回路において、
   前記駆動対象スイッチング素子の開閉制御端子に電荷を充電するための電気経路を備えて且つ、該電気経路を流れる電流を一定値に制御する定電流制御手段と、
   前記電気経路に備えられた異常検出用抵抗体と、
   該異常検出用抵抗体の両端の電圧に基づき、前記定電流制御手段の異常の有無を判断する異常判断手段とを備え、
   前記定電流制御手段は、前記異常検出用抵抗体とは別の定電流用抵抗体と、該定電流用抵抗体に直列接続された定電流用スイッチング素子と、前記定電流用抵抗体の両端の電圧を規定値に制御すべく前記定電流用スイッチング素子の開閉制御端子に信号を出力する出力手段とを備え、
   前記異常判断手段によって異常があると判断される場合、前記出力手段が前記異常検出用抵抗体の両端の電圧を予め定められた値に制御するように切り替える切替手段をさらに備えることを特徴とするスイッチング素子の駆動回路。
2. 前記定電流制御手段の備える電気経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するための充電用電気経路と該駆動対象スイッチング素子の開閉制御端子から前記正の電荷を放電する放電用電気経路とのうちの少なくとも前記充電用電気経路を備え、
   前記定電流制御手段は、前記充電用電気経路を流れる電流を一定値に制御する充電用定電流制御手段を備え、
   前記異常検出用抵抗体は、前記充電用電気経路に設けられていることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記定電流制御手段の備える電気経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するための充電用電気経路と該駆動対象スイッチング素子の開閉制御端子から前記正の電荷を放電する放電用電気経路とのうちの少なくとも前記放電用電気経路を備え、
   前記定電流制御手段は、前記放電用電気経路を流れる電流を一定値に制御する放電用定電流制御手段を備え、
   前記異常検出用抵抗体は、前記放電用電気経路に設けられていることを特徴とする請求項１記載のスイッチング素子の駆動回路。
4. 前記電気経路は、前記駆動対象スイッチング素子の開閉制御端子に正の電荷を充電するための充電用電気経路と、該駆動対象スイッチング素子の開閉制御端子から前記正の電荷を放電する放電用電気経路とを備え、
   前記充電用電気経路および前記放電用電気経路はその一部が共通経路となって且つ該共通経路が前記駆動対象スイッチング素子の開閉制御端子に接続されており、
   前記定電流制御手段は、前記充電用電気経路を流れる電流を一定値に制御する充電用定電流制御手段と、前記放電用電気経路を流れる電流を一定値に制御する放電用定電流制御手段とを備え、
   前記異常検出用抵抗体は、前記共通経路に設けられていることを特徴とする請求項１記載のスイッチング素子の駆動回路。
5. 前記異常検出用抵抗体の抵抗値と前記定電流用抵抗体の抵抗値とが同一であることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子の駆動回路。
6. 前記切替手段による切り替え後に前記異常判断手段によって異常があると判断される場合、前記駆動対象スイッチング素子の駆動を制限する制限手段を備えることを特徴とする請求項１〜５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記異常判断手段によって異常があると判断される場合、その旨を通知する通知手段をさらに備えることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング素子の駆動回路。

Images