JP5250911B2 - 高集積密度画像センサの製造プロセス - Google Patents

Description

本発明は、非常に高い集積密度を有する電子画像センサの製造に関し、とりわけ薄型シリコン基板上の画像センサに関する。

薄型基板上の画像センサは、非常に薄いシリコン層の背面を介してセンサを照光することを可能にしつつ、センサの測色性能を向上させるように設計されている。この構成により、光子および光生成された電子の基板内での拡散が防止されるため、近隣の画素が異なる色に対応するために測色性能を大いに損なってしまう光学的クロストークが防止される。

薄型基板上での画像センサの製造は、一般に以下のステップを含む。すなわち、直径約１０〜２０センチメートルのウェーハを工業的規模で取り扱えるように、厚さ数百ミクロンの通常のシリコン基板で開始し、この基板の前面を単結晶シリコンのエピタキシャル層で被覆し、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の場合は、酸化物層により残りの基板から隔離する。この単結晶層の前面に、センサの様々な機能（本質的には画像取得である）に必要な電子回路構成が形成される。次に、この回路構成を擁する前面を介して、基板を工業的取り扱いのために十分な厚さの搬送基板に接合し、当初のシリコン基板を厚さ数ミクロンに薄型化する。この結果、シリコンの厚さが非常に薄くなるため、ウェーハの工業的取り扱いが不可能になり、これが接合された搬送基板の存在理由である。

このように形成された画像取得用電子部品からの信号は、一般に、この部品の一部を形成しない他の電子デバイスにより利用される。

薄型センサそのもののサイズ（従ってコスト）を増加させることなく画像取得用電子部品により遂行されるタスクをより複雑なものにするためには、フットプリントを最小化するとともに工業的形成プロセスを最適化するようなやり方で、補助電子回路を薄型センサと組み合わせることが望ましい。本発明により想定される１つの解決法は、一方は薄型画像センサであるとともに他方は薄型センサに電気的に接続された集積電子回路である２つの集積回路を、面同士で接合するというものである。

しかし、２つの回路を電気的に接続することについての問題は、解決が容易ではない。適切であるように思える１つの解決法では、（薄型化前の）センサが外部金属接続パッドを有し、対向する集積回路がそれらの真向かいに金属配線を有し、２つの回路の一方の金属配線上にインジウムボールが設けられるフリップチップ接続技法を用いる。インジウムボールのリフローにより、センサと補助集積回路とが、パッド同士が互いに半田付けされる。これは、センサを薄型化する前に行う必要があり、半田付けは、シリコンウェーハ全体に対するウェーハスケールでの処理の間、すなわち、シリコンウェーハを個々の集積回路チップに細分化する前に（センサと関連する集積回路との両方について）行わなければならない。

薄型化されたセンサのこれらのパッドを形成することが容易でないことに加え、薄型化されたセンサとそれに関連する集積回路とにより形成されるアセンブリの外部への接続のためのパッドを設けることも必要である。これは、２つのウェーハを面同士で半田付けする際に供されたセンサのパッドが、もはやアクセス不能であるからである。

さらに、このように半田付けを行うと、特にインジウム半田接合の存在と相容れない高い処理温度を要求する処理など、処理によっては薄型センサの背面上に行うことはもはや不可能である。

また、米国特許出願公開第２００６／００４３４３８号明細書は、薄型センサとＣＭＯＳ集積回路基板とを組み合わせるプロセスを教示している。このプロセスでは、薄型化される前のセンサ上での処理（特にシリコンに開口を形成し、それらに酸化物を再充填する）が要求され、後に、このように作成されたゾーン内において銅プラグによる接続を行うことができる。

従って、本発明は、簡潔さの観点から改良された、薄膜シリコン上の画像センサと関連する集積回路との両方を組み合わせた電子部品を形成するための製造方法を提供する。

より正確には、本発明は、薄型基板上の画像センサと、関連する集積回路とを備える電子部品を製造するための方法であって：
−半導体材料で作られた第１の基板の前面から画像センサを形成するステップであって、センサは、関連する集積回路の対応する第２の導電エリアとの接触の確立を意図した第１の導電エリアを備える、ステップと；
−第２の導電エリアを有する関連する集積回路を第２の基板の前面上に形成するステップであって、第２の基板の第２の導電エリアは、２つの基板がそれらの最終位置において重なっているときに第１または第２の基板の他の導電層により覆われていない、ステップと；
−２つの基板を前面同士で互いに接合するステップと；
−第１の基板を厚さ約２〜３０ミクロンに薄型化するステップと；
−第１の導電エリアの上方および第２の導電エリアの上方において、第１の薄型基板の半導体材料を、その全厚さの分だけ局所的にエッチングするステップと；
−第１のエリアおよび第２のエリアを、それらを覆う絶縁層を除去することにより局所的に剥き出しにするステップと；
−剥き出しにされた第１および第２のエリアに接触する導電層を堆積させるステップと；
−導電層をエッチングすることにより、画像センサの第１のエリアと関連する集積回路の第２のエリアとの間に個々の電気的接続を定義するステップと；
を含む、方法を提供する。

好ましくは、２つの基板の前面を平坦化後、２つの基板が、直接ウェーハ接合（分子付着）により、すなわち接着剤を添加することなく互いに接合される。

エリアを露出させるためのエッチング処理は、エッチング対象の層の性質により、１または２ステップで行うことができる。これは、薄型基板上のセンサのエリアを露出させるステップが、いくつかの絶縁層（堆積されたかまたは熱的に形成された）をエッチングするステップを含む一方、関連する回路のエリアを露出させるステップも、他の層、例えば２つの前面の平坦化層をエッチングするステップを含むからである。従って、ほとんどの場合において絶縁層は同じ性質、とりわけ酸化ケイ素ベースのものであるが、２つのエッチング処理は同じである必要はない。

第１の導電接触エリアは、電子部品の外部接続パッドに直接接続してもよく、かかるパッドは、接触エリアと同じ導電層の一部を形成してもよいし、形成しなくてもよい。

接続パッドは、その表面のほとんどにわたり第１の導電エリアに接触してもよいし、あるいは第１の導電エリアに対して横方向にオフセットされていてもよい。

第１の導電エリアの上方および第１の導電エリアに電気的に接続されることを意図した第２の導電エリアの上方における薄型基板の開口は、２つのエリアの上方における単一で共通の開口であってもよいし、互いに横方向に隔てられた２つの異なる開口であってもよい。

好ましくは、画像センサは、背面を介して照光されることを意図した薄層シリコン上のセンサであり、関連する集積回路は、画像処理回路であってもよい。

本発明の他の特長および利点は、下記の添付図面を参照して後続の詳細な説明を読むことで明らかになろう。

薄型化前の画像センサを示す。 画像センサの搬送前の関連する集積回路を示す。 関連する集積回路に面するようにセンサを配置するステップを示す。 センサと関連する回路とで構成されるアセンブリを示し、センサの基板は、２つの集積基板が互い接合された後に薄型化される。 薄型シリコンに開口をエッチングするステップを示す。 互いに接続される導電エリアを露出させるステップを示す。 薄型センサの背面上に導電層を堆積させるステップを示す。 センサと関連する集積回路と間に接続を形成するために導電層のエッチングするステップ、および部品の外部接続パッドを形成するためのステップ（オプション）を示す。 本発明による電子部品の代替の実施形態を示す。 それぞれセンサの導電エリアの上方および関連する回路の導電エリアの上方において、シリコンに２つの開口を有する１つの可能な構成を示す。 部品の代替の実施形態を示す。 シリコン内に切り込まれたボウルの底部ではなく、単結晶シリコン層の背面上に接続パッドが形成された実施形態を示す。 画像センサの導電エリアと部品用の外部接続パッドとが同じ層の一部を形成する別の実施形態を示す。

シリコンが感応する可視域の波長において画像を取得するための、薄型化された背面により照光されるシリコン上の画像センサに関して本発明を説明する。しかし、本発明は、他の材料で作られた基板上のセンサおよび他の波長（例えば赤外線）用のセンサにも適用可能である。

図１は、集積回路のアクティブ素子、とりわけ画像センサの感光素子が形成されるエピタキシャル表面層１２を有するシリコン基板１０を示す。例えば感光アクティブマトリクスおよび周辺回路を備えるセンサの電子回路は、各種の絶縁、導電または半導体層の堆積、エッチングおよびドーピングなどの従来処理により製造され、これらのすべての処理は、基板の前面、すなわちエピタキシャル層が配置された面（図１の最上面）を介して行われる。基板１０は、薄い酸化ケイ素層により基板から隔てられたエピタキシャル層を備えるバルク単結晶シリコン基板またはＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板であってもよい。

表現を単純化するため、図面は、厚さまたは幅のいずれに関しても縮尺が一定ではない。基板１０の厚さは数百ミクロンであり、多数の個々のセンサが一括して形成されるシリコンウェーハを工業的に取り扱うためには十分である。従ってこの段階では、基板１０はシリコンウェーハであり、後に基板は個々の部品に分割される。

センサの形成に用いる技術は、周辺回路だけでなく感光マトリクスの画素もがＭＯＳトランジスタから形成されるＣＭＯＳ技術であってもよい。

センサをそのセンサに関連する別の集積回路に接続するステップのみが本発明の主題を形成するため、この技術においてセンサを形成するすべてのステップは説明せず、センサ内に存在し得る各層の例を図面で示すことにより本発明の理解をより容易にする。

このため、図１は、基板の前面上に、半導体ゾーン１４がドーピングされたエピタキシャル層１２と、エピタキシャル層１２の上方に、絶縁層により互いに隔てられたいくつかのレベルに重ねられた導電層１６，１８，２０，２２とを象徴的に示す。導電層は、回路の機能性により要求される所望のフィーチャに従ってエッチングされ、かかる導電層は、絶縁層を通る導電バイアにより適所で互いに接続されてもよい。交互の導電層および絶縁層として連続的に堆積およびエッチングされるが、各絶縁層は区別せずにその全体を参照符号２４により示す。

第１の導電レベル１６は、堆積またはシリコンの熱酸化により形成された比較的厚い絶縁層２６（厚さのオーダー：１ミクロン）上の適所に堆積させてもよい。また、導電レベル１６は、堆積またはシリコンの熱酸化により形成されたより薄い絶縁層上に堆積させてもよい。

一般に、様々な導電レベルは、主にアルミニウムベースであってもよい。絶縁層は、とりわけ酸化ケイ素および／または窒化ケイ素で作ってもよい。レベル間の接続は、絶縁層を通るバイアにより形成してもよく、これらのバイアは、タングステンなどの導電材料で充填し得る。

例えばＭＯＳトランジスタのゲートを形成するために、多結晶シリコン層などの他の導電層が存在してもよく、（トランジスタ、フォトダイオードなどのソースおよびドレイン用に）他のｎ型またはｐ型の拡散を設けてもよい。それらは図示していない。

これらの層のすべては、ウェーハスケールの製造ステップ中にシリコン基板の前面を介して形成される。

従って、前面での製造ステップの最後には、センサ全体が、とりわけ別々にドーピングされたフィーチャを含む、エピタキシャル層１２が被覆されたシリコン基板１０の形態となり、このエピタキシャル層は、それ自体、いくつかのエッチングされた導電レベルが埋設された絶縁層２４で被覆されている。

次いで、絶縁平坦化層２８を前面上に堆積させることにより、先行する堆積およびエッチングステップで生じたかもしれないマイクロレリーフを有さない完全に平坦な前面が得られる。平坦化層２８は、高温であるかもしれない後続の処理の温度に耐えるように、無機材料（例えば酸化ケイ素または窒化ケイ素）で作られるのが好ましい。

この段階では、薄型センサの集積回路への接続を作成するために何らの特定の処理も行っていない。簡単に言えば、導電層１６，１８，２０および２２は、後に集積回路への接続を形成する対象の導電層が、接続が確立されるべき位置において別の導電層を覆わないように設計されている。これは、導電層との接続を可能にするために、導電層が絶縁層２４によってのみ接続点において基板から隔てられているからである。接続に供される導電層が第１の導電レベル１６である場合は、設計において注意することは特にない。

互いに接合された２つのチップを有するハイブリッド電子部品を形成するためにセンサと組み合わせられる集積回路も、ウェーハスケールの製造プロセスにより形成される。図２において、この集積回路は、図１のセンサと同様の層を備える。ここでも象徴的に示すように、シリコン基板３０上に前面から、拡散ゾーン３４と、いくつかの絶縁層４４により隔てられた重ねられた導電レベル３６，３８，４０，４２と、厚い酸化物ゾーン４６とが形成されている。導電層は、好ましくはアルミニウムベースであり、絶縁層は、好ましくは酸化ケイ素および／または窒化ケイ素で作られる。最終的に、マイクロレリーフが消失するように絶縁平坦化層４８を前面上に堆積させる。この平坦化層も、好ましくは酸化ケイ素または窒化ケイ素などの無機材料で作られる。

ここでも、接続がなされるべき位置において薄型センサへの接続に供される層が別の導電層で覆われていてはならないという導電体の設計以外には、事前に行うべきステップは特にない。接続に供される導電層が最終の導電レベル４２である場合は、注意すべきことは特にない。

ここでも、多数の画像センサと関連付けられる多数の集積回路をウェーハスケールで製造する際にウェーハを工業的に取り扱えるように、基板３０（シリコンウェーハ）の厚さは数百ミクロンである。

センサーチップおよび集積回路チップの寸法は、後述するように一方のチップを他方に対して張り出させることにより部品の外部への接続パッドのためのスペースを確保する必要はないため、全く同じでもよい（これは必須ではない）。

チップの集積されたフィーチャおよび関連する集積回路の集積されたフィーチャは、一方のチップの導電エリアが他方のチップのエリアに対して正確に配置されるように設計することにより、これから説明する方法でそれらが互いに接続されるようにしなければならない。

図３は、画像センサの基板１０が上方に載置された関連する集積回路の基板３０を示し、前記基板１０の前面は下方を向いている。従って、基板は、前面同士が向き合った状態で配置され、平坦化層２８および４８が互いに向き合っている。

２つの半導体ウェーハを、互いに正確に位置合わせする。次いで、それらを互いに当接させ、単純に直接接合（分子付着）により接合させる。分子付着の現象は、平面度が高い、すなわち粗さのない２つの表面を互いに当接された場合にこれらの表面の間に生じる非常に強い引力から得られる。これが、センサおよび関連する集積回路を製造するステップが平坦化ステップを含む理由である。平坦化は、好ましくは酸化ケイ素である絶縁材料を堆積させ、次いでＣＭＰ（化学機械研磨）を行うことにより行われる。

分子付着には、接合材料の添加を必要としない、特に、後続の製造ステップに耐えることが困難な有機接着剤の使用を避けられるという利点がある。

図４は、絶縁平坦化層２８および４８の間に材料を添加することなくこのように互いに接合されたウェーハを示す。接合に続いて、センサの基板１０を薄型化することにより非常に小さい厚さのシリコンのみを保つステップが行われ、この厚さは、実際、センサの動作に必要なｎ型またはｐ型の拡散（１４等）が形成されたエピタキシャル層１２の厚さとされる。図４は、この薄型化ステップ後の接合されたウェーハを示す。

薄型化処理は、機械加工、例えば機械ラッピング処理をを行い、続いて機械および／または化学研磨を行うことにより行われる。

残るシリコンの厚さは、極めて小さい（例えば、ＣＭＯＳ技術におけるセンサについては３〜５ミクロン、ＣＣＤセンサについてはそれよりもわずかに大きく、可視光に感応するセンサよりも赤外線波長に感応するセンサの方が大きい）。本発明は、基板の半導体材料を１０ミクロン未満にまで薄型化したときに特に有益であり、これは、非常に薄い基板には従来のリソグラフィ処理により開口を切り込み、これらの開口に導電金属を堆積させることが容易なためである。

関連する集積回路の基板３０が、基板１０上に形成された画像センサの機械的完全性を確保するための支持体として供されることによってのみ、後続のウェーハスケールの製造ステップが可能になる、ということが理解されよう。

基板１０および３０はそれらの前面を介して互いに接合されているため、センサの前面および関連する集積回路の前面は、今やアクセス不能である。エピタキシャル層１２の背面（図４の上部）を介して、各種のプロセス処理、とりわけ、下方に配置された関連する集積回路に各センサを電気的に接続するために必要な処理、および、好ましくは同時に、回路を外部に接続するための接続パッドを形成するために必要とされる処理が行われる。

図４において、Ｐ１は、前面での製造ステップ中にセンサ上に形成された導電層のうちの１つの一部を形成する導電接触エリアを示す。本例では、エリアＰ１は、厚い熱酸化ケイ素層２６上に最初に形成された層１６の一部である。従って、図４では、基板１０が反転されてその前面が下方を向いているため、このエリアはこの酸化物層２６の下方に配置されている。

センサのエリアＰ１は、関連する集積回路の対応する導電エリアＰ２への接続に供される。好ましくは、エリアＰ１は、センサを製造するためのプロセスにおいて第１の金属配線レベルの一部を形成し、エリアＰ２は、関連する集積回路を製造するためのプロセスにおいて最終の金属配線レベルの一部を形成する。従って、エリアＰ２は導電層４２に形成される。

エリアＰ２は、エリアＰ１と重ならず、さらにセンサまたは関連する集積回路のいずれの導電層部分とも重ならない。

直接ウェーハ接合により２つの基板を接合した後の製造プロセスステップは、図５〜図８を参照して説明する以下の処理を含む。

まず（図５）、エリアＰ１の上方およびエリアＰ２の上方において、エピタキシャル層１２のシリコンを、その全厚さの分だけエッチングする。エッチングは、絶縁層２４または２６はエッチングしないエッチャントを使用して行う。図５に示す例では、エリアＰ１およびエリアＰ２の両方を取り巻くゾーン全体にわたり、シリコンが開口している。

この開口により、上部に導電層１６が堆積された厚い酸化物層２６が露出する。導電層１６が別の絶縁（薄い酸化または窒化ケイ素）層上に堆積されていた場合は、この別の層が露出することになろう。また、シリコンにおける開口により、エリアＰ２の上方の絶縁層２４も露出する。絶縁層２４は、実際、重なった導電層１６〜２２を互いに隔離するように堆積された絶縁層の重なりであることを想起されたい。エリアＰ２の上方に導電層部分は存在しない。

次に（図６）、レジストマスクを通じて、露出が所望されるエリアＰ１の全体にわたり、絶縁層２６を局所的にエッチングする。シリコンも導電層もエッチングしないエッチャントを使用する。また、絶縁層２４も、平坦化層２８、平坦化層４８、およびオプションの下側の層と共に、導電層４２に至るようにその全深さの分だけエッチングされる。これらのエッチングステップにより、（エリアＰ１における）層１６および（エリアＰ２における）層４２が局所的に露出する。それらのステップは、エリアＰ１およびエリアＰ２の上方に開口するレジストマスクを通じて単一の処理で行ってもよいし、開口の１つに各々対応する２つの異なるマスクを通じて２つの処理で行ってもよいし、エリアＰ１およびＰ２の上方に開口するマスクおよびエリアＰ２の上方のみに開口する別のマスクを通じて２つの処理で行ってもよい。層２４，２８および４８を単一のエッチャントによりエッチングできない場合は、エリアＰ２において行うエッチングステップで、いくつかのエッチャントを連続的に用いる必要があるかもしれない。

次に（図７）、センサの背面全体を覆うとともに剥き出しになったエリアＰ１および剥き出しになったエリアＰ２に接触するように、導電層５０（とりわけアルミニウムまたは銅で作ってもよい）を堆積させる。

次に（図８）、センサ全体にわたり、センサの接触エリアＰ１と関連する集積回路の接触エリアＰ２導電層５０との間に確立されるべき相互接続が定義され、同時に、導電層５０の他の可能な用途が定義されるように、導電層５０をエッチングする。これらの他の用途には、とりわけ、接続パッドの形成、および画像センサの感光マトリクスの背面上における光学マスキンググリッドの形成が含まれる。

図８は、導電層５０によりエリアＰ２とエリアＰ１との間に確立された電気的接続を示し、層５０は、サイズが数十ミクロンのゾーンにわたりエリアＰ１を覆うことにより、部品の外部接続パッドＰＬ１を構成している。従って、接続パッドは、本例では接続層５０の一部により形成され、パッドは、その表面全体にわたり、または最低でもその表面のほとんどにわたり、下側の導電エリアＰ１に接触している。部品の封入中に、このゾーンＰＬ１に接続ワイヤを接合してもよい。

また、図８には、エッチング後にエピタキシャル層１２の後部に残るかもしれない層５０の一部も示している。この部分層ＧＲは、センサの感光マトリクスの画素上に光を通過させるとともに、エピタキシャル層の後部に基準電位の印加を可能にするアパーチャグリッド構成を有してもよい。この部分層ＧＲは、例えば部品のグランド接続パッドに接続する。

エッチング後に残る金属層５０は、（グランド接続に関する部分を除き）センサのアクティブ部分のシリコン１２に再付着してはならないことが重要である。これは、本発明によるプロセスが薄型化前の処理について特に簡略化されているため、センサのアクティブ部分のシリコン半導体が開口の側壁上で露出しているかもしれず、接続がシリコンに直接接触すべきではないためである。

図９は、エリアＰ１のサイズが外部接続パッドＰＬ１のサイズよりもはるかに小さい実施形態を示す。従って、層５０に形成された接続パッドＰＬ１は酸化物層２６上に存在し、図６に示すステップにおいてこの酸化物層に小さな開口のみを形成することにより、接続層５０をエリアＰ１に接触させる。

図１０は、部品内部の接触がセンサのエリアＰ１と関連する集積回路のエリアＰ２との間に確立され、この接触が外部接続パッドとは関連していない構成を示す。従って、２つの接触エリアＰ１およびＰ２に関連するゾーンＰＬ１は存在しない。本発明により形成される電子部品では、外部接続パッドに関連する接続と、接続パッドに関連しない接続とが同様に存在してもよい。

外部接続パッドの有無に関わらず、図５に示すステップにおいてエピタキシャル層に切り込む開口の寸法は、最小化することが望ましい。図１〜図９は、接触エリアＰ１（外部接続パッドＰＬ１も）と接触エリアＰ２との両方を取り巻く単一の開口を示している。しかし、２つの別々の開口を、一方は接触エリアＰ１の上方に、他方は接触エリアＰ２の上方に設け、これらの２つのエリアを接続する導電層５０に、これらの２つの開口を隔てるシリコン１２の上方を通過させてもよい。しかし、２つの開口を隔てるこのシリコン部は、接続がグランド電位への接続でない限り、感光素子を擁する残りのシリコン層から完全に隔離されていなければならない。これが図１０に示す状況であり、シリコンに作られる開口の寸法が小さいため外部接続パッドがない場合に特に適用可能であるが、かかるパッドがある場合にも適用可能である。また、センサのエリアＰ１と関連する集積回路のエリアＰ２とが部品上で互いにあまり近くない場合であっても、このシステムを通じてこれらのエリアを接続することも可能である。しかし、接続ルート上の理由から、エリアＰ１と接続対象のエリアＰ２とは、非常に近く配置されていることが好ましい。

一般に、そして特に関連する外部接続パッドがある場合には、センサと関連する集積回路との電気的接触は集積回路チップの周縁上に形成されるが、本発明の原理は、スペースが利用可能である限り、接触が２つの回路の表面におけるいずれの場所に配置される場合にも適用可能である。

図１１は、図１０から着想を得た、すなわち、エリアＰ１のための層１２に形成された開口がエリアＰ２のための開口から隔てられている別の構成を示す。ただし、図１０と異なり、接続パッドが設けられ、その接続パッドは、単結晶シリコン層１２内に切り込まれた開口内ではなくこの層の背面上に配置されている。この場合、パッドＰＬ１がシリコン１２内の開放周辺トレンチにより完全に取り囲まれることが確実になるように対策が取られる。このため、パッドＰＬ１は、残りのシリコン層１２から隔離されたシリコンアイランド１２０上に形成される。パッドを形成するとともに一方ではエリアＰ１に、他方ではエリアＰ２に接触する金属層５０の部分は、アイランド１２０のシリコンには接触するが、残りのシリコン層１２には接触しない（ただし、この層の電位を設定することを意図したグランドパッドである場合は除く）。

図１２は、図８の実施形態の変形を示し、導電層１６内に形成された接触エリアＰ１が、厚い（ＬＯＣ／ＯＳまたは他の）酸化物層の下方ではなく非常に薄い絶縁層（ＭＯＳトランジスタゲートの酸化物または電荷移動ゲートの酸化物の厚さを有する）の下方に存在している。本発明の原理は変更されていないが、エッチングされる厚さが小さいため図５の絶縁体エッチングステップが簡略化されている（実際、マスクを使用しない化学エッチングにより絶縁体を除去するだけで十分なこともあり得る）。

図１３は、図１１の実施形態の変形を示し、この変形は、図８にも適用可能、すなわち、導電層１６が下方に配置される絶縁層２６が薄いか厚いかとは無関係に適用可能である。本実施形態では、外部接続パッドＰＬ１が、エリアＰ１と同じ導電層１６の一部を形成し、パッドＰＬ１の形成に供されるのが層５０ではない。従って、層５０は、層１６のわずかな一部のみを覆い、このわずかな一部が接触エリアＰ１を構成する。また、層１６の広い部分が、外部接続パッドＰＬ１を構成する。このため、本実施形態では、図６で説明したステップの絶縁エッチングで、接触エリアＰ１だけでなく、エリアＰ１に隣接しているか否かに関わらず、形成されるパッドＰＬ１に対応するゾーン全体を露出させておく。

図８〜図１３は、ほとんど最終の製造段階における本発明による電子部品のいくつかの構造例を示す。

最後の製造ステップ（不図示）には、背面を保護絶縁層で覆うステップと、ＰＬ１などの外部接続パッドの反対側においてこの層に開口を設けるステップとを含むパッシベーションステップが含まれる。しかし、かかるパッシベーションステップは、導電層５０の堆積させる前、さらには厚い酸化物層２６ならびに絶縁層２４，２８および４８に開口を設ける前、従って図５に示すステップと図６に示すステップとの間に行うこともできることを指摘しておくべきである。導電接触エリアを露出させるステップには、当然、パッシベーション層を局所的に除去する処理が含まれる。

次いで、カラー画像センサのためのカラーフィルタを設置する。

最終的に、半導体ウェーハを個々のチップに細分化し、各チップは、センサが電気的に直接接続された関連する集積回路に重ねられた、背面照光を有する薄型基板上の画像センサを備える。細分化処理は、例えば鋸引きなどの従来処理で特に問題はない。

次いで、例えばチップをパッケージに搭載するため、および接続パッドＰＬ１とパッケージとの間に接続ワイヤを接合するため、従来の封入ステップを行う。

背面を介して照光されることを意図したシリコン基板上のセンサとして画像センサを説明した。可視光域における画像センサ、特にカラー画像センサに最もよく使用される材料は、シリコンである。しかし、本発明は、他の材料上に形成された、他の波長域（とりわけ赤外線、紫外線およびＸ線域）における画像取得用のセンサにも適用可能である。基板は、例えばヒ化ガリウムまたはＨｇＣｄＴｅで作ってもよい。

Claims (14)

1. 薄型基板上の画像センサと、関連する集積回路とを備える電子部品を製造するための方法であって：
   −半導体材料で作られた第１の基板（１０，１２）の前面から前記画像センサを形成するステップであって、前記センサは、前記関連する集積回路の対応する第２の導電エリア（Ｐ２）との接触の確立を意図した第１の導電エリア（Ｐ１）を備える、ステップと；
   −前記第２の導電エリアを有する前記関連する集積回路を第２の基板（３０）の前面上に形成するステップであって、前記第２の基板の前記第２の導電エリア（Ｐ２）は、前記２つの基板がそれらの最終位置において重なっているときに前記第１または前記第２の基板の他の導電層により覆われていない、ステップと；
   −その後、前記２つの基板を前面同士で互いに接合するステップと；
   −その後、前記第１の基板を厚さ約２〜３０ミクロンに薄型化するステップと；
   −その後、前記第１の導電エリアの上方および前記第２の導電エリアの上方において、前記第１の薄型基板の半導体材料を、その全厚さの分だけ局所的にエッチングするステップと；
   −その後、前記第１のエリアおよび前記第２のエリアを、それらを覆う絶縁層を除去することにより局所的に剥き出しにするステップと；
   −その後、前記剥き出しにされた第１（Ｐ１）および第２（Ｐ２）のエリアに接触する導電層（５０）を堆積させるステップと；
   −その後、前記導電層をエッチングすることにより、前記画像センサの第１のエリアと前記関連する集積回路の第２のエリアとの間に個々の電気的接続を定義するステップと；
   を含む、方法。
2. 前記２つの基板の各々の前面を平坦化後、前記２つの基板が、直接ウェーハ接合（分子付着）により互いに接合されることを特徴とする、請求項１に記載の方法。
3. 前記第１の導電エリア（Ｐ１）が、前記部品の外部接続パッド（ＰＬ１、図１３）をも形成する導電層（１６）に属することを特徴とする、請求項１または２に記載の方法。
4. 互いに接続された少なくとも１つの第１および１つの第２のエリアが、前記部品の外部接続パッドにも接続されることを特徴とする、請求項１または２に記載の方法。
5. 前記接続パッド（ＰＬ１、図８および図１２）が、その表面のほとんどにわたり、前記第１の導電エリア（Ｐ１）に接触していることを特徴とする、請求項４に記載の方法。
6. 前記外部接続パッド（ＰＬ１、図９および図１１）が、前記第１の導電エリアに対して横方向にオフセットされていることを特徴とする、請求項４に記載の方法。
7. 前記第１の導電エリアの上方および前記第２の導電エリアの上方において、前記第１の薄型基板を局所的にエッチングするステップに続き、パッシベーション層を堆積させるステップが行われ、かつ前記第１および第２のエリアを局所的に露出させるステップが、前記第１および第２のエリアの反対側において前記パッシベーション層に開口を設けるステップを含むことを特徴とする、請求項１〜６のいずれか一項に記載の方法。
8. 第１の導電エリアの上方および前記第１の導電エリアに電気的に接続されることを意図した第２の導電エリアの上方において局所的に前記第１の薄型基板をエッチングするステップが、互いに横方向に隔てられた２つの異なる開口を形成するステップ（図１０）を含むことを特徴とする、請求項１〜７のいずれか一項に記載の方法。
9. 前記第１の導電エリア（Ｐ１）が、前記部品の外部接続パッド（ＰＬ１、図１３）をも形成する導電層（１６）に属することを特徴とする、請求項１〜８のいずれか一項に記載の方法。
10. 互いに接続された少なくとも１つの第１および１つの第２のエリアが、前記部品の外部接続パッドにも接続されることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
11. 前記接続パッド（ＰＬ１、図８）が、その表面のほとんどにわたり、前記第１の導電エリア（Ｐ１）に接触していることを特徴とする、請求項１０に記載の方法。
12. 前記外部接続パッド（ＰＬ１、図９）が、前記第１の導電エリアに対して横方向にオフセットされていることを特徴とする、請求項１０に記載の方法。
13. 前記接続パッド（ＰＬ１）が、前記第１の基板の半導体物質の全厚さにわたりアイランドの全周囲に切り込まれたトレンチにより前記第１の基板の半導体物質の残りから完全に隔離された第１の基板の半導体物質中に形成される半導体アイランド上に形成されていることを特徴とする、請求項１０に記載の方法。
14. 前記センサが、背面を介して照光されることを意図した薄層シリコン上の画像センサであることを特徴とする、請求項１〜１３のいずれか一項に記載の方法。

Images