JP2013077711A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013077711A JP2013077711A JP2011216930A JP2011216930A JP2013077711A JP 2013077711 A JP2013077711 A JP 2013077711A JP 2011216930 A JP2011216930 A JP 2011216930A JP 2011216930 A JP2011216930 A JP 2011216930A JP 2013077711 A JP2013077711 A JP 2013077711A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- wafer
- semiconductor device
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000010949 copper Substances 0.000 claims abstract description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052802 copper Inorganic materials 0.000 claims abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 33
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005275 alloying Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 238000005286 illumination Methods 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 abstract description 27
- 230000035515 penetration Effects 0.000 abstract description 13
- 235000012431 wafers Nutrition 0.000 description 44
- 239000000758 substrate Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 10
- 239000000956 alloy Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910018565 CuAl Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- SKRPCQXQBBHPKO-UHFFFAOYSA-N fluorocyclobutane Chemical compound FC1CCC1 SKRPCQXQBBHPKO-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/9202—Forming additional connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】貫通電極と配線との接続部位の抵抗のバラつきを低減させて、配線信頼性を向上させる。
【解決手段】貫通電極用の穴部を設け、配線層に対してオーバエッチングを施す。穴部に銅を埋め込むことにより、銅からなる貫通電極を形成させて、アルミニウムからなる配線と接続させた後、熱処理により貫通電極と配線とが接続される接触領域Ｇを合金化させることで、貫通電極と配線との抵抗バラつきを低減させて、配線信頼性を向上させる。本技術は、半導体装置と、その製造に適用することができる。
【選択図】図１２
【解決手段】貫通電極用の穴部を設け、配線層に対してオーバエッチングを施す。穴部に銅を埋め込むことにより、銅からなる貫通電極を形成させて、アルミニウムからなる配線と接続させた後、熱処理により貫通電極と配線とが接続される接触領域Ｇを合金化させることで、貫通電極と配線との抵抗バラつきを低減させて、配線信頼性を向上させる。本技術は、半導体装置と、その製造に適用することができる。
【選択図】図１２
Description
本技術は、半導体装置および半導体装置の製造方法に関し、特に、抵抗のばらつきを低減し、配線信頼性を向上できるようにした半導体装置および半導体装置の製造方法に関する。
近年、デジタルスチルカメラやスマートフォンへの応用で、小型カメラモジュールの市場が注目されている。カメラモジュールに使われるＣＣＤ（Charge Coupled Devices）、およびＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサなどの固体撮像素子では半導体技術の微細化に伴い、イメージセンサ性能の向上やフットプリントの縮小、高集積化が向上してきた。そして、それらをさらに向上させる技術の一つとして、半導体集積回路の３次元化が挙げられている。この一例として、画素アレイを備えた半導体素子を備えた半導体素子と、ロジック回路を備えた半導体素子といった異なる機能を備えた半導体素子を接合させ、画素アレイおよびロジック回路間を、シリコン基板を貫通させて構成される貫通電極（ＴＳＶ：Through-Silicon Via）を使って電気的に接続し、裏面照射型の固体撮像装置を構成する半導体装置の製造方法が報告されている（特許文献１参照）。
ところで、裏面照射型や表面照射型に関わらず、貫通電極ＴＳＶを用いた半導体装置を構成する場合、画素アレイを備えた半導体素子とロジック回路を備えた半導体素子とを電気的に接続するため、貫通電極ＴＳＶは、低抵抗で高い配線信頼性を確保する必要がある。また、貫通電極ＴＳＶの場合、特に電気的に確実に接続させるために、シリコン基板だけでなく接合面も貫通させて半導体素子深部にまで形成する必要がある。
しかしながら、半導体素子深部にまで貫通電極ＴＳＶを形成する技術は、エッチング量の上限が貫通電極ＴＳＶの径、深さ、レイアウト、および生産性などの条件で決まっているため制限される。そのため、層間膜が厚い場合、半導体素子深部にまで貫通電極ＴＳＶが達しない恐れがある。また、エッチングレートを大きくすると、貫通電極ＴＳＶの深さの制御性が悪くなり、最もエッチングレートが速い貫通電極ＴＳＶ（径が大きい、または浅い貫通電極ＴＳＶ）においては、過剰にエッチングが進行し、直下の配線を後退させるだけでなく、配線材料表面を酸化させる可能性がある。その結果、抵抗ばらつきの増大と配線信頼性の劣化を発生させる恐れがある。
これらの対策として、一般的に、貫通電極ＴＳＶ直下の配線に窒化タンタルＴａＮ膜や窒化チタンＴｉＮ膜などのバリアメタル膜をエッチングストッパ層として形成する方法が用いられてきた。しかしながら、径や深さが数μm乃至十数μmに達する貫通電極ＴＳＶに対して、数十nm乃至百数十nmのバリアメタル膜厚を形成するのでは、十分なエッチングストッパ層を得ることはエッチングの制御性および生産性の観点から困難である。
本技術は、このような状況に鑑みてなされたものであり、特に、貫通電極ＴＳＶと、配線との接触領域を合金化して接続することにより、抵抗のばらつきを低減し、配線信頼性を向上できるようにするものである。
本技術の一側面の半導体装置は、電極および配線の接触領域が合金化して接続されており、前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される電極とすることができる。
前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極とすることができる。
前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第２のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続されるようにすることができる。
前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続されるようにすることができる。
本技術の裏面照射型固体撮像装置は、請求項１に記載の半導体装置を含ませるようにすることができる。
本技術の一側面の半導体装置の製造方法は、電極および配線の接触領域が合金化して接続される工程を含み、前記工程において、前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続されるようにすることができる。
前記工程において、前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成されるようにすることができる。
前記工程には、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられる第１の工程と、前記第１のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第２の工程とを含ませるようにすることができ、前記第２の工程において、前記第２のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続されるようにすることができる。
前記第２の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続されるようにすることができる。
本技術の裏面照射型固体撮像装置の製造方法は、請求項７に記載の半導体装置の製造方法を含ませるようにすることができる。
本技術の一側面においては、半導体装置における電極および配線の接触領域が合金化して接続され、前記電極が、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化されて接続される電極とされる。
本技術によれば、半導体装置における抵抗のばらつきを低減し、配線信頼性を向上させることが可能となる。
［従来の半導体装置の構成例］
本技術を適用した半導体装置について説明するにあたり、従来の半導体装置と、その製造方法について、裏面照射型の固体撮像素子の半導体装置を例にして説明する。
本技術を適用した半導体装置について説明するにあたり、従来の半導体装置と、その製造方法について、裏面照射型の固体撮像素子の半導体装置を例にして説明する。
まず、第１の工程において、図１の左部で示される、画素アレイを備えた第１の半導体ウェハ１（以下、ＣＩＳ基板１とも称する）と、図１の右部で示される、ロジック回路を備えた第２の半導体ウェハ２（以下、ロジック基板２とも称する）とが生成される。ＣＩＳ基板１は、図１の左部で示されるように、シリコン基板Ｆ１２上に、画素毎に設けられる、光電変換素子であるフォトダイオードＰＤおよび配線ＣＣの他、図示しない画素トランジスタや転送トランジスタのソース領域、ドレイン領域、および、その周辺には多層配線、並びに層間膜Ｆ１１が構成されている。また、ロジック基板２は、シリコン基板Ｆ２２上に、図示しない複数のMOSトランジスタ用の素子分離領域、ソース領域、およびドレイン領域、並びに層間膜Ｆ２１や多層の配線ＣＬなど信号処理の為のロジック回路が構成されている。尚、ＣＩＳ基板１の配線ＣＣは、銅Ｃｕから構成されており、ロジック基板２の配線ＣＬは、アルミニウムＡｌより構成されている。
第２の工程において、図２で示されるように、ＣＩＳ基板１とロジック基板２との層間膜Ｆ１１，Ｆ２１が、ＣＭＰ（Chemical Mechanical Polishing）によりその表面が平坦化されて、貼り合わせられることにより接合される。そして、ＣＩＳ基板１側が、削られて薄膜化される。図２においては、図１の左部で示されているＣＩＳ基板１が、上下反転された状態で、接合面Ｂに沿って、ロジック基板２に載せられた状態で貼り合わされている状態が示されている。
第３の工程において、図３で示されるように、貫通電極ＴＳＶを形成するために層間膜Ｆ１３がＣＩＳ基板１側に形成される。そして、ロジック基板２の配線ＣＬと接続するための、接合面Ｂを貫通する貫通電極用の穴部Ｈ１、およびＣＩＳ基板１の配線ＣＣと接続するための貫通電極用の穴部Ｈ２が、それぞれ電極ＣＬ，ＣＣの手前位置、または配線ＣＬ，ＣＣの位置まで開口形成される。さらに、穴部Ｈ１，Ｈ２の内壁は、ＣＩＳ基板１に対して絶縁するための絶縁膜が形成される。
このとき、穴部Ｈ１，Ｈ２の径は、例えば１乃至５μmで形成され、その深さは３乃至１５μmで形成される。また穴部Ｈ１，Ｈ２を介する配線ＣＬ，ＣＣの幅は１μm以上で形成され、厚さは１００nm乃至１μmで形成される。
第４の工程において、穴部Ｈ１，Ｈ２の底部の酸化膜がエッチングにより除去される。ところで、穴部Ｈ１，Ｈ２のうち、特により深い穴部Ｈ１については、その深さの制御が難しいため、底部の酸化膜のバラつきが大きくなり易い。このため、理想的には、図３の一点鎖線で囲まれた部位として示されるように、穴部Ｈ１の底部は、配線ＣＬに到達した深さとなることが望ましいが、実際には、ずれが生じる。すなわち、例えば、図４の一点鎖線で囲まれた部位として示されるように、穴部Ｈ１の底部が配線ＣＬに到達しない、いわゆる、アンダーエッチングとなり、接続オープン不良となる恐れがある。
そこで、オーバエッチングを過度に適用する必要があるが、例えば、図５の一点鎖線で囲まれた部位として示されるように、配線ＣＬの残膜が少なくなったり、配線ＣＬ表面にエッチングダメージ層や酸化層が形成されたりする恐れがある。
このようなオーバエッチングへの対策として、図６の一点鎖線で囲まれた部位として示されるように、配線ＣＬにエッチングストッパ層ＴＣＶを形成することで、配線ＣＬの残膜を増やすことが考えられる。しかしながら、径や深さが数μm乃至十数μmに達する貫通電極ＴＳＶ用の穴部Ｈ１に対して、一般的に用いられる数十μm乃至百数十nmのバリアメタル膜厚を形成するだけで、十分なエッチングストッパ層ＴＣＶを得ることは、エッチング処理の制御性および生産性の観点から困難である。また、数百nm程度の十分に厚いエッチングストッパ層ＴＣＶを形成した場合、穴部Ｈ１に銅が埋め込まれて形成される貫通電極ＴＳＶと配線ＣＬとの接触抵抗が高くなる恐れがある。
図７には、上述したようなアンダーエッチングおよびオーバエッチングにより形成される貫通電極ＴＳＶ１の構造が示されている。すなわち、銅からなる貫通電極ＴＳＶ１をオーバエッチングにより形成すると、図７の左部で示されるように、配線表面の窒化チタンＴｉＮ層からアルミニウム層に到達する構成となるため、制御上容易に形成することができる。しかしながら、アルミニウム層は、図７の左部のバツ印で示されるように、形成時に界面が酸化されるため、抵抗が増大し、配線信頼度が低下する。尚、ここでいう配線信頼度とは、配線のEM（Electronic Migration）耐性、およびSM（Stress Migration）耐性の高さを示すものである。また、アンダーエッチングの場合、図７の中央部で示されるように、貫通電極ＴＳＶ１は、深さバラつきを考慮する必要があるため、深さの制御が困難なものになると共に、銅からなる貫通電極ＴＳＶ１とアルミニウムからなる配線との間には窒化チタンＴｉＮ層が含まれることになるため、抵抗が高くなる恐れがある。尚、深さを正確に制御できれば、高い配線信頼性を獲得できるが実現はかなり困難である。
［本技術を適用した半導体装置の構成］
以上のように、半導体装置を構成する、銅からなる貫通電極ＴＳＶとアルミニウムからなる配線との接続については、貫通電極ＴＳＶ用の穴部の深さの制御性が比較的容易であって、接続部位の抵抗が低抵抗で、かつ、配線信頼性が高いことが理想的である。
以上のように、半導体装置を構成する、銅からなる貫通電極ＴＳＶとアルミニウムからなる配線との接続については、貫通電極ＴＳＶ用の穴部の深さの制御性が比較的容易であって、接続部位の抵抗が低抵抗で、かつ、配線信頼性が高いことが理想的である。
そこで、本技術を適用した半導体装置においては、銅からなる貫通電極ＴＳＶとアルミニウムからなる配線とが接触する領域（以下、接触領域とも称する）を合金化することで、上述した理想的な構成を実現する。
［本技術を適用した半導体装置の製造処理］
そこで、図８のフローチャートを参照して、本技術を適用した裏面照射型の固体撮像素子を構成する半導体装置の製造処理（製造方法）について説明すると共に、半導体装置の構成について説明する。尚、図８のフローチャートを参照して製造処理を説明するに当たり、参照する図９乃至図１２において、図１乃至図６における構成と同一の構成については、同一の名称および同一の符号を付しており、その説明は適宜省略するものとする。
そこで、図８のフローチャートを参照して、本技術を適用した裏面照射型の固体撮像素子を構成する半導体装置の製造処理（製造方法）について説明すると共に、半導体装置の構成について説明する。尚、図８のフローチャートを参照して製造処理を説明するに当たり、参照する図９乃至図１２において、図１乃至図６における構成と同一の構成については、同一の名称および同一の符号を付しており、その説明は適宜省略するものとする。
ステップＳ１において、図１の左部で示されるように、画素アレイを備えた第１の半導体ウェハ１（以下、ＣＩＳ基板１とも称する）が生成される。
ステップＳ２において、図１の右部で示されるように、ロジック回路を備えた第２の半導体ウェハ２（以下、ロジック基板２とも称する）とが生成される。
ステップＳ３において、図２で示されるように、ＣＩＳ基板１とロジック基板２との層間膜Ｆ１１，Ｆ２１が、ＣＭＰ（Chemical Mechanical Polishing）によりその表面が平坦化されて、貼り合わせられることにより接合される。
ステップＳ４において、ＣＩＳ基板１側が、削られることにより、全体が薄膜化される。
ステップＳ５において、図３で示されるように、貫通電極ＴＳＶを形成するために層間膜Ｆ１３がＣＩＳ基板１側に形成される。
ステップＳ６において、図９で示されるように、ロジック基板２の配線ＣＬと接続するための、シリコン基板Ｆ１２および接合面Ｂを貫通する貫通電極用の穴部Ｈ１、およびＣＩＳ基板１の配線ＣＣと接続するためのシリコン基板Ｆ１２を貫通する貫通電極用の穴部Ｈ２が、それぞれ電極ＣＬ，ＣＣの手前位置、または配線ＣＬ，ＣＣの位置まで開口形成される。
ステップＳ７において、図９における穴部Ｈ１，Ｈ２の内壁が、ＣＩＳ基板１に対して絶縁するための絶縁膜が形成される。このとき、穴部Ｈ１，Ｈ２の径は、上述同様に、例えば１乃至５μmで形成され、その深さは３乃至１５μmで形成される。また穴部Ｈ１，Ｈ２を介する配線ＣＬ，ＣＣの幅は１μm以上で形成され、厚さは１００nm乃至１μmで形成される。尚、上述したように、配線ＣＬは、アルミニウムＡｌにより、配線ＣＣは、銅Ｃｕにより、それぞれ構成されている。
ステップＳ８において、穴部Ｈ１，Ｈ２の底部の酸化膜がエッチングにより除去される。この時の条件としては、直下の配線ＣＣ，ＣＬにバリアメタル層が有る場合、選択比の高い条件である事が望ましい。一例として、バリアメタル層が窒化チタンＴｉＮやチタンＴｉ、タンタルＴａや窒化タンタルＴａＮ、または、その積層の場合、常温で、圧力を１０乃至７０mTorrに、Source Powerを７００乃至２０００Wに設定すると共に、オクタフルオロシクロブタンＣ４Ｆ８、アルゴンＡｒ、および酸素O２を用いて、ガス流量比をＣ４Ｆ８／Ａｒ／Ｏ２＝９／１／１とし、基板バイアスを５０乃至３００Ｗに設定して、３０秒乃至３分程度のエッチング処理が行われる。この条件であれば、下地のエッチングストッパ層の選択比は２以上確保できる見込みとなる。
しかしながら、バリアメタル層の存在に関わらず、下地の配線ＣＬの残膜は100nm以上あればオーバーエッチされても支障はない。このとき、図９の一点鎖線で囲まれる範囲で示されるように、配線ＣＬの上面にはエッチングにより窒化膜層や酸化膜層といった高抵抗層ＯＦが形成される。または、金属表面が露出されることにより、自然酸化膜からなる高抵抗層ＯＦが形成される。
ステップＳ９において、図１０で示されるように、穴部Ｈ１，Ｈ２にスパッタリング法でバリアメタル膜ＢＭが形成される。この時、図１０の一点鎖線で囲まれる範囲で示されるように、配線ＣＬの上面に形成された高抵抗層ＯＦが除去される。バリアメタル膜ＢＭは、窒化チタンＴｉＮやチタンＴｉ、タンタルＴａや窒化タンタルＴａＮ、または、その積層の場合、穴部Ｈ１，Ｈ２の内壁に数nm乃至数十nmの厚さで形成される。尚、穴部Ｈ１，Ｈ２の底部にあるバリアメタル膜ＢＭは、高抵抗層ＯＦと一緒に除去されてもよい。
ステップＳ１０において、図１１で示されるように、穴部Ｈ１，Ｈ２にスパッタリング法によって銅（Ｃｕ）膜が数百nm程度の膜厚で形成され、硫酸銅が用いられたメッキ法により銅Ｃｕが埋め込められ、貫通電極ＴＳＶ１，ＴＳＶ２が形成される。その後、貫通電極ＴＳＶ１，ＴＳＶ２には、ＣＭＰ法による処理が施され、銅Ｃｕ配線層が埋め込み形成されて、デュアルダマシン配線構造が形成される。
ステップＳ１１において、ＣＩＳ基板１およびロジック基板２の全体が加熱されることにより、貫通電極ＴＳＶ１と配線ＣＬ間で、アルミニウムＡｌと銅Ｃｕとが相互拡散されて、図１２で示されるように、貫通電極ＴＳＶ１と配線ＣＬとの接触領域Ｇが合金化される。ここでの加熱は、温度が４００℃程度に設定され、雰囲気は真空、大気、酸素雰囲気、または、窒化雰囲気のいずれの雰囲気であっても処理可能であり、１時間程度の熱処理が行われる。この熱処理が行われる過程で、配線ＣＬのアルミニウムＡｌおよび貫通電極ＴＳＶの銅Ｃｕの合金成分が、銅Ｃｕからなる貫通電極ＴＳＶ１の内部に拡散して、銅Ｃｕからなる貫通電極ＴＳＶ１の一部が合金化される。また、このとき、アルミニウムＡｌからなる配線ＣＬには、銅Ｃｕからなる貫通電極ＴＳＶ１の銅Ｃｕ成分との反応層が接触領域Ｇ（=ＣｕＡｌ合金層）として形成される。
ＣｕＡｌ合金層からなる接触領域Ｇは、貫通電極ＴＳＶ１の底面から貫通電極ＴＳＶ１内部に達するまで合金化された部分、およびアルミニウムＡｌからなる配線ＣＬの反応層（=ＣｕＡｌ合金層）の範囲までである。
この結果、銅Ｃｕからなる貫通電極ＴＳＶ１とアルミニウムＡｌからなる配線ＣＬとは、図７の右部において、一点鎖線で囲まれる範囲で示されるように、その接触領域Ｇが合金化されることになる。この際、穴部Ｈ１の深さについては、オーバエッチングであっても合金化されることにより配線の後退や酸化も生じないため、深さの制御を比較的容易にすることが可能となる。また、接触領域Ｇは合金化されることにより、低抵抗で、かつ、配線信頼性を高めることが可能となる。
結果として、貫通電極ＴＳＶ１と配線ＣＬとの先端部分が接続される接触領域において、抵抗ばらつきの増大を防止することができ、優れた配線信頼性を得ることが可能になると共に、さらに、制御性および生産性に優れた貫通電極を備えた半導体装置を製造することが可能となる。
尚、一般的な配線で銅ＣｕとアルミニウムＡｌを合金化させると、合金化時に銅Ｃｕが拡散し、Voidができ、信頼性が劣化する懸念がある。しかしながら、貫通電極ＴＳＶ１では、サイズが数μmと大きく、銅Ｃｕの占める体積が非常に大きいため、Voidの発生はほぼない。さらに、合金化部そのものは信頼性に優れるため、構造的にストレスが集中し、弱いとされる貫通電極の端部と配線部との接続部位のEM耐性およびSM耐性を向上させることができるので、配線信頼性を向上させることが可能となる。
また、以上においては、裏面照射型の固体撮像素子の半導体装置の構成例について説明してきたが、本技術は、固体撮像素子に限るものではなく、その他の半導体装置に適用することも可能である。さらに、以上においては、貫通電極の材質が銅Ｃｕであり、配線の材質がアルミニウムＡｌである場合、接触領域をＣｕＡｌ合金化する例について説明してきたが、貫通電極および配線のそれぞれの材質は合金化が可能な材質同士であれば、他の材質で構成するようにしてもよい。また、合金化する際、熱処理する例について説明してきたが、合金化が可能であれば、貫通電極や配線を含む半導体装置の構造に影響を与えない限り、他の手法で合金化するようにしてもよい。
また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
さらに、上述のフローチャートで説明した各ステップは、１つの工程で実行する他、複数の工程で分担して実行することができる。
また、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの工程で実行する他、複数の工程で分担して実行することができる。
尚、本技術は以下のような構成を取ることができる。
（１） 電極および配線の接触領域が合金化して接続されており、
前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される電極である
半導体装置。
（２） 前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極である
（１）に記載の半導体装置。
（３） 前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通する
前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第１のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
（１）または（２）に記載の半導体装置。
（４） 前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
（１）乃至（３）のいずれかに記載の半導体装置。
（５）
（１）乃至（４）のいずれかに記載の半導体装置を含む
裏面照射型固体撮像装置。
（６） 電極および配線の接触領域が合金化して接続される工程を含み、
前記工程において、前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される
半導体装置の製造方法。
（７） 前記工程において、前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１
のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成される
（６）に記載の半導体装置の製造方法。
（８） 前記工程は、
前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられる第１の工程と、
前記第１のウェハを貫通する
前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第２の工程とを含み、
前記第２の工程において、前記第２のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
（６）または（７）に記載の半導体装置の製造方法。
（９） 前記第２の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
（６）乃至（８）のいずれかに記載の半導体装置の製造方法。
（１０） （６）乃至（９）のいずれかに記載の半導体装置の製造方法を含む
裏面照射型固体撮像装置の製造方法。
（１） 電極および配線の接触領域が合金化して接続されており、
前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される電極である
半導体装置。
（２） 前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極である
（１）に記載の半導体装置。
（３） 前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通する
前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第１のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
（１）または（２）に記載の半導体装置。
（４） 前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
（１）乃至（３）のいずれかに記載の半導体装置。
（５）
（１）乃至（４）のいずれかに記載の半導体装置を含む
裏面照射型固体撮像装置。
（６） 電極および配線の接触領域が合金化して接続される工程を含み、
前記工程において、前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される
半導体装置の製造方法。
（７） 前記工程において、前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１
のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成される
（６）に記載の半導体装置の製造方法。
（８） 前記工程は、
前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられる第１の工程と、
前記第１のウェハを貫通する
前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第２の工程とを含み、
前記第２の工程において、前記第２のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
（６）または（７）に記載の半導体装置の製造方法。
（９） 前記第２の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
（６）乃至（８）のいずれかに記載の半導体装置の製造方法。
（１０） （６）乃至（９）のいずれかに記載の半導体装置の製造方法を含む
裏面照射型固体撮像装置の製造方法。
１ ＣＩＳ基板， ２ ロジック基板， Ｆ１１ 層間膜， Ｆ１２ シリコン基板， Ｆ１３ 層間膜， Ｆ２１ 層間膜， Ｆ２２ シリコン基板， ＰＤ フォトダイオード， ＯＦ 酸化膜， ＢＭ バリアメタル膜， ＣＣ，ＣＬ 配線， Ｈ１，Ｈ２ 穴部， ＴＳＶ１，ＴＳＶ２ 貫通電極， Ｇ 合金層
Claims (10)
- 電極および配線の接触領域が合金化して接続されており、
前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される電極である
半導体装置。 - 前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極である
請求項１に記載の半導体装置。 - 前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する工程において、前記第２のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
請求項２に記載の半導体装置。 - 前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
請求項３に記載の半導体装置。 - 請求項１に記載の半導体装置を含む
裏面照射型固体撮像装置。 - 電極および配線の接触領域が合金化して接続される工程を含み、
前記工程において、前記電極は、ロジック回路および配線を含む第１の半導体ウェハと、光電変換部および配線を含む第２の半導体ウェハとの電気的な接触領域が合金化して接続される
半導体装置の製造方法。 - 前記工程において、前記電極は、前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられ、前記第１のウェハを貫通して、電気的な接触領域が合金化して接続される貫通電極として構成される
請求項６に記載の半導体装置の製造方法。 - 前記工程は、
前記第１の半導体ウェハと前記第２のウェハとが貼り合わせられる第１の工程と、
前記第１のウェハを貫通する前記貫通電極を構成するための貫通孔にバリアメタル膜を形成する第２の工程とを含み、
前記第２の工程において、前記第２のウェハに設けられたアルミニウムからなる配線表面のアルミニウム酸化膜が除去され、銅からなる前記貫通電極と前記アルミニウムからなる配線とが、その接触領域が合金化されることにより接続される
請求項７に記載の半導体装置の製造方法。 - 前記第２の工程において、前記銅からなる前記貫通電極と前記アルミニウムからなる配線とは、加熱により、その接触領域が合金化されることにより接続される
請求項８に記載の半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法の工程を含む
裏面照射型固体撮像装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011216930A JP2013077711A (ja) | 2011-09-30 | 2011-09-30 | 半導体装置および半導体装置の製造方法 |
| US13/587,317 US9287311B2 (en) | 2011-09-30 | 2012-08-16 | Semiconductor device and semiconductor-device manufacturing method |
| EP12184812.1A EP2575174A3 (en) | 2011-09-30 | 2012-09-18 | Semiconductor device and semiconductor-device manufacturing method |
| CN201210355337.5A CN103035660B (zh) | 2011-09-30 | 2012-09-21 | 半导体器件和半导体器件制造方法 |
| CN201810048763.1A CN108110023B (zh) | 2011-09-30 | 2012-09-21 | 半导体器件和电子器件 |
| US15/057,375 US9865639B2 (en) | 2011-09-30 | 2016-03-01 | Semiconductor device and semiconductor-device manufacturing method |
| US15/862,366 US10586823B2 (en) | 2011-09-30 | 2018-01-04 | Semiconductor device and semiconductor-device manufacturing method |
| US16/750,810 US11139331B2 (en) | 2011-09-30 | 2020-01-23 | Semiconductor device and semiconductor-device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011216930A JP2013077711A (ja) | 2011-09-30 | 2011-09-30 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013077711A true JP2013077711A (ja) | 2013-04-25 |
| JP2013077711A5 JP2013077711A5 (ja) | 2014-11-06 |
Family
ID=47040538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011216930A Pending JP2013077711A (ja) | 2011-09-30 | 2011-09-30 | 半導体装置および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US9287311B2 (ja) |
| EP (1) | EP2575174A3 (ja) |
| JP (1) | JP2013077711A (ja) |
| CN (2) | CN103035660B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072612A (ja) * | 2014-09-26 | 2016-05-09 | 信越化学工業株式会社 | ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 |
| WO2017150146A1 (ja) * | 2016-02-29 | 2017-09-08 | パナソニック・タワージャズセミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2021535613A (ja) * | 2018-09-04 | 2021-12-16 | 中芯集成電路（寧波）有限公司 | ウェハレベルパッケージ方法及びパッケージ構造 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8736069B2 (en) * | 2012-08-23 | 2014-05-27 | Macronix International Co., Ltd. | Multi-level vertical plug formation with stop layers of increasing thicknesses |
| JP6128787B2 (ja) | 2012-09-28 | 2017-05-17 | キヤノン株式会社 | 半導体装置 |
| JP6041607B2 (ja) | 2012-09-28 | 2016-12-14 | キヤノン株式会社 | 半導体装置の製造方法 |
| US8987914B2 (en) | 2013-02-07 | 2015-03-24 | Macronix International Co., Ltd. | Conductor structure and method |
| US20140252561A1 (en) * | 2013-03-08 | 2014-09-11 | Qualcomm Incorporated | Via-enabled package-on-package |
| US8993429B2 (en) | 2013-03-12 | 2015-03-31 | Macronix International Co., Ltd. | Interlayer conductor structure and method |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| US9117526B2 (en) | 2013-07-08 | 2015-08-25 | Macronix International Co., Ltd. | Substrate connection of three dimensional NAND for improving erase performance |
| US9070447B2 (en) | 2013-09-26 | 2015-06-30 | Macronix International Co., Ltd. | Contact structure and forming method |
| US8970040B1 (en) | 2013-09-26 | 2015-03-03 | Macronix International Co., Ltd. | Contact structure and forming method |
| US9343322B2 (en) | 2014-01-17 | 2016-05-17 | Macronix International Co., Ltd. | Three dimensional stacking memory film structure |
| US9304283B2 (en) * | 2014-05-22 | 2016-04-05 | Texas Instruments Incorporated | Bond-pad integration scheme for improved moisture barrier and electrical contact |
| US9721964B2 (en) | 2014-06-05 | 2017-08-01 | Macronix International Co., Ltd. | Low dielectric constant insulating material in 3D memory |
| US9356040B2 (en) | 2014-06-27 | 2016-05-31 | Macronix International Co., Ltd. | Junction formation for vertical gate 3D NAND memory |
| CN104332464B (zh) * | 2014-08-28 | 2017-06-06 | 武汉新芯集成电路制造有限公司 | 一种功率器件与控制器件的集成工艺 |
| US9379129B1 (en) | 2015-04-13 | 2016-06-28 | Macronix International Co., Ltd. | Assist gate structures for three-dimensional (3D) vertical gate array memory structure |
| US9478259B1 (en) | 2015-05-05 | 2016-10-25 | Macronix International Co., Ltd. | 3D voltage switching transistors for 3D vertical gate memory array |
| KR102290020B1 (ko) * | 2015-06-05 | 2021-08-19 | 삼성전자주식회사 | 스택드 칩 구조에서 소프트 데이터 페일 분석 및 구제 기능을 제공하는 반도체 메모리 장치 |
| US9425209B1 (en) | 2015-09-04 | 2016-08-23 | Macronix International Co., Ltd. | Multilayer 3-D structure with mirror image landing regions |
| CN106505030B (zh) * | 2015-09-06 | 2019-07-26 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构的制备方法 |
| CN108370423B (zh) * | 2016-01-18 | 2021-04-20 | 索尼公司 | 固态摄像元件和电子设备 |
| US10296698B2 (en) * | 2016-12-14 | 2019-05-21 | Globalfoundries Inc. | Forming multi-sized through-silicon-via (TSV) structures |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244186A (ja) * | 1993-02-16 | 1994-09-02 | Kawasaki Steel Corp | 多層配線構造の半導体装置及びその製造方法 |
| JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
| JP2000353703A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 半導体装置の製造方法 |
| JP2001093976A (ja) * | 1999-09-21 | 2001-04-06 | Nec Corp | 半導体装置およびその製造方法 |
| JP2010514177A (ja) * | 2006-12-20 | 2010-04-30 | ウードゥヴェ セミコンダクターズ | 高集積密度画像センサの製造プロセス |
| JP2011077085A (ja) * | 2009-09-29 | 2011-04-14 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2011096851A (ja) * | 2009-10-29 | 2011-05-12 | Sony Corp | 半導体装置とその製造方法、及び電子機器 |
| JP2011138841A (ja) * | 2009-12-26 | 2011-07-14 | Canon Inc | 固体撮像装置および撮像システム |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2947818B2 (ja) * | 1988-07-27 | 1999-09-13 | 株式会社日立製作所 | 微細孔への金属穴埋め方法 |
| US5262354A (en) | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US6285082B1 (en) | 1995-01-03 | 2001-09-04 | International Business Machines Corporation | Soft metal conductor |
| US6565729B2 (en) * | 1998-03-20 | 2003-05-20 | Semitool, Inc. | Method for electrochemically depositing metal on a semiconductor workpiece |
| JP4083921B2 (ja) * | 1998-05-29 | 2008-04-30 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100550505B1 (ko) * | 2001-03-01 | 2006-02-13 | 가부시끼가이샤 도시바 | 반도체 장치 및 반도체 장치의 제조 방법 |
| JP4123415B2 (ja) * | 2002-05-20 | 2008-07-23 | ソニー株式会社 | 固体撮像装置 |
| JP2004273523A (ja) * | 2003-03-05 | 2004-09-30 | Renesas Technology Corp | 配線接続構造 |
| US20060246699A1 (en) * | 2005-03-18 | 2006-11-02 | Weidman Timothy W | Process for electroless copper deposition on a ruthenium seed |
| US20060244138A1 (en) * | 2005-04-27 | 2006-11-02 | International Business Machines Corporation | Techniques for improving bond pad performance |
| JP4280277B2 (ja) * | 2006-09-28 | 2009-06-17 | 株式会社神戸製鋼所 | 表示デバイスの製法 |
| US7791198B2 (en) * | 2007-02-20 | 2010-09-07 | Nec Electronics Corporation | Semiconductor device including a coupling region which includes layers of aluminum and copper alloys |
| JP4600576B2 (ja) * | 2008-05-08 | 2010-12-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2009295676A (ja) * | 2008-06-03 | 2009-12-17 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2010080897A (ja) * | 2008-09-29 | 2010-04-08 | Panasonic Corp | 半導体装置及びその製造方法 |
| JP5985136B2 (ja) | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| JP5853351B2 (ja) * | 2010-03-25 | 2016-02-09 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び電子機器 |
| US20120001336A1 (en) * | 2010-07-02 | 2012-01-05 | Texas Instruments Incorporated | Corrosion-resistant copper-to-aluminum bonds |
| JP5640630B2 (ja) | 2010-10-12 | 2014-12-17 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
-
2011
- 2011-09-30 JP JP2011216930A patent/JP2013077711A/ja active Pending
-
2012
- 2012-08-16 US US13/587,317 patent/US9287311B2/en active Active
- 2012-09-18 EP EP12184812.1A patent/EP2575174A3/en not_active Withdrawn
- 2012-09-21 CN CN201210355337.5A patent/CN103035660B/zh active Active
- 2012-09-21 CN CN201810048763.1A patent/CN108110023B/zh active Active
-
2016
- 2016-03-01 US US15/057,375 patent/US9865639B2/en active Active
-
2018
- 2018-01-04 US US15/862,366 patent/US10586823B2/en active Active
-
2020
- 2020-01-23 US US16/750,810 patent/US11139331B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244186A (ja) * | 1993-02-16 | 1994-09-02 | Kawasaki Steel Corp | 多層配線構造の半導体装置及びその製造方法 |
| JP2000021892A (ja) * | 1998-06-26 | 2000-01-21 | Nec Corp | 半導体装置の製造方法 |
| JP2000353703A (ja) * | 1999-06-11 | 2000-12-19 | Sony Corp | 半導体装置の製造方法 |
| JP2001093976A (ja) * | 1999-09-21 | 2001-04-06 | Nec Corp | 半導体装置およびその製造方法 |
| JP2010514177A (ja) * | 2006-12-20 | 2010-04-30 | ウードゥヴェ セミコンダクターズ | 高集積密度画像センサの製造プロセス |
| JP2011077085A (ja) * | 2009-09-29 | 2011-04-14 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| JP2011096851A (ja) * | 2009-10-29 | 2011-05-12 | Sony Corp | 半導体装置とその製造方法、及び電子機器 |
| JP2011138841A (ja) * | 2009-12-26 | 2011-07-14 | Canon Inc | 固体撮像装置および撮像システム |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072612A (ja) * | 2014-09-26 | 2016-05-09 | 信越化学工業株式会社 | ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法 |
| WO2017150146A1 (ja) * | 2016-02-29 | 2017-09-08 | パナソニック・タワージャズセミコンダクター株式会社 | 半導体装置及びその製造方法 |
| KR20180110011A (ko) * | 2016-02-29 | 2018-10-08 | 타워재즈 파나소닉 세미컨덕터 컴퍼니 리미티드 | 반도체 장치 및 그 제조방법 |
| CN108701614A (zh) * | 2016-02-29 | 2018-10-23 | Towerjazz松下半导体有限公司 | 半导体装置及其制造方法 |
| JPWO2017150146A1 (ja) * | 2016-02-29 | 2018-12-20 | パナソニック・タワージャズセミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US10483125B2 (en) | 2016-02-29 | 2019-11-19 | Towerjazz Panasonic Semiconductor Co., Ltd. | Semiconductor device and method for manufacturing same |
| KR102116060B1 (ko) | 2016-02-29 | 2020-05-27 | 타워재즈 파나소닉 세미컨덕터 컴퍼니 리미티드 | 반도체 장치 및 그 제조방법 |
| JP2021535613A (ja) * | 2018-09-04 | 2021-12-16 | 中芯集成電路（寧波）有限公司 | ウェハレベルパッケージ方法及びパッケージ構造 |
| US11450582B2 (en) | 2018-09-04 | 2022-09-20 | Ningbo Semiconductor International Corporation | Wafer-level package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20200161362A1 (en) | 2020-05-21 |
| US20130082341A1 (en) | 2013-04-04 |
| US10586823B2 (en) | 2020-03-10 |
| CN103035660B (zh) | 2018-04-17 |
| US20160181303A1 (en) | 2016-06-23 |
| US11139331B2 (en) | 2021-10-05 |
| EP2575174A3 (en) | 2013-08-21 |
| US9287311B2 (en) | 2016-03-15 |
| EP2575174A2 (en) | 2013-04-03 |
| CN108110023A (zh) | 2018-06-01 |
| CN103035660A (zh) | 2013-04-10 |
| US20180130842A1 (en) | 2018-05-10 |
| CN108110023B (zh) | 2019-08-09 |
| US9865639B2 (en) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11139331B2 (en) | Semiconductor device and semiconductor-device manufacturing method | |
| JP6031765B2 (ja) | 半導体装置、電子機器、及び、半導体装置の製造方法 | |
| US9136163B2 (en) | Manufacturing method for semiconductor device and semiconductor device | |
| JP6041607B2 (ja) | 半導体装置の製造方法 | |
| WO2015040798A1 (ja) | 半導体装置及びその製造方法 | |
| TW201023331A (en) | Semiconductor device and method for forming the same | |
| JP2007059769A (ja) | 半導体装置の製造方法、半導体装置およびウエハ | |
| JP2011054637A (ja) | 半導体装置およびその製造方法 | |
| WO2010035375A1 (ja) | 半導体装置及びその製造方法 | |
| JP2011258687A (ja) | 半導体装置およびその製造方法 | |
| JP2013021001A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI798198B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| TWI701792B (zh) | 半導體元件及其製備方法 | |
| JP4847072B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2016157832A (ja) | 半導体装置およびその製造方法 | |
| TWI604590B (zh) | 半導體裝置及其製造方法 | |
| US8105917B2 (en) | Connection pad structure for an image sensor on a thinned substrate | |
| JP2013046006A (ja) | 半導体装置及びその製造方法 | |
| TWI705527B (zh) | 形成積體電路結構之方法、積體電路裝置、和積體電路結構 | |
| JP2014103137A (ja) | 半導体装置及びその製造方法 | |
| JP2019021745A (ja) | 半導体装置及びその製造方法 | |
| TWI559414B (zh) | 基底穿孔製程 | |
| JP2016062903A (ja) | 積層型半導体素子及びその製造方法 | |
| TWI447881B (zh) | 矽貫通電極結構及其製法 | |
| TWI502716B (zh) | 一種製作矽貫通電極的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140922 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150716 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160317 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160714 |