JP6746547B2 - 光電変換装置、撮像システムおよび光電変換装置の製造方法 - Google Patents
光電変換装置、撮像システムおよび光電変換装置の製造方法 Download PDFInfo
- Publication number
- JP6746547B2 JP6746547B2 JP2017174711A JP2017174711A JP6746547B2 JP 6746547 B2 JP6746547 B2 JP 6746547B2 JP 2017174711 A JP2017174711 A JP 2017174711A JP 2017174711 A JP2017174711 A JP 2017174711A JP 6746547 B2 JP6746547 B2 JP 6746547B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- photoelectric conversion
- conversion device
- thickness
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
光電変換装置の概要を説明する。図1(a)は光電変換装置の主要部である半導体デバイス1の斜視図である。図1(b)、(c)は半導体デバイス1の一例の分解斜視図である。図1(a)に示した半導体デバイス1は、図1(a)または図1(b)に示したように、第1半導体基板10と第2半導体基板20が電気的に接続された状態で上下に重なっている。
半導体デバイス1とパッケージ2を含む光電変換装置1000の構成を、図3を用いて説明する。本実施形態ではパッケージ2は固定部材3、透明部材4、熱伝導部材5、支持部材6を含むがこの構成に限定されることはない。
図3(a−2)は図3(a−1)において丸で囲んだ部分の拡大図である。第2半導体基板20に対して第1半導体基板10とは反対側には、熱伝導性部材6が設けられている。熱伝導性部材6は枠状の固定部材3の開口部に位置しており、不図示の部分で固定部材3に固定されている。熱伝導性部材6を開口部に位置させることにより、光電変換装置の厚みの増加を抑制することができる。
図5を用いて、光電変換装置の製造方法を説明する。
第1半導体ウエハ100の表面1030(おもて面)にイオン注入法等の公知の半導体素子形成技術を用いて複数の領域に光電変換素子群(不図示)を形成する。各光電変換素子群は、複数の光電変換素子が配列されてなる。(図5(a))。典型的な半導体ウエハである単結晶シリコンウエハの形状はSEMI規格(Semiconductor Equipment and Materials International)で定められている。以下、SEMI規格で定められたもののうち、光電変換装置の製造に実用的に使用されるシリコンウエハのサイズの一例を示す。直径が150.000(±0.20)mmのウエハでは、ウエハの中心(センターポイント)の厚みは675(±20)μmである。直径が200.000(±0.20)mmのウエハでは、ウエハの中心(センターポイント)の厚みは725(±20)μmである。直径が300.000(±0.20)mmのウエハではウエハの中心の厚みは775(±20)μmである。なお、括弧付で±とした値は公差である。これらの厚みのいずれかを第1半導体ウエハ100の厚みT10として採用することができる。
工程aの後、第1半導体ウエハ100の表面1030の上に、公知の多層配線技術を用いて、複数の絶縁体層と複数の導電体層を含む第1多層膜110を形成する。第1多層膜110の厚みはT12である。典型的にT12はT10よりも小さい(T12<T10)。複数の導電体層の全層が同じ材料であってもよいし、異なる材料であってもよく、例えばアルミニウム層と銅層とが混在していてもよい。このようにして、第1半導体ウエハ100と、第1半導体ウエハ100に第1多層膜110を含む第1部材111を用意する(図5(b))。第1部材111の厚みはT10とT12の和である。
第2半導体ウエハ200の表面2030(おもて面)にイオン注入法等の公知の半導体素子形成技術を用いて複数の領域に半導体素子群(不図示)を形成する。各半導体素子群は、複数の半導体素子が配列されてなる。(図5(c))。第2半導体ウエハ200の厚みT20も第1半導体ウエハ100の厚みT10同様に、SEMI規格で定められた厚みを採用することができる。なお、第1半導体ウエハ100と第2半導体ウエハ200は直径が同じものを用いることが望ましい。
工程cの後、第2半導体ウエハ200の表面2030に、公知の多層配線技術を用いて、複数の絶縁体層と複数の導電体層を含む第2多層膜210を形成する。第2多層膜210の厚みはT22である。典型的にT22はT20よりも小さい(T22<T20)。複数の導電体層の全層が同じ材料であってもよいし、異なる材料であってもよく、例えばアルミニウム層と銅層とが混在していてもよい。このようにして、第2半導体ウエハ200と、第2半導体ウエハ200に積層された第2多層膜210を含む第2部材222を用意する(図5(d))。第1部材111の厚みはT10とT12の和である。なお、工程bと工程dの順序は特に限定されず、工程bと工程dを並行して行ってもよい。
第1部材111と第2部材222の少なくとも一方に、次の工程eで説明する接合処理のための準備をしておく。本例では、第1部材111と第2部材222の接合面である、第1多層膜110あるいは第2多層膜220の表面の少なくとも一方に接着剤を塗布する。プラズマ接合を行う場合には、第1多層膜110あるいは第2多層膜220の表面の絶縁体層を少なくとも一方をプラズマ処理する。第1部材111と第2部材222を、第1半導体ウエハ100と第2半導体ウエハ200との間に第1多層膜110および第2多層膜120が介在した状態となるように、重ねる(図5(e))。このとき、第1部材111と第2部材222の双方に予め形成されたアライメントマークを用いて、第1部材111と第2部材222のアライメントを行う。
工程eの後、第1半導体ウエハ100と第2半導体ウエハ200との間に第1多層膜110および第2多層膜120が介在した状態を維持しながら、第1部材111と第2部材222とを接合する。なお、本例では、工程eで説明したように第1部材111と第2部材222との接合に不図示の接着剤を用いるため、接着剤の固化処理を行うことで、第1部材111と第2部材222とを接合する。固化処理としては光硬化処理や熱硬化処理、乾燥処理が挙げられる。必要に応じて第1部材111と第2部材222に圧力を加えることもできる。接合工程であるこの工程fによって、第1部材111と第2部材222が接合された複合部材330が作製される。第1多層膜110の厚みT12と接着剤層の厚みと第2多層膜210の厚みT22の和が第1半導体ウエハ100と第2半導体ウエハ200の距離T30となる。
工程fの後、複合部材330の第1半導体ウエハ100を、第1半導体ウエハ100の裏面1040側から薄化する。これにより、複合部材330よりも第1半導体ウエハが薄くなった複合部材331が得られる。第1半導体ウエハ100の薄化処理法としては、CMP(化学機械研磨)法、MP(機械研磨)法、ウエットエッチング、ドライエッチングなどが挙げられる。これらの方法を併用してもよい。第1薄化工程であるこの工程fによって、工程fまでは、厚みT10を有していた第1半導体ウエハ100が、厚みT11(T11<T10)を有する第1半導体ウエハ101となる。また、裏面1040を有する第1半導体ウエハ100は、裏面1041を有する第1半導体ウエハ101となる。第2半導体ウエハ200の表面(表面2030)から第1半導体ウエハ110の表面(表面1030)までの距離T13は、距離T30と厚みT11の和となる。第1半導体ウエハ101の厚みT11は10μm以下であり、典型的には3〜5μmである。
工程gの後、必要に応じて第1多層膜110の導電体層と第2多層膜210の導電体層を接続する接続電極(不図示)を形成する。この接続電極は例えば第1半導体ウエハ101を貫通して設けることができるほか、予め第1半導体ウエハ101の一部を除去して、第1半導体ウエハ101が除去された部分に絶縁体層を配置して、この絶縁体層を貫通して設けられる。接続電極の形成方法の詳細は、特開2011−96851号公報と特開2011−151375号公報と特開2011−204915号公報を参照すればよい。
工程hの後、複合部材332の第2半導体ウエハ200を、第2半導体ウエハ100の裏面2060側から薄化する。これにより、複合部材332よりも第2半導体ウエハが薄くなった複合部材333が得られる。第1半導体ウエハ100の薄化処理法としては、CMP(化学機械研磨)法、MP(機械研磨)法、ウエットエッチング、ドライエッチングなどが挙げられる。これらの方法を併用してもよい。第2薄化工程であるこの工程iによって、工程hまでは、厚みT20を有していた第2半導体ウエハ200が、厚みT21(T21<T20)を有する第2半導体ウエハ201となる。厚みT21は500μm未満とすることが好ましい。また、裏面2060を有する第2半導体ウエハ200は、裏面2061を有する第2半導体ウエハ201となる。典型的には、薄化後の第2半導体ウエハ201の厚みT21は、薄化前の第2半導体ウエハ200の厚みT20の半分以下である。第2半導体ウエハ200がシリコンウエハである場合、第2半導体ウエハ201の厚みT21は400μm以下が好ましい。そして、厚みT21は第1半導体ウエハ101の裏面1041と第2半導体ウエハ200(第2半導体ウエハ201)の表面2030との距離T13よりも大きくすることが肝要である。第2半導体ウエハに形成された半導体素子群へのダメージを、X線トポグラフィ解析の結果に基づいて考慮すると、第2半導体ウエハ201の厚みT21は20μm以上であることが好ましく、50μm以上であることがより好ましい。
工程iの後、複合部材333を各々が光電変換素子群と半導体素子群を有する複数の半導体デバイス1に分割する。この分割工程の分割処理には、ダイシングブレード(ダイシングソー)を用いたブレードダイシング法を用いることができるが、レーザー光を用いたレーザーダイシング法を用いることもできる。分割処理は、複合部材333の第1半導体ウエハ101側から行うことが好ましいが、第2半導体ウエハ201側から行うこともできる。T21>T13を満たした状態で分割工程を行うことにより、第2半導体ウエハ201が複合部材333の剛性を実質的に担うことになり、好適に分割工程を行うことができる。第1半導体ウエハ101を厚くして剛性を担うことも考えられるが、第1半導体ウエハ101には複数の光電変換素子群が配されるため、好適な第1半導体ウエハ101の厚さT11は、光電変換性能で決まる。そのため、剛性を上げるために厚みを厚くするとしても制限がある。これに対して第2半導体ウエハ201はそのような制約が少ないため、第2半導体ウエハ201の厚さを厚くするのがよいのである。また必要に応じて、分割工程時に複合部材333を支持する支持部材を設けてもよい。複合部材333の厚みT50が50μm以上であれば、ブレードダイシング法を用いてもチッピングや接合面の剥離を生じる可能性を可及的に減少させて、この分割工程を行うことができる。複合部材333の厚みT50が50μm未満である場合、レーザーダイシング法を用いれば、チッピングや接合面の剥離を生じる可能性が低くなる。
工程jの後、複数の半導体デバイス1の各々をパッケージングする。図3(a−1)に示した第2熱伝導部62としてのヒートシンクおよび半導体デバイス1の第2半導体基板2の裏面206の少なくとも一方に、熱伝導性のダイボンドペーストを塗布し、これを固化させて、第1熱伝導部61としての熱伝導膜を形成する。これにより、裏面206がヒートシンクに固定され、機械的接続と併せて、ヒートシンクと半導体デバイス1との熱的接続が得られる。
10 第1半導体基板
11 光電変換部
100 第1半導体ウエハ(薄化前)
101 第1半導体ウエハ(薄化後)
110 第1多層膜
111 第1部材
20 第2半導体基板
22 信号処理部
30 多層膜
200 第2半導体ウエハ(薄化前)
201 第2半導体ウエハ(薄化後)
210 第2多層膜
222 第2部材
330、331、332、333 複合部材
400 光制御膜
Claims (20)
- 各々が入射光に応じた信号電荷を発生する複数の光電変換素子が配列された光電変換部を有する第1半導体基板と、前記信号電荷に基づく電気信号を処理するように複数のトランジスタで構成された信号処理部を有する第2半導体基板と、を備え、前記光電変換部から前記第2半導体基板への正射影領域に前記信号処理部が位置するように前記第1半導体基板と前記第2半導体基板とが重なっており、前記第1半導体基板と前記第2半導体基板の間に、複数の絶縁体層および複数の導電体層を含む多層膜が設けられた光電変換装置であって、
前記第2半導体基板の厚みが300μm未満であり、前記第2半導体基板の前記厚みが50μmより大きく、前記第2半導体基板の前記厚みが前記第2半導体基板における前記信号処理部の前記複数のトランジスタが配された面から前記第1半導体基板の受光面までの距離よりも大きいことを特徴とする光電変換装置。 - 前記第2半導体基板の前記厚みが、前記第1半導体基板の厚みの10倍以上100倍以下である、請求項1に記載の光電変換装置。
- 前記光電変換部には複数のトランジスタが設けられており、前記第2半導体基板における前記信号処理部の前記複数のトランジスタが配された前記面から前記第1半導体基板における前記光電変換部の前記複数のトランジスタが配された面までの距離は、前記第2半導体基板における前記信号処理部の前記複数のトランジスタが配された前記面から前記受光面までの距離よりも小さく、前記第2半導体基板は前記光電変換部の全部に重なる、請求項1または2に記載の光電変換装置。
- 前記第1半導体基板および前記第2半導体基板はシリコン基板であって、前記第1半導体基板の厚みが10μm以下である、請求項1乃至3のいずれか1項に記載の光電変換装置。
- 前記第1半導体基板の前記受光面を覆うように、マイクロレンズアレイを含む光制御膜が設けられ、前記第2半導体基板の前記厚みが前記第2半導体基板から前記光制御膜の光入射面までの距離よりも大きい、請求項1乃至4のいずれか1項に記載の光電変換装置。
- 前記光制御膜の厚みが前記第1半導体基板と前記第2半導体基板との間の距離よりも小さい、請求項5に記載の光電変換装置。
- 前記第1半導体基板には開口が設けられている、請求項1乃至6のいずれか1項に記載の光電変換装置。
- ボンディングワイヤが接続された電極パッドが、前記第1半導体基板の前記開口に重なるように設けられている、請求項7に記載の光電変換装置。
- 前記複数の絶縁体層は、前記複数の導電体層の間に位置する層間絶縁層を含み、前記層間絶縁層には開口が設けられており、前記ボンディングワイヤは前記第1半導体基板の前記開口および前記層間絶縁層の前記開口の中に位置している、請求項8に記載の光電変換装置。
- 前記第1半導体基板を貫通して、前記複数の導電体層を相互に接続する接続電極が設けられている、請求項1乃至9のいずれか1項に記載の光電変換装置。
- 前記第2半導体基板の前記厚みが100μm以上である、請求項1乃至10のいずれか1項に記載の光電変換装置。
- 前記複数の導電体層は、銅からなる少なくとも4つの導電体層を含み、前記4つの導電体層の各々は、前記第1半導体基板の厚み方向において前記複数の絶縁体層に含まれる層間絶縁層を介して配置されており、前記第1半導体基板の厚み方向に直交する方向における、前記光電変換部の寸法は5.0mm以上である、請求項1乃至11のいずれか1項に記載の光電変換装置。
- 前記信号処理部はアナログデジタル変換のためのコンパレータを含む、請求項1乃至12のいずれか1項に記載の光電変換装置。
- 前記光電変換部には転送トランジスタと増幅トランジスタとリセットトランジスタとが設けられ、前記信号処理部はデジタル信号から画像データを生成するためのプロセッサを含む、請求項1乃至13のいずれか1項に記載の光電変換装置。
- 前記第2半導体基板に対して前記第1半導体基板の側とは反対側に設けられた、前記絶縁体層の熱伝導率よりも高い熱伝導率を有する熱伝導性部材を備え、
前記熱伝導性部材と前記第2半導体基板との間の距離が前記第1半導体基板と前記第2半導体基板との間の距離よりも小さい、請求項1乃至14のいずれか1項に記載の光電変換装置。 - 前記熱伝導性部材は、前記第2半導体基板の熱伝導率よりも高い熱伝導率を有する熱伝導部を含む、請求項15に記載の光電変換装置。
- 前記第2半導体基板の前記第1半導体基板側とは反対側の面の表面積は、前記第2半導体基板の前記第1半導体基板側の面の表面積よりも大きい、請求項1乃至16のいずれか1項に記載の光電変換装置。
- 請求項1乃至17のいずれか1項に記載の光電変換装置と、空冷または水冷によって前記第2半導体基板を冷却する冷却手段を備える撮像システム。
- 請求項1乃至18のいずれか1項に記載の光電変換装置と、前記光電変換装置が実装された実装部材と、前記光電変換装置から得られた画像情報を表示する表示手段と、を備える撮像システム。
- 前記表示手段はタッチパネルである、請求項19に記載の撮像システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017174711A JP6746547B2 (ja) | 2017-09-12 | 2017-09-12 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017174711A JP6746547B2 (ja) | 2017-09-12 | 2017-09-12 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043962A Division JP6214132B2 (ja) | 2012-02-29 | 2012-02-29 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019176281A Division JP7034997B2 (ja) | 2019-09-26 | 2019-09-26 | 半導体デバイスおよび装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018014519A JP2018014519A (ja) | 2018-01-25 |
JP6746547B2 true JP6746547B2 (ja) | 2020-08-26 |
Family
ID=61020858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017174711A Active JP6746547B2 (ja) | 2017-09-12 | 2017-09-12 | 光電変換装置、撮像システムおよび光電変換装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6746547B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2963350B2 (ja) * | 1994-10-31 | 1999-10-18 | 松下電工株式会社 | 半導体装置 |
JP2002231974A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 光受信装置及びその実装構造及びその製造方法 |
FR2910707B1 (fr) * | 2006-12-20 | 2009-06-12 | E2V Semiconductors Soc Par Act | Capteur d'image a haute densite d'integration |
JP4637139B2 (ja) * | 2007-05-31 | 2011-02-23 | 富士フイルム株式会社 | 撮像素子及び撮像素子の製造方法 |
JP2010182958A (ja) * | 2009-02-06 | 2010-08-19 | Seiko Instruments Inc | 半導体装置および半導体装置の製造方法 |
JP5511203B2 (ja) * | 2009-03-16 | 2014-06-04 | キヤノン株式会社 | 撮像素子及び撮像装置 |
JP5572979B2 (ja) * | 2009-03-30 | 2014-08-20 | ソニー株式会社 | 半導体装置の製造方法 |
JP2010258157A (ja) * | 2009-04-23 | 2010-11-11 | Panasonic Corp | 固体撮像装置およびその製造方法 |
JP5442394B2 (ja) * | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
JP5843475B2 (ja) * | 2010-06-30 | 2016-01-13 | キヤノン株式会社 | 固体撮像装置および固体撮像装置の製造方法 |
-
2017
- 2017-09-12 JP JP2017174711A patent/JP6746547B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018014519A (ja) | 2018-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6214132B2 (ja) | 光電変換装置、撮像システムおよび光電変換装置の製造方法 | |
TWI281347B (en) | Semiconductor image sensor module, manufacturing method of semiconductor image sensor module, camera and manufacturing method of camera | |
TWI508274B (zh) | 固態成像裝置及其製造方法,以及電子裝置 | |
CN102386192B (zh) | 制造光学传感器的方法、光学传感器和包括其的照相机 | |
JP2009277883A (ja) | 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器 | |
KR102079407B1 (ko) | 반도체 장치의 제조 방법 | |
JP6787378B2 (ja) | インターポーザ基板 | |
US10446598B2 (en) | Semiconductor device, manufacturing method, and electronic apparatus | |
JP2007129164A (ja) | 光学装置用モジュール、光学装置用モジュールの製造方法、及び、構造体 | |
WO2021066069A1 (ja) | 撮像素子及び撮像装置 | |
JP2012175078A (ja) | 固体撮像装置、および、その製造方法、電子機器、半導体装置 | |
JP6083554B2 (ja) | 撮像モジュール | |
WO2020003796A1 (ja) | 固体撮像装置、電子機器、および固体撮像装置の製造方法 | |
JP6746547B2 (ja) | 光電変換装置、撮像システムおよび光電変換装置の製造方法 | |
JP7034997B2 (ja) | 半導体デバイスおよび装置の製造方法 | |
US20220384515A1 (en) | Imaging element and imaging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190323 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190926 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20191004 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20191025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200805 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6746547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |