JP5231327B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP5231327B2
JP5231327B2 JP2009117607A JP2009117607A JP5231327B2 JP 5231327 B2 JP5231327 B2 JP 5231327B2 JP 2009117607 A JP2009117607 A JP 2009117607A JP 2009117607 A JP2009117607 A JP 2009117607A JP 5231327 B2 JP5231327 B2 JP 5231327B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
semiconductor layer
carbon nanotube
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009117607A
Other languages
English (en)
Other versions
JP2009278111A (ja
Inventor
開利 姜
群慶 李
守善 ▲ハン▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hon Hai Precision Industry Co Ltd
Original Assignee
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Precision Industry Co Ltd filed Critical Hon Hai Precision Industry Co Ltd
Publication of JP2009278111A publication Critical patent/JP2009278111A/ja
Application granted granted Critical
Publication of JP5231327B2 publication Critical patent/JP5231327B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/701Integrated with dissimilar structures on a common substrate
    • Y10S977/723On an electrically insulating substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/84Manufacture, treatment, or detection of nanostructure
    • Y10S977/842Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938Field effect transistors, FETS, with nanowire- or nanotube-channel region

Description

本発明は、薄膜トランジスタに関し、特にカーボンナノチューブを含む薄膜トランジスタに関するものである。
薄膜トランジスタ(Thin Film Transistor、TFT)は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。前記ソース電極及び前記ドレイン電極は、分離して設置され、前記半導体層と電気的に接続される。前記ゲート電極は、前記絶縁層に設置され、該絶縁層により前記半導体層、前記ソース電極及び前記ドレイン電極と分離して絶縁する。前記半導体層の、前記ソース電極とドレイン電極との間に位置される領域には、チャンネル領域が形成される。
前記薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、導電材料からなる。該導電材料は、金属又は合金である。前記ゲート電極に電圧を印加すると、前記絶縁層により該ゲート電極と分離して設置された前記半導体層におけるチャンネル領域で、キャリヤーが蓄積することができる。該キャリヤーが所定の程度に蓄積される場合、前記半導体層に電気的に接続される前記ソース電極及び前記ドレイン電極が電気的に接続されるので、前記ソース電極から前記ドレイン電極に流れる電流がある。
従来技術として、薄膜トランジスタの半導体層の材料は、アモルファスシリコン、多結晶シリコン又は有機半導体重合体である(非特許文献1を参照)。アモルファスシリコンを半導体層とする薄膜トランジスタにおいて、該半導体層で多くのダングリングボンド(Dangling Bond)を含むので、キャリヤーの移動度は、小さくなる。該キャリヤーの移動度が一般的に1cm−1−1より小さいので、前記薄膜トランジスタの応答速度は、遅い。多結晶シリコンを半導体層とする薄膜トランジスタにおいて、キャリヤーの移動度は、大きくなる。該キャリヤーの移動度が一般的に10cm−1−1ほどであるので、前記薄膜トランジスタの応答速度は、速い。しかし、多結晶シリコンを半導体層とする薄膜トランジスタは、方法が複雑であり、コストが高く、大面積製造が難しく、オフ電流が大きい。従来の無機薄膜トランジスタと比べて、有機半導体重合体を半導体層とする有機薄膜トランジスタは、コストが低く、製造の温度が低く、高い強靭性を有する長所がある。
"New challenges in thin film transistor research"、Journal of Non−Crystalline Solids、2002年、第299−302巻、第1304〜1310頁
しかし、有機薄膜トランジスタは、室温でジャンプ伝導するので、抵抗率が高く、キャリヤーの移動度が小さくなる。従って、前記有機薄膜トランジスタの応答速度は、遅いという欠点がある。
従って、本発明は、大きなキャリヤーの移動度を有し、速い応答速度を有し、高い靭性を有する薄膜トランジスタを提供することを課題とする。
薄膜トランジスタは、ソース電極と、前記ソース電極と分離して設置されるドレイン電極と、前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、絶縁層と、前記絶縁層により、前記半導体層と、前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極と、を含む。前記半導体層は、積層された少なくとも二枚のカーボンナノチューブフィルムを含み、前記隣接するカーボンナノチューブフィルムにおけるカーボンナノチューブが、端と端で接続され、同じ方向に沿って配列されている。
前記カーボンナノチューブフィルムは、半導体性を有するカーボンナノチューブを含む。
前記隣接するカーボンナノチューブフィルムは、分子間力で接続されている。
前記積層された少なくとも二枚のカーボンナノチューブフィルムにおけるカーボンナノチューブは、前記ソース電極から前記ドレイン電極への方向に沿って配列されている。
前記薄膜トランジスタのキャリヤーの移動度が10cm/Vs〜1500cm/Vsであり、オン/オフ電流比が1.0×10〜1.0×10である。
従来の薄膜トランジスタと比べると、本発明の薄膜トランジスタにおいて、前記半導体層に積層された少なくとも二枚のカーボンナノチューブフィルムを利用することにより、該カーボンナノチューブフィルムは、優れた強靭性と機械強度を有するので、該半導体層を有する薄膜トランジスタは、更に優れた強靭性を有する。前記カーボンナノチューブフィルムが優れた耐熱性を有するので、本発明の薄膜トランジスタ及び、該薄膜トランジスタを利用した半導体素子は、高温で作動することができる。第三は、前記カーボンナノチューブが大きな熱伝導率を有し、同じ方向に沿って配列された前記カーボンナノチューブは、熱量が前記方向に沿って伝導することに有利となるので、前記カーボンナノチューブフィルムは、前記薄膜トランジスタの作動において発生する熱量を放熱することができる。従って、前記薄膜トランジスタを、大規模集積回路に応用する場合の放熱の問題を解決することができる。第四は、各々のカーボンナノチューブフィルムにおけるカーボンナノチューブが、端と端で接続され、同じ方向に沿って配列されるので、前記薄膜トランジスタは、大きなキャリヤーの移動度を有し、速い応答速度を有する。
本発明の実施例1に係る薄膜トランジスタの断面図である。 本発明の実施例1に係る薄膜トランジスタにおけるカーボンナノチューブフィルムのSEM写真である。 図2に示すカーボンナノチューブフィルムにおけるカーボンナノチューブセグメントの構造を示す図である。 本発明の実施例1に係る薄膜トランジスタが作動する時の構造を示す図である。 本発明の実施例2に係る薄膜トランジスタの断面図である。
以下、図面を参照して、本発明の実施例について説明する。
(実施例1)
図1を参照すると、本発明の実施例1は、薄膜トランジスタ10を提供する。該薄膜トランジスタ10は、トップゲート型(Top Gate Type)薄膜トランジスタであり、絶縁基板110の一つの表面に形成される。該薄膜トランジスタ10は、ゲート電極120、絶縁層130、半導体層140、ソース電極151及びドレイン電極152を含む。
前記半導体層140は、前記絶縁基板110の表面に設置され、前記ソース電極151及び前記ドレイン電極152は、それぞれ前記半導体層140の表面に分離して設置され、該半導体層140に電気的に接続されている。前記絶縁層130は、前記半導体層140の表面に設置されている。前記ゲート電極120は、前記絶縁層130の表面に設置されている。該絶縁層130により、前記ゲート電極120を、前記半導体層140、前記ソース電極151及び前記ドレイン電極152と絶縁状態に設置する。前記半導体層140の、前記ソース電極151とドレイン電極152との間に位置される領域に、チャンネル156が形成される。
前記ソース電極151と前記ドレイン電極152は、前記半導体層140の、前記絶縁基板110に隣接する表面の反対側に分離して設置され、前記絶縁層130と前記半導体層140との間に位置される。この場合、前記ソース電極151、前記ドレイン電極152及び前記ゲート電極120は、前記半導体層140の同一側に位置され、コープレーナー型(Coplanar Type)薄膜トランジスタ10を形成する。或いは、前記ソース電極151と前記ドレイン電極152は、それぞれ前記絶縁基板110及び前記半導体層140の間に分離して設置される。この場合、前記ソース電極151及び前記ドレイン電極152と、前記ゲート電極120とは、前記半導体層140の異なる側に位置され、スタガード型(Staggered Type)薄膜トランジスタ10を形成する。前記ソース電極151と前記ドレイン電極152は、位置が制限されず、該ソース電極151と該ドレイン電極152が分離して設置し、前記半導体層140と電気的に接続することができる。例えば、前記ソース電極151と前記ドレイン電極152は前記半導体層140と同じ平面に設置されることができる。
前記絶縁基板110の材料は、例えば、シリコン、石英、セラミック、ガラス及びダイヤモンドなどの硬性材料又は例えば、プラスチック及び樹脂などの柔らかな材料である。本実施例において、前記絶縁基板110の材料は、ガラスであることが好ましい。該絶縁基板110は、前記薄膜トランジスタ10を支持することに用いられる。
前記半導体層140は、積層された少なくとも二枚のカーボンナノチューブフィルムを含む。隣接するカーボンナノチューブフィルムは分子間力で緊密に接続される。図2を参照すると、各々のカーボンナノチューブフィルムは、端と端で接続され、同じ方向に沿って配列され、半導体性を有する複数のカーボンナノチューブを含む。即ち、各々のカーボンナノチューブフィルムにおける一部のカーボンナノチューブは、半導体性を有するカーボンナノチューブであってもよい。好ましくは、各々のカーボンナノチューブフィルムにおける全てのカーボンナノチューブが、半導体性を有するカーボンナノチューブである。前記カーボンナノチューブフィルムにおけるカーボンナノチューブは、同じ方向、即ち、前記ソース電極151から前記ドレイン電極152への方向に沿って配列される。
図3を参照すると、具体的には、前記カーボンナノチューブフィルムは、端と端で接続され、基本的に同じ長さの複数のカーボンナノチューブセグメント143を含む。前記カーボンナノチューブセグメント143は、端と端が分子間力で連接される。各々のカーボンナノチューブセグメント143は、同じ方向に沿って、均一的に配列される複数のカーボンナノチューブ145からなり、各々の前記カーボンナノチューブ145は分子間力で緊密に連接される。
一枚の前記カーボンナノチューブフィルムの厚さは、0.5ナノメートル〜100マイクロメートルである。該カーボンナノチューブフィルムにおけるカーボンナノチューブは、単層カーボンナノチューブ又は二層カーボンナノチューブである。前記単層カーボンナノチューブの直径は、0.5ナノメートル〜50ナノメートルであり、前記二層カーボンナノチューブの直径は、1.0ナノメートル〜50ナノメートルである。好ましくは、前記カーボンナノチューブの直径は、10ナノメートル以下である。
前記半導体層140は、長さが1.0マイクロメートル〜50マイクロメートルであり、幅が1マイクロメートル〜1ミリメートルであり、厚さが0.5ナノメートル〜100マイクロメートルである。前記チャンネル156は、長さが1マイクロメートル〜100マイクロメートルであり、幅が1マイクロメートル〜1ミリメートルである。
本実施例において、前記半導体層140は、積層された五枚のカーボンナノチューブフィルムを含み、各々のカーボンナノチューブフィルムの厚さが5ナノメートルである。各々のカーボンナノチューブフィルムにおけるカーボンナノチューブは、半導体性を有するカーボンナノチューブフィルムであり、配列される方向が同じであり、前記ソース電極151から前記ドレイン電極152への方向に沿って配列される。該半導体層140は、長さが50マイクロメートルであり、幅が300マイクロメートルであり、厚さが25ナノメートルである。前記チャンネル156は、長さが40マイクロメートルであり、幅が300マイクロメートルである。
前記半導体層140におけるカーボンナノチューブフィルムは、カーボンナノチューブアレイから伸び出すことによって、形成される。該カーボンナノチューブフィルムは、接着性を有するので、前記絶縁基板110の表面に直接接着することができる。具体的には、前記ソース電極151及び前記ドレイン電極152の前記半導体層140との位置によって、薄膜トランジスタを製造する工程が異なる。例えば、前記絶縁基板110の一つ表面にカーボンナノチューブフィルムを接着した後、前記カーボンナノチューブフィルムにおけるカーボンナノチューブが配列される方向に沿って、前記ソース電極151及び前記ドレイン電極152を該カーボンナノチューブフィルムの表面に分離して、設置してもよい。或いは、前記ソース電極151及び前記ドレイン電極152を前記絶縁基板110の表面に分離して設置した後、前記カーボンナノチューブフィルムにおけるカーボンナノチューブを前記ソース電極151から前記ドレイン電極152への方向に沿って配列させ、前記ソース電極151及び前記ドレイン電極152を被覆させるように該絶縁基板110の一つ表面に設置させる。本実施例において、前記ソース電極151及び前記ドレイン電極152は、前記カーボンナノチューブフィルムにおけるカーボンナノチューブが配列された方向に沿って、該カーボンナノチューブフィルムの両端に分離して設置され、それぞれ、該カーボンナノチューブフィルムに電気的に接続される。
前記ソース電極151及び前記ドレイン電極152の間の距離は、1マイクロメートル〜100マイクロメートルである。前記ソース電極151、前記ドレイン電極152及び前記ゲート電極120は、導電材料からなる。前記ソース電極151、前記ドレイン電極152及び前記ゲート電極120は、導電フィルムであることが好ましい。該導電フィルムの厚さは、0.5ナノメートル〜100マイクロメートルである。該導電フィルムの材料は、金属、合金、酸化インジウムスズ(ITO)フィルム、酸化アンチモンスズ(ATO)、銀ペースト、導電重合体又は導電性カーボンナノチューブなどである。前記金属は、アルミニウム、銅、タングステン、モリブデン、金、チタン、ネオジム、パラジウム又はセシウムなどである。前記合金は、前記金属の合金である。本実施例において、前記ソース電極151、前記ドレイン電極152及び前記ゲート電極120の材料は、金属のパラジウムフィルムであり、その厚さは5ナノメートルである。前記金属のパラジウムと前記カーボンナノチューブとは、優れた濡れ性を有する。前記ソース電極151と前記ドレイン電極152との距離は、1マイクロメートル〜100マイクロメートルである。
前記絶縁層130の材料は、窒化珪素、酸化珪素などの硬性材料又はベンゾシクロブテン(Benzocyclobutene)、アクリル酸樹脂などの柔らかな材料である。前記絶縁層130の厚さは、5ナノメートル〜100マイクロメートルである。本実施例において、前記絶縁層130は窒化珪素からなり、その厚さは200ナノメートルである。勿論、前記半導体層140、前記ソース電極151及び前記ドレイン電極152と、ゲート電極120とを絶縁状態に設置することに限り、前記絶縁層130は、完全に前記ソース電極151、前記ドレイン電極152及び半導体層140を被覆しないように設置してもよい。例えば、前記ソース電極151及び前記ドレイン電極152は、前記半導体層140の前記絶縁基板110と隣接する表面の反対側に設置される場合、前記絶縁層130は、前記ソース電極151と前記ドレイン電極152との間に設置し、前記半導体層140だけを被覆してもよい。
図4を参照すると、前記薄膜トランジスタ10の前記ソース電極151を接地し、前記ドレイン電極152に電圧Vdsを印加し、前記ゲート電極120に電圧Vを印加する場合、前記ゲート電極120に電圧Vを印加することにより、前記半導体層140におけるチャンネル156に電界を形成させると同時に、該チャンネル156の、前記ゲート電極120に隣接する領域においてキャリヤーが形成される。前記ゲート電極電圧Vの増加に伴って、前記チャンネル156の、前記ゲート電極120に隣接する領域においてキャリヤーが蓄積される。該キャリヤーが所定の程度に蓄積される場合、前記ソース電極151とドレイン電極152との間に電流を形成することができる。該電流は、前記ソース電極151から前記ドレイン電極152に流れる。この場合、前記薄膜トランジスタ10は、オン状態になる。
前記半導体層140におけるカーボンナノチューブは、優れた半導体性を有し、該カーボンナノチューブが前記ソース電極151からドレイン電極152への方向に沿って、配列されるので、キャリヤーは、優れた軸向輸送性を有するカーボンナノチューブにおいて、大きな移動度を有する。従って、半導体層140にカーボンナノチューブからなるカーボンナノチューブフィルムを利用することにより、前記薄膜トランジスタ10に大きなキャリヤーの移動度を有させるので、該薄膜トランジスタ10の応答速度は、速くなる。本実施例において、前記薄膜トランジスタ10のキャリヤーの移動度は、10cm/Vs〜1500cm/Vsであり、オン/オフ電流比は、1.0×10〜1.0×10である。
(実施例2)
図5を参照すると、本発明の実施例2は、薄膜トランジスタ20を提供する。該薄膜トランジスタ20は、ボトムゲート型(Bottom Gate Type)薄膜トランジスタであり、絶縁基板210の一つの表面に形成される。該薄膜トランジスタ20は、ゲート電極220、絶縁層230、半導体層240、ソース電極251、ドレイン電極252を含む。
本実施例の薄膜トランジスタ20の構造と実施例1の薄膜トランジスタ10の構造とは、基本的に同じである。本実施例と実施例1と異なる所は、前記ゲート電極220が前記絶縁基板210の一つの表面に設置され、前記絶縁層230が前記ゲート電極220の、前記絶縁基板210に隣接する表面との反対側に設置され、前記半導体層240が前記絶縁層230の前記ゲート電極220に隣接する表面との反対側に設置される。該絶縁層230により、前記ゲート電極220と前記半導体層240とを絶縁させる。前記ソース電極251と前記ドレイン電極252とが前記半導体層240の前記絶縁層230に隣接する表面との反対側に分離して設置され、前記半導体層240に電気的に接続される。前記絶縁層230により、前記ソース電極251及び前記ドレイン電極252と、前記半導体層240と、を前記ゲート電極220から絶縁させるので、前記半導体層240の、前記ソース電極251と前記ドレイン電極252との間の領域にチャンネル256を形成する。前記ゲート電極220は、前記絶縁基板210の、前記チャンネル256に対向する領域に設置し、前記絶縁層230により、前記ソース電極251、前記ドレイン電極252及び前記半導体層240から絶縁することが好ましい。
本実施例の薄膜トランジスタ20におけるゲート電極220、ソース電極251、ドレイン電極252及び絶縁層230の材料は、実施例1の薄膜トランジスタ10におけるゲート電極120、ソース電極151、ドレイン電極152及び絶縁層130の材料と同じである。本実施例の薄膜トランジスタ20におけるチャンネル256及び半導体層240の形状、面積は、実施例1の薄膜トランジスタ10におけるチャンネル156及び半導体層140の形状、面積と同じである。
前記ソース電極251と前記ドレイン電極252は、前記半導体層240又は絶縁層230の表面に設置されることができる。さらに、前記ソース電極251と前記ドレイン電極252は、前記半導体層240の、前記絶縁層230に隣接する表面との反対側に分離して設置される場合、前記ソース電極251及び前記ドレイン電極252と、前記ゲート電極220とは、前記半導体層240の異なる側に位置され、インバーテッド・スタガード型(Inverted Staggered Type)薄膜トランジスタが形成される。或いは、前記ソース電極251と前記ドレイン電極252は、前記半導体層240の前記絶縁層230に隣接する表面に分離して設置され、即ち、前記絶縁層230と前記半導体層240との間に位置される場合、前記ソース電極251及び前記ドレイン電極252と、前記ゲート電極220とは、前記半導体層240の同じ側に位置され、インバーテッド・コープレーナー型(Inverted Coplanar Type)薄膜トランジスタが形成される。
本発明の薄膜トランジスタにおいて、前記半導体層に積層された少なくとも二枚のカーボンナノチューブフィルムを利用することにより、各々のカーボンナノチューブフィルムにおけるカーボンナノチューブの端と端が接続され、前記ソース電極から前記ドレイン電極への方向に沿って配列されるので、キャリヤーが前記ソース電極から前記半導体層を通って、前記ドレイン電極へ移動し、移動距離が小さくなる。従って、前記薄膜トランジスタは、大きなキャリヤーの移動度を有し、速い応答速度を有する。
前記薄膜トランジスタにおいて、前記半導体層に積層された少なくとも二枚のカーボンナノチューブフィルムを利用することにより、各々のカーボンナノチューブフィルムにおけるカーボンナノチューブが分子間力で端と端が接続されるので、該カーボンナノチューブフィルムは、優れた靭性と機械強度を有する。従って、該半導体層を有する薄膜トランジスタは、優れた靭性を有する。
前記カーボンナーブフィルムにおけるカーボンナノチューブは、高温で影響を受けないので、該カーボンナノチューブフィルムからなる半導体層は、高温で大きなキャリヤーの移動度を有する。従って、前記薄膜トランジスタは高温の領域に応用されることができる。前記カーボンナノチューブが大きな熱伝導率を有し、同じ方向に沿って配列された前記カーボンナノチューブは、熱量が前記方向に沿って伝導することに有利となるので、前記カーボンナノチューブフィルムは、前記薄膜トランジスタの作動において発生する熱量を放熱することができる。従って、前記薄膜トランジスタを、大規模集積回路に応用する場合の放熱の問題を解決することができる。
10、20 薄膜トランジスタ
110、210 絶縁基板
120、220 ゲート電極
130、230 絶縁層
140、240 半導体層
143 カーボンナノチューブセグメント
145 カーボンナノチューブ
151、251 ソース電極
152、252 ドレイン電極
156、256 チャンネル

Claims (3)

  1. ソース電極と、
    前記ソース電極と分離して設置されるドレイン電極と、
    前記ソース電極及び前記ドレイン電極に電気的に接続される半導体層と、
    絶縁層と、
    前記絶縁層により、前記半導体層と、前記ソース電極及び前記ドレイン電極と絶縁状態で設置されるゲート電極と、
    を含む薄膜トランジスタにおいて、
    前記半導体層が積層された少なくとも二枚のカーボンナノチューブフィルムを含み、
    各々のカーボンナノチューブフィルムにおけるカーボンナノチューブが、端と端で接続され、同じ方向に沿って配列され、
    積層された少なくとも二枚のカーボンナノチューブフィルムにおけるカーボンナノチューブが前記ソース電極から前記ドレイン電極への方向に沿って配列されており、
    前記薄膜トランジスタのキャリヤーの移動度が10cm /Vs〜1500cm /Vsであり、オン/オフ電流比が1.0×10 〜1.0×10 であることを特徴とする薄膜トランジスタ。
  2. 前記カーボンナノチューブフィルムが、半導体性を有するカーボンナノチューブを含むことを特徴とする、請求項1に記載の薄膜トランジスタ。
  3. 前記隣接するカーボンナノチューブフィルムが分子間力で接続されていることを特徴とする、請求項1又は2に記載の薄膜トランジスタ。
JP2009117607A 2008-05-14 2009-05-14 薄膜トランジスタ Active JP5231327B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200810067172.5A CN101582449B (zh) 2008-05-14 2008-05-14 薄膜晶体管
CN200810067172.5 2008-05-14

Publications (2)

Publication Number Publication Date
JP2009278111A JP2009278111A (ja) 2009-11-26
JP5231327B2 true JP5231327B2 (ja) 2013-07-10

Family

ID=41315293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009117607A Active JP5231327B2 (ja) 2008-05-14 2009-05-14 薄膜トランジスタ

Country Status (3)

Country Link
US (1) US8101953B2 (ja)
JP (1) JP5231327B2 (ja)
CN (1) CN101582449B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328353B1 (ko) * 2009-02-17 2013-11-11 (주)엘지하우시스 탄소나노튜브 발열시트
CN101880035A (zh) 2010-06-29 2010-11-10 清华大学 碳纳米管结构
CN103972296B (zh) * 2013-01-31 2017-10-24 清华大学 薄膜晶体管
CN104112777B (zh) * 2013-04-16 2017-12-19 清华大学 薄膜晶体管及其制备方法
CN104944406B (zh) 2014-03-31 2018-02-27 清华大学 碳纳米管结构的制备方法
CN104944407B (zh) 2014-03-31 2017-06-06 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN104944408B (zh) 2014-03-31 2017-06-06 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN104944409B (zh) 2014-03-31 2018-03-02 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN104973584B (zh) 2014-04-14 2018-03-02 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN104973587B (zh) 2014-04-14 2017-05-17 清华大学 碳纳米管膜的制备方法
CN104973586B (zh) 2014-04-14 2017-06-06 清华大学 碳纳米管膜的制备方法
CN104973583B (zh) 2014-04-14 2017-04-05 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN104973585B (zh) 2014-04-14 2017-04-05 清华大学 碳纳米管膜的制备方法
CN105399044B (zh) 2014-06-13 2017-07-07 清华大学 碳纳米管膜的制备方法
CN105271105B (zh) 2014-06-13 2017-01-25 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN105329872B (zh) 2014-06-16 2017-04-12 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN105197875B (zh) 2014-06-19 2017-02-15 清华大学 图案化碳纳米管阵列的制备方法及碳纳米管器件
CN105329842B (zh) 2014-06-18 2017-06-06 清华大学 碳纳米管阵列的转移方法及碳纳米管结构的制备方法
CN105338460B (zh) 2014-07-21 2018-05-01 清华大学 热致发声装置及其制备方法
CN105712314B (zh) 2014-12-05 2017-12-01 清华大学 碳纳米管阵列的制备方法和碳纳米管膜的制备方法
US9472773B1 (en) 2015-12-09 2016-10-18 International Business Machines Corporation Stacked carbon nanotube multiple threshold device
CN109920913A (zh) * 2017-12-13 2019-06-21 北京华碳元芯电子科技有限责任公司 晶体管器件、制造晶体管器件的方法及集成电路
CN111180583A (zh) * 2019-10-15 2020-05-19 北京元芯碳基集成电路研究院 晶体管及其制造方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423583B1 (en) * 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4207398B2 (ja) 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
US6899945B2 (en) 2002-03-19 2005-05-31 William Marsh Rice University Entangled single-wall carbon nanotube solid material and methods for making same
JP3842159B2 (ja) * 2002-03-26 2006-11-08 株式会社半導体エネルギー研究所 ドーピング装置
CN1282216C (zh) * 2002-09-16 2006-10-25 清华大学 一种灯丝及其制备方法
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
CN1745468B (zh) 2002-09-30 2010-09-01 纳米***公司 大面积纳米启动宏电子衬底及其用途
AU2003283973B2 (en) 2002-09-30 2008-10-30 Oned Material Llc Large-area nanoenabled macroelectronic substrates and uses therefor
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
CN1208818C (zh) 2002-10-16 2005-06-29 中国科学院化学研究所 一种阵列碳纳米管薄膜晶体管的制备方法
AU2003294588A1 (en) 2002-12-09 2004-06-30 Rensselaer Polytechnic Institute Embedded nanotube array sensor and method of making a nanotube polymer composite
US7359888B2 (en) * 2003-01-31 2008-04-15 Hewlett-Packard Development Company, L.P. Molecular-junction-nanowire-crossbar-based neural network
US7150865B2 (en) 2003-03-31 2006-12-19 Honda Giken Kogyo Kabushiki Kaisha Method for selective enrichment of carbon nanotubes
JP4586334B2 (ja) 2003-05-07 2010-11-24 ソニー株式会社 電界効果型トランジスタ及びその製造方法
US7858968B2 (en) 2003-07-17 2010-12-28 Panasonic Corporation Field effect transistor and method of fabricating the same
US20050061496A1 (en) 2003-09-24 2005-03-24 Matabayas James Christopher Thermal interface material with aligned carbon nanotubes
US7399400B2 (en) 2003-09-30 2008-07-15 Nano-Proprietary, Inc. Nanobiosensor and carbon nanotube thin film transistors
US6921684B2 (en) 2003-10-17 2005-07-26 Intel Corporation Method of sorting carbon nanotubes including protecting metallic nanotubes and removing the semiconducting nanotubes
US7382040B2 (en) 2004-01-15 2008-06-03 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and display using same
TWI231153B (en) 2004-02-26 2005-04-11 Toppoly Optoelectronics Corp Organic electroluminescence display device and its fabrication method
US7253431B2 (en) * 2004-03-02 2007-08-07 International Business Machines Corporation Method and apparatus for solution processed doping of carbon nanotube
WO2005114708A2 (en) 2004-05-06 2005-12-01 William Marsh Rice University Carbon nanotube-silicon composite structures and methods for making same
US7323730B2 (en) * 2004-07-21 2008-01-29 Commissariat A L'energie Atomique Optically-configurable nanotube or nanowire semiconductor device
US7129097B2 (en) 2004-07-29 2006-10-31 International Business Machines Corporation Integrated circuit chip utilizing oriented carbon nanotube conductive layers
US20090146134A1 (en) * 2004-08-27 2009-06-11 Xiang-Zheng Bo Semiconductive percolating networks
KR101025846B1 (ko) * 2004-09-13 2011-03-30 삼성전자주식회사 탄소나노튜브 채널을 포함하는 반도체 장치의 트랜지스터
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
CA2588134A1 (en) 2004-11-17 2006-06-22 Hyperion Catalysis International, Inc. Method for preparing catalyst supports and supported catalysts from single walled carbon nanotubes
US20060194058A1 (en) 2005-02-25 2006-08-31 Amlani Islamshah S Uniform single walled carbon nanotube network
JP4636921B2 (ja) 2005-03-30 2011-02-23 セイコーエプソン株式会社 表示装置の製造方法、表示装置および電子機器
KR100770258B1 (ko) 2005-04-22 2007-10-25 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
US7538040B2 (en) 2005-06-30 2009-05-26 Nantero, Inc. Techniques for precision pattern transfer of carbon nanotubes from photo mask to wafers
US7687841B2 (en) 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
GB0516401D0 (en) * 2005-08-09 2005-09-14 Univ Cambridge Tech Nanorod field-effect transistors
KR100647699B1 (ko) * 2005-08-30 2006-11-23 삼성에스디아이 주식회사 나노 반도체 시트, 상기 나노 반도체 시트의 제조방법,상기 나노 반도체 시트를 이용한 박막 트랜지스터의제조방법, 상기 나노 반도체 시트를 이용한 평판표시장치의 제조방법, 박막 트랜지스터, 및 평판 표시장치
JP2007073706A (ja) 2005-09-06 2007-03-22 Seiko Epson Corp 配線基板、電気光学装置、電子機器、および配線基板の製造方法
US20070069212A1 (en) 2005-09-29 2007-03-29 Matsushita Electric Industrial Co., Ltd. Flat panel display and method for manufacturing the same
JP2007123870A (ja) 2005-09-29 2007-05-17 Matsushita Electric Ind Co Ltd 平板表示装置およびその製造方法
WO2007089322A2 (en) 2005-11-23 2007-08-09 William Marsh Rice University PREPARATION OF THIN FILM TRANSISTORS (TFTs) OR RADIO FREQUENCY IDENTIFICATION (RFID) TAGS OR OTHER PRINTABLE ELECTRONICS USING INK-JET PRINTER AND CARBON NANOTUBE INKS
CN100462301C (zh) * 2005-12-09 2009-02-18 清华大学 一种碳纳米管阵列的制备方法
US7559653B2 (en) 2005-12-14 2009-07-14 Eastman Kodak Company Stereoscopic display apparatus using LCD panel
JP4968854B2 (ja) * 2006-02-28 2012-07-04 東洋紡績株式会社 カーボンナノチューブ集合体、カーボンナノチューブ繊維及びカーボンナノチューブ繊維の製造方法
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
JP2009528254A (ja) 2006-03-03 2009-08-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 空間的に配列したナノチューブ及びナノチューブアレイの作製方法
US7458687B2 (en) 2006-05-26 2008-12-02 Eastman Kodak Company High efficiency digital cinema projection system with increased etendue
US20070273798A1 (en) 2006-05-26 2007-11-29 Silverstein Barry D High efficiency digital cinema projection system with increased etendue
US20070273797A1 (en) 2006-05-26 2007-11-29 Silverstein Barry D High efficiency digital cinema projection system with increased etendue
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US20080134961A1 (en) 2006-11-03 2008-06-12 Zhenan Bao Single-crystal organic semiconductor materials and approaches therefor
US20080277718A1 (en) 2006-11-30 2008-11-13 Mihai Adrian Ionescu 1T MEMS scalable memory cell
WO2008075642A1 (ja) 2006-12-18 2008-06-26 Nec Corporation 半導体装置及びその製造方法
US20080173864A1 (en) * 2007-01-20 2008-07-24 Toshiba America Research, Inc. Carbon nanotube transistor having low fringe capacitance and low channel resistance
US7838809B2 (en) * 2007-02-17 2010-11-23 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
WO2008114564A1 (ja) 2007-02-21 2008-09-25 Brother Kogyo Kabushiki Kaisha 薄膜トランジスタ及び薄膜トランジスタの製造方法
US20080252202A1 (en) 2007-04-11 2008-10-16 General Electric Company Light-emitting device and article
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
JP2009032894A (ja) 2007-07-26 2009-02-12 Sharp Corp 半導体装置の製造方法
US20100108988A1 (en) * 2007-08-29 2010-05-06 New Jersey Institute Of Technology Nanotube-Based Structure and Method of Forming the Structure
JP4737474B2 (ja) 2007-09-07 2011-08-03 日本電気株式会社 半導体素子
CN101409338A (zh) 2007-10-10 2009-04-15 清华大学 锂离子电池负极,其制备方法和应用该负极的锂离子电池
US9963781B2 (en) 2007-10-29 2018-05-08 Southwest Research Institute Carbon nanotubes grown on nanostructured flake substrates and methods for production thereof
US20090159891A1 (en) 2007-12-21 2009-06-25 Palo Alto Research Center Incorporated Modifying a surface in a printed transistor process
US7612270B1 (en) 2008-04-09 2009-11-03 International Business Machines Corporation Nanoelectromechanical digital inverter
US8598569B2 (en) 2008-04-30 2013-12-03 International Business Machines Corporation Pentacene-carbon nanotube composite, method of forming the composite, and semiconductor device including the composite
US20090282802A1 (en) 2008-05-15 2009-11-19 Cooper Christopher H Carbon nanotube yarn, thread, rope, fabric and composite and methods of making the same

Also Published As

Publication number Publication date
US8101953B2 (en) 2012-01-24
CN101582449A (zh) 2009-11-18
US20090283754A1 (en) 2009-11-19
JP2009278111A (ja) 2009-11-26
CN101582449B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5231327B2 (ja) 薄膜トランジスタ
JP5173929B2 (ja) 薄膜トランジスタ
JP5231324B2 (ja) 薄膜トランジスタ
JP5685367B2 (ja) 薄膜トランジスタ
JP5231323B2 (ja) 薄膜トランジスタ
JP5174101B2 (ja) 薄膜トランジスタ
JP5345894B2 (ja) 薄膜トランジスタ
JP4564094B2 (ja) 薄膜トランジスタパネル
JP5231326B2 (ja) 薄膜トランジスタ
TWI400807B (zh) 薄膜電晶體
JP5231325B2 (ja) 薄膜トランジスタ
TWI423446B (zh) 薄膜電晶體面板
TWI381530B (zh) 薄膜電晶體
TWI377680B (en) Thin film transistor
TWI493719B (zh) 薄膜電晶體
TWI478348B (zh) 薄膜電晶體
TW200950095A (en) Thin film transistor
TW200950094A (en) Thin film transistor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231327

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250