JP5198760B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5198760B2
JP5198760B2 JP2006331619A JP2006331619A JP5198760B2 JP 5198760 B2 JP5198760 B2 JP 5198760B2 JP 2006331619 A JP2006331619 A JP 2006331619A JP 2006331619 A JP2006331619 A JP 2006331619A JP 5198760 B2 JP5198760 B2 JP 5198760B2
Authority
JP
Japan
Prior art keywords
oxide film
film
semiconductor device
trench
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006331619A
Other languages
English (en)
Other versions
JP2008147339A (ja
Inventor
義光 村瀬
研也 小林
英雄 山本
敦司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006331619A priority Critical patent/JP5198760B2/ja
Priority to US11/984,043 priority patent/US7704827B2/en
Publication of JP2008147339A publication Critical patent/JP2008147339A/ja
Priority to US12/659,454 priority patent/US8072026B2/en
Priority to US13/317,781 priority patent/US8310005B2/en
Priority to US13/669,056 priority patent/US8592896B2/en
Application granted granted Critical
Publication of JP5198760B2 publication Critical patent/JP5198760B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特にトレンチゲートを有する縦型ＭＯＳＦＥＴ及びその製造方法に関する。
近年、微細加工技術の発展により半導体装置の高集積化が急速に進められている。中でも、トレンチ内にゲート電極が埋め込まれた縦型ＭＯＳＦＥＴ（ＵＭＯＳＦＥＴ）は、低オン抵抗化及び高耐圧化を実現させる半導体装置として広く知られており、さらなる低オン抵抗化及び低コスト化を図るための高集積化が求められている（特許文献１、２）。このＵＭＯＳＦＥＴの高集積化の方法としては、エピタキシャル層内に形成されるトレンチをより深く形成してトレンチ開口幅を小さくする方法や、トレンチ内に層間絶縁膜を完全に埋め込みトレンチ間の距離を狭める方法が知られている（特許文献３、４）。
ここで、トレンチ内に層間絶縁膜を完全に埋め込むＵＭＯＳＦＥＴの従来の製造工程をｎチャネル型を例にして説明する。図９に示すように、半導体基板８１上にエピタキシャル成長法によりｎ−型エピタキシャル層８２を形成し、このｎ−型エピタキシャル層８２の主面からｎ−型エピタキシャル層８２の途中に至るまでゲートトレンチ８３を形成する。次に、このゲートトレンチ８３内側にゲート絶縁膜８４を形成し、さらにこの内側にゲート電極となるポリシリコン８５を埋め込む。次に、このポリシリコン８５の上面及びｎ−型エピタキシャル層表面８２ａにＨＴＯ（High Temperature Oxide）膜８６を形成する。
次に、ＨＴＯ膜８６を介してイオン注入を行い、ｎ−型エピタキシャル層表面８２ａにｐ型ベース拡散層８７及びｎ＋型ソース拡散層８８を形成する。その後、ＨＴＯ膜８６上にＢＰＳＧ（Boron Phosphorus Silicate Glass）膜８９を形成する。なお、このＢＰＳＧ膜８９はリフロー性を有しており、ＢＰＳＧ膜８９生成後に熱処理を行うことにより、ＢＰＳＧ膜８９の表面を平坦化する。この平坦化されたＢＰＳＧ膜８９の表面からゲートトレンチ８３の間口部分の高さまでエッチバックを行い、ｎ−型エピタキシャル層８２上に形成されたＨＴＯ膜８６及びＢＰＳＧ膜８９を除去する。その後、全面にソース電極９０を形成する（図１０）。また、半導体基板８１の裏面にドレイン電極９１を形成する。このように、ゲート電極（ポリシリコン８５）とソース電極９０間の層間絶縁膜（ＢＰＳＧ膜８９）をゲートトレンチ８３の中に埋め込むことにより、セル間のピッチを狭くすることができる。
特開２００５−８６１４０号公報 特開２００１−３６０７４号公報 特開２００３−１０１０２７号公報 ＵＳＰ６，３５１，００９
このように製造されるＵＭＯＳＦＥＴでは、層間絶縁膜であるＢＰＳＧ膜８９をゲートトレンチ８３内に完全に埋め込むため、ゲート電極であるポリシリコン８５がゲートトレンチ８３深くに位置している。そのため、ポリシリコン８５の位置に合わせてｎ＋型ソース拡散層８８も深くまで形成しなければならない。ここで、ｎ＋型ソース拡散層８８を拡散させる工程は、工程数削減のためにＢＰＳＧ膜８９を平坦化するための熱処理に兼ねられており、十分にｎ＋型ソース拡散層８８を拡散させるためには、この熱処理を高温化する必要がある。しかしながら、ＢＰＳＧ膜８９とｎ−型エピタキシャル層８２との間に介するＨＴＯ膜８６は、前述したようにＨＴＯ膜８６を介してイオン注入を行いｐ型ベース拡散層８７及びｎ＋型ソース拡散層８８を形成するため、膜厚が薄く形成されている。そのためＢＰＳＧ膜８９を平坦化する熱処理を高温化すると、ＢＰＳＧ膜８９に含まれるボロンやリンがＨＴＯ膜８６を通り抜けてｎ−型エピタキシャル層８２に拡散しやすくなり、半導体装置の信頼性が低下するという問題点を有する。
よって、トレンチ内に層間絶縁膜を埋め込むＵＭＯＳＦＥＴにおいては、熱処理工程においてＢＰＳＧ膜からボロンやリンなどの不純物が拡散してしまい信頼性が低下してしまうことがあった。
本発明による半導体装置の製造方法は、半導体基板の表面及び半導体基板に形成されたトレンチ内のポリシリコンの表面に薄い第１酸化膜を形成し、前記第１酸化膜を介して半導体基板に第１導電型のベース拡散層及び第２導電型のソース拡散層を形成し、前記第１酸化膜の上に第２酸化膜を形成し、前記第２酸化膜の上にリフロー性を有する絶縁膜を形成し、前記絶縁膜を平坦化すると共に前記ソース拡散層を所定の深さまで拡散させる熱処理を行い、平坦化された前記絶縁膜の表面から前記トレンチの間口部までエッチングを行う。
本発明によれば、トレンチ内に層間絶縁膜を完全に埋め込むＵＭＯＳＦＥＴにおいて、信頼性を向上させる半導体装置及びその製造方法を提供することができる。
以下、添付した図面を参照して本発明の実施の形態について説明する。
[第１の実施形態]
図１は、本発明の第１の実施形態に係る半導体装置１０の縦断面図である。以下、「ｎ＋型」は、高濃度のｎ型不純物がドープされたｎ型半導体を示し、「ｎ−型」は、低濃度のｎ型不純物がドープされたｎ型半導体を示す。同様に、「ｐ＋型」は、高濃度のｐ型不純物がドープされたｐ型半導体を示し、「ｐ−型」は、低濃度のｐ型不純物がドープされたｐ型半導体を示している。また、図１の紙面左右方向を「Ｘ方向」と定義し、紙面上下方向を「Ｙ方向」と定義する。
図１に示すように、半導体装置１０は、ｎ＋型半導体基板１１を備えて構成されている。このｎ＋型半導体基板１１上には、ｎ−型エピタキシャル層１２が形成され、このエピタキシャル層１２の上には、ｐ型ベース拡散層１７が形成されている。また、ｐ型ベース拡散層１７の表面には、底面がｎ−型エピタキシャル層１２中に達するゲートトレンチ１３がＸ方向に周期的に形成されている。このゲートトレンチ１３の側壁には、ゲート絶縁膜１４が形成されている。また、ゲート絶縁膜１４の内側にはポリシリコン１５が形成されている。
また、ポリシリコン１５の上面には、ｐ型ベース拡散層１７の表面よりもＹ方向に下がった位置までＨＴＯ膜１６が形成されている。このＨＴＯ膜１６上には、ゲートトレンチ１３の間口部までＣＶＤ（Chemical Vapor Deposition）酸化膜２０が形成されている。また、ゲートトレンチ１３の間口部の横には、ｎ＋型ソース拡散層１８が形成されている。その上面にソース電極２１が形成され、ｎ＋型ソース拡散層１８及びｐ型ベース拡散層１７に電気的に接続される。ｎ＋型半導体基板１１の裏面にはドレイン電極２２が形成される。
次に、このように構成された半導体装置１０の製造方法ついて説明する。図２は、半導体装置１０の第１工程図である。はじめに、ｎ＋型半導体基板１１上にエピタキシャル成長法を用いてエピタキシャル層１２を形成する。次に、エピタキシャル層表面１２ａから底面がエピタキシャル層１２の途中に達するまでゲートトレンチ１３を形成する。次に、このゲートトレンチ１３の内側にゲート絶縁膜１４を形成し、さらにこのゲート絶縁膜１４の内側にポリシリコン１５を埋め込む。なお、このポリシリコン１５の表面は、ｎ−型エピタキシャル層表面１２ａより低い位置に形成されている。次に、このポリシリコン１５及びｎ−型エピタキシャル層表面１２ａにＨＴＯ膜１６を形成する。この状態で、図２に示すように、ＨＴＯ膜１６を介して、エピタキシャル層表面１２ａにｐ型不純物をイオン注入し、ｐ型ベース拡散層１７を形成する。さらに、同様に、ｐ型ベース拡散層１７の上部にＨＴＯ膜１６を介してｎ型不純物をイオン注入し、ゲートトレンチ１３の間口部の横にｎ＋型ソース拡散層１８を形成する。
次に、図３に示すように、ＨＴＯ膜１６上にＣＶＤ酸化膜２０を形成する。この際、ＣＶＤ酸化膜２０は、ＣＶＤ酸化膜２０下の形状に沿って堆積されるため、ゲートトレンチ１３上に位置するＣＶＤ酸化膜２０ａは、エピタキシャル層１２ａ表面上に位置するＣＶＤ酸化膜２０ｂより下がった位置まで堆積されることとなる。次に、このＣＶＤ酸化膜２０上に、リフロー性を有したＢＰＳＧ膜１９を堆積する。なお、堆積されたＢＰＳＧ膜１９の表面は、ＢＰＳＧ膜１９下のＣＶＤ酸化膜２０の表面の凹凸（２０ａ、２０ｂ）に沿った形状となる（図示せず）。
次に、この状態で９００〜１１００℃の高温熱処理を行うことにより、ＢＰＳＧ膜１９を図３に示すように平坦化する。この高温熱処理は、工程数を削減するために、イオン注入によって形成されたｎ＋型ソース拡散層１８をポリシリコン１５の高さまで熱拡散させる工程を兼ねている。その後、平坦化されたＢＰＳＧ膜１９の表面からゲートトレンチ１３の間口部分までエッチバックすることにより、図１に示すような半導体装置１０が形成される。すなわち、ＢＰＳＧ膜１９は、図３において表面に凹凸を有していたＣＶＤ酸化膜２０及びＨＴＯ膜１６の表面を図１に示すよう平坦化するために用いられる。
このように形成された半導体装置では、ＢＰＳＧ膜１９の下に形成されたＣＶＤ酸化膜２０（図３）によって、ＢＰＳＧ膜１９に含まれるボロンやリンの半導体層（ｐ型ベース拡散層１７、ｎ＋型ソース拡散層１８及びｎ−型エピタキシャル層１２等）への拡散を防ぐことができる。これにより、高温熱処理によってｎ＋型ソース拡散層１８を所望の深さまで十分に熱拡散させると共に、この熱処理時のＢＰＳＧ膜１９に含まれるボロンやリンの半導体層への拡散を低減させることができる。これにより、半導体装置１０の信頼性を向上させることができる。
なお、ＣＶＤ酸化膜２０の膜厚ｔは、ＢＰＳＧ膜１９から半導体層へのボロンやリンの熱拡散を確実に防ぐ厚さに設定しなければならない。ここで、高温処理（９００〜１１００℃）において、リンの拡散係数はボロンの拡散係数よりも大きい。そのため、リンの拡散係数及び工程バラつきを考慮してＣＶＤ酸化膜２０の膜厚ｔを設定すればよい。ここで、ＢＰＳＧ膜１９中のリン濃度は約３〜５（ｍｏｌ％）であり、ボロン濃度は約１０〜１１（ｍｏｌ％）である。また、１０００℃におけるＳｉＯ２中のリンの拡散係数は約１×１０−１４（ｃｍ２／ｓｅｃ）であり、Ｓｉ中のリンの拡散係数は約５×１０−１３（ｃｍ２／ｓｅｃ）である。また、１０００℃におけるＳｉＯ２中のリンの拡散係数は、１０００℃におけるＳｉ中のリンの拡散係数の１／５０である。
一方、ＳＩＭＳ(Secondary Ionization Mass Spectrometer)分析において、１０００℃の熱処理を３０分行った後のＳｉ中のリンの拡散深さは約１．０（μｍ）であることがわかった。この結果から、１０００℃の熱処理を３０分行った後のＳｉＯ２中のリンの拡散深さは、Ｓｉ中のリンの拡散深さの１／５０である２００Åと推定される。以上より、ＣＶＤ酸化膜２０の膜厚ｔは、熱処理の温度が１０００℃である場合には２００Åより厚く設定すればよいことが推定される。同様の方法により、９００℃、９５０℃、１０００℃及び１１００℃における、ＣＶＤ酸化膜１０に必要な膜厚ｔを表１に示す。
Figure 0005198760
 図４は、熱処理温度（℃）と最小膜厚（Å）の関係を示す図である。この図は、表１に示される熱処理温度（℃）と最小膜厚（Å）の関係を片対数グラフ上にプロットしたものである。なお、プロットした点は近似曲線Ｌによって近似することができる。ＣＶＤ酸化膜２０の膜厚ｔは、図４より、ＢＰＳＧ膜１９成膜後の熱処理温度に対する近似曲線の値よりも大きい値に設定すればよい。更に熱処理温度に加えて、ゲートトレンチ１３内のポリシリコン１５上の埋め込み性、製造コスト、ＣＶＤ酸化膜２０を除去する際のエッチングバラつきを考慮すると、ＣＶＤ酸化膜２０の膜厚ｔは、２４〜１００００Åであることが望ましい。
なお、第１の実施形態では、ｎチャネル型のＵＭＯＳＦＥＴを例として説明を行ったが、本発明をｐチャネル型のＵＭＯＳＦＥＴに適用しても本発明の効果を奏することができる。ｐチャネル型ＵＭＯＳＦＥＴに本発明を適用させるためには、図１におけるすべての半導体層の導電型を反転させればよい。
[第２の実施形態]
図５は、本発明の第２の実施形態に係る半導体装置４０の構成を示す縦断面図である。第２の実施形態の特徴は、ＨＴＯ酸化膜１６の下にＮＳＧ（Non-doped Silicate Glass）膜４１が形成されている点にある。以下、略同一構成については同一符号を付すこととする。
図５に示すように、この半導体装置４０は、ｎ＋型半導体基板１１を備えて構成されている。このｎ＋型半導体基板１１上には、ｎ−型エピタキシャル層１２が形成され、このエピタキシャル層１２の上には、ｐ型ベース拡散層１７が形成されている。また、ｐ型ベース拡散層１７の表面には、底面がｎ−型エピタキシャル層１２中に達するゲートトレンチ１３がＸ方向に周期的に形成されている。このゲートトレンチ１３の側壁には、ゲート絶縁膜１４が形成されている。また、ゲート絶縁膜１４の内側にはポリシリコン１５が形成されている。
また、ポリシリコン１５の上面には、ゲートトレンチ１３内にＮＳＧ膜４１が形成されている。ＮＳＧ膜４１はＣＶＤ酸化膜と同程度まで絶縁耐圧の高い膜を形成でき、しかもリフロー性を有するため、このゲートトレンチ１３に埋め込む層間絶縁膜として適している。このＮＳＧ膜４１の上には、ゲートトレンチ１３内にＨＴＯ膜１６が形成されている。このＨＴＯ膜１６上には、ゲートトレンチ１３の間口部までＣＶＤ酸化膜２０が形成されている。また、ゲートトレンチ１３の間口部の横には、ｎ＋型ソース拡散層１８が形成されている。
次に、このように構成された半導体装置４０の製造方法について説明する。図６は、半導体装置４０の第１工程図である。はじめに、ｎ＋型半導体基板１１上にエピタキシャル成長法によりエピタキシャル層１２を形成する。次に、エピタキシャル層表面１２ａから底面がエピタキシャル層１２至るゲートトレンチ１３をＸ方向に周期的に形成する。次に、このゲートトレンチ１３の内側に、ゲート絶縁膜１４を形成し、更にゲート絶縁膜１４の内側にポリシリコン１５を埋め込む。次に、このポリシリコン１５上にＮＳＧ膜４１を堆積させる。ここで、ＮＳＧ膜４１は、ゲートトレンチ１３の内部に形成されており、エピタキシャル層表面１２ａには形成されていない。次に、このＮＳＧ膜４１とエピタキシャル層１２上に、ＨＴＯ膜１６を堆積する。この状態で、ＨＴＯ膜１６を介して不純物のイオン注入を行うことにより、ｎ−型エピタキシャル層１２内にｐ型ベース拡散層１７及びｎ＋型ソース拡散層１８を形成する。
次に、図７に示すように、ＨＴＯ膜１６上にＣＶＤ酸化膜２０を形成し、さらにＣＶＤ酸化膜２０上にＢＰＳＧ膜１９を堆積する。前述したように、ＢＰＳＧ膜１９の堆積後では、ＢＰＳＧ膜１９の表面はＣＶＤ酸化膜２０のプロファイルに沿った凹凸を有している（図示しない）。次に、高温化処理を行うことによってリフロー性を有するＢＰＳＧ膜１９表面の凹凸を平坦化する。さらに、平坦化されたＢＰＳＧ膜１９の表面から、ゲートトレンチ１３の間口部までエッチバックすることにより、ｎ−型エピタキシャル層表面１２ａのＢＰＳＧ膜１９、ＣＶＤ膜２０及びＨＴＯ膜１６を除去する。これにより、図５に示す半導体装置４０が形成される。その後、第１の実施形態と同様に、ソース電極２１及びドレイン電極２２が形成される。
このように製造される半導体装置４０では、ＨＴＯ膜１６とポリシリコン１５との間にＮＳＧ膜４１が形成されているため、第１の実施形態に比べて、ゲートトレンチ１３上部のＨＴＯ膜１６ａとエピタキシャル層表面１２ａのＨＴＯ膜１６ｂとの高さの差が小さい（図６参照）。そのため、ｐ型ベース拡散層１７及びｎ＋型ソース拡散層１８を形成する工程では、ゲートトレンチ１３の側壁から不純物がイオン注入されることを抑制することができる。これにより、ｎ＋型ソース拡散層１８がゲートトレンチ１３側壁近傍において深く入り込むことを抑制することができる。すなわち、第２の実施形態では、ゲート長が短くなることで顕著になるパンチスルー現象を第１の実施形態よりも抑制することができる。この結果、半導体装置の信頼性を更に向上させることができる。
また、第１の実施形態に係る半導体装置１０（図１）及び第２の実施形態に係る半導体装置４０（図５）では、製造工程において形成されたＢＰＳＧ膜１９は完全にエッチングにより除去されている。これは、ＨＴＯ膜１６やＣＶＤ酸化膜２０などの膜厚や、ＢＰＳＧ膜１９を除去するエッチバックが設定通りに製造された場合である。しかしながら、ＢＰＳＧ膜１９からのボロン及びリンの拡散を防ぐという本発明の効果は、形成されたＢＰＳＧ膜１９が完全に除去されなくても得ることが出来る。
図８は、第２の実施形態に係る半導体装置においてＢＰＳＧ膜１９が完全に除去されなかった場合の半導体装置４０'である。この半導体装置４０'は、第２の実施形態でのＣＶＤ酸化膜２０上にＢＰＳＧ膜１９が残留している。このような半導体装置４０'では、更に、例えば、第２の実施形態においてＮＳＧ膜４１のエッチバックが過剰に行われた場合でも、ゲートトレンチ１３の上部にはＣＶＤ酸化膜２０、ＨＴＯ膜１６、ＮＳＧ膜４１及びＢＰＳＧ膜１９が積層されているため、層間絶縁膜の膜厚を十分に確保することができる。これにより、エッチバックのバラつきを小さくし、十分な層間膜厚を確保することができる。この結果、ｎ＋型ソース拡散層１８を高温熱処理によって所望の深さまで熱拡散させると共に、ＢＰＳＧ膜１９からの不純物拡散を抑制することができる。これにより、トレンチ内に層間絶縁膜が完全に埋め込まれるＵＭＯＳＦＥＴの信頼性を向上させることができる。
なお、ここでは第２の実施形態においてＢＰＳＧ膜１９が残された場合について説明したが、第１の実施形態においてＢＰＳＧ膜１９が残留していても同様の効果を得ることが出来る。また、第１及び第２の実施形態において、形成される酸化膜（ＨＴＯ膜１６、ＣＶＤ酸化膜２０、ＮＳＧ膜４１など）の種類は、これに限定されることなく種種に変更可能である。
第１の実施形態に係る半導体装置１０の縦断面図である。 半導体装置１０の第１工程図である。 半導体装置１０の第２工程図である。 熱処理温度（℃）と最小膜厚（Å）の関係を示す図である。 第２の実施形態に係る半導体装置４０の縦断面図である。 半導体装置４０の第１工程図である。 半導体装置４０の第２工程図である。 第２の実施形態に係る他の半導体装置４０'の縦断面図である。 従来の半導体装置の第１工程図断面である。 従来の半導体装置の第２工程図断面である。
符号の説明
１１...ｎ＋型半導体基板
１２...ｎ−型エピタキシャル層
１３...ゲートトレンチ
１４...ゲート絶縁膜
１５...ポリシリコン
１６...ＨＴＯ膜
１７...ｐ型ベース拡散層
１８...ｎ＋型ソース拡散層
１９...ＢＰＳＧ膜
２０...ＣＶＤ酸化膜
２１...ソース電極
２２...ドレイン電極
４１...ＮＳＧ膜

Claims (11)

  1. 半導体基板の表面及び半導体基板に形成されたトレンチ内のポリシリコンの上を覆うように前記トレンチ内に第３酸化膜を形成し、
    前記第３酸化膜の上に第１酸化膜を形成し、
    前記第１酸化膜を介して半導体基板に第１導電型のベース拡散層及び第２導電型のソース拡散層を形成し、
    前記第１酸化膜の上に第２酸化膜を形成し、
    前記第２酸化膜の上にリフロー性を有する絶縁膜を形成し、
    前記絶縁膜を平坦化すると共に前記ソース拡散層を所定の深さまで拡散させる熱処理を行い、
    平坦化された前記絶縁膜の表面から前記トレンチの間口部までエッチングを行う半導体装置の製造方法。
  2. 前記リフロー性を有する絶縁膜は、ＢＰＳＧ膜である請求項１記載の半導体装置の製造方法。
  3. 前記第２酸化膜の膜厚は、前記熱処理の温度が９００℃以下であるときは２４Åより厚い請求項１又は２記載の半導体装の製造方法。
  4. 前記第２酸化膜の膜厚は、前記熱処理の温度が９５０℃以下であるときは８０Åより厚い請求項１又は２記載の半導体装置の製造方法。
  5. 前記第２酸化膜の膜厚は、前記熱処理の温度が１０００℃以下であるときは２００Åより厚い請求項１又は２記載の半導体装置の製造方法。
  6. 前記第２酸化膜の膜厚は、前記熱処理の温度が１１００℃以下であるときは１２００Åより厚い請求項１又は２記載の半導体装置の製造方法。
  7. 前記第２酸化膜は、ＣＶＤ酸化膜である請求項１〜６のうちいずれか１項に記載の半導体装置の製造方法。
  8. 前記第３酸化膜は、ＮＳＧ膜である請求項１〜７のうちいずれか１項に記載の半導体装置の製造方法。
  9. 半導体基板と、
    この半導体基板上に形成された第２導電型の第１のドレイン領域と、
    前記第１のドレイン領域上に形成された第１導電型のベース拡散領域と、
    前記拡散領域の表面に選択的に形成された第２導電型のソース拡散領域と、
    前記半導体基板の主面から、底面が前記ドレイン領域に位置するように形成されたトレンチと、
    前記トレンチの側面に形成された絶縁膜と、
    前記絶縁膜上に形成されたポリシリコンと、
    前記トレンチ内に埋め込まれ、前記ポリシリコン上に形成された第１酸化膜と、
    前記トレンチ内に埋め込まれ、前記第１酸化膜上に形成された第２酸化膜と、
    前記トレンチ内に埋め込まれ、前記ポリシリコンと前記第１酸化膜との間に形成された第３酸化膜とを有する半導体装置。
  10. 前記第２酸化膜上に形成されたリフロー性を有する絶縁膜を更に有する請求項９記載の半導体装置。
  11. 前記第２酸化膜の膜厚は、２４〜１００００Åである請求項９又は１０記載の半導体装置。
JP2006331619A 2006-12-08 2006-12-08 半導体装置及びその製造方法 Expired - Fee Related JP5198760B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006331619A JP5198760B2 (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法
US11/984,043 US7704827B2 (en) 2006-12-08 2007-11-13 Semiconductor device and method for manufacturing the same
US12/659,454 US8072026B2 (en) 2006-12-08 2010-03-09 Semiconductor device and method for manufacturing the same
US13/317,781 US8310005B2 (en) 2006-12-08 2011-10-28 Semiconductor device and method for manufacturing the same
US13/669,056 US8592896B2 (en) 2006-12-08 2012-11-05 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006331619A JP5198760B2 (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008147339A JP2008147339A (ja) 2008-06-26
JP5198760B2 true JP5198760B2 (ja) 2013-05-15

Family

ID=39496950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006331619A Expired - Fee Related JP5198760B2 (ja) 2006-12-08 2006-12-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (4) US7704827B2 (ja)
JP (1) JP5198760B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100065895A (ko) * 2008-12-09 2010-06-17 주식회사 동부하이텍 트렌치형 ｍｏｓｆｅｔ 소자의 게이트 및 게이트 형성방법
JP5626356B2 (ja) 2010-05-27 2014-11-19 富士電機株式会社 Ｍｏｓ駆動型半導体装置およびｍｏｓ駆動型半導体装置の製造方法
JP5774921B2 (ja) * 2011-06-28 2015-09-09 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
US8669611B2 (en) * 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
CN104659112A (zh) * 2015-03-09 2015-05-27 江苏中科君芯科技有限公司 降低动态损耗的沟槽式二极管结构
JP6080883B2 (ja) * 2015-03-11 2017-02-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018182032A (ja) * 2017-04-11 2018-11-15 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN109524470A (zh) * 2018-10-29 2019-03-26 上海华力集成电路制造有限公司 Nmos管及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP4186318B2 (ja) 1999-07-19 2008-11-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
GB9929613D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
US6403432B1 (en) * 2000-08-15 2002-06-11 Taiwan Semiconductor Manufacturing Company Hardmask for a salicide gate process with trench isolation
US6465325B2 (en) * 2001-02-27 2002-10-15 Fairchild Semiconductor Corporation Process for depositing and planarizing BPSG for dense trench MOSFET application
JP2003101027A (ja) 2001-09-27 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
WO2003046999A1 (fr) * 2001-11-30 2003-06-05 Shindengen Electric Manufacturing Co., Ltd. Dispositif a semi-conducteurs et procede de fabrication
KR20050085617A (ko) * 2002-12-14 2005-08-29 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 트렌치-게이트 실리콘 반도체 장치 및 그의 제조 방법
US6861701B2 (en) * 2003-03-05 2005-03-01 Advanced Analogic Technologies, Inc. Trench power MOSFET with planarized gate bus
JP2005086140A (ja) 2003-09-11 2005-03-31 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4860122B2 (ja) 2004-06-25 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080166854A1 (en) * 2005-09-09 2008-07-10 Dong-Suk Shin Semiconductor devices including trench isolation structures and methods of forming the same
TWI299519B (en) * 2005-09-28 2008-08-01 Promos Technologies Inc Method of fabricating shallow trench isolation structure
KR100816749B1 (ko) * 2006-07-12 2008-03-27 삼성전자주식회사 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들

Also Published As

Publication number Publication date
US8310005B2 (en) 2012-11-13
US20120043604A1 (en) 2012-02-23
US8592896B2 (en) 2013-11-26
US8072026B2 (en) 2011-12-06
US20100171172A1 (en) 2010-07-08
US20130062689A1 (en) 2013-03-14
US7704827B2 (en) 2010-04-27
JP2008147339A (ja) 2008-06-26
US20080135921A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP5198760B2 (ja) 半導体装置及びその製造方法
CN105009296B (zh) 垂直mosfet中的双resurf沟槽场板
US8129779B2 (en) Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
US8648398B2 (en) Electronic device and a transistor including a trench and a sidewall doped region
US9379216B2 (en) Semiconductor device and method for manufacturing same
JP4440188B2 (ja) 半導体装置の製造方法
JP4857827B2 (ja) Ｍｏｓ型半導体装置の製造方法
US20160079374A1 (en) Semiconductor device and manufacturing method thereof
JP2012243985A (ja) 半導体装置及びその製造方法
JP2009302450A (ja) 半導体装置およびその製造方法
JP5533011B2 (ja) 半導体装置の製造方法
JP4992211B2 (ja) 半導体素子の製造方法
JP2013175596A (ja) 半導体装置およびその製造方法
JP6288298B2 (ja) 炭化珪素半導体スイッチング素子およびその製造方法
JP5135920B2 (ja) 半導体装置の製造方法
JP4839599B2 (ja) 半導体装置及びその製造方法
WO2019109823A1 (zh) Mosfet结构及其制造方法
US6974996B2 (en) Semiconductor device and method of manufacturing the same
US7723784B2 (en) Insulated gate semiconductor device and method for manufacturing the same
JP4146857B2 (ja) 半導体装置及びその製造方法
JP2007200981A (ja) 横型パワーｍｏｓｆｅｔおよびその製造方法
JP4223026B2 (ja) 半導体装置
JP2014056890A (ja) 半導体装置及びその製造方法
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法
CN113224165B (zh) Ldmos器件及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5198760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees