CN113224165B - Ldmos器件及其制作方法 - Google Patents
Ldmos器件及其制作方法 Download PDFInfo
- Publication number
- CN113224165B CN113224165B CN202110447400.7A CN202110447400A CN113224165B CN 113224165 B CN113224165 B CN 113224165B CN 202110447400 A CN202110447400 A CN 202110447400A CN 113224165 B CN113224165 B CN 113224165B
- Authority
- CN
- China
- Prior art keywords
- metal
- doped region
- region
- contact
- doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 141
- 229910052751 metal Inorganic materials 0.000 claims abstract description 141
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- 150000002500 ions Chemical class 0.000 claims description 38
- 238000005468 ion implantation Methods 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 4
- 210000000746 body region Anatomy 0.000 claims description 4
- 238000010276 construction Methods 0.000 claims 3
- 238000000034 method Methods 0.000 description 24
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请公开了一种LDMOS器件及其制作方法，器件包括：衬底，其中形成有第一掺杂区和第二掺杂区；栅氧，其形成于第一掺杂区和第二掺杂区上；栅极，其形成于栅氧上；第一介质层，其形成于衬底、栅氧和栅极表面，第一介质层中形成有金属场板、第一接触通孔和第二接触通孔，金属场板位于第二掺杂区上方，第一接触通孔的底端与第一掺杂区连接，第二接触通孔的底端与第二掺杂区连接；第二介质层，其形成于第一介质层上方，第二介质层中形成有第一金属连线、第二金属连线和金属阻挡层，第一金属连线的底部与第一接触通孔的顶端和金属场板的顶端连接，第二金属连线的底部与第二接触通孔的顶端连接，第一金属连线和第二金属连线之间通过金属阻挡层电性连接。
Description
技术领域
本申请涉及半导体制造技术领域，具体涉及一种横向阻挡金属氧化物半导体(lateral diffused metal-oxide-semiconductor，LDMOS)器件及其制作方法。
背景技术
LDMOS器件是一种常用的高压(high voltage)器件，由于其制造工艺可以与现有的标准的互补金属氧化物半导体(complementary metal-oxide-semiconductor，CMOS)的制造工艺相兼容，降低了制造成本，被广泛应用于各种功率电路中。
参考图1，其示出了相关技术中提供的LDMOS器件的剖面示意图，如图1所示，衬底100中形成有第一掺杂区101，第二掺杂区102，第一掺杂区101和第二掺杂区102上形成有栅氧，该栅氧包括沟道区栅氧104(位于第一掺杂区101上方的栅氧)和场区氧化层105(位于第二掺杂区102上方的栅氧)，栅氧上形成有栅极103。其中，厚度较大的场区氧化层105的作用是为了减小第二掺杂区102的表面电场强度，随着应用电压的提高场区氧化层105的厚度也需要进一步提高。
然而，相关技术中提供的LDMOS器件，随着工艺窗口的缩小，场区氧化层105的厚度增加会受到接触通孔(contact，CT)深度的限制，难以对其厚度进行进一步增加，其应用范围较窄。
发明内容
本申请提供了一种LDMOS器件及其制作方法，可以解决相关技术中提供的LDMOS器件由于难以增加场区氧化层的厚度所导致其应用范围较窄的问题。
一方面，本申请实施例提供了一种LDMOS器件，包括：
衬底，所述衬底中形成有第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区中掺杂的离子类型不同；
栅氧，所述栅氧形成于所述第一掺杂区和所述第二掺杂区上，所述栅氧的底部与所述第一掺杂区和所述第二掺杂区具有交叠区域；
栅极，所述栅极形成于所述栅氧上；
第一介质层，所述第一介质层形成于所述衬底、所述栅氧和所述栅极表面，所述第一介质层中形成有金属场板、第一接触通孔和第二接触通孔，所述金属场板形成于所述栅极的一侧且位于所述第二掺杂区上方，所述第一接触通孔的底端与所述第一掺杂区连接，所述第二接触通孔的底端与所述第二掺杂区连接；
第二介质层，所述第二介质层形成于所述第一介质层上方，所述第二介质层中形成有第一金属连线、第二金属连线和金属阻挡层，所述第一金属连线的底部与所述第一接触通孔的顶端和所述金属场板的顶端连接，所述第二金属连线的底部与所述第二接触通孔的顶端连接，所述第一金属连线和所述第二金属连线之间通过所述金属阻挡层电性连接。
可选的，所述第一掺杂区为所述器件的体区，所述第二掺杂区为所述器件的漂移区。
可选的，当所述第一掺杂区掺杂的离子包括P(positive)型离子时，所述第二掺杂区掺杂的离子包括N(negative)型离子；当所述第二掺杂区掺杂的离子包括P型离子时，所述第一掺杂区掺杂的离子包括N型离子。
可选的，所述栅氧为所述器件的沟道栅氧。
可选的，所述金属场板的构成材料包括铜(Cu)。
可选的，所述第一金属连线和所述第二金属连线的构成材料包括铜。
可选的，所述金属阻挡层的构成材料包括铜。
可选的，所述第一介质层和所述第二介质层的构成材料包括二氧化硅(SiO2)。
可选的，所述第一接触通孔和所述第二接触通孔的构成材料包括铜。
另一方面，本申请实施例提供了一种LDMOS器件的制作方法，包括：
在衬底中依次进行第一次离子注入和第二次离子注入，形成第一掺杂区和第二掺杂区，所述第一次离子注入和第二次离子注入中注入的离子类型不同；
在所述衬底上形成氧化层；
在所述氧化层上形成多晶硅层；
对氧化层和多晶硅层进行刻蚀，剩余的氧化层形成栅氧，剩余的多晶硅层形成栅极，所述栅氧的底部与所述第一掺杂区和所述第二掺杂区具有交叠区域；
在所述衬底、所述栅氧和所述栅极表面形成第一介质层，在所述第一介质层中形成金属场板，所述金属场板形成于所述栅极的一侧且位于所述第二掺杂区上方；
在所述第一介质层形成第一接触通孔和第二接触通孔，所述第一接触通孔的底端与所述第一掺杂区连接，所述第二接触通孔的底端与所述第二掺杂区连接；
在所述第一介质层上依次形成金属阻挡层和第二介质层；
在所述第二介质层中形成第一金属连线和第二金属连线，所述第一金属连线的底部与所述第一接触通孔的顶端和所述金属场板的顶端连接，所述第二金属连线的底部与所述第二接触通孔的顶端连接，所述第一金属连线和所述第二金属连线之间通过所述金属阻挡层电性连接。
本申请技术方案，至少包括如下优点：
通过在衬底、栅氧和栅极上形成的第一介质层中形成金属场板，该金属场板可在第二掺杂区引入电场以形成耗尽区提高器件击穿电压，该金属场板对第二掺杂区的电场强度可以通过该金属场板的深度进行调节，由于其与栅极不相连，从而能够减小栅极到漏极电容，且由于其深度不与接触通孔的深度相关，因此不受到接触通孔工艺窗口的影响，其深度的调节范围较大，从而提高了其应用范围。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的LDMOS器件的剖面示意图；
图2是本申请一个示例性实施例提供的LDMOS器件的剖面示意图；
图3是本申请一个示例性实施例提供的LDMOS器件的制作方法的流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的LDMOS器件的剖面示意图，该器件包括：
衬底200，其中形成有第一掺杂区201和第二掺杂区202，第一掺杂区201和第二掺杂区202中掺杂的离子类型不同。
其中，第一掺杂区201可以是该LDMOS器件的体区，第二掺杂区202可以该LDMOS器件的漂移区。当第一掺杂区201掺杂的离子包括P型离子时，第二掺杂区202掺杂的离子包括N型离子；当第二掺杂区202掺杂的离子包括P型离子时，第一掺杂区201掺杂的离子包括N型离子。
栅氧203，其形成于第一掺杂区201和第二掺杂区202上，其底部与第一掺杂区201和第二掺杂区202具有交叠区域。其中，该栅氧203可以是该LDMOS器件的沟道栅氧。
栅极204，其形成于栅氧203上。
第一介质层205，其形成于衬底200、栅氧203和栅极204表面，第一介质层205中形成有金属场板210、第一接触通孔2061和第二接触通孔2062，金属场板210形成于栅极204的一侧且位于第二掺杂区202上方，第一接触通孔2061的底端与第一掺杂区201连接，第二接触通孔2062的底端与第二掺杂区202连接。
可选的，第一介质层205的构成材料为低介电常数(介电常数k小于4)材料，例如，其可以包括二氧化硅；可选的，金属场板210、第一接触通孔2061和第二接触通孔2062的构成材料包括铜。
本申请实施例中，当LDMOS器件工作时，金属场板210可在第二掺杂区202引入电场以形成耗尽区(即，金属场板210的底端和第二掺杂区202之间的第一介质层205可相当于LDMOS器件的场区氧化层，该场区氧化层的厚度与金属场板210的深度相关，不与接触通孔的工艺窗口相关，从而能够根据需求设置金属场板210的深度)，提高器件击穿电压。
第二介质层208，其形成于第一介质层205上方，第二介质层208中形成有第一金属连线2091、第二金属连线2092和金属阻挡层207，第一金属连线2091的底部与第一接触通孔2061的顶端和金属场板210的顶端连接，第二金属连线2092的底部与第二接触通孔2062的顶端连接，第一金属连线2091和第二金属连线2092之间通过金属阻挡层207电性连接。
可选的，第一介质层208的构成材料为低介电常数材料，例如，其可以包括二氧化硅；可选的，第一金属连线2091、第二金属连线2092和金属阻挡层207的构成材料包括铜。
综上所述，本申请实施例中，通过在衬底、栅氧和栅极上形成的第一介质层中形成金属场板，该金属场板可在第二掺杂区引入电场以形成耗尽区提高器件击穿电压，该金属场板对第二掺杂区的电场强度可以通过该金属场板的深度进行调节，由于其与栅极不相连，从而能够减小栅极到漏极电容，且由于其深度不与接触通孔的深度相关，因此不受到接触通孔工艺窗口的影响，其深度的调节范围较大，从而提高了其应用范围。
参考图3，其示出了本申请一个示例性实施例提供的LDMOS器件的制作方法的流程图，该方法可制作图2实施例中的LDMOS器件，该方法包括：
步骤301，在衬底中依次进行第一次离子注入和第二次离子注入，形成第一掺杂区和第二掺杂区，第一次离子注入和第二次离子注入中注入的离子类型不同。
衬底中形成的第一掺杂区和第二掺杂区可参考图2实施例。
示例性的，步骤301包括但不限于：采用光刻工艺在除第一掺杂区对应的区域以外的其它区域覆盖光阻；进行第一次离子注入，在暴露的衬底处形成第一掺杂区；去除光阻；采用光刻工艺在除第二掺杂区对应的区域以外的其它区域覆盖光阻，进行第二次离子注入，在暴露的衬底处形成第二掺杂区，去除光阻。其中，可先进行第一次离子注入，再进行第二次离子注入；或，先进行第二次离子注入，再进行第一次离子注入。离子注入的顺序可根据实际需求设置。
步骤302，在衬底上形成氧化层。
示例性的，可采用热氧化工艺在衬底上形成氧化层。
步骤303，在氧化层上形成多晶硅层。
示例性的，可采用化学气相沉积(chemical vapor deposition，CVD)工艺在氧化层上沉积多晶硅形成多晶硅层。
步骤304，对氧化层和多晶硅层进行刻蚀，剩余的氧化层形成栅氧，剩余的多晶硅层形成栅极，栅氧的底部与第一掺杂区和第二掺杂区具有交叠区域。
衬底上形成的栅氧和栅极可参考图2实施例。
示例性的，步骤304包括但不限于：采用光刻工艺在栅极对应的区域覆盖光阻；进行刻蚀，直至除栅极所在区域外其它区域的衬底暴露；去除光阻，剩余的氧化层形成栅氧，剩余的多晶硅层形成栅极。
若该LDMOS器件是与CMOS器件相集成的器件，则在步骤304之后，可进行CMOS器件的轻掺杂漏端(lightly doped drain，LDD)注入、侧墙形成、源端漏端(source drain，SD)注入和硅化物形成工序。
步骤305，在衬底、栅氧和栅极表面形成第一介质层，在第一介质层中形成金属场板，金属场板形成于栅极的一侧且位于第二掺杂区上方。
形成的第一介质层和金属场板可参考图2实施例。
示例性的，步骤305包括但不限于：采用CVD工艺在衬底、栅氧和栅极表面沉积二氧化硅形成第一介质层；采用光刻工艺在除金属场板以外的其它区域覆盖光阻；刻蚀至金属场板所在区域的目标深度；去除光阻；在第一介质层上形成金属层，该金属层填充刻蚀形成的通孔；进行平坦化，直至除金属场板所在区域以外的其它区域的第一介质层暴露，剩余的金属层形成金属场板。
其中，可采用电镀铜或CVD工艺沉积铜形成金属层，可采用化学机械研磨(chemical mechanical polishing，CMP)工艺进行平坦化。
步骤306，在第一介质层中形成第一接触通孔和第二接触通孔，第一接触通孔的底端与第一掺杂区连接，第二接触通孔的底端与第二掺杂区连接。
形成的第一接触通孔和第二接触通孔可参考图2实施例。
示例性的，步骤306包括但不限于：采用光刻工艺在除第一接触通孔和第二接触通孔以外的其它区域覆盖光阻；进行刻蚀，直至第一接触通孔所在区域的第一掺杂区暴露，第二接触通孔所在区域的第二掺杂区暴露；去除光阻；在第一介质层上形成金属层，该金属层填充刻蚀形成的通孔；进行平坦化，直至除金属场板、第一接触通孔和第二接触通孔所在区域以外的其它区域的第一介质层暴露，形成第一接触通孔和第二接触通孔。
其中，可采用电镀铜或CVD工艺沉积铜形成金属层，可采用化学机械研磨CMP工艺进行平坦化。
步骤307，在第一介质层上依次形成金属阻挡层和第二介质层。
示例性的，步骤307包括但不限于：采用CVD工艺沉积铜形成金属阻挡层；采用CVD工艺沉积二氧化硅形成第二介质层。
步骤308，在第二介质层中形成第一金属连线和第二金属连线，第一金属连线的底部与第一接触通孔的顶端和金属场板的顶端连接，第二金属连线的底部与第二接触通孔的顶端连接，第一金属连线和第二金属连线之间通过金属阻挡层电性连接。
形成的金属阻挡层、第一金属连线和第二金属连线可参考图2实施例。
示例性的，步骤308包括但不限于：采用光刻工艺在除第一金属连线和第二金属连线以外的其它区域覆盖光阻；进行刻蚀，直至第一金属连线和第二金属连线所在区域的第一介质层暴露；去除光阻；在第二介质层上形成金属层，该金属层填充刻蚀形成的通孔；进行平坦化，直至除第一金属连线和第二金属连线所在区域以外的其它区域的第二介质层暴露，剩余的金属层形成第一金属连线和第二金属连线。
其中，可采用电镀铜或CVD工艺沉积铜形成金属层，可采用化学机械研磨CMP工艺进行平坦化。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种LDMOS器件，其特征在于，包括：
衬底，所述衬底中形成有第一掺杂区和第二掺杂区，所述第一掺杂区和第二掺杂区中掺杂的离子类型不同；
栅氧，所述栅氧形成于所述第一掺杂区和所述第二掺杂区上，所述栅氧的底部与所述第一掺杂区和所述第二掺杂区具有交叠区域且所述第一掺杂区和所述第二掺杂区形成接触面；
栅极，所述栅极形成于所述栅氧上；
第一介质层，所述第一介质层形成于所述衬底、所述栅氧和所述栅极表面，所述第一介质层中形成有金属场板、第一接触通孔和第二接触通孔，所述金属场板与所述栅极不相连，所述金属场板形成于所述栅极的一侧且位于所述第二掺杂区上方，所述第一接触通孔的底端与所述第一掺杂区连接，所述第二接触通孔的底端与所述第二掺杂区连接；
第二介质层，所述第二介质层形成于所述第一介质层上方，所述第二介质层中形成有第一金属连线、第二金属连线和金属阻挡层，所述第一金属连线的底部与所述第一接触通孔的顶端和所述金属场板的顶端连接，所述第二金属连线的底部与所述第二接触通孔的顶端连接，所述第一金属连线和所述第二金属连线之间通过所述金属阻挡层电性连接；
其中，所述第一掺杂区为所述器件的体区，所述第二掺杂区为所述器件的漂移区，所述栅氧为所述器件的沟道栅氧；当所述第一掺杂区掺杂的离子包括P型离子时，所述第二掺杂区掺杂的离子包括N型离子；当所述第二掺杂区掺杂的离子包括P型离子时，所述第一掺杂区掺杂的离子包括N型离子。
2.根据权利要求1所述的器件，其特征在于，所述金属场板的构成材料包括铜。
3.根据权利要求2所述的器件，其特征在于，所述第一金属连线和所述第二金属连线的构成材料包括铜。
4.根据权利要求3所述的器件，其特征在于，所述金属阻挡层的构成材料包括铜。
5.根据权利要求1至4任一所述的器件，其特征在于，所述第一介质层和所述第二介质层的构成材料包括二氧化硅。
6.根据权利要求5所述的器件，其特征在于，所述第一接触通孔和所述第二接触通孔的构成材料包括铜。
7.一种LDMOS器件的制作方法，其特征在于，包括：
在衬底中依次进行第一次离子注入和第二次离子注入，形成第一掺杂区和第二掺杂区，所述第一次离子注入和第二次离子注入中注入的离子类型不同；
在所述衬底上形成氧化层；
在所述氧化层上形成多晶硅层；
对氧化层和多晶硅层进行刻蚀，剩余的氧化层形成栅氧，剩余的多晶硅层形成栅极，所述栅氧的底部与所述第一掺杂区和所述第二掺杂区具有交叠区域且所述第一掺杂区和所述第二掺杂区形成接触面；
在所述衬底、所述栅氧和所述栅极表面形成第一介质层，在所述第一介质层中形成金属场板，所述金属场板与所述栅极不相连，所述金属场板形成于所述栅极的一侧且位于所述第二掺杂区上方；
在所述第一介质层形成第一接触通孔和第二接触通孔，所述第一接触通孔的底端与所述第一掺杂区连接，所述第二接触通孔的底端与所述第二掺杂区连接；
在所述第一介质层上依次形成金属阻挡层和第二介质层；
在所述第二介质层中形成第一金属连线和第二金属连线，所述第一金属连线的底部与所述第一接触通孔的顶端和所述金属场板的顶端连接，所述第二金属连线的底部与所述第二接触通孔的顶端连接，所述第一金属连线和所述第二金属连线之间通过所述金属阻挡层电性连接；
其中，所述第一掺杂区为所述器件的体区，所述第二掺杂区为所述器件的漂移区，所述栅氧为所述器件的沟道栅氧；当所述第一掺杂区掺杂的离子包括P型离子时，所述第二掺杂区掺杂的离子包括N型离子；当所述第二掺杂区掺杂的离子包括P型离子时，所述第一掺杂区掺杂的离子包括N型离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110447400.7A CN113224165B (zh) | 2021-04-25 | 2021-04-25 | Ldmos器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110447400.7A CN113224165B (zh) | 2021-04-25 | 2021-04-25 | Ldmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113224165A CN113224165A (zh) | 2021-08-06 |
| CN113224165B true CN113224165B (zh) | 2023-03-24 |
Family
ID=77088719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110447400.7A Active CN113224165B (zh) | 2021-04-25 | 2021-04-25 | Ldmos器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113224165B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148540B2 (en) * | 2004-06-28 | 2006-12-12 | Agere Systems Inc. | Graded conductive structure for use in a metal-oxide-semiconductor device |
| US11195915B2 (en) * | 2019-04-15 | 2021-12-07 | Texas Instruments Incorporated | Semiconductor devices with a sloped surface |
| CN111540785A (zh) * | 2020-05-13 | 2020-08-14 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及其制造方法 |
-
2021
- 2021-04-25 CN CN202110447400.7A patent/CN113224165B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113224165A (zh) | 2021-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553717B2 (en) | Medium voltage MOSFET device | |
| US10355125B2 (en) | Electrode contact structure for semiconductor device | |
| US7745877B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4005019B2 (ja) | パワー半導体デバイス | |
| CN105009296B (zh) | 垂直mosfet中的双resurf沟槽场板 | |
| TWI500114B (zh) | 半導體組件及製造方法 | |
| US8193579B2 (en) | Trench type semiconductor device and fabrication method for the same | |
| US7745294B2 (en) | Methods of manufacturing trench isolated drain extended MOS (demos) transistors and integrated circuits therefrom | |
| US9722071B1 (en) | Trench power transistor | |
| CN107887446B (zh) | 复合屏蔽自对准的沟槽mosfet器件的制备方法 | |
| US20170047430A1 (en) | Manufacturing method of trench power mosfet | |
| JP2005510881A (ja) | オン抵抗が向上されたトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| CN111653621A (zh) | Ldmos器件及其制造方法 | |
| JP5198760B2 (ja) | 半導体装置及びその製造方法 | |
| US20090014787A1 (en) | Multi-Layer Semiconductor Structure and Manufacturing Method Thereof | |
| US20130299996A1 (en) | Method of making an electrode contact structure and structure therefor | |
| CN111540785A (zh) | Ldmos器件及其制造方法 | |
| WO2015174197A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US11158736B2 (en) | MOSFET structure, and manufacturing method thereof | |
| KR19990072808A (ko) | 종형ｍｉｓｆｅｔ및그제조방법 | |
| CN114566540A (zh) | Ldmos器件及其制造方法 | |
| EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
| US20190378908A1 (en) | High voltage semiconductor devices and methods of fabricating the same | |
| CN211700291U (zh) | 自对准的沟槽式场效应晶体管 | |
| CN111785633B (zh) | Ldmos器件的制备方法和ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |