JP5110408B2 - 複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法 - Google Patents
複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法 Download PDFInfo
- Publication number
- JP5110408B2 JP5110408B2 JP2010510384A JP2010510384A JP5110408B2 JP 5110408 B2 JP5110408 B2 JP 5110408B2 JP 2010510384 A JP2010510384 A JP 2010510384A JP 2010510384 A JP2010510384 A JP 2010510384A JP 5110408 B2 JP5110408 B2 JP 5110408B2
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- resistance
- phase
- resistive
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims description 220
- 230000015654 memory Effects 0.000 title claims description 116
- 238000000034 method Methods 0.000 title claims description 18
- 239000000463 material Substances 0.000 claims description 57
- 239000012782 phase change material Substances 0.000 claims description 26
- 238000002844 melting Methods 0.000 claims description 16
- 230000008018 melting Effects 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 13
- 230000008025 crystallization Effects 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229910052714 tellurium Inorganic materials 0.000 claims description 4
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 22
- 150000004770 chalcogenides Chemical class 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000005387 chalcogenide glass Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052711 selenium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018279 LaSrMnO Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000006903 response to temperature Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5631—Concurrent multilevel reading of more than one cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5632—Multilevel reading using successive approximation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/754—Dendrimer, i.e. serially branching or "tree-like" structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本発明の実施形態は、一般的には半導体デバイス分野に関し、より詳細には、例えば、複数レベルの抵抗状態を有する相変化メモリデバイスなどの抵抗メモリデバイスに関する。
マイクロプロセッサによってアクセス可能なメモリデバイスは、従来、不揮発性もしくは揮発性メモリデバイスのいずれかに分類されてきた。不揮発性メモリデバイスは、メモリデバイスに対する電源がオフされたときでも、格納された情報を保持することが可能である。しかしながら、従来、不揮発性メモリデバイスは、多くの空間を占め、かつ、大量の電力を消費するため、これらのデバイスをポータブルデバイス内で使用する、もしくは、頻繁にアクセスされる揮発性メモリデバイスの代替物として使用するためには不適切であった。一方、揮発性メモリデバイスは、不揮発性メモリデバイスよりも、より大きな格納容量およびプログラミングオプションを提供する傾向がある。揮発性メモリデバイスは、一般的には不揮発性メモリデバイスよりも小さい電力を消費するという特徴もある。しかしながら、揮発性メモリデバイスは、格納されたメモリ内容を保持するために継続的な電力供給を必要とする。
ランダムにアクセスされ、比較的電力消費が少なく、商業的に実行可能な不揮発性メモリデバイスの研究開発が、進行している。研究が進行中の一分野は、抵抗状態がプログラムによって変更可能な抵抗メモリセルである。研究のうちの１つは、データをメモリセルに以下のように格納するデバイスに関する。つまり、印加されたプログラミング電圧に応じてメモリセルの物理的特性を構造的もしくは化学的に変化させ、それによって今度はセルの抵抗を変化させる。研究されている可変抵抗メモリデバイスの例は、可変抵抗ポリマー、ペロブスカイト、ドープされた非結晶（非晶質）シリコン、相変化ガラス、およびドープされたカルコゲニドガラスなどを使用するメモリを含む。
図１は、基板２上に構成され、下部電極３と上部電極５の間に形成される可変抵抗材料４を有する相変化メモリセル１のような可変抵抗メモリセルの基本的構成を示す。可変抵抗材料のうちの一タイプは、RoseらによってU.S. Patent No. 5,541,869に開示されるような、Ｖ、Ｃｏ、Ｎｉ、Ｐｄ、ＦｅおよびＭｎをドープされた非結晶シリコンでありうる。別のタイプの可変抵抗材料は、IgnatievらによってU.S. Patent No. 6,473,332に開示されるような、Ｐｒ（１−ｘ）ＣａｘＭｎＯ３（ＰＣＭＯ）、Ｌａ（１−ｘ）ＣａｘＭｎＯ３（ＬＣＭＯ）、ＬａＳｒＭｎＯ３（ＬＳＭＯ）、ＧｄＢａＣｏｘＯｙ（ＧＢＣＯ）などのぺロブスカイト材料を含みうる。さらに別のタイプの可変抵抗材料は、U.S. Patent No. 6,881,623および6,888,155でCampbellら、およびCampbellによってそれぞれ開示されているような、ＡｘＢｙの化学式のドープされたカルコゲニドガラス（ここでＢはＳ、Ｓｅ、およびＴｅならびにその組み合わせから選択され、Ａは周期表のＩＩＩ−Ａ族（Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌ））、ＩＶ−Ａ族（Ｃ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ）、Ｖ−Ａ族（Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉ）、もしくはＶＩＩ−Ａ族（Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ａｔ）由来の少なくとも一つの元素を含み、ドーパントはＡｇ、Ａｕ、Ｐｔ、Ｃｕ、Ｃｄ、Ｉｒ、Ｒｕ、Ｃｏ、Ｃｒ、ＭｎもしくはＮｉを含む貴金属および遷移金属から選択される）でありうる。さらに別のタイプの可変抵抗材料は、U.S. Patent No. 6,072,716でJacobsonらによって開示されるような、例えばプラスチックポリマーへと混合されたカーボンブラック粒子もしくはグラファイトを含む炭素重合体フィルムを含む。図示される電極３、５を形成するために使用される材料は、タングステン、ニッケル、タンタル、チタン、窒化チタン、アルミニウム、プラチナ、もしくは銀などの種々の導電性材料から選択されうる。
多くの研究が、可変抵抗材料として相変化カルコゲニドから成るメモリ素子を使用するメモリデバイスに焦点を当ててきた。カルコゲニドは、ＴｅもしくはＳｅなどの周期表のＶＩ族元素の合金である。再書き込み可能なコンパクトディスク（“ＣＤ−ＲＷ”）で現在使用される特定のカルコゲニドは、Ｇｅ２Ｓｂ２Ｔｅ５である。ＣＤ−ＲＷディスクで使用される有益な光学特性を有するのに加えて、Ｇｅ２Ｓｂ２Ｔｅ５は、可変抵抗材料として望ましい物理的特性をも有する。Ｇｅ、ＳｂおよびＴｅの種々の組み合わせが、可変抵抗材料として使用され、本明細書では集合的に“ＧＳＴ”材料と称される。特に、ＧＳＴ材料は、非結晶相と二つの結晶相との間で構造相を変化させうる。非結晶相の抵抗（“ａ−ＧＳＴ”）と、立方晶相と六方晶相の抵抗（それぞれ“ｃ−ＧＳＴ”および“ｈ−ＧＳＴ”）は、著しく異なる。非結晶ＧＳＴの抵抗は、立方晶ＧＳＴもしくは六方晶ＧＳＴのいずれの抵抗よりも大きく、立方晶ＧＳＴと六方晶ＧＳＴの抵抗はお互いに類似している。このように、種々の相のＧＳＴの抵抗を比較すると、ＧＳＴは二状態の材料（非結晶ＧＳＴと結晶ＧＳＴ）と考えられ、それぞれの状態が、対応するバイナリ状態と同等であるとみなされうる、異なる抵抗を有する。その材料相に従って抵抗を変化させるＧＳＴなどの可変抵抗材料は、相変化材料と称される。
あるＧＳＴ相から別の相への遷移は、ＧＳＴ材料の温度変化に応じて生じる。温度変化すなわち加熱および冷却は、ＧＳＴ材料に異なる強度の電流を流すことによって引き起こされうる。ＧＳＴ材料は、ＧＳＴ材料に結晶化電流を流すことによって結晶状態におかれ、それによって結晶構造が成長しうる温度へとＧＳＴ材料を温める。より強い溶融電流は、ＧＳＴ材料を溶融するために使用され、その後、非結晶状態へ冷却される。典型的な相変化メモリセルはバイナリ１を表すために結晶状態を使用し、バイナリ０を表すために非結晶状態を使用するため、結晶化電流は書き込みもしくはセット電流ＩＳＥＴと称され、溶融電流は消去もしくはリセット電流ＩＲＳＴと称される。しかしながら、当業者はＧＳＴ状態のバイナリ値に対する割り当ては、所望の場合には切り替えられてもよいことを理解するであろう。
従来技術において既知の相変化メモリセルは、典型的に二つの安定な抵抗状態を有し、バイナリ０と１に対応する。したがって、従来の２状態相変化メモリセルは、１ビットの情報を格納できる。２つより多くの安定な抵抗状態を有する相変化メモリセルが望ましい。なぜなら、それらは１ビットより多い情報を各セルに格納することが可能であるため、それによって、記憶デバイスのサイズ、もしくは電力消費を顕著に増加させることなくメモリ格納容量を増加させることができるからである。
中国の研究者は、スタックされたカルコゲニドフィルムを記憶媒体として使用する、ある複数状態相変化メモリセルを提案している。Y.Laiらによる、Appl. Phys. A84, 21-25 (2006)にあるStacked chalcogenide layers used as multi-stage storage medium for phase change memoryを参照されたい。図２Ａに示されるように、提案された複数状態相変化メモリセル２００は下部電極２０１、純ＧＳＴ層２０２、タングステン層２０３、シリコンをドープされたＧＳＴ層２０４、および上部電極２０５を含む。この提案された相変化メモリセル２００は、図２Ｂに示されるような、各々３つの安定な抵抗状態（１）、（２）および（３）を提供する。３状態のロジックをセル２００に実装することは困難である。容易に実装され、かつ、３つより多い安定な抵抗状態を提供する、複数ビット相変化メモリセルの必要性が存在する。
以下の詳細な説明においては、付随する図面に対して言及がなされ、その図面は本明細書の一部を形成し、かつ、主張される本発明が実施されうる、特定の実施形態を例示する目的で示されるものである。これらの実施形態は、当業者がそれらを実施することが可能なほど十分詳細に記述され、他の実施形態が使用されてもよいことを理解されたい。記述されるプロセスステップの行程は、本発明の実施形態の典型的なものである。しかしながら、ステップの順序は、本明細書で説明されるものに限定されることはなく、ある順序においては必然的に生じるステップの例外を伴って、本技術分野で既知のように変更されてもよい。
一実施形態においては、二つの完全に切り換わる相変化材料素子が同一の第一の電極および第二の電極を共有して作製される。素子は、図３Ａに示されるように、各々の抵抗曲線がプログラミング電圧の関数としてお互いに関してシフトされるように設計される。シフトされた抵抗曲線は、異なる相変化材料で素子を作製することによって、もしくは、例えば、以下にさらに詳細に記述されるような、長さ、抵抗率、断面面積、結晶化温度および溶融点などの、一つ以上の素子特性を調整することによって、達成されうる。
図３Ａにさらに関連して、Ｒ（ａ）と標示された曲線は、二つの相変化素子のうちの一つに対応し、Ｒ（ｂ）と標示された曲線は、二つの相変化素子のうちの別の一つに対応する。Ｒ（ａ）およびＲ（ｂ）に続く添え字“ａ”もしくは“ｃ”は、各々の相変化素子が非結晶状態にあるか、もしくは結晶状態にあるかを示す。例えば、標示“Ｒ（ａ）ａ”は、相変化素子Ｒ（ａ）が非結晶状態にあることを示す。異なるプログラミング電圧を印加することによって、（１）、（２）、（３）および（４）で標示される４つの安定な抵抗状態が達成されうる。状態（１）においては、両方の素子が低抵抗構成、Ｒ（ａ）ｃおよびＲ（ｂ）ｃにある。状態（２）においては、素子Ｒ（ａ）が高抵抗構成Ｒ（ａ）ａにあり、素子Ｒ（ｂ）が低抵抗構成Ｒ（ｂ）ｃにある。状態（３）においては、素子Ｒ（ａ）が低抵抗構成、Ｒ（ａ）ｃにあり、素子Ｒ（ｂ）が高抵抗構成、Ｒ（ｂ）ｃにある。状態（４）においては、両方の素子が高抵抗構成、Ｒ（ａ）ａおよびＲ（ｂ）ａにある。
図３Ｂは、図３Ａにプロットされた素子Ｒ（ａ）とＲ（ｂ）の合成抵抗、すなわち、相変化メモリセルの全抵抗のグラフである。相変化メモリセルは４つの安定な抵抗状態を達成するため、２ビットの情報、すなわち、その４つの安定な抵抗状態に対応する２２もしくは４つの別々の値を格納することが可能である。全抵抗レベルＴＲ（１）は状態（１）に対応する。全抵抗レベルＴＲ（２）は状態（２）に対応し、以下も準ずる。
図４は、４状態セルのみが記述されているが、複数状態相変化メモリセルおよび最終的なデバイス状態のプログラミング方法のステップを示す。プログラミングは、リセット（ＲＥＳＥＴ）パルス４０２で開始し、素子Ｒ（ａ）およびＲ（ｂ）を初期非結晶状態、すなわち状態（４）（両素子が高抵抗構成にある）へと戻す。続いて、プログラミング電圧４０４が印加され、メモリセルへ４つの状態（１）、（２）、（３）および（４）のうちの一つをプログラムする。プログラミングパルスの電圧は、図３Ｂに示されるように、メモリセルに格納されるべき値の関数である。
図５Ａは、開示された実施形態に従って構成される相変化メモリセル５００を示す。セル５００は、第一の電極５０１、第一の相変化素子５０２、第二の相変化素子５０３および第二の電極５０５を含む。相変化素子５０２、５０３は、例えばＧｅ２Ｓｂ２Ｔｅ５などの、あらゆる適切な可変抵抗材料を含み、両電極５０１、５０５と互いに接触する。各々の異なる抵抗を達成するため、相変化素子５０２、５０３は、異なる長さで形成される。第一の素子５０２は、第二の素子５０３よりも長いものとして示されるが、その逆もまたありうる。第一の電極５０１の伸長部分５０１ａは、第二の相変化素子５０３を含むメモリセル５００の部分内の、第一の電極５０１と第二の電極５０５の間の距離を短縮するために使用される。それによって、第二の相変化素子５０３を第一の相変化素子５０２よりも短縮することが可能となる。あるいは、第一の電極５０１は実質的に平面であり、第二の電極５０５は、短い方の相変化素子５０３と接触するための低下部分を含む。例えばＳｉＯ２などの誘電材料５０４が、相変化素子５０２、５０３を包囲する。
図５Ｂは、開示された別の実施形態に従って構成される相変化メモリセル５１０を示す。セル５１０は、第一の電極５１１、第一の相変化素子５１２、第二の相変化素子５１３、および第二の電極５１５を含む。素子５１２、５１３は、それぞれ両電極５１１、５１５と接触する。素子５１２、５１３は、同様な抵抗率および高さを有するが、素子５１３は、素子５１２よりも、より低い溶融点とより広い断面面積を有する。このように、素子５１３のプログラミング電圧と抵抗は低減される。第一の相変化素子５１２および第二の相変化素子５１３は、実質的に同様な長さを有するため、図５Ａに示されるような第一の電極５０１の***部分５０１ａは必要とされない。それによって、この実施形態においては、電極形成を簡略化する。別の実施形態においては、素子５１３は、素子５１２と同一の溶融点、断面面積、および高さを有するが、より低い抵抗率を有し、それによって、同様にシフトされたプログラミング電圧を達成する。さらに別の実施形態においては、素子５１３は、素子５１２と同一の断面面積および高さを有するが、より低い抵抗率と溶融点を有し、それによって、同様にシフトされたプログラミング電圧を達成する。誘電材料５１４が相変化素子５１２、５１３を包囲する。
図５Ａおよび図５Ｂは、開示された実施形態に従って構成される４状態の相変化メモリセルを示しているが、主張される本発明はそのように限定されるものではなく、任意の数の安定な抵抗状態を提供するように拡張されうる。図６Ａは、開示される実施形態に従って構成される、６状態相変化メモリセル、すなわち、図６Ｃのセル６００における、３つの相変化素子の抵抗曲線を示す。素子は、各々の抵抗曲線が、プログラミング電圧の関数として、お互いに関してシフトされるように設計される。シフトされた抵抗曲線は、異なる相変化材料で素子を作製することによって、もしくは、例えば、以下にさらに詳細に記述されるような、長さ、抵抗率、断面面積、結晶化温度および溶融点などの、一つ以上の素子特性を調整することによって、達成されうる。
さらに図６Ａに関連して、Ｒ（ａ）と標示された曲線は、第一の相変化素子に対応し、Ｒ（ｂ）と標示された曲線は、第二の相変化素子に対応し、Ｒ（ｃ）と標示された曲線は第三の相変化素子に対応する。Ｒ（ａ）、Ｒ（ｂ）およびＲ（ｃ）に続く添え字“ａ”もしくは“ｃ”は、各々の相変化素子が非結晶状態にあるか、もしくは結晶状態にあるかを示す。例えば、標示“Ｒ（ｂ）ｃ”は、相変化素子Ｒ（ｂ）が結晶状態にあることを示す。異なるプログラミング電圧を印加することによって、（１）、（２）、（３）、（４）、（５）および（６）で標示される６つの安定な抵抗状態が達成されうる。状態（１）においては、３つの全素子が低抵抗、すなわち結晶構成にある。状態（２）においては、第一の素子が高抵抗構成にあり、第二および第三の素子が低抵抗構成にある。状態（３）においては、第一および第二の素子が高抵抗構成にあり、第三の素子が低抵抗構成にある。状態（４）においては、第一および第二の素子が低抵抗構成にあり、第三の素子が高抵抗構成にある。状態（５）においては、第一の素子は低抵抗構成にあり、第二および第三の素子は高抵抗構成にある。状態（６）においては、３つの全素子が高抵抗、すなわち非結晶構成にある。
図６Ｂは、図６Ａにプロットされた素子Ｒ（ａ）、Ｒ（ｂ）およびＲ（ｃ）の合成抵抗、すなわち、相変化メモリセルの全抵抗のグラフである。相変化メモリセルは６つの安定な抵抗状態を達成するため、６つの別々の値を格納することが可能である。全抵抗レベルＴＲ（１）は状態（１）に対応する。全抵抗レベルＴＲ（２）は状態（２）に対応し、以下も準ずる。
図６Ｃは、６状態相変化メモリセル６００の可能性のある一つの構成を示す。セル６００は、伸長部分６０１ａ、６０１ｂを有する第一の電極６０１、第一の相変化素子６０２、第二の相変化素子６０３、第三の相変化素子６０４、および第二の電極６０５を含む。構成は、図５Ａに示され、上述された４状態相変化メモリセルのものに類似しているが、第三の素子６０４と第一の電極６０１の第二の伸長部分６０１ｂを追加している。３つの相変化素子６０２、６０３、６０４の各々は、それぞれ異なる長さを有し、それによってお互いに異なる抵抗を有する。異なる抵抗は、図５Ｂに関連して上述されたように、例えば、各相変化素子の断面面積を変化させることなどによって、他の手段によっても達成されうる。誘電材料６０６は相変化素子６０２、６０３、６０４を包囲する。
本明細書で開示される実施形態に従う相変化メモリセルは、スタックセルとしても構成されうる。図７Ａ−図７Ｃは、４状態相変化メモリセルをスタックセルとして形成するために使用されうる方法を示す。図７Ａに示されるように、メモリセルスタック７００は、例えば、Ｇｅ２Ｓｂ２Ｔｅ５などの相変化材料の第一の層７０１、例えばＳｉＯ２などの誘電体層７０２、および相変化材料の第二の層７０３を含んで形成される。第二の相変化材料７０３の抵抗率は、図７Ｂに示されるように、例えば、ＯもしくはＮドーパントを伴うドーピング７０４によって変化する。図７Ｃに示されるように、導電性側壁７０５、７０６が、電極としての役割を果たし、ゲートスタック７００の両側に形成される。
本明細書で開示される実施形態に係る相変化メモリセルは、垂直セルとしても構成されうる。図８Ａ−図８Ｄは、４状態相変化メモリセルを垂直セルとして形成するために使用されうる方法を示す。図８Ａに示されるように、下部電極８０１は、図５Ａに関連して上述されたように、***部分８０１ａを伴って形成される。相変化材料層８０２は、図８Ｂに示されるように、下部電極８０１上に堆積される。相変化材料８０２は、図８Ｃに示されるように、二つの相変化材料素子８０３、８０４を形成するためにエッチングされる。誘電材料８０６は、相変化素子８０３、８０４を包囲するように形成される。上部電極８０５は、図８Ｄに示されるように、その後二つの相変化素子８０３、８０４および誘電材料８０６と接触するように、その上に形成される。
別の垂直セル実施形態においては、本明細書に従って構成される相変化メモリセルは、同じ長さであるが、異なる相変化材料構成の相変化素子を含む。図９Ａ−図９Ｆは、このような相変化メモリセルを形成する二つの別の方法を示す。図９Ａに示されるように、下部電極９０１が形成される。一実施形態に係り、同一の相変化材料の二つの相変化素子９０２、９０３は、その後、図９Ｂに示されるように、下部電極９０１と接触するようにその上に形成される。誘電材料は、相変化素子９０２、９０３を包囲するように形成される。または、誘電材料がはじめに形成され、続いて、相変化素子９０２、９０３がその中に形成されるチャネルを形成するようにエッチングされうる。異なる抵抗を達成するため、素子のうちの一つである９０３は、例えばＯもしくはＮドーピングなどのドーピング９０５に暴露され、他の素子９０２は、図９Ｃに示されるように純粋なままである。
図９Ｄに関連して、別の実施形態においては、一つの相変化素子９０２は、第一の相変化材料で形成される。誘電材料９０６は、相変化素子９０２の周囲に形成される。または、誘電材料が、はじめに形成され、相変化素子９０２がその中に形成されるチャネルを形成するためにエッチングされうる。第一の相変化材料９０２とは異なる抵抗率を有する第二の相変化材料の第二の相変化素子９０３は、図９Ｅに示されるように、下部電極９０１と接触するように、その上に、ならびに、誘電材料９０６の中にエッチングされるチャネル内に形成される。いずれかの実施形態に係り、上部電極９０４は、図９Ｆに示されるように、相変化素子９０２、９０３と接触するようにその上に形成される。
本明細書で開示される実施形態に係る相変化メモリセルは、平面セルとして構成されうる。図１０Ａ−図１０Ｃは、平面セルとして４状態相変化メモリセルを形成する方法を示す俯瞰図である。図１０Ａに示されるように、第一および第二の電極１００１、１００２は、（図示されていない）基板上に形成される。第一の電極１００１は、前述されたように、異なる長さの相変化材料素子を調整するために伸長部分１００１ａを含む。相変化材料１００３は、図１０Ｂに示されるように、電極上に堆積される。相変化材料は、その後、図１０Ｃに示されるように、二つの相変化材料素子１００４、１００５の両方が第一および第二の電極１００１、１００２と接触するように形成するためにパターン化される。（図示されていない）誘電体は、相変化素子１００４、１００５を包囲するように形成される。
別の平面セル実施形態においては、本明細書に従って構成される相変化メモリセルは、同じ長さではあるが異なる相変化材料構成の相変化素子を含む。図１１Ａ−図１１Ｅは、このような相変化メモリセルを形成する二つの別の方法を示す俯瞰図である。図１１Ａに示されるように、第一および第二の電極１１０１、１１０２は形成される。一実施形態に係り、相変化材料が電極上に堆積され、その後、図１１Ｂに示されるように、二つの相変化素子１１０３、１１０４を形成するためにパターン化される。異なる抵抗を達成するため、図１１Ｃに示されるように、素子のうちの一つである１１０４は例えば、ＯもしくはＮドーピングなどのドーピング１１０５に暴露され、他の素子１１０３は純粋なままである。別の一実施形態においては、一つの相変化素子１１０３は、図１１Ｄに示されるように第一の相変化材料で形成される。第一の相変化材料とは異なる抵抗率を有する第二の相変化材料の第二の相変化素子１１０４は、図１１Ｅに示されるように電極１１０１、および１１０２と接触するようにその間に形成される。（図示されていない）誘電体は、相変化素子１１０３、１１０４を包囲するように形成される。
本明細書で開示される実施形態のような複数状態相変化メモリセルを備えるメモリデバイスは、その読み出し回路内に、複数状態センス増幅器をも含まなければならない。例えば、図５Ａおよび図５Ｂに示されるような４状態相変化メモリセルを備えるメモリデバイスは、４状態センス増幅器を必要とする。図１２および図１３は、４状態相変化メモリセルの抵抗をセンスするための二つの可能性のあるセンシングスキームを示す。もちろん、当業者にとって既知であるような、４状態より多い状態を決定することが可能なことを含む、他の実施形態および構成も可能性がある。
図１２は、本明細書で開示される複数状態相変化メモリセル実施形態と併せて使用されうるセンス増幅器１２００のための、４状態電圧センシングスキームを示す。センス増幅器１２００は、設定された読み出し電流を印加し、セル抵抗Ｒに対応する読み出し電圧が基準抵抗Ｒ０に対応する読み出し電圧の１／２よりも大きいかどうかを決定することによって、２ビットの結果のうちの第一のビットを得る。Ｒ＞１／２Ｒ０の場合には、第一のビットは１である。さもなければ、第一のビットは０である。第一のビットが０である場合には、センス増幅器は、抵抗Ｒに対応する読み出し電圧が、基準抵抗Ｒ０に対応する読み出し電圧の１／６より大きいかどうかを決定することによって、第二のビットを得る。Ｒ＞１／６Ｒ０の場合には、第ニのビットは１である。さもなければ、第ニのビットは０である。第一のビットが１である場合には、センス増幅器は、セル抵抗Ｒに対応する読み出し電圧が、基準抵抗Ｒ０に対応する読み出し電圧の５／６より大きいかどうかを決定することによって、第二のビットを得る。Ｒ＞５／６Ｒ０の場合には、第ニのビットは１である。さもなければ、第ニのビットは０である。このように、一実施形態に係り、Ｒ＝０に対応する読み出し電圧は００を生じ、Ｒ＝１／３Ｒ０に対応する読み出し電圧は０１を生じ、Ｒ＝２／３Ｒ０に対応する読み出し電圧は１０を生じ、Ｒ＝Ｒ０に対応する読み出し電圧は１１を生じる。
図１３は、本明細書で開示される複数状態相変化メモリセル実施形態と併せて使用されうる、センス増幅器１３００のための４状態電流センシングスキームを示す。示されるように、設定された読み出し電圧が印加されるとき、３つの電流センシングコンパレータ１３０１、１３０２、１３０３が、セル抵抗Ｒに対応する読み出し電流を、基準抵抗１／６Ｒ０、１／２Ｒ０、および５／６Ｒ０に対応する基準電流とそれぞれ比較する。２ビットの結果のうちの第一のビットは、電流センシングコンパレータ１３０２の出力である。したがって、セル抵抗Ｒに対応する読み出し電流が１／２Ｒ０に対応する読み出し電流よりも小さい場合には、第一のビットは１である。さもなければ、第一のビットは０である。２ビットの結果のうちの第二のビットは、示されるように、３つの電流センシングコンパレータ１３０１、１３０２、１３０３の出力をロジックゲート１３０４に通過させることによって得られる。したがって、一実施形態に係り、Ｒ＝０に対応する読み出し電流は００を生じ、Ｒ＝１／３Ｒ０に対応する読み出し電流は０１を生じ、Ｒ＝２／３Ｒ０に対応する読み出し電流は１０を生じ、Ｒ＝Ｒ０に対応する読み出し電流は１１を生じる。
本明細書に記述された開示された実施形態を含む、複数状態相変化メモリセルは、本明細書で記述された実施形態に従って構成されるメモリセルの一つ以上のアレイを有するメモリデバイス集積回路の一部として作製されうる。対応する集積回路は、典型的なプロセッサシステム内で使用されうる。例えば、図１４は、本明細書で記述される実施形態に係る、改良された相変化メモリセルを使用するメモリデバイス１４０３を含む典型的なプロセッサシステム１４００を示す。コンピュータシステムなどのプロセッサシステムは、一般的には、マイクロプロセッサ、デジタル信号プロセッサ、もしくは他のプログラマブルデジタルロジックデバイスなどのセントラルプロセッシングユニット（ＣＰＵ）１４０１を含み、それは、バス１４０５を介して一つ以上の入力／出力（Ｉ／Ｏ）デバイス１４０４と通信する。メモリデバイス１４０３は、典型的にはメモリコントローラを通じて、バス１４０５を介してＣＰＵ１４０１と通信する。
コンピュータシステムの場合においては、プロセッサシステム１４００は、バス１４０５を介してＣＰＵ１４０１と通信するリムーバブルメディアデバイス１４０２（例えばＣＤ−ＲＯＭデバイスもしくはＤＶＤデバイス）などの周辺デバイスを含みうる。メモリデバイス１４０３は、望ましくは集積回路として構成され、相変化メモリデバイスの一つ以上のアレイを含む。所望の場合には、メモリデバイス１４０３は、プロセッサ、例えばＣＰＵ１４０１と、単一の集積回路として結合されうる。
本明細書で開示された相変化メモリセルは、本技術分野において既知の、従来の堆積、注入およびエッチング技術を使用して形成されうる。さらに、本技術分野でこれも既知のように、相変化素子は、典型的には、両側の誘電材料によって隣接され、電極とは接触しない。種々の実施形態は、例示的な可変抵抗材料として相変化材料を使用するものとして説明されてきたことを理解されたい。本発明の実施形態は、他のタイプの可変抵抗材料によって形成されてもよい。
上記の記述および図面は、本明細書で記述された特徴および利点を達成する例示的な実施形態を示すものとしてのみ考慮されるべきである。特定の処理状態および構成に改変および置換がなされてもよい。したがって、主張される本発明は、前述の記述および図面によって限定されるものとして考慮されるべきではなく、付随する請求項の範囲によってのみ限定される。
Claims (42)
- 第一および第二の電極と、
前記第一および第二の電極間に前記第一および第二の電極と接触して設けられた複数の相変化抵抗素子と、
を含み、
前記複数の相変化抵抗素子の各々は、プログラミング電圧の関数としての各々の抵抗曲線を有し、前記抵抗曲線は、前記複数の相変化抵抗素子のうちの他の相変化抵抗素子の抵抗曲線に対してシフトされており、
前記複数の相変化抵抗素子の間に誘電体層が配設され、かつ、前記第一および第二の電極が前記複数の相変化抵抗素子に対する側壁として形成されている、ことを特徴とする抵抗メモリセル。 - 前記複数の相変化抵抗素子は、二つの相変化抵抗素子を含む、ことを特徴とする請求項１に記載の抵抗メモリセル。
- 第一のプログラミング電圧においては、前記二つの相変化抵抗素子のうちの第一および第二の相変化抵抗素子は低抵抗状態にあり、第二のプログラミング電圧においては、前記第一の相変化抵抗素子は高抵抗状態にあるが前記第二の相変化抵抗素子は低抵抗状態にあり、第三のプログラミング電圧においては、前記第一の相変化抵抗素子は低抵抗状態にあるが前記第二の相変化抵抗素子は高抵抗状態にあり、第四のプログラミング電圧においては、前記第一および第二の相変化抵抗素子は高抵抗状態にある、ことを特徴とする請求項２に記載の抵抗メモリセル。
- 前記第一の相変化抵抗素子は、第一の長さを有し、前記第二の相変化抵抗素子は、前記第一の長さよりも短い第二の長さを有する、ことを特徴とする請求項２に記載の抵抗メモリセル。
- 前記第二の相変化抵抗素子が前記第一の相変化抵抗素子の抵抗とは異なる抵抗を有するように、前記第二の相変化抵抗素子がドープされている、ことを特徴とする請求項２に記載の抵抗メモリセル。
- 前記複数の相変化抵抗素子は３つの相変化抵抗素子を含む、ことを特徴とする請求項１に記載の抵抗メモリセル。
- 第一のプログラミング電圧においては、前記３つの相変化抵抗素子のうちの第一、第二および第三の相変化抵抗素子が低抵抗状態にあり、第二のプログラミング電圧においては、前記第一の相変化抵抗素子は高抵抗状態にあるが前記第二および第三の相変化抵抗素子は低抵抗状態にあり、第三のプログラミング電圧においては、前記第一および第二の相変化抵抗素子は高抵抗状態にあるが前記第三の相変化抵抗素子は低抵抗状態にあり、第四のプログラミング電圧においては、前記第一および第二の相変化抵抗素子が低抵抗状態にあるが前記第三の相変化抵抗素子は高抵抗状態にあり、第五のプログラミング電圧においては、前記第一の相変化抵抗素子は低抵抗状態にあるが前記第二および第三の相変化抵抗素子は高抵抗状態にあり、第六のプログラミング電圧においては、前記第一、第二および第三の相変化抵抗素子は高抵抗状態にある、ことを特徴とする請求項６に記載の抵抗メモリセル。
- 前記複数の相変化抵抗素子は、４つ以上の相変化抵抗素子を含む、ことを特徴とする請求項１に記載の抵抗メモリセル。
- 前記抵抗メモリセルは少なくとも２ビットを格納することが可能である、ことを特徴とする請求項１に記載の抵抗メモリセル。
- 第一および第二の電極と、
前記第一および第二の電極の間に前記第一および第二の電極と接触して設けられた第一の相変化抵抗材料であって、プログラミング電圧の関数としての第一の抵抗曲線を有する、第一の相変化抵抗材料と、
前記第一および第二の電極間に前記第一および第二の電極と接触して設けられた第二の相変化抵抗材料であって、前記第一の抵抗曲線に対してシフトされた、プログラミング電圧の関数としての第二の抵抗曲線を有する、第二の相変化抵抗材料と、
を含み、
前記第一および第二の相変化抵抗材料の間に誘電体層が配設され、かつ、前記第一および第二の電極が前記第一および第二の相変化抵抗材料に対する側壁として形成されている、ことを特徴とする抵抗メモリ。 - 第一のプログラミング電圧においては、前記第一および第二の相変化抵抗材料は高抵抗状態にあり、第二のプログラミング電圧においては、前記第一および第二の相変化抵抗材料は低抵抗状態にあり、第三のプログラミング電圧においては、前記第一の相変化抵抗材料は高抵抗状態にあり、かつ前記第二の相変化抵抗材料は低抵抗状態にあり、第四のプログラミング電圧においては、前記第一の相変化抵抗材料は低抵抗状態にあり、かつ前記第二の相変化抵抗材料は高抵抗状態にある、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第二の相変化抵抗材料の断面面積は、前記第一の相変化抵抗材料の断面面積よりも大きい、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第二の相変化抵抗材料の結晶化温度は、前記第一の相変化抵抗材料の結晶点よりも低い、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第二の相変化抵抗材料の溶融点は、前記第一の相変化抵抗材料の溶融点よりも低い、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第二の相変化抵抗材料は、前記第一の相変化抵抗材料の抵抗率よりも低い抵抗率を有する、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第一および第二の相変化抵抗材料は、同一の抵抗率および長さを有するが、前記第二の相変化抵抗材料は、前記第一の相変化抵抗材料の結晶化温度、溶融点、および断面面積よりも、低い結晶化温度、低い溶融点、および広い断面面積を有する、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第一および第二の相変化抵抗材料は、同一の結晶化温度、溶融点、断面面積、および長さを有するが、前記第二の相変化抵抗材料は、前記第一の相変化抵抗材料の抵抗率よりも低い抵抗率を有する、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第一および第二の相変化抵抗材料は、同一の断面面積および長さを有するが、前記第二の相変化抵抗材料は、前記第一の相変化抵抗材料の結晶化温度、溶融点、および抵抗率よりも、低い結晶化温度、低い溶融点、および低い抵抗率を有する、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第一および第二の相変化抵抗材料は、Ｇｅ、ＳｂおよびＴｅの組み合わせを含む、ことを特徴とする請求項１０に記載の抵抗メモリ。
- 前記第一および第二の相変化抵抗材料は、Ｇｅ２Ｓｂ２Ｔｅ５を含む、ことを特徴とする請求項１９に記載の抵抗メモリ。
- 前記第一および第二の相変化抵抗材料は、前記第一もしくは第二の電極と接触する側面上を除いて誘電材料によって包囲されている、ことを特徴とする請求項１０に記載の抵抗メモリ。
- メモリセルのアレイを含むメモリデバイスであって、
各メモリセルは、
第一および第二の電極と、
前記第一および第二の電極間に前記第一および第二の電極と接触して設けられた複数の相変化抵抗素子と、
を含み、
前記複数の相変化抵抗素子の各々は、プログラミング電圧の関数としての各々の抵抗曲線を有し、前記抵抗曲線は、前記複数の相変化抵抗素子のうちの他の相変化抵抗素子の抵抗曲線に対してシフトされており、
前記複数の相変化抵抗素子の間に誘電体層が配設され、かつ、前記第一および第二の電極が前記複数の相変化抵抗素子に対する側壁として形成されている、ことを特徴とするメモリデバイス。 - 前記複数の相変化抵抗素子は、２つの相変化抵抗素子を含む、ことを特徴とする請求項２２に記載のメモリデバイス。
- 第一のプログラミング電圧においては、前記２つの相変化抵抗素子のうちの第一および第二の相変化抵抗素子は低抵抗状態にあり、第二のプログラミング電圧においては、前記第一の相変化抵抗素子は高抵抗状態にあるが前記第二の相変化抵抗素子は低抵抗状態にあり、第三のプログラミング電圧においては、前記第一の相変化抵抗素子は低抵抗状態あるが、前記第二の相変化抵抗素子は高抵抗状態にあり、第四のプログラミング電圧においては、前記第一および第二の相変化抵抗素子は高抵抗状態にある、ことを特徴とする請求項２３に記載のメモリデバイス。
- 前記複数の相変化抵抗素子は３つ以上の相変化抵抗素子を含む、ことを特徴とする請求項２２に記載のメモリデバイス。
- 各メモリセルは、少なくとも２ビットを格納することが可能である、ことを特徴とする請求項２２に記載のメモリデバイス。
- プロセッサと、
前記プロセッサに結合される抵抗メモリと、
を含むプロセッシングシステムであって、
前記抵抗メモリは、
第一および第二の電極と、
前記第一および第二の電極間に前記第一および第二の電極と接触して配置された複数の相変化抵抗素子と、
を含み、
第一のプログラミング電圧においては、前記複数の相変化抵抗素子の全てが高抵抗状態にあり、第二のプログラミング電圧においては、前記複数の相変化抵抗素子の全てが低抵抗状態にあり、その他のプログラミング電圧においては、前記複数の相変化抵抗素子のうちのいくつかが高抵抗状態にあり、その他は低抵抗状態にあるように、前記複数の相変化抵抗素子が、異なるプログラミング特性を有し、
前記複数の相変化抵抗素子の間に誘電体層が配設され、かつ、前記第一および第二の電極が前記複数の相変化抵抗素子に対する側壁として形成されている、ことを特徴とするプロセッシングシステム。 - 前記複数の相変化抵抗素子は、２つの相変化抵抗素子を含む、ことを特徴とする請求項２７に記載のプロセッシングシステム。
- 前記複数の相変化抵抗素子は、３つ以上の相変化抵抗素子を含む、ことを特徴とする請求項２７に記載のプロセッシングシステム。
- 前記複数の相変化抵抗素子の各々は異なる長さを有する、ことを特徴とする請求項２７に記載のプロセッシングシステム。
- 前記複数の相変化抵抗素子の各々は、同一の抵抗率および長さを有するが、異なる各々の結晶化温度、溶融点、および断面面積を有する、ことを特徴とする請求項２７に記載のプロセッシングシステム。
- 前記複数の相変化抵抗素子の各々は、同一の結晶化温度、溶融点、断面面積および長さを有するが、各々異なる抵抗率を有する、ことを特徴とする請求項２７に記載のプロセッシングシステム。
- 前記複数の相変化抵抗素子の各々は、同一の断面面積および長さを有するが、各々異なる結晶化温度、溶融点、および抵抗率を有する、ことを特徴とする請求項２７に記載のプロセッシングシステム。
- 抵抗メモリセルを作製する方法であって、
複数の相変化抵抗素子と、該複数の相変化抵抗素子の間に配設された誘電体層と、を形成するステップであって、前記複数の相変化抵抗素子の各々は、前記複数の相変化抵抗素子のうちの他の相変化抵抗素子の抵抗曲線に対してシフトされた、プログラミング電圧の関数としての各々の抵抗曲線を有する、ステップと、
前記複数の相変化抵抗素子と接触する第一および第二の電極を形成するステップであって、前記第一および第二の電極は前記複数の相変化抵抗素子に対する側壁として形成される、ステップと、
を含むことを特徴とする方法。 - 前記複数の相変化抵抗素子のうちの少なくとも一つには、ドーパントがドープされる、ことを特徴とする請求項３４に記載の方法。
- 前記ドーパントは、Ｏ、ＮおよびＳｉのうちの少なくとも一つである、ことを特徴とする請求項３５に記載の方法。
- 前記複数の相変化抵抗素子は、前記第一および第二の電極が形成される前に形成される、ことを特徴とする請求項３４に記載の方法。
- 前記複数の相変化抵抗素子と前記誘電体層とを形成するステップは、相変化材料層と誘電体層とを交互に堆積するステップと、前記複数の相変化抵抗素子を形成するよう前記相変化材料層および前記誘電体層を選択的にエッチングするステップと、を含む、ことを特徴とする請求項３４に記載の方法。
- 前記エッチングするステップの後に、前記複数の相変化抵抗素子のうちの少なくとも一つにドープするステップをさらに含む、ことを特徴とする請求項３８に記載の方法。
- 前記複数の相変化抵抗素子の各々は異なる長さを有する、ことを特徴とする請求項３４に記載の方法。
- 前記複数の相変化抵抗素子は、２つの素子を含む、ことを特徴とする請求項３４に記載の方法。
- 前記複数の相変化抵抗素子は、３つ以上の素子を含む、ことを特徴とする請求項３４に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/806,515 US7859893B2 (en) | 2007-05-31 | 2007-05-31 | Phase change memory structure with multiple resistance states and methods of programming and sensing same |
| US11/806,515 | 2007-05-31 | ||
| PCT/US2008/060000 WO2008150576A1 (en) | 2007-05-31 | 2008-04-11 | Phase change memory structure with multiple resistance states and methods of programming and sensing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010529580A JP2010529580A (ja) | 2010-08-26 |
| JP5110408B2 true JP5110408B2 (ja) | 2012-12-26 |
Family
ID=39535618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010510384A Active JP5110408B2 (ja) | 2007-05-31 | 2008-04-11 | 複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7859893B2 (ja) |
| JP (1) | JP5110408B2 (ja) |
| KR (1) | KR101093328B1 (ja) |
| CN (2) | CN104882160B (ja) |
| TW (1) | TWI373132B (ja) |
| WO (1) | WO2008150576A1 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101390340B1 (ko) * | 2007-09-11 | 2014-05-07 | 삼성전자주식회사 | 다중 레벨 메모리 장치 및 그 동작 방법 |
| US7978507B2 (en) * | 2008-06-27 | 2011-07-12 | Sandisk 3D, Llc | Pulse reset for non-volatile storage |
| US8124950B2 (en) | 2008-08-26 | 2012-02-28 | International Business Machines Corporation | Concentric phase change memory element |
| KR20100041139A (ko) * | 2008-10-13 | 2010-04-22 | 삼성전자주식회사 | 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법 |
| US8107283B2 (en) * | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| KR101519363B1 (ko) * | 2009-02-16 | 2015-05-13 | 삼성전자 주식회사 | 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치 |
| KR101025656B1 (ko) * | 2009-06-18 | 2011-03-30 | 광주과학기술원 | 메모리 소자 및 그 제조방법 |
| US8054662B2 (en) * | 2009-08-28 | 2011-11-08 | International Business Machines Corporation | Content addressable memory array |
| US8059438B2 (en) * | 2009-08-28 | 2011-11-15 | International Business Machines Corporation | Content addressable memory array programmed to perform logic operations |
| US20110051485A1 (en) * | 2009-08-28 | 2011-03-03 | International Business Machines Corporation | Content addressable memory array writing |
| KR101123736B1 (ko) | 2010-04-12 | 2012-03-16 | 고려대학교 산학협력단 | 멀티 레벨 ＲｅＲＡＭ 메모리 장치 및 그 제조 방법 |
| CN102134698B (zh) * | 2010-12-31 | 2013-01-02 | 中国科学院上海微***与信息技术研究所 | 用于相变存储器的Al-Sb-Te系列相变材料及其制备方法 |
| US8854872B2 (en) | 2011-12-22 | 2014-10-07 | International Business Machines Corporation | Drift mitigation for multi-bits phase change memory |
| US8614911B2 (en) | 2011-12-22 | 2013-12-24 | International Business Machines Corporation | Energy-efficient row driver for programming phase change memory |
| US8605497B2 (en) | 2011-12-22 | 2013-12-10 | International Business Machines Corporation | Parallel programming scheme in multi-bit phase change memory |
| KR101897280B1 (ko) * | 2012-01-04 | 2018-09-11 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 이를 포함하는 시스템 및 메모리 장치의 제조 방법 |
| US8964458B2 (en) * | 2012-04-13 | 2015-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current |
| TWI469408B (zh) * | 2012-05-07 | 2015-01-11 | Univ Feng Chia | 超薄與多層結構相變化記憶體元件 |
| US9218876B2 (en) | 2012-05-08 | 2015-12-22 | Micron Technology, Inc. | Methods, articles and devices for pulse adjustments to program a memory cell |
| US20130306929A1 (en) * | 2012-05-16 | 2013-11-21 | Jaeho Lee | Multilayer-Stacked Phase Change Memory Cell |
| KR101371438B1 (ko) * | 2012-06-20 | 2014-03-10 | 인텔렉추얼디스커버리 주식회사 | 서로 다른 종류의 전극을 이용한 멀티비트 저항변화 메모리 소자 및 그 제조방법 |
| US9227378B2 (en) * | 2012-08-07 | 2016-01-05 | Micron Technology, Inc. | Methods, devices and processes for multi-state phase change devices |
| US8638598B1 (en) | 2012-10-01 | 2014-01-28 | International Business Machines Corporation | Multi-bit resistance measurement |
| US8837198B2 (en) | 2012-10-01 | 2014-09-16 | International Business Machines Corporation | Multi-bit resistance measurement |
| US9117519B2 (en) | 2012-08-29 | 2015-08-25 | Micron Technology, Inc. | Methods, devices and systems using over-reset state in a memory cell |
| US9183929B2 (en) | 2012-08-29 | 2015-11-10 | Micron Technology, Inc. | Systems, methods and devices for programming a multilevel resistive memory cell |
| FR2995443B1 (fr) * | 2012-09-10 | 2014-09-26 | St Microelectronics Crolles 2 | Cellule memoire a changement de phase |
| JP2014075424A (ja) * | 2012-10-03 | 2014-04-24 | Toshiba Corp | 不揮発性可変抵抗素子、制御装置および記憶装置 |
| US8934284B2 (en) | 2013-02-26 | 2015-01-13 | Seagate Technology Llc | Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory |
| US9563371B2 (en) | 2013-07-26 | 2017-02-07 | Globalfoundreis Inc. | Self-adjusting phase change memory storage module |
| US20160225823A1 (en) * | 2013-09-16 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Switching resistance memory devices with interfacial channels |
| KR20150043759A (ko) * | 2013-10-15 | 2015-04-23 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그의 제조방법 |
| CN103682096B (zh) * | 2013-12-31 | 2018-11-09 | 上海集成电路研发中心有限公司 | 一种可实现多值存储的阻变存储器 |
| US9911492B2 (en) | 2014-01-17 | 2018-03-06 | International Business Machines Corporation | Writing multiple levels in a phase change memory using a write reference voltage that incrementally ramps over a write period |
| US9824769B2 (en) | 2015-07-16 | 2017-11-21 | Texas Instruments Incorporated | Fusible link cell with dual bit storage |
| CN106299112B (zh) * | 2016-08-18 | 2019-06-18 | 中国科学院上海微***与信息技术研究所 | 多态相变存储器单元器件及其制备方法 |
| JP6602279B2 (ja) | 2016-09-20 | 2019-11-06 | 株式会社東芝 | メムキャパシタ、ニューロ素子およびニューラルネットワーク装置 |
| US10635398B2 (en) * | 2018-03-15 | 2020-04-28 | Macronix International Co., Ltd. | Voltage sensing type of matrix multiplication method for neuromorphic computing system |
| US10454025B1 (en) * | 2018-06-13 | 2019-10-22 | International Business Machines Corporation | Phase change memory with gradual resistance change |
| US11024372B2 (en) | 2018-08-13 | 2021-06-01 | Micron Technology, Inc. | Segregation-based memory |
| CN109300499B (zh) * | 2018-09-26 | 2021-08-24 | 京东方科技集团股份有限公司 | 数据存储电路及数据读写方法、阵列基板、显示装置 |
| US11271151B2 (en) * | 2019-06-12 | 2022-03-08 | International Business Machines Corporation | Phase change memory using multiple phase change layers and multiple heat conductors |
| CN110619906B (zh) * | 2019-08-19 | 2021-06-25 | 中国科学院上海微***与信息技术研究所 | 多级相变存储器的读出电路及读出方法 |
| US11825728B2 (en) | 2020-05-28 | 2023-11-21 | Duke University | Organic-inorganic metal halide glass |
| US11307249B1 (en) * | 2020-12-29 | 2022-04-19 | Nanya Technology Corporation | Method for characterizing resistance state of programmable element |
| US11744065B2 (en) * | 2021-09-22 | 2023-08-29 | International Business Machines Corporation | Read-only memory for chip security that is MOSFET process compatible |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982659A (en) | 1996-12-23 | 1999-11-09 | Lsi Logic Corporation | Memory cell capable of storing more than two logic states by using different via resistances |
| EP1044452B1 (en) * | 1997-12-04 | 2003-03-19 | Axon Technologies Corporation | Programmable sub-surface aggregating metallization structure and method of making same |
| US6141241A (en) * | 1998-06-23 | 2000-10-31 | Energy Conversion Devices, Inc. | Universal memory element with systems employing same and apparatus and method for reading, writing and programming same |
| US6072716A (en) | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
| JP2001189431A (ja) * | 1999-12-28 | 2001-07-10 | Seiko Epson Corp | メモリのセル構造及びメモリデバイス |
| JP4025527B2 (ja) * | 2000-10-27 | 2007-12-19 | 松下電器産業株式会社 | メモリ、書き込み装置、読み出し装置およびその方法 |
| DE60136330D1 (de) | 2001-04-10 | 2008-12-11 | St Microelectronics Srl | Leseschaltkreis und zugehöriges Verfahren für nichtflüchtigen Mehrpegel-Speicher |
| US6881623B2 (en) | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
| US20030047765A1 (en) | 2001-08-30 | 2003-03-13 | Campbell Kristy A. | Stoichiometry for chalcogenide glasses useful for memory devices and method of formation |
| AU2002362662A1 (en) | 2001-10-09 | 2003-04-22 | Axon Technologies Corporation | Programmable microelectronic device, structure, and system, and method of forming the same |
| EP1416497A3 (fr) * | 2002-10-31 | 2004-07-21 | STMicroelectronics S.A. | Cellules mémoire multi-niveaux à programmation unique |
| TWI277207B (en) * | 2004-10-08 | 2007-03-21 | Ind Tech Res Inst | Multilevel phase-change memory, operating method and manufacture method thereof |
| JP2006108645A (ja) * | 2004-10-08 | 2006-04-20 | Ind Technol Res Inst | マルチレベル相変化メモリ、及びその動作方法並びに製造方法 |
| TWI280614B (en) | 2004-11-09 | 2007-05-01 | Ind Tech Res Inst | Multilevel phase-change memory, manufacture method and operating method thereof |
| KR100794654B1 (ko) * | 2005-07-06 | 2008-01-14 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
| US7233520B2 (en) * | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
| JP4492816B2 (ja) * | 2006-10-03 | 2010-06-30 | 株式会社半導体理工学研究センター | 多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ |
-
2007
- 2007-05-31 US US11/806,515 patent/US7859893B2/en active Active
-
2008
- 2008-04-11 KR KR1020097027206A patent/KR101093328B1/ko active IP Right Grant
- 2008-04-11 CN CN201510333524.7A patent/CN104882160B/zh active Active
- 2008-04-11 WO PCT/US2008/060000 patent/WO2008150576A1/en active Application Filing
- 2008-04-11 CN CN200880017619A patent/CN101681676A/zh active Pending
- 2008-04-11 JP JP2010510384A patent/JP5110408B2/ja active Active
- 2008-05-07 TW TW097116859A patent/TWI373132B/zh active
-
2010
- 2010-11-19 US US12/949,844 patent/US7952919B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101681676A (zh) | 2010-03-24 |
| TW200903796A (en) | 2009-01-16 |
| US20110062409A1 (en) | 2011-03-17 |
| CN104882160B (zh) | 2018-11-23 |
| US7952919B2 (en) | 2011-05-31 |
| US7859893B2 (en) | 2010-12-28 |
| CN104882160A (zh) | 2015-09-02 |
| US20080298114A1 (en) | 2008-12-04 |
| KR20100020489A (ko) | 2010-02-22 |
| KR101093328B1 (ko) | 2011-12-14 |
| WO2008150576A1 (en) | 2008-12-11 |
| TWI373132B (en) | 2012-09-21 |
| JP2010529580A (ja) | 2010-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5110408B2 (ja) | 複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法 | |
| US7935953B2 (en) | Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same | |
| KR100746224B1 (ko) | 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 | |
| JP4554991B2 (ja) | 相変換メモリ装置 | |
| US8063394B2 (en) | Integrated circuit | |
| US7558105B2 (en) | Phase change memory devices and multi-bit operating methods for the same | |
| US7233017B2 (en) | Multibit phase change memory device and method of driving the same | |
| US8263962B2 (en) | Inverted variable resistance memory cell and method of making the same | |
| US8335100B2 (en) | Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array | |
| US20100110765A1 (en) | Non-Volatile Memory Cell with Programmable Unipolar Switching Element | |
| EP2117058A1 (en) | Phase change device having two or more substantially amorphous regions in high resistance state | |
| JP6086097B2 (ja) | 多段相変化材料および多値記録相変化メモリ素子 | |
| US8357920B2 (en) | Electronic component, and a method of manufacturing an electronic component | |
| US20090213643A1 (en) | Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell | |
| US9490426B2 (en) | Multiple bit per cell dual-alloy GST memory elements | |
| CN1744340A (zh) | 用于相变存储器的含硅系列硫族化物相变薄膜材料 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120723 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5110408 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |