KR100746224B1 - 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 - Google Patents

멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 Download PDF

Info

Publication number
KR100746224B1
KR100746224B1 KR1020060000265A KR20060000265A KR100746224B1 KR 100746224 B1 KR100746224 B1 KR 100746224B1 KR 1020060000265 A KR1020060000265 A KR 1020060000265A KR 20060000265 A KR20060000265 A KR 20060000265A KR 100746224 B1 KR100746224 B1 KR 100746224B1
Authority
KR
South Korea
Prior art keywords
phase change
electrode
change material
material film
contact
Prior art date
Application number
KR1020060000265A
Other languages
English (en)
Other versions
KR20070072779A (ko
Inventor
정원철
김형준
이세호
박재현
정창욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060000265A priority Critical patent/KR100746224B1/ko
Priority to US11/586,820 priority patent/US20070155093A1/en
Priority to JP2006346152A priority patent/JP5143415B2/ja
Priority to CNB2006101720838A priority patent/CN100559605C/zh
Publication of KR20070072779A publication Critical patent/KR20070072779A/ko
Application granted granted Critical
Publication of KR100746224B1 publication Critical patent/KR100746224B1/ko
Priority to US12/640,567 priority patent/US8119478B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

멀티비트 셀들을 구비하는 상변화 기억소자들 및 그 프로그램 방법들이 제공된다. 상기 상변화 기억소자들은 정보 저장요소로써 제공되는 상변화 물질막을 구비한다. 적어도 그와 인접한 부분의 상기 상변화 물질막에 상변화를 발생시키는 히터로써 작용하는 제1 전극이 상기 상변화 물질막의 제1 면의 일부분과 제1 접촉저항을 갖도록 접한다. 또한, 적어도 그와 인접한 부분의 상기 상변화 물질막에 상변화를 발생시키는 히터로써 작용하는 제2 전극이 상기 상변화 물질막의 제2 면의 일부분과, 상기 제1 접촉저항과 다른 제2 접촉저항을 갖도록 접한다. 상기 상변화 기억소자들은 간단한 구조로 셀당 2비트 이상의 정보를 저장할 수 있다.
상변화, 칼코게나이드, 2비트, 멀티비트, 히터

Description

멀티비트 셀들을 구비하는 상변화 기억소자들 및 그 프로그램 방법들{Phase change memory devices including multi-bit cells and methods of programming thereof}
도 1은 일반적인 상변화 기억 셀의 일부분을 보여주는 단면도이다.
도 2는 일반적인 상변화 기억 셀에 있어서, 하부 전극의 직경에 따른 전류와 상변화 물질막의 저항간의 관계를 개념적으로 나타내는 그래프이다.
도 3은 일반적인 상변화 기억 셀에 있어서, 전극의 직경(CD)과 상변화 물질막을 비정질 상태로 변화시키기 위한 리셋 전류(IRESET)와의 관계를 나타낸 그래프이다.
도 4는 일반적인 상변화 기억 셀에 있어서, 전극의 직경(CD)과 상변화 물질막의 셋 저항(Rset)과의 관계를 나타낸 그래프이다.
도 5는 본 발명의 실시예들에 의한 상변화 기억 셀의 일부분을 나타낸 단면도이다.
도 6은 본 발명의 실시예들에 의한 상변화 기억 셀에 있어서, 전류와 상변화 물질막의 저항간의 관계를 개념적으로 나타낸 그래프이다.
도 7은 본 발명의 다른 실시예들에 의한 상변화 기억셀의 일부분을 나타낸 단면도이다.
도 8은 본 발명의 또 다른 실시예들에 의한 상변화 기억셀의 일부분을 나타낸 단면도이다.
도 9는 본 발명의 실시예들에 의한 상변화 기억 소자의 프로그램 방법을 설명하기 위한 타이밍 다이아그램이다.
본 발명은 상변화 기억소자들 및 그 프로그램 방법들에 관한 것으로, 특히 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그 프로그램 방법들에 관한 것이다.
전기적으로 기록 및 소거가 가능한 상변화 물질을 반도체 기억소자에 이용하는 일반적 개념에 대하여는 오브신스키(Ovshinsky)에 의하여 미국특허 제3,271,591호에 개시되어 있다.
상기 상변화 기억소자는 전기적인 신호에 의하여 상변화를 일으키는 상변화 물질을 정보 저장요소(data storage element)로써 사용한다. 상기 상변화 물질로는 일반적으로 칼코게나이드 합금(chalcogenide alloy)막이 사용된다. 상기 칼코게나이드 합금은 텔루리움(Te), 안티모니(Sb) 및 게르마늄(Ge)의 합금인 것이 일반적이며 그 외에 셀레니움(Se), 비스무스(Bi), 스트론튬(Sr), 인(P)등이 합금 재료로 사용되기도 한다. 상기 상변화 물질은 전기적 신호에 의하여 비정질 상태(amorphous state)에서 결정질 상태(crystalline state)로 또는 그 반대로 전환된다. 이러한 상 변화는 완전 결정상태 및 완전 비결정 상태간의 전환일 필요는 없으며 완전 결정상태 및 완전 비정질 상태의 전체 스펙트럼(spectrum) 중 국부적 배열(local order)을 갖는 검출가능한 서로 다른 두 상태간의 전환을 의미한다. 상기 상변화 물질은 그 상태에 따라 다른 전기적 특성을 나타낸다. 즉 비정질 상태에서는 결정질 상태일 경우 보다 더 높은 저항값을 갖게 된다.
상기 상변화 기억 소자의 단위 셀은 스위칭 소자 및 상변화 물질막을 포함한다. 상기 상변화 물질막은 하부 전극 및 상부 전극 사이에 개재되어 상기 스위칭 소자에 직렬 연결된다. 일반적으로, 상기 하부 전극은 히터로서 작용한다. 상기 스위칭 소자 및 상기 하부 전극을 통하여 프로그램 전류가 흐르는 경우에, 상기 상변화 물질막 및 상기 하부 전극 사이의 계면에서 주울 열(joule heat)이 생성된다. 이러한 주울 열은 상기 하부 전극에 인접한 상기 상변화 물질막의 일부 영역을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시킨다.
상기 상변화 기억소자에 있어서 문제로 되는 것들 중의 하나는 상기 상변화 물질막 내에 검출가능한 상변화를 일으키기 위하여 큰 값의 프로그램 전류(programming current)를 필요로 한다는 것이다. 이를 감안할때, 각 셀에 프로그램 전류를 전달하기 위한 어드레스 라인(address line) 및 스위칭 소자의 크기를 축소시키는 데 한계가 있으며 이는 상기 상변화 기억소자의 집적화에 장애가 되고 있다.
상기 상변화 기억소자의 집적화를 위한 방안들 중의 하나는 프로그램 전류를 감소시키는 것이다. 이는, 히터로써 작용하는 하부 전극과 상변화 물질막 사이의 접촉면적을 감소시켜 프로그램 전류의 유효 전류 밀도(effective current density)를 향상시키고, 상기 상변화 물질막 내에서 실질적으로 상변화가 발생하는 상변화 영역의 체적을 감소시킴으로써 달성될 수 있다. 그러나, 상기 하부 전극과 상기 상변화 물질막 사이의 접촉면적을 감소시키기 위하여는 상기 하부 전극을 미세한 직경을 갖는 콘택 구조체로 형성하여야 하나, 이는 포토리소그래피 공정 한계에 따른 제약을 받는다.
한편, 셀당 2비트 이상의 정보를 저장하는 경우, 상변화 기억 소자의 집적도를 비약적으로 향상시킬 수 있기 때문에, 이에 대한 연구가 폭넓게 진행되고 있다. 상기 상변화 물질막은 그 내부의 결정질과 비정질의 상대비에 따라 다양한 저항값을 가질 수 있기 때문에, 이론상 셀당 2비트 이상의 멀티비트의 정보를 저장할 수 있다. 그러나, 단순히 결정질과 비정질의 상대비에 따라 멀티 비트의 정보를 저장하는 경우, 소망하는 저항값을 얻기 위한 결정화의 정도, 즉 결정질과 비정질의 상대비를 정확하고, 반복적으로 프로그램하기 어려울 수 있다.
이를 개선하기 위하여, 상기 상변화 물질막의 조성을 조절하거나, 상변화 기억 셀의 구조를 변형시키는 방안들이 시도되고 있다. 예를 들어, 셀당 세개 이상의 전극들을 구비하는 상변화 기억소자가 미국공개특허 제2004-0178404호에 "멀티 비트 칼코게나이드 저장 장치(Multiple bit chalcogenide storage device)"라는 제목으로 오브신스키 등에 의하여 개시된 바 있다. 오브신스키에 따르면, 상변화 기억 셀은 상변화 물질막의 상부면, 하부면 및 측면에 각각 접하는 세개의 전극들을 포 함한다. 상기 상변화 물질막의 상부면 및 측면에 접하는 전극들을 사용하여 상기 상변화 물질막의 상부영역의 결정 상태를 변화시키고, 상기 상변화 물질막의 하부면 및 측면에 접하는 전극들을 사용하여 상기 상변화 물질막의 하부영역의 결정 상태를 변화시킬 수 있게 되어 셀당 2비트의 정보를 저장할 수 있게 된다. 그러나, 상변화 기억셀의 구조 및 제조공정이 복잡해 질 수 있으며 프로그램 전류를 공급하기 위한 주변회로의 구성이 복잡해 질 수 있다.
본 발명이 이루고자 하는 기술적 과제는 간단한 구조에 의하여 셀당 2비트 이상의 멀티비트 정보를 저장할 수 있는 상변화 기억 소자들 및 그 프로그램 방법들을 제공하는 데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 태양에 따르면, 서로 다른 접촉저항을 갖도록 상변화 물질막과 접하는 전극들을 구비하는 상변화 기억소자들이 제공된다. 본 발명의 실시예들에 의하면, 상기 상변화 기억소자들은 정보 저장요소로써 제공되는 상변화 물질막을 구비한다. 적어도 그와 인접한 부분의 상기 상변화 물질막에 상변화를 발생시키는 히터로써 작용하는 제1 전극이 상기 상변화 물질막의 제1 면의 일부분과 제1 접촉저항을 갖도록 접한다. 또한, 적어도 그와 인접한 부분의 상기 상변화 물질막에 상변화를 발생시키는 히터로써 작용하는 제2 전극이 상기 상변화 물질막의 제2 면의 일부분과, 상기 제1 접촉저항과 다른 제2 접촉저항을 갖도록 접한다.
몇몇 실시예들에 있어서, 상기 상변화 기억소자는 상기 제1 전극에 의하여 그와 인접한 부분의 상기 상변화 물질막에 형성된 제1 상변화 영역, 및 상기 제2 전극에 의하여 그와 인접한 부분의 상기 상변화 물질막에 형성된 제2 상변화 영역을 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 제1 전극 및 상기 제2 전극은 상기 상변화 물질막의 하부면 및 상부면에 각각 대향되도록 접할 수 있다.
또 다른 실시예들에 있어서, 상기 제1 상변화 영역 및 상기 제2 상변화 영역은 결정질 상태 또는 비정질 상태일 수 있다.
또 다른 실시예들에 있어서, 상기 제1 전극 및 상기 상변화 물질막 사이의 접촉 면적은 상기 제2 전극 및 상기 상변화 물질막 사이의 접촉면적과 다를 수 있다.
또 다른 실시예들에 있어서, 상기 제1 전극 및 상기 제2 전극은 50nm 이하의 직경을 가질 수 있다.
또 다른 실시예들에 있어서, 상기 제1 전극 및 상기 제2 전극은 서로 다른 비저항을 갖는 도전성 물질로 이루어질 수 있다. 이 경우, 상기 제1 전극은 티타늄 질화물로 이루어지고, 제2 전극은 티타늄 알루미늄 질화물로 이루어질 수 있다.
본 발명의 다른 실시예들에 의하면, 상기 상변화 기억소자들은 복수개의 전극들을 구비한다. 정보저장요소의 역할을 하는 복수개의 상변화 물질막들이 상기 전극들 사이에 개재된다. 여기서, 상기 전극들은 상기 상변화 물질막들과 서로 다른 접촉저항들을 갖도록 접하고, 그들과 인접하는 부분들의 상기 상변화 물질막들 에 상변화를 발생시키는 히터로써 작용한다.
몇몇 실시예들에 있어서, 상기 상변화 기억소자는 상기 전극들에 의하여 그들과 각각 인접한 부분들의 상기 상변화 물질막들 내에 형성된 상변화 영역들을 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 상변화 물질막들은 차례로 적층되고, 상기 전극들은 서로 대향되도록 상기 상변화 물질막들의 상부면 및 하부면으로 이루어진 군 중에서 선택된 적어도 어느 하나와 접할 수 있다.
또 다른 실시예들에 있어서, 상기 상변화 영역들의 각각은 결정질 상태 또는 비정질 상태일 수 있다.
또 다른 실시예들에 있어서, 상기 전극들은 상기 상변화 물질막들과 서로 다른 접촉 면적들을 갖도록 접할 수 있다.
또 다른 실시예들에 있어서, 상기 전극들은 서로 다른 비저항을 갖는 도전성 물질로 이루어질 수 있다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 태양에 따르면, 상기 상변화 기억소자들의 프로그램 방법들이 제공된다. 상기 프로그램 방법들은, 제1 및 제2 전극들과 이들 사이의 상변화 물질막을 갖는 상변화 기억 셀을 준비하는 것을 구비한다. 여기서, 상기 제1 전극 및 상기 상변화 물질막 사이의 접촉저항은 상기 제2 전극 및 상기 상변화 물질막 사이의 접촉저항과 다른 값을 갖는다. 상기 제1 전극 및 제2 전극 사이에 초기 프로그래밍 펄스를 인가하여 상기 제1 전극 및 상기 제2 전극에 각각 인접한 부분의 상기 상변화 물질막 내의 제1 상변화 영역 및 제2 상변화 영역을 비정질 상태로 변화시킨다.
몇몇 실시예들에 있어서, 상기 프로그램 방법들은 상기 초기 프로그래밍 펄스를 인가한 후에, 상기 제1 전극 및 상기 제2 전극사이에 추가 프로그래밍 펄스를 인가하여 상기 제1 상변화 영역 및 상기 제2 상변화 영역으로 이루어진 군 중에서 선택된 적어도 어느 하나를 결정질 상태로 변화시키는 것을 더 포함할 수 있다.
다른 실시예들에 있어서, 상기 제1 전극과 상기 상변화 물질막 간의 접촉 저항은 상기 제2 전극과 상기 상기 상변화 물질막 간의 접촉 저항 보다 클 수 있다. 이 경우에, 상기 제1 전극과 상기 상변화 물질막 간의 접촉 면적은 상기 제2 전극과 상기 상변화 물질막 간의 접촉 면적 보다 작을 수 있다. 이와는 달리, 상기 제1 전극은 상기 제2 전극의 비저항 보다 큰 비저항을 갖는 물질막으로 이루어질 수 있다.
또 다른 실시예들에 있어서, 상기 추가 프로그래밍 펄스를 인가하는 것은, 상기 초기 프로그래밍 펄스의 높이 보다 낮은 높이를 갖는 제1 펄스를 인가하여, 상기 제2 상변화 영역은 비정질 상태로 유지시키면서 상기 제1 상변화 영역을 결정질 상태로 변화시키는 것, 상기 초기 프로그래밍 펄스의 높이 보다 낮고 상기 제1 펄스의 높이 보다 높은 높이를 갖는 제2 펄스를 인가하여 상기 제1 상변화 영역 및 상기 제2 상변화 영역을 결정질 상태로 변화시키는 것, 또는 상기 초기 프로그래밍 펄스의 높이 보다 낮고 상기 제2 펄스의 높이 보다 높은 높이를 갖는 제3 펄스를 인가하여 상기 제1 상변화 영역은 비정질 상태로 유지시키면서 상기 제2 상변화 영역을 결정질 상태로 변화시키는 것을 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 일반적인 상변화 기억 셀의 일부분을 보여주는 단면도이고, 도 2는 일반적인 상변화 기억셀에 있어서, 하부 전극의 직경에 따른 전류와 상변화 물질막의 저항간의 관계를 개념적으로 나타내는 그래프이다.
도 1 및 도 2를 참조하면, 상변화 기억셀은 반도체 기판(1) 상의 절연막(3) 내에 위치하는 하부 전극(5), 상부 전극(9) 및 그들 사이에 개재된 상변화 물질막(7)을 구비한다. 상기 하부 전극(5)은 히터로써 작용하며, 반도체 기판(1) 상의 스위칭 소자(도시되지 않음)와 전기적으로 직렬 연결된다. 또한, 상기 상부 전극(9)은 상기 상변화 물질막(7)에 전기적 신호를 인가하기 위한 플레이트 라인(11)과 전기적으로 연결된다. 히터로써 작용하는 상기 하부 전극(5)은 상기 상변화 물질막(7) 내의 결정상태를 변화시킬 수 있는 정도의 충분한 주울열을 발생시키도록 상기 상변화 물질막(7)과 소정의 접촉면적을 갖도록 접한다. 반면, 상기 상부 전극(9)은 상기 상변화 물질막의 상부면을 전체적으로 덮도록 형성되어, 상기 상변화 물질막(7)에 전기적 신호를 인가하기 위한 전극으로 사용될 뿐, 상기 상변화 물질막(7) 내에 검출 가능한 상변화를 발생시키기 위한 히터로써 작용될 수 있을 정도로 충분 한 주울열을 발생시키기 않는다.
상기 하부 전극(5)이 'D1'의 직경을 갖는 경우에, 상기 상변화 물질막(7)의 저항은 인가되는 전류에 따라 도 2의 선 'G1'으로 표시된 바와 같이 변화될 수 있다. 즉, 상기 상변화 물질막(7)을 결정화 온도 이상으로 가열할 수 있을 정도의 제1 셋 전류(a first set current;IS1)가 상기 상변화 물질막(7)에 충분한 시간 동안 인가되면, 상기 상변화 물질막(7)의 상기 하부 전극(5)에 인접한 영역이 결정질 상태로 변화된다. 그 결과, 상기 상변화 물질막(7)은 상대적으로 낮은 제1 셋 저항(RS1)을 갖게 된다. 또한, 상기 상변화 물질막(7)을 녹는점 이상으로 가열할 수 있을 정도의 제1 리셋 전류(a first reset current;IRS1)가 상기 상변화 물질막(7)에 인가된 후, 급속히 냉각되는 경우에 상기 상변화 물질막(7)의 상기 하부 전극(5)에 인접한 영역이 비정질 상태로 변화된다. 그 결과, 상기 상변화 물질막(7)은 상기 제1 셋 저항(RS1) 보다 상대적으로 높은 제1 리셋 저항(RRS1)을 갖게된다.
반면, 상기 하부 전극(5)이 'D1' 보다 큰 'D2'의 직경을 갖는 경우에, 상기 상변화 물질막(7)의 저항은 인가되는 전류에 따라 도 2의 선 'G2'로 표시된 바와 같이 변화된다. 즉, 상기 상변화 물질막(7)은 제2 셋 전류(IS2)가 인가되는 경우에 제2 셋 저항(RS2)을 갖게되고, 제2 리셋 전류(IRS2)가 인가되는 경우에 제2 리셋 저항(RRS2)을 갖게된다. 일반적으로, 상기 셋 저항들(RS1,RS2)과 상기 리셋 저항들 (RRS1,RRS2)은 102 배 이상의 차이를 갖는다.
도 2에 도시된 바와 같이, 상기 하부 전극(5)의 직경에 따라 상기 상변화 물질막(7)의 셋 저항들(RS1,RS2)은 그들 간에 차이를 보이며, 상기 리셋 저항들(RRS1,RRS2) 또한 그들 간에 차이를 보인다. 또한, 셋 전류들(IS1,IS2) 및 리셋 전류들(IRS1, IRS2)도 각각 그들 간에 차이를 보인다. 즉, 상기 하부 전극(5)의 직경이 증가하여 상기 하부 전극(5)과 상기 상변화 물질막(7) 사이의 접촉면적이 증가하면 상기 상변화 물질막(7)의 셋 저항 및 리셋 저항은 감소하게 되며 셋 전류 및 리셋 전류는 증가하게 된다.
히터로써 역할을 하는 전극의 직경에 따른 상변화 물질막의 셋 저항의 변화, 및 리셋 전류의 변화는 이하의 실험예를 통하여 더욱 확실히 설명될 수 있다.
도 3은 일반적인 상변화 기억 셀에 있어서, 전극의 직경(CD)과 상변화 물질막을 비정질 상태로 변화시키기 위한 리셋 전류(IRESET)와의 관계를 나타낸 그래프이고, 도 4는 일반적인 상변화 기억 셀에 있어서, 전극의 직경(CD)과 상변화 물질막의 셋 저항(Rset)과의 관계를 나타낸 그래프이다. 도 3 및 도 4의 결과들은 도 1에 도시된 바와 같은 상변화 기억 셀들을 하부 전극의 직경을 달리하여 형성한 후, 각각의 경우에 셋/리셋 특성을 평가하여 얻어졌다. 도 3 및 도 4에 있어서, 실선 및 기호 '■'로 표시된 데이타 들은 티타늄 질화막(TiN layer)으로 상기 전극을 형성한 경우의 결과에 해당하고, 점선 및 기호 '●' 로 표시된 데이타 들은 티타늄 알 루미늄 질화막(TiAlN layer)으로 상기 전극을 형성한 경우의 결과에 해당한다. 상기 상변화 물질막은 GST 합금막으로 형성하였다.
도 3 및 도 4에 도시된 바와 같이, 전극의 직경이 증가함에 따라 상기 상변화 물질막을 비정질 상태로 변화 시키기 위한 리셋 전류의 값은 증가하는 경향을 나타내었다. 또한, 전극의 직경이 증가함에 따라 상기 상변화 물질막의 셋 저항 값은 감소하는 경향을 나타내었다.
히터로써 작용하는 상기 하부 전극(5)의 직경이 감소함에 따라, 셋 전류 및 리셋 전류가 감소하는 것은 상기 하부 전극(5)과 상기 상변화 물질막(7) 사이의 접촉저항 차이에 의한 히팅 효율과 관련된다. 즉, 상기 하부 전극(5)의 직경이 감소하게 되면 상기 하부 전극(5)과 상기 상변화 물질막(7) 간의 접촉 저항이 증가하고, 상기 상변화 물질막 내에서 전류 경로(current path)가 좁아지게 되어 유효 전류 밀도가 증가하게 됨에 따라 히팅 효율이 향상된다. 그 결과, 상대적으로 낮은 전류를 인가하여도 상기 상변이 물질막(7)을 결정화 온도 이상 또는 녹는점 이상으로 가열할 수 있게 된다. 또한, 상기 하부 전극(5)의 직경이 감소함에 따라 셋 저항이 증가하는 것은 접촉 저항이 증가하기 때문인 것으로 설명될 수 있으며, 리셋 저항이 증가하는 것은 접촉 저항의 증가와 함께, 상변화가 발생된 영역 내에서 비정질의 상대적 비율 커지기 때문인 것으로 설명될 수 있다.
상술한 바와 같이, 히터로써 작용하는 상기 하부 전극(5)의 직경이 서로 다른 두개의 상변화 기억셀을 조합하는 경우에, 상기 상변화 물질막(7)의 저항은 그 에 인가되는 전류가 제1 셋 전류(IS1), 제2 셋 전류(IS2), 제1 리셋 전류(IRS1) 및 제2 리셋 전류(IRS2)로 순차로 증가함에 따라, 제1 셋 저항(RS1), 제2 셋 저항(RS2), 제1 리셋 저항(RRS1) 및 제2 리셋 저항(RRS2)의 네가지 값들로 구분될 수 있다.
따라서, 단일 셀 내의 상변화 물질막에 접하는 두개의 전극들을 서로 다른 접촉 저항을 갖도록 하여 모두 히터로 사용하면, 상기 상변화 물질막 내의 서로 다른 영역들 즉, 상기 두개의 전극들과 인접한 영역들을 각각 비정질 상태 또는 결정질 상태로 변화시킬 수 있게 되고, 이들 영역들의 상태의 조합으로 단위 셀당 2비트의 정보를 저장할 수 있다. 이에 더하여, 복수개의 상변화 물질막들 및 복수개의 전극들을 적층하면 단위 셀당 2비트 이상의 멀티비트의 정보를 저장할 수 있다.
도 5는 본 발명의 실시예들에 의한 상변화 기억 셀의 일부분을 나타낸 단면도이다.
도 5를 참조하면, 본 발명의 실시예들에 의한 상변화 기억 셀은 반도체 기판(10) 상에 적층된 절연막(13)을 구비한다. 상기 절연막(13) 내에 정보 저장요소로써 제공되는 상변화 물질막(17)이 위치한다. 상기 상변화 물질막(17)은 칼코게나이드 합금막 (chalcogenide alloy layer)일 수 있다. 예를 들면 상기 상변화 물질막(17)은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)의 합금막(alloy layer), 즉 TexSbyGe(100-(x+y)) 합금막(GST 합금막)일 수 있다. 상기 상변화 물질막(17)은 하부 전극(15) 및 상부 전극(19) 사이에 개재되어 상기 반도체 기판(10) 상의 스위칭 소자(도시하지 않음)와 직렬 연결될 수 있다. 상기 절연막(13) 상에는 플레이트 라인 (21)이 상기 상부 전극(19)과 전기적으로 연결되도록 제공된다.
상기 하부 전극(15)은 임계치 이상의 프로그래밍 펄스, 예를 들어 전류 펄스가 인가되는 경우 그와 인접한 부분의 상기 상변화 물질막(17)에 주울열을 발생시켜 제1 상변화 영역(P1)을 결정질 상태 또는 비정질 상태로 변화시키기 위한 히터로써 작용한다. 또한, 상기 상부 전극(19)는 그와 인접한 부분의 상기 상변화 물질막(17) 내의 제2 상변화 영역(P2)을 결정질 상태 또는 비정질 상태로 변화시키기 위한 히터로써 작용한다. 여기서, 결정질 상태 및 비정질 상태는 완전 결정질 상태 및 완전 비정질 상태가 아닐 수 있다. 즉, 결정질 상태는 비정질에 비하여 결정질의 비율이 크게 우세한 상태를 의미하고, 비정질 상태는 결정질에 비하여 비정질의 비율이 크게 우세한 상태를 의미할 수 있다.
상변화에 필요한 충분한 주울열을 발생시킬 수 있는 히터로써 작용하기 위하여 상기 하부 전극(15)은 상기 상변화 물질막(17)의 하부면의 일부분과 임계치 이하의 접촉면적을 갖도록 접하는 것이 바람직하다. 상기 상부 전극(15) 또한 히터로써 작용하기 위하여, 상기 상변화 물질막(17)의 상부면의 일부분과 임계치 이하의 접촉면적을 갖도록 접하는 것이 바람직하다. 이 경우에, 상기 하부 전극(15) 및 상기 상부 전극(15)은 약 50nm이하의 직경을 갖는 것이 바람직하다.
이에 더하여, 상기 하부 전극(15) 및 상기 상부 전극(17)은 상기 상변화 물질막(17)에 서로 다른 접촉저항을 갖도록 접한다. 그 결과, 상기 상변화 물질막(17)에 대한 히팅 효율이 달라지게 되어 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 서로 다른 상태, 즉 결정질 상태 및 비정질 상태, 또는 비정질 상 태 및 결정질 상태로 프로그램 될 수 있다. 즉, 도 1 및 도 2를 참조하여 설명된 바와 같이, 하부 전극(도 1의 5)의 직경이 다른 경우에 셋 전류들(도 2의 IS1,IS2) 및 리셋 전류들(도 2의 IRS1, IRS2)이 그들 간에 서로 달라진다. 이와 마찬가지로, 상기 전극들(15,19)의 히팅 효율이 달라짐에 따라, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)을 각각 결정질 상태로 프로그램 하기 위한 전류들이 서로 달라지고, 이들을 각각 비정질 상태로 프로그램 하기 위한 전류들이 서로 달라질 수 있다.
본 발명의 일실시예에서, 상기 하부 전극(15) 및 상기 상부 전극(17)은 상기 상변화 물질막(17)과 서로 다른 접촉 면적을 갖도록 접할 수 있다. 도 5에 도시된 바와 같이, 상기 하부 전극(15)의 직경(D3)는 상기 상부 전극(19)의 직경(D4) 보다 작을 수 있다. 또한, 도 5에 도시된 바와는 달리, 상기 하부 전극(15)의 직경(D3)은 상기 상부 전극(19)의 직경(D4) 보다 클 수 있다.
본 발명의 다른 실시예에서, 상기 하부 전극(15) 및 상기 상부 전극(17)은 서로 다른 비저항을 갖는 도전성 물질로 이루어 질 수 있다. 이 경우에, 상기 하부 전극(15) 및 상기 상부 전극(19)의 직경이 같은 경우라도, 상기 하부 전극(15)과 상기 상변화 물질막(17) 사이의 접촉 저항은 상기 상부 전극(17)과 상기 상변화 물질막(17) 사이의 접촉저항과 다른 값을 가질 수 있다. 즉, 비저항이 큰 도전성 물질로 이루어진 전극을 사용하는 경우 상기 상변화 물질막(17) 과의 사이에 더 큰 접촉 저항을 얻을 수 있다. 예를 들어, 상기 상부 전극(15)이 TiN 막으로 이루지 고, 상기 하부 전극(19)이 상기 TiN막 보다 큰 비저항을 갖는 TiAlN 막으로 이루어진 경우에 상기 하부 전극(19)은 상기 상부 전극(15) 보다 큰 히팅 효율을 가질 수 있다. 도 3 및 도 4의 그래프에서 보는 바와 같이, 동일한 직경의 전극을 사용하더라도 TiAlN 전극을 사용하면 TiN 전극을 사용한 경우보다 리셋 전류는 감소하고 셋 저항은 증가한다.
도 6은 본 발명의 실시예들에 의한 상변화 기억 셀에 있어서, 전류와 상변화 물질막의 저항간의 관계를 개념적으로 나타낸 그래프이다.
도 5 및 도 6을 참조하면, 도 5에 도시된 바와 같이 상기 하부 전극(15)의 직경(D3)이 상기 상부 전극(19)의 직경(D4) 보다 작은 경우, 즉 상기 하부 전극(15)과 상기 상변화 물질막(17) 간의 접촉면적이 상기 상부 전극(19)과 상기 상변화 물질막(17)간의 접촉 면적보다 작은 경우, 상기 하부 전극(15)과 상기 상변화 물질막(17)사이의 접촉 저항은 상기 상부 전극(19)과 상기 상변화 물질막(17) 간의 접촉 저항보다 크게 된다. 또한, 상기 상변화 물질막(17) 내에서 전류 경로(current path)는 상기 하부 전극(15)와 인접한 상기 제1 상변화 영역(P1)에서, 상기 상부 전극(19)와 인접한 상기 제2 상변화 영역(P2)에서 보다 좁아지게 된다. 따라서, 상기 제1 상변화 영역(P1)에서의 유효 전류 밀도는 상기 제2 상변화 영역(P2)에서의 유효 전류 밀도 보다 증가하게 된다. 그 결과, 상기 하부 전극(15)은 상기 상부 전극(19) 보다 높은 히팅 효율을 갖게 되며, 이하에서 설명되는 바와 같이 상기 상변화 물질막(17)은 서로 구분되는 네개의 저항상태, 즉 2비트의 정보를 저장할 수 있다.
먼저, 상기 상변화 물질막(17)의 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)은 비정질 상태로 초기화된다. 상기 하부 전극(15) 및 상기 상부 전극(19)을 통하여 상기 상변화 물질막(17)에 제1 프로그래밍 전류(ICA)가 충분한 시간 동안 인가되면, 상기 하부 전극(15)은 상기 상변화 물질막(17)을 결정화 온도 이상으로 가열할 수 있게 된다. 그 결과, 상기 제1 상변화 영역(P1)은 비정질 상태에서 결정질 상태로 변화된다. 한편, 상기 상부 전극(19)은 상기 하부 전극(15) 보다 낮은 히팅 효율을 갖기 때문에, 상기 제1 프로그래밍 전류(ICA)가 인가되는 동안 상기 상변화 물질막(17)을 결정화 온도 이상으로 가열하지 못한다. 따라서, 상기 제2 상변화 영역(P2)은 비정질 상태로 유지된다. 결과적으로, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)은 각각 결정질 상태 및 비정질 상태가 되어, 상기 상변화 물질막은 제1 저항(RCA)을 갖게 된다. 이하에서, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 각각 결정질 상태 및 비정질 상태인 경우를 '제1 상태(a first state)'라 한다.
상기 하부 전극(15) 및 상기 상부 전극(19)을 통하여 상기 상변화 물질막(17)에 상기 제1 프로그래밍 전류(ICA) 보다 큰 값의 제2 프로그래밍 전류(ICC)가 인가되면, 상기 상부 전극(19)에 의하여 상기 상변화 물질막(17)이 결정화 온도 이상으로 가열되어 상기 제2 상변화 영역(P2) 또한, 비정질 상태에서 결정질 상태로 변화된다. 결과적으로, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)은 모 두 결정질 상태가 되어, 상기 상변화 물질막(17)은 상기 제1 저항(RCA) 보다 낮은 제2 저항(RCC)를 갖게된다. 이하에서, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 모두 결정질 상태인 경우를 '제2 상태(a second state)'라 한다.
다음으로, 상기 하부 전극(15) 및 상기 상부 전극(19)을 통하여 상기 상변화 물질막(17)에 상기 제2 프로그래밍 전류(ICC) 보다 큰 값의 제3 프로그래밍 전류(IAC)가 인가되면, 상기 하부 전극(15)은 상기 상부 전극(19) 보다 먼저 상기 상변화 물질막(17)을 녹는점 이상으로 가열할 수 있게 된다. 그 결과, 상기 제1 상변화 영역(P1)은 결정질 상태에서 비정질 상태로 변화된다. 한편, 낮은 히팅 효율을 갖는 상기 상부 전극(19)은 상기 제3 프로그래밍 전류(IAC)가 인가되는 동안 상기 상변화 물질막(17)을 결정화 온도 이상으로는 가열하지만 녹는점 이상으로 가열하지 못한다. 따라서, 상기 제2 상변화 영역(P2)은 결정질 상태가 된다. 결과적으로, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)은 각각 비정질 상태 및 결정질 상태가 되어, 상기 상변화 물질막(17)은 상기 제1 저항(RCA) 및 제2 저항(RCC) 보다 높은 제3 저항(RAC)를 갖게된다. 이하에서, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 각각 비정질 상태 및 결정질 상태인 경우를 '제3 상태(a third state)'라 한다.
상기 하부 전극(15) 및 상기 상부 전극(19)을 통하여 상기 상변화 물질막(17)에 상기 제3 프로그래밍 전류(IAC) 보다 큰 값의 초기 프로그래밍 전류(IAA)가 인가되면, 상기 하부 전극(15) 및 상기 상부 전극(19)은 모두 상기 상변화 물질막(17)을 녹는점 이상으로 가열할 수 있게 된다. 결과적으로, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)은 모두 비정질 상태가 되어, 상기 상변화 물질막(17)은 상기 제3 저항(RAC) 보다 높은 초기 저항(RAA)를 갖게된다. 이하에서, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 모두 비정질 상태인 경우를 '초기 상태(a initial state)'라 한다.
한편, 상기 각 상태들에서 상기 상변화 물질막(17)의 저항은 상기 전극들(15,19)과 상기 상변화 물질막(17) 간의 접촉 저항, 상기 상변화 영역들(P1,P2) 각각의 저항 및 상기 상변화 물질막(17) 중 상변화가 발생되지 않은 영역의 저항의 조합, 예를 들어 직렬조합으로 이루어 진다. 따라서, 각 상태들에서 상기 상변화 물질막(17)의 저항에 실질적으로 동일한 기여를 하는 상기 접촉 저항과 상변화가 발생되지 않은 영역의 저항을 제외하면, 상기 상변화 영역들(P1,P2)의 저항이 각 상태의 저항을 주로 결정하게 된다.
따라서, 도 6에 도시된 바와 같이 상기 초기 상태의 상기 상변화 물질막(17)이 갖는 상기 초기 저항(RAA)은 가장 큰 값을 갖게 되고, 상기 제2 상태의 상기 상변화 물질막(17)이 갖는 상기 제2 저항(RCC)은 가장 작은 값을 갖게된다. 또한, 상기 제1 상태의 상기 상변화 물질막(17)이 갖는 상기 제1 저항(RCA) 및 상기 제3 상태의 상기 상변화 물질막(17)이 갖는 상기 제3 저항(RAC)은 상기 초기 저항(RAA) 및 상기 제2 저항(RCC) 사이에서 서로 구분되는 값을 갖는다. 이 경우, 상기 제3 저항(RAC)은 상기 제1 저항(RCA) 보다 큰 값을 가질 수 있다. 도 2에서 설명된 바와 같이, 상변화 물질막과 히터로써 작용하는 전극과의 접촉면적이 작아지는 경우 셋 저항 및 리셋 저항은 커진다. 또한, 상기 셋 저항 및 상기 리셋 저항은 100배 이상의 차이를 갖는다. 따라서, 제1 상변화 영역(P1)이 비정질 상태가 되는 상기 제3 상태의 상기 상변화 물질막(17)이 갖는 상기 제3 저항(RAC)은 상기 제2 상변화 영역(P2)이 비정질 상태가 되는 상기 제1 상태의 상기 상변화 물질막이 갖는 제1 저항(RCA) 보다 큰 값을 갖는다.
상술한 바와 같이, 본 발명의 실시예들에 의하면 상기 상변화 물질막(17)의 상부면 및 하부면에 서로 다른 접촉 저항을 갖도록 각각 접하는 상기 하부 전극(15) 및 상기 상부 전극(19)을 히터들로써 사용한다. 그 결과, 상기 하부 전극(15) 및 상기 상부 전극(19)의 히팅 효율 차이로 부터, 상기 초기 상태, 제1 상태, 제2 상태 및 제3 상태의 네가지 상태로 상기 상변화 물질막(17)을 프로그램 할 수 있게 된다. 즉, 단일 상변화 기억 셀 내에 2비트의 정보를 저장할 수 있게 된다.
도 6에서는 상기 하부 전극(15) 및 상기 상부 전극(19)이 서로 다른 직경을 갖는 경우에 대하여 설명하였다. 그러나, 본 발명의 사상은 이에 한정되지 아니하고 상기 하부 전극(15) 및 상기 상부 전극(19)이 상기 상변화 물질막(17)과 서로 다른 접촉 저항을 갖도록 접하는 모든 경우에 대하여 적용될 수 있음은 자명하다. 예를 들어, 도 6을 참조한 설명들은 상기 하부 전극(15) 및 상기 상부 전극(16)이 서로 다른 비저항을 갖는 경우, 예를 들어 상기 하부 전극(15)이 TiAlN으로 이루어지고, 상기 상부 전극(19)이 상기 TiAlN 보다 낮은 비저항을 갖는 TiN으로 이루어진 경우에도 동일하게 적용될 수 있다.
도 7은 본 발명의 다른 실시예들에 의한 상변화 기억셀의 일부분을 나타낸 단면도이다.
도 7을 참조하면, 본 발명의 다른 실시예들에 의한 상변화 기억셀은 반도체 기판(10) 상의 절연막(13)을 구비한다. 상기 절연막(13) 상에는 플레이트 라인(21)이 배치된다. 상기 절연막(13) 내에는 상변화 물질막들(37a,37b,37c)이 차례로 적층되어 위치하며, 상기 상변화 물질막들(37a,37b,37c) 중 최 하부의 상변화 물질막(37a)은 하부 전극(35)에 의하여 상기 반도체 기판(10)과 연결된다. 또한, 상기 상변화 물질막들(37a,37b,37c) 중 최 상부의 상변화 물질막(37a)은 상부 전극(35)에 의하여 상기 플레이트 라인(21)과 연결된다. 이에 더하여, 상기 상변화 물질막들(37a,37b,37c)은 그들 사이에 개재된 중간 전극들(36a,36b)에 의하여 연결된다. 도 7에 도시된 바와 같이 상기 상변화 물질막들(37a,37b,37c) 중 하나의 상변화 물질막의 상부면 및 하부면에 각각 접하는 전극들은 서로 대향되도록 상기 상변화 물질막의 일부분과 접할 수 있다.
상기 전극들(35,36a,36b,39)은 상기 상변화 물질막들(37a,37b,37c)과 서로 다른 접촉 저항을 갖도록 접하여, 그들과 접하는 상기 상변화 물질막들(37a,37b, 37c)을 서로 다른 히팅 효율로 가열한다. 그 결과, 상기 전극들(35,36a,36b,39)과 인접한 부분의 상기 상변화 물질막들(37a,37b,37c) 내의 상변화 영역들 (P5,P6,P7,P8)은 서로 다른 프로그래밍 전류에서 결정질 상태로 변화되고, 서로 다른 프로그래밍 전류에서 비정질 상태로 변화된다.
상기 전극들(35,36a,36b,39)은 도 7에 도시된 바와 같이, 서로 다른 직경들(D5,D6,D7,D8)을 가질 수 있다. 이와는 달리, 상기 전극들(35,36a,36b,39)은 서로 다른 비저항을 갖는 물질막들로 이루어질 수 있다. 이 경우, 상기 전극들(35,36a,36b,39)은 서로 같은 직경을 갖는 경우라도, 상기 상변화 물질막들(37a,37b,37c)과 서로 다른 접촉 저항을 갖도록 접할 수 있다.
본 발명의 다른 실시예들에 의하면, 상기 상변화 기억셀은 2비트 이상의 멀티비트의 정보를 저장할 수 있다. 예를 들어, 도 7에 도시된 바와 같이, 상기 상변화 물질막들(37a,37b,37c)과 서로 다른 접촉 저항을 갖는 4개의 전극들이 사용되는 경우에, 상기 전극들(35,36a,36b,39)의 갯수와 같은 4비트의 정보를 저장할 수 있다. 즉, 상기 상변화 기억셀은 상기 상변화 물질막들과 서로 다른 접촉 저항을 갖도록 접하는 전극들과 동일한 비트 수의 정보를 저장할 수 있다.
도 8은 본 발명의 또 다른 실시예들에 의한 상변화 기억셀의 일부분을 나타낸 단면도이다.
도 8에 도시된 상변화 기억셀은 도 7에 도시된 상변화 기억셀 보다 적은 수의 상변화 물질막들(57a,57b) 및 적은 수의 전극들(35,56,39)를 사용하여 셀당 동일한 비트 수의 정보를 저장할 수 있다. 즉, 본 발명의 또 다른 실시예들에 의하면, 상기 상변화 물질막들(57a,57b) 사이의 중간 전극(56)이 도 8에 도시된 바와 같이, 서로 다른 상부 직경(D12) 및 하부 직경(D11)을 갖도록 한다. 즉, 하부 전극 (35)의 직경(D10), 중간 전극(56)의 하부 직경(D11), 중간 전극(56)의 상부 직경(D12) 및 상부 전극의 직경(D13)이 서로 다른 경우에, 상기 전극들(35,56,39)은 상기 상변화 물질막들(57a,57b)과 서로 다른 접촉 저항을 갖도록 접하는 4개의 히터로써 역할을 한다. 따라서, 상기 전극들(35,56,39)과 접하는 부분의 상기 상변화 물질막들(57a,57b) 내의 상변화 영역들(P10,P11,P12,P13)은 서로 다른 프로그래밍 전류에서 결정질 상태로 변화되고, 서로 다른 프로그래밍 전류에서 비정질 상태로 변화된다. 그 결과, 본 발명의 또 다른 실시예에 의하면, 도 7에 도시된 상변화 기억셀 보다 간단한 구조로도 4비트의 정보를 저장할 수 있게 된다.
또한, 도 8에서 상기 중간 전극(56)의 하부 직경(D11)을 상기 하부 전극(35)의 직경(D10)과 동일하게 하고, 상기 중간 전극(56)의 상부 직경(D12)는 상기 상부 전극(39)과 동일하게 하는 대신, 상기 중간 전극(56)을 상기 하부 전극(35) 및 상기 상부 전극(39)과 다른 비저항을 갖는 물질막으로 형성할 수 있다. 이 경우에도 상기 전극들(35,56,39)은 상기 상변화 물질막들(57a,57b)과 서로 다른 접촉 저항을 갖도록 접하는 4개의 히터로써 역할을 한다.
상술한 바와 같이 본 발명의 실시예들에 의하면, 복수개의 상변화 물질막들의 상부면 및/또는 하부면에 서로 다른 접촉 저항을 갖도록 접하는 복수개의 전극들을 히터로써 사용한다. 그 결과, 상기 상변화 물질막들 및 상기 전극들 사이의 접촉 저항의 상태 수와 동일한 비트 수의 정보를 단위 셀당 저장 할 수 있다.
도 9는 본 발명의 실시예들에 의한 상변화 기억 소자의 프로그램 방법을 설명하기 위한 타이밍 다이아그램이다.
도 5, 도 6 및 도 9를 참조하면, 도 5에 도시된 상기 상변화 물질막(17)은 상술한 바와 같이 인가되는 프로그래밍 펄스, 예를 들어 전류 펄스의 크기에 따라, 상기 초기 상태, 상기 제1 상태, 상기 제2 상태 및 상기 제3 상태로 각각 프로그램 될 수 있다.
상기 상태들 간의 전환은 직접적이고 가역적인 것이 바람직하다. 그러나, 일부 상태들 간의 전환은 비가역적일 수 있다. 예를 들어, 상기 제1 상변화 영역(P1)은 결정질 상태를 갖고, 상기 제2 상변화 영역(P2)은 비정질 상태를 갖는 상기 제1 상태로 부터, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 모두 결정질 상태를 갖는 상기 제2 상태로의 전환은 직접적으로 이루어 질 수 있으나, 그 반대인 상기 제2 상태로 부터 상기 제1 상태로의 직접적인 전환은 어려울 수 있다.
즉, 상기 제2 상태를 갖는 상기 상변화 물질막(17)을 상기 제1 상태로 프로그램 하기 위하여는 상기 제1 상변화 영역(P1)은 결정질 상태로 유지시키고, 상기 제2 상변화 영역(P2)만 결정질 상태에서 비정질 상태로 변화시켜야 한다. 상기 제2 상변화 영역(P2)을 비정질 상태로 변화 시키기 위하여는 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 상기 상변화 물질막(17)을 녹는점 이상으로 가열할 수 있는 프로그래밍 전류가 인가되어야 한다. 그러나, 상기 하부 전극(15)은 상술한 바와 같이, 상기 상부 전극(19) 보다 작은 직경을 갖고, 그에 따라 상기 상부 전극(19) 보다 우수한 히팅 효율을 갖는다. 따라서, 상기 제1 상변화 영역(P1)이 결정질 상태로 유지되지 못하고, 상기 제2 상변화 영역(P2)과 함께 비정질 상태로 변화될 수 있다. 결과적으로, 상기 상변화 물질막(17)은 제1 상태로 프로그램 되지 않 고, 초기 상태로 프로그램될 수 있다.
본 발명의 실시예들에 의하면, 상기 상변화 기억소자의 프로그램 방법은 상기 제1 전극(15) 및 상기 제2 전극(19) 사이에 초기 프로그래밍 펄스(ΦIP)를 인가하여 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)을 모두 비정질 상태로 변화시키는 것을 포함한다. 이는, 상기 초기 상태로부터 다른 상태들로의 전환은 직접적이고 가역적으로 이루어 질 수 있기 때문이다.
이하, 본 발명의 실시예들에 있어서, 각 상태들로 상기 상변화 물질막(17)을 프로그램하기 위한 프로그래밍 펄스에 대하여 설명하기로 한다. 상기 프로그래밍 펄스는 전류 펄스일 수 있다.
먼저, 상기 상변화 물질막(17)을 상기 초기 상태로 프로그램하기 위하여는 도 9의 파형 'A'로 나타낸 바와 같이 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 초기 프로그래밍 펄스(ΦIP)를 인가한다. 그 결과, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)은 모두 비정질 상태로 변화되어 상기 상변화 물질막(17)은 상기 초기 저항(RAA)를 갖는다. 상기 초기 프로그래밍 펄스(ΦIP)는 도 6의 초기 프로그램 전류(IAA)에 해당하는 높이(H1)를 갖고 나노초 단위의 짧은 폭(W1)을 가질 수 있다.
다음으로, 상기 상변화 물질막(17)을 상기 제1 상태, 상기 제2 상태 또는 상기 제3 상태로 프로그램하기 위하여는 상술한 바와 같이, 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 상기 초기 프로그래밍 펄스(ΦIP)를 인가하여 상기 상변화 물질막(17)이 상기 초기 상태가 되도록 한 후, 각각의 상태로 프로그래밍 하기 위한 추가 프로그래밍 펄스(ΦAP)를 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 인가한다.
상기 상변화 물질막(17)을 상기 제1 상태로 프로그래밍하기 위한 프로그래밍 펄스는 도 9의 파형 'D'로 나타낼 수 있다. 즉, 상기 초기 프로그래밍 펄스(ΦIP)를 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 인가하여, 상기 상변화 물질막(17)을 초기 상태로 프로그램한다. 이후, 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 추가 프로그래밍 펄스(ΦAP) 즉, 제1 펄스(Φ1)를 인가하여 상기 상변화 물질막(17)을 상기 제1 상태로 프로그래밍한다. 그 결과, 상기 제2 상변화 영역(P2)은 비정질 상태로 유지되고, 상기 제1 상변화 영역(P1)은 결정질 상태로 변화되어 상기 상변화 물질막(17)은 상기 제1 저항(RCA)를 갖는다.
상기 제1 펄스(Φ1)의 높이(H2)는 상기 초기 프로그래밍 펄스(ΦIP)의 높이 보다 낮다. 즉, 상기 제1 펄스(Φ1)의 높이(H2)는 도 6의 제1 프로그래밍 전류(ICA)에 해당될 수 있다. 또한, 상기 제1 펄스(Φ1)는 상기 제1 상변화 영역(P1)이 결정화 될 수 있을 정도로 충분히 인가되어야 한다. 따라서, 상기 제1 펄스(Φ1)의 폭(W2)는 상기 초기 프로그래밍 펄스(ΦIP)의 폭(W1) 보다 클 수 있다.
상기 상변화 물질막(17)을 상기 제2 상태로 프로그래밍하기 위한 프로그래밍 펄스는 도 9의 파형 'C'로 나타낼 수 있다. 즉, 상기 초기 프로그래밍 펄스(ΦIP)를 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 인가하여, 상기 상변화 물질막(17)을 초기 상태로 프로그램한다. 이후, 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 추가 프로그래밍 펄스(ΦAP) 즉, 제2 펄스(Φ1)를 인가하여 상기 상변화 물질막(17)을 상기 제2 상태로 프로그래밍한다. 그 결과, 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 모두 결정질 상태로 변화되어 상기 상변화 물질막(17)은 상기 제2 저항(RCC)를 갖는다.
상기 제2 펄스(Φ2)의 높이(H3)는 상기 초기 프로그래밍 펄스(ΦIP)의 높이(H1) 보다 낮고 상기 제1 펄스(Φ1)의 높이(H2) 보다 높다. 즉, 상기 제2 펄스(Φ2)의 높이(H3)는 도 6의 제2 프로그래밍 전류(ICC)에 해당 될 수 있다. 또한, 상기 제2 펄스(Φ2)는 상기 제1 상변화 영역(P1) 및 상기 제2 상변화 영역(P2)이 모두 결정화 될 수 있을 정도로 충분히 인가되어야 한다. 따라서, 상기 제2 펄스(Φ2)의 폭(W3)는 상기 제1 펄스(Φ1)의 폭(W2) 보다 클 수 있다.
상기 상변화 물질막(17)을 상기 제3 상태로 프로그래밍하기 위한 프로그래밍 펄스는 도 9의 파형 'B'로 나타낼 수 있다. 즉, 상기 초기 프로그래밍 펄스(ΦIP)를 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 인가하여, 상기 상변화 물질막 (17)을 초기 상태로 프로그램한다. 이후, 상기 하부 전극(15) 및 상기 상부 전극(19) 사이에 추가 프로그래밍 펄스(ΦAP) 즉, 제3 펄스(Φ3)를 인가하여 상기 상변화 물질막(17)을 상기 제3 상태로 프로그래밍한다. 그 결과, 상기 제1 상변화 영역(P1)은 비정질 상태로 유지되고, 상기 제2 상변화 영역(P2)은 결정질 상태로 변화되어 상기 상변화 물질막(17)은 상기 제3 저항(RAC)를 갖는다.
상기 제3 펄스(Φ3)의 높이(H4)는 상기 초기 프로그래밍 펄스(ΦIP)의 높이(H1) 보다 낮고 상기 제2 펄스(Φ2)의 높이(H3) 보다 높다. 즉, 상기 제3 펄스(Φ3)의 높이(H4)는 도 6의 제3 프로그래밍 전류(IAC)에 해당될 수 있다. 또한, 상기 제3 펄스(Φ3)는 낮은 히팅 효율을 갖는 상기 상부 전극(19)에 인접한 상기 제2 상변화 영역(P2)이 결정화 될 수 있을 정도로 충분히 인가되어야 한다. 따라서, 상기 제3 펄스(Φ1)의 폭은 상기 제2 펄스(Φ2)의 폭(W3)과 실질적으로 동일 할 수 있다.
상술한 바와 같이, 본 발명에 의한 상변화 기억소자는 간단한 구조로 셀당 2비트 이상의 멀티비트의 정보를 저장할 수 있다. 또한, 셀당 2비트 이상의 정보를 저장할 수 있게 됨에 따라 상기 상변화 기억 소자의 집적도를 비약적으로 향상시킬 수 있다.

Claims (20)

  1. 정보 저장요소로써 제공되는 상변화 물질막;
    상기 상변화 물질막의 제1 면의 일부분과 제1 접촉저항을 갖도록 접하고, 적어도 그와 인접한 부분의 상기 상변화 물질막에 상변화를 발생시키는 히터로써 작용하는 제1 전극; 및
    상기 상변화 물질막의 제2 면의 일부분과, 상기 제1 접촉저항과 다른 제2 접촉저항을 갖도록 접하고, 적어도 그와 인접한 부분의 상기 상변화 물질막에 상변화를 발생시키는 히터로써 작용하는 제2 전극을 포함하는 상변화 기억소자.
  2. 제 1 항에 있어서,
    상기 제1 전극에 의하여 그와 인접한 부분의 상기 상변화 물질막에 형성된 제1 상변화 영역;및
    상기 제2 전극에 의하여 그와 인접한 부분의 상기 상변화 물질막에 형성된 제2 상변화 영역을 더 포함하는 상변화 기억소자.
  3. 제 2 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 상기 상변화 물질막의 하부면 및 상부면에 각각 대향되도록 접하는 것을 특징으로 하는 상변화 기억소자.
  4. 제 2 항에 있어서,
    상기 제1 상변화 영역 및 상기 제2 상변화 영역은 결정질 상태 또는 비정질 상태인 것을 특징으로 하는 상변화 기억소자.
  5. 제 2 항에 있어서,
    상기 제1 전극 및 상기 상변화 물질막 사이의 접촉 면적은 상기 제2 전극 및 상기 상변화 물질막 사이의 접촉면적과 다른 것을 특징으로 하는 상변화 기억소자.
  6. 제 5 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 50nm 이하의 직경을 갖는 것을 특징으로 하는 상변화 기억소자.
  7. 제 2 항에 있어서,
    상기 제1 전극 및 상기 제2 전극은 서로 다른 비저항을 갖는 도전성 물질로 이루어지는 것을 특징으로 하는 상변화 기억소자.
  8. 제 7 항에 있어서,
    상기 제1 전극은 티타늄 질화물로 이루어지고, 제2 전극은 티타늄 알루미늄 질화물로 이루어지는 것을 특징으로 하는 상변화 기억소자.
  9. 복수개의 전극들;및
    상기 전극들 사이에 개재되어 정보저장요소의 역할을 하는 복수개의 상변화 물질막들을 포함하되,
    상기 전극들은 상기 상변화 물질막들과 서로 다른 접촉저항들을 갖도록 접하고, 그들과 인접하는 부분들의 상기 상변화 물질막들에 상변화를 발생시키는 히터로써 작용하는 상변화 기억소자.
  10. 제 9 항에 있어서,
    상기 전극들에 의하여 그들과 각각 인접한 부분들의 상기 상변화 물질막들 내에 형성된 상변화 영역들을 더 포함하는 상변화 기억소자.
  11. 제 9 항에 있어서,
    상기 상변화 물질막들은 차례로 적층되고,
    상기 전극들은 서로 대향되도록 상기 상변화 물질막들의 상부면 및 하부면으로 이루어진 군 중에서 선택된 적어도 어느 하나와 접하는 것을 특징으로 하는 상변화 기억소자.
  12. 제 10 항에 있어서,
    상기 상변화 영역들의 각각은 결정질 상태 또는 비정질 상태인 것을 특징으로 하는 상변화 기억소자.
  13. 제 10 항에 있어서,
    상기 전극들은 상기 상변화 물질막들과 서로 다른 접촉 면적들을 갖도록 접하는 것을 특징으로 하는 상변화 기억소자.
  14. 제 10 항에 있어서,
    상기 전극들은 서로 다른 비저항을 갖는 도전성 물질로 이루어지는 것을 특징으로 하는 상변화 기억소자.
  15. 제1 및 제2 전극들과 이들 사이의 상변화 물질막을 갖는 상변화 기억 셀을 준비하되, 상기 제1 전극 및 상기 상변화 물질막 사이의 접촉저항은 상기 제2 전극 및 상기 상변화 물질막 사이의 접촉저항과 다르고,
    상기 제1 전극 및 제2 전극 사이에 초기 프로그래밍 펄스를 인가하여 상기 제1 전극 및 상기 제2 전극에 각각 인접한 부분의 상기 상변화 물질막 내의 제1 상변화 영역 및 제2 상변화 영역을 비정질 상태로 변화시키는 것을 포함하는 상변화 기억소자의 프로그램 방법.
  16. 제 15 항에 있어서,
    상기 초기 프로그래밍 펄스를 인가한 후에, 상기 제1 전극 및 상기 제2 전극사이에 추가 프로그래밍 펄스를 인가하여 상기 제1 상변화 영역 및 상기 제2 상변화 영역으로 이루어진 군 중에서 선택된 적어도 어느 하나를 결정질 상태로 변화시키는 것을 더 포함하는 상변화 기억소자의 프로그램 방법.
  17. 제 16 항에 있어서,
    상기 제1 전극과 상기 상변화 물질막 간의 접촉 저항은 상기 제2 전극과 상기 상기 상변화 물질막 간의 접촉 저항 보다 큰 것을 특징으로 하는 상변화 기억소자의 프로그램 방법.
  18. 제 17 항에 있어서,
    상기 추가 프로그래밍 펄스를 인가하는 것은,
    상기 초기 프로그래밍 펄스의 높이 보다 낮은 높이를 갖는 제1 펄스를 인가하여, 상기 제2 상변화 영역은 비정질 상태로 유지시키면서 상기 제1 상변화 영역을 결정질 상태로 변화시키는 것,
    상기 초기 프로그래밍 펄스의 높이 보다 낮고 상기 제1 펄스의 높이 보다 높은 높이를 갖는 제2 펄스를 인가하여 상기 제1 상변화 영역 및 상기 제2 상변화 영역을 결정질 상태로 변화시키는 것, 또는
    상기 초기 프로그래밍 펄스의 높이 보다 낮고 상기 제2 펄스의 높이 보다 높은 높이를 갖는 제3 펄스를 인가하여 상기 제1 상변화 영역은 비정질 상태로 유지시키면서 상기 제2 상변화 영역을 결정질 상태로 변화시키는 것을 포함하는 것을 특징으로 하는 상변화 기억소자의 프로그램 방법.
  19. 제 17 항에 있어서,
    상기 제1 전극과 상기 상변화 물질막 간의 접촉 면적은 상기 제2 전극과 상기 상변화 물질막 간의 접촉 면적 보다 작은 것을 특징으로 하는 상변화 기억소자의 프로그램 방법.
  20. 제 17 항에 있어서,
    상기 제1 전극은 상기 제2 전극의 비저항 보다 큰 비저항을 갖는 물질막으로 이루어지는 것을 특징으로 하는 상변화 기억소자의 프로그램 방법.
KR1020060000265A 2006-01-02 2006-01-02 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들 KR100746224B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060000265A KR100746224B1 (ko) 2006-01-02 2006-01-02 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
US11/586,820 US20070155093A1 (en) 2006-01-02 2006-10-26 Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same
JP2006346152A JP5143415B2 (ja) 2006-01-02 2006-12-22 マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法
CNB2006101720838A CN100559605C (zh) 2006-01-02 2006-12-29 具有直径控制的接触的多位相变随机存取存储器(pram)及其制造和编程方法
US12/640,567 US8119478B2 (en) 2006-01-02 2009-12-17 Multi-bit phase-change random access memory (PRAM) with diameter-controlled contacts and methods of fabricating and programming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060000265A KR100746224B1 (ko) 2006-01-02 2006-01-02 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들

Publications (2)

Publication Number Publication Date
KR20070072779A KR20070072779A (ko) 2007-07-05
KR100746224B1 true KR100746224B1 (ko) 2007-08-03

Family

ID=38224981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060000265A KR100746224B1 (ko) 2006-01-02 2006-01-02 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들

Country Status (3)

Country Link
US (2) US20070155093A1 (ko)
KR (1) KR100746224B1 (ko)
CN (1) CN100559605C (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746224B1 (ko) * 2006-01-02 2007-08-03 삼성전자주식회사 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
JP5172269B2 (ja) * 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
JP5159270B2 (ja) * 2007-11-22 2013-03-06 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR20090061509A (ko) * 2007-12-11 2009-06-16 주식회사 동부하이텍 멀티비트 메모리 셀 구조 및 제조방법
US7883931B2 (en) 2008-02-06 2011-02-08 Micron Technology, Inc. Methods of forming memory cells, and methods of forming programmed memory cells
KR20090117103A (ko) * 2008-05-08 2009-11-12 삼성전자주식회사 상변화 메모리 장치
KR20100041139A (ko) 2008-10-13 2010-04-22 삼성전자주식회사 상변화 물질이 3개 이상의 병렬 구조를 가짐으로써, 하나의메모리 셀에 2비트 이상의 데이터를 저장하는 멀티 레벨 셀 형성방법
JP2010225741A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 不揮発性半導体記憶装置
US8470635B2 (en) 2009-11-30 2013-06-25 Micron Technology, Inc. Keyhole-free sloped heater for phase change memory
KR101434786B1 (ko) * 2013-03-27 2014-08-27 한양대학교 산학협력단 멀티 레벨 저항 변화 메모리 소자
JP6084521B2 (ja) * 2013-06-20 2017-02-22 株式会社日立製作所 相変化デバイス
CN104051622A (zh) * 2014-05-06 2014-09-17 北京大学深圳研究生院 一种多值相变存储器单元
US9472281B1 (en) 2015-06-30 2016-10-18 HGST Netherlands B.V. Non-volatile memory with adjustable cell bit shape
US11035044B2 (en) 2017-01-23 2021-06-15 Versum Materials Us, Llc Etching solution for tungsten and GST films
KR102613240B1 (ko) * 2018-10-05 2023-12-14 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
KR102619536B1 (ko) 2019-06-12 2024-01-02 삼성전자주식회사 3차원 반도체 메모리 장치
US11812676B2 (en) * 2020-03-24 2023-11-07 International Business Machines Corporation Multi-terminal phase change memory device
CN112086116A (zh) * 2020-09-15 2020-12-15 长江存储科技有限责任公司 存储单元、存储单元的控制方法以及存储芯片
US20220181275A1 (en) * 2020-12-08 2022-06-09 International Business Machines Corporation Integrated circuit security using programmable switches
US11915751B2 (en) * 2021-09-13 2024-02-27 International Business Machines Corporation Nonvolatile phase change material logic device
KR102610966B1 (ko) * 2022-05-10 2023-12-06 고려대학교 산학협력단 전도성 필라멘트 나노 히터 형성을 활용한 다중 비트 상변화 메모리 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022275A (ko) * 2002-09-03 2004-03-12 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
KR20050033340A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 상변환 기억 소자의 형성 방법
KR20050111469A (ko) * 2004-05-22 2005-11-25 주식회사 하이닉스반도체 상변환기억 소자의 형성방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
KR100543445B1 (ko) * 2003-03-04 2006-01-23 삼성전자주식회사 상변화 기억 소자 및 그 형성방법
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR20050059855A (ko) 2003-12-15 2005-06-21 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
US7488968B2 (en) * 2005-05-05 2009-02-10 Ovonyx, Inc. Multilevel phase change memory
US7615770B2 (en) * 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7589364B2 (en) * 2005-11-02 2009-09-15 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
KR100675289B1 (ko) * 2005-11-14 2007-01-29 삼성전자주식회사 상변화 기억 셀 어레이 영역 및 그 제조방법들
TWI312998B (en) * 2005-12-23 2009-08-01 Ind Tech Res Inst Phase-change recording layer and method of manufacturing the same and phase-change recording cell using such recording layer
KR100746224B1 (ko) 2006-01-02 2007-08-03 삼성전자주식회사 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
US8003972B2 (en) * 2006-08-30 2011-08-23 Micron Technology, Inc. Bottom electrode geometry for phase change memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040022275A (ko) * 2002-09-03 2004-03-12 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
KR20050033340A (ko) * 2003-10-06 2005-04-12 삼성전자주식회사 상변환 기억 소자의 형성 방법
KR20050111469A (ko) * 2004-05-22 2005-11-25 주식회사 하이닉스반도체 상변환기억 소자의 형성방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
1020040022275
1020050033340
1020050111469

Also Published As

Publication number Publication date
CN1996609A (zh) 2007-07-11
US20100090194A1 (en) 2010-04-15
KR20070072779A (ko) 2007-07-05
US20070155093A1 (en) 2007-07-05
CN100559605C (zh) 2009-11-11
US8119478B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
KR100746224B1 (ko) 멀티비트 셀들을 구비하는 상변화 기억소자들 및 그프로그램 방법들
US9397290B2 (en) Memory cells
KR100564608B1 (ko) 상변화 메모리 소자
US7492033B2 (en) Semiconductor memory device
JP5110408B2 (ja) 複数の抵抗状態を有する相変化メモリ構造、ならびにそのプログラミングおよびセンシング方法
US7943965B2 (en) Multi-bit phase-change memory device
US7485891B2 (en) Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
JP5143415B2 (ja) マルチビットセル及び直径が調節できるコンタクトを具備する相変化記憶素子、その製造方法及びそのプログラム方法
US20060091374A1 (en) Multibit phase change memory device and method of driving the same
JP2004363586A (ja) 相変換メモリ装置
WO2008027278A2 (en) Phase change memory with bi-layer bottom electrode
CN113169272B (zh) 多层级相变存储器单元及其制造方法
TWI335663B (en) Electrically rewritable non-volatile memory element
US9490426B2 (en) Multiple bit per cell dual-alloy GST memory elements
TWI310558B (en) Phase change memory cell
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
KR100687757B1 (ko) 멀티비트 상변화 메모리 및 이를 이용한 동작방법
US8009468B2 (en) Method for fabricating an integrated circuit including memory element with spatially stable material
KR20240043592A (ko) 상변화 메모리 구조체 및 이를 포함하는 상변화 메모리 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190628

Year of fee payment: 13