JP4997105B2 - プリント配線板およびその製造方法 - Google Patents
プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP4997105B2 JP4997105B2 JP2007517883A JP2007517883A JP4997105B2 JP 4997105 B2 JP4997105 B2 JP 4997105B2 JP 2007517883 A JP2007517883 A JP 2007517883A JP 2007517883 A JP2007517883 A JP 2007517883A JP 4997105 B2 JP4997105 B2 JP 4997105B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- solder resist
- wiring board
- printed wiring
- roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 229910000679 solder Inorganic materials 0.000 claims abstract description 301
- 239000004020 conductor Substances 0.000 claims abstract description 109
- 229920005989 resin Polymers 0.000 claims abstract description 69
- 239000011347 resin Substances 0.000 claims abstract description 69
- 238000007788 roughening Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000003746 surface roughness Effects 0.000 claims description 131
- 238000003825 pressing Methods 0.000 claims description 57
- 238000007654 immersion Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 28
- 239000007788 liquid Substances 0.000 claims description 17
- 238000011049 filling Methods 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims description 11
- 239000012286 potassium permanganate Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 241
- 238000007747 plating Methods 0.000 description 24
- 238000009413 insulation Methods 0.000 description 21
- 229910052802 copper Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- 238000012360 testing method Methods 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 239000000243 solution Substances 0.000 description 11
- 239000000945 filler Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000007639 printing Methods 0.000 description 7
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003054 catalyst Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910000029 sodium carbonate Inorganic materials 0.000 description 3
- KWSLGOVYXMQPPX-UHFFFAOYSA-N 5-[3-(trifluoromethyl)phenyl]-2h-tetrazole Chemical compound FC(F)(F)C1=CC=CC(C2=NNN=N2)=C1 KWSLGOVYXMQPPX-UHFFFAOYSA-N 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000011342 resin composition Substances 0.000 description 2
- 239000001509 sodium citrate Substances 0.000 description 2
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 2
- 229910001379 sodium hypophosphite Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- TXUICONDJPYNPY-UHFFFAOYSA-N (1,10,13-trimethyl-3-oxo-4,5,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl) heptanoate Chemical compound C1CC2CC(=O)C=C(C)C2(C)C2C1C1CCC(OC(=O)CCCCCC)C1(C)CC2 TXUICONDJPYNPY-UHFFFAOYSA-N 0.000 description 1
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 229930185605 Bisphenol Natural products 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 235000019270 ammonium chloride Nutrition 0.000 description 1
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000010954 inorganic particle Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- XTFKWYDMKGAZKK-UHFFFAOYSA-N potassium;gold(1+);dicyanide Chemical compound [K+].[Au+].N#[C-].N#[C-] XTFKWYDMKGAZKK-UHFFFAOYSA-N 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- SUKJFIGYRHOWBL-UHFFFAOYSA-N sodium hypochlorite Chemical compound [Na+].Cl[O-] SUKJFIGYRHOWBL-UHFFFAOYSA-N 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 239000001119 stannous chloride Substances 0.000 description 1
- 235000011150 stannous chloride Nutrition 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- RYFMWSXOAZQYPI-UHFFFAOYSA-K trisodium phosphate Chemical compound [Na+].[Na+].[Na+].[O-]P([O-])([O-])=O RYFMWSXOAZQYPI-UHFFFAOYSA-K 0.000 description 1
- 229910000406 trisodium phosphate Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01084—Polonium [Po]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
- Y10T428/2804—Next to metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31511—Of epoxy ether
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】
本発明は、IC等の電子部品を載置するパッケージ基板等のプリント配線板に係り、特に、IC等を樹脂封止するアンダーフィル内にボイドが残存しないようなソルダーレジスト層の表面構造に関する。
【背景技術】
【0002】
図11は、従来技術に係るパッケージ基板を構成するプリント配線板を示す。該プリント配線板210では、基板上にICチップ290を実装するために、基板上に複数の半田バンプ276を形成し、これらの半田バンプ276が互いに融着しないようにソルダーレジスト層270が設けられている。
【0003】
具体的には、基板上に半田パッド275を含んだ導体回路258を形成し、この導体回路258を被覆してソルダーレジスト層270を設け、そのソルダーレジスト層270の半田パッド対応位置に開口271を設け、この開口271から露出する半田パッド275の表面にニッケルめっき層および金めっき層(これらの2層を符号274で示す)を形成した後、半田ペースト等を印刷し、リフローさせることによって半田バンプ276を形成する。そして、該半田バンプ276を介してICチップ290を取り付けた後、半田バンプ276とICチップ290との高い接続信頼性を保持するために、ICチップ290と基板との間にアンダーフィル(封止用樹脂)288を充填している。
【0004】
このようなアンダーフィルを充填する方法には、ノズルを用いたポッティング法がある。この方法では、ICチップの一辺に沿って、アンダーフィル樹脂液がICチップ下面とソルダーレジスト層表面との間にできる空間(隙間)に充填され、その際、樹脂液はICチップの一方の側面から他方の側面まで毛管現象により流れ込むようになっている。
【0005】
ここで、プリント配線板のソルダーレジスト層表面に着目すると、ソルダーレジスト層は、アディティブ法またはテンティング法により形成された導体回路(実装用パッドを含む)上に印刷または塗布により形成されるが、ソルダーレジスト層の下地は、導体回路がある部分とない部分があるため、通常は凹凸面となっている。それ故、ソルダーレジスト層の表面も、下地の凹凸に対応した凹凸を有する表面となる、即ち、ICチップ下面とソルダーレジスト層表面との隙間が一定とならないのが通常である。したがって、そのような隙間では、場所によって流れ込むアンダーフィル材(樹脂液)の流れ込み速度に差が生じるので、隙間に存在する空気を完全に反対側に押し出すことができない場合があり、そのような場合には、アンダーフィル内に空気が残存してしまう(ポイドの形成)ことがある。
【0006】
このようなアンダーフィル材は、充填された後に硬化されて、ICチップ実装プリント配線板が製造されるが、硬化されたアンダーフィル内部にポイドが存在する場合には、そのポイド内に水分が貯まりやすくなると共に、プリント配線板に対して高温多湿環境下でのHAST試験を行うと、ソルダーレジスト層表面とアンダーフィルの界面またはアンダーフィルとICの界面付近にあるポイドを基点として、ソルダーレジスト層とアンダーフィルとの間またはアンダーフィルとICとの間にクラックが生じやすくなる。そのため、ソルダーレジスト層とアンダーフィルとからなる絶縁層の絶縁抵抗が劣化したり、基板間に剥離が生じてICチップと半田バンプ間の接続抵抗が上昇したりするという問題があった。
【0007】
また、クラックが生じた界面から水分が侵入して、半田バンプから半田のマイグレーションが発生して、半田バンプ相互間に短絡が生じたりするという問題もあった。
【0008】
そこで、本発明の目的は、従来技術が抱える上記問題点を解決して、ソルダーレジスト層表面を平坦化処理することによって、ソルダーレジスト層表面とICチップ下面との間の距離のばらつきを小さくして、アンダーフィル内部にボイドが残存しにくくしたプリント配線板およびその製造方法を提案することにある。
【0009】
本発明の他の目的は、ソルダーレジスト層表面を平坦化処理した後に、その平坦化処理面に対してさらに粗化処理を施して、ソルダーレジスト層表面とアンダーフィルとの密着性が向上したプリント配線板およびその製造方法を提案することにある。
【発明の開示】
【0010】
本発明者らは、上記目的の実現のために鋭意研究を重ねた結果、ソルダーレジスト層を形成した後に、その表面を加熱プレスによって平坦化して、ソルダーレジスト層下の導体回路の有無に起因する大きな凹凸を小さくすることによって、ソルダーレジスト層表面とICチップ下面との間の距離のばらつきを少なくして、ICチップ実装後のアンダーフィル材の充填の際に、アンダーフィル材の流動速度を一定にすることができるということを知見した。
【0011】
さらに本発明者らは、ソルダーレジスト層の平坦化した表面にアンダーフィル材の流動速度のバラツキを大きくしない程度の微細な凹凸を、少なくとも部品実装領域全面に形成することによって、ソルダーレジスト層とアンダーフィルとの間の密着力の向上を図ることができることを知見した。そして、そのような知見に基づいて、以下のような内容を要旨構成とする本発明を完成した。
【0012】
すなわち、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィルによって樹脂封止してなるプリント基板において、
前記ソルダーレジスト層の表面は、少なくとも前記電子部品実装領域において平坦化処理が施されてなることを特徴とするプリント配線板である。
【0013】
上記プリント配線板において、ソルダーレジスト層の平坦化処理された表面は、最大粗さが0.3〜7.5μmであるような凹凸面に形成する。さらに、最大粗さが0.8〜2.0μmであるような凹凸面に形成することがより好ましい。
【0014】
また、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品とソルダーレジスト層との間をアンダーフィルによって樹脂封止してなるプリント基板において、
前記ソルダーレジスト層の表面は、少なくとも前記電子部品実装領域において平坦化処理が施され、その平坦化処理された表面に対して、さらに粗化処理が施されてなることを特徴とするプリント配線板である。
【0015】
上記プリント配線板において、ソルダーレジスト層の表面は、平坦化処理によって形成された所定の最大表面粗さを有する第1の凹凸面と、その凹凸面上に粗化処理によって形成され、かつ前記第1の凹凸面の最大表面粗さよりも小さい表面粗さを有する第2の凹凸面から形成することが好ましい。
【0016】
なお、ここでいう第1の凹凸面の「最大表面粗さ」とは、図10に概略的に示すように、電子部品実装領域において、導体パッド上または導体回路上のソルダーレジスト層の高さと、隣接する導体パッド非形成部または導体回路非形成部のソルダーレジスト層の高さとの差×1、×2、×3、×4、×5・・・・の中の最大値を意味する。また、第2の凹凸面の「算術平均粗さ」とは、JISで規定された算術平均粗さ(Ra)を意味する。
【0017】
前記ソルダーレジスト層の第1の凹凸面は、最大表面粗さが0.3〜7.5μmであり、さらに、0.8〜3.0μmであることがより好ましい。
また、前記ソルダーレジスト層の第2の凹凸面は、算術平均粗さ(Ra)が、0.2〜0.7μmであることが好ましい。
【0018】
前記ソルダーレジスト層表面の平坦化された表面は、過マンガン酸カリウム(KMnO4)やクロム酸等の酸化剤に浸漬したり、O2プラズマや、Ar、CF4プラズマ等の物理処理を用いたりした粗化処理により粗面化することができる。
【0019】
また、前記ソルダーレジスト層の表面は、加熱プレス処理により平坦化されており、その平坦化された表面は、プレス温度:35〜100℃、プレス圧:1.0〜10MPa、プレス時間:20秒〜3分の条件下での加熱プレス処理により形成されることが好ましい。
【0020】
また、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィル材によって樹脂封止してなるプリント基板の製造方法であって、
その製造工程中に少なくとも以下の(1)〜(6)までの工程;すなわち、
(1)絶縁層上に形成された導体回路を被覆してソルダーレジスト層を形成する工程、
(2)ソルダーレジスト層表面に樹脂フィルムを貼付した後、その樹脂フィルム上から加熱プレス処理を施して、ソルダーレジスト層表面を平坦化する工程、
(3)樹脂フィルムを剥離させた後、ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程、
(4)導体パッド上に半田ペーストを充填して半田バンプを形成する工程、
(5)IC等の電子部品を半田バンプを介して配線基板上に実装する工程、および、
(6)実装された電子部品とソルダーレジスト層表面との間にアンダーフィル材を充填して、電子部品を樹脂封止する工程、
を含むことを特徴とするプリント配線板の製造方法である。
【0021】
また、本発明は、
導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品とソルダーレジスト層との間をアンダーフィル材によって樹脂封止してなるプリント基板の製造方法であって、
その製造工程中に少なくとも以下の(1)〜(7)までの工程;すなわち、
(1)絶縁層上に形成された導体回路を被覆してソルダーレジスト層を形成する工程、
(2)ソルダーレジスト層表面に樹脂フィルムを貼付した後、その樹脂フィルム上から加熱プレス処理を施して、所定の最大表面粗さ以下に平坦化する工程、
(3)前記樹脂フィルムを剥離させた後、前記平坦化された表面に粗化処理を施して、算術平均粗さ(Ra)が前記最大表面粗さよりも小さな粗化面を形成する工程、
(4)ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程、
(5)導体パッド上に半田ペーストを充填して半田バンプを形成する工程、
(6)IC等の電子部品を半田バンプを介して配線基板上に実装する工程、および、
(7)実装された電子部品とソルダーレジスト層表面との間にアンダーフィル材を充填して、電子部品を樹脂封止する工程、
を含むことを特徴とするプリント配線板の製造方法である。
【0022】
上記プリント配線板の製造方法において、
前記加熱プレス処理は、プレス温度:35〜100℃、プレス圧:1.0〜10MPa、プレス時間:20秒〜3分の条件下で行なわれることが好ましい。
【0023】
また、前記粗化処理は、濃度:40〜100g/l、液温:40〜80℃の過マンガン酸カリウム溶液中に0.5〜10分浸漬したり、パワー:400〜1600W、酸素流量:100〜500sccm、時間:10〜300秒の条件化での酸素プラズマ処理により行ったりすることが好ましい。
【0024】
本発明によれば、ソルダーレジスト層の表面を平坦化することによって、ソルダーレジスト層表面とICチップ下面との間の距離のばらつきを小さくすることができるので、アンダーフィル材の移動速度のばらつきが小さくなり、IC等の電子部品が大型化してもアンダーフィル内部にボイドが残存することを抑制することができる。
【0025】
また、ソルダーレジスト層の平坦化した表面に粗化処理を施すことによって、その平坦化した表面上に、より小さい表面粗さの凹凸を形成することができるので、ソルダーレジスト層とアンダーフィルとの間の密着力の向上を図ることができる。
【0026】
したがって、ソルダーレジスト層とアンダーフィルとの間またはアンダーフィルとICチップとの間にクラックや剥離が発生することを阻止することができるので、ソルダーレジスト層とアンダーフィルとからなる絶縁層の絶縁抵抗の劣化や、基板間に剥離が生じてICチップと半田バンプ間の接続抵抗の上昇を抑制することができ、さらに、半田バンプ間のマイグレーションが発生することもないので、半田バンプ相互の短絡を阻止することができる。その結果、絶縁性および接続信頼性に優れたプリント配線板を提供することができる。
【図面の簡単な説明】
【0027】
図1(a)〜(d)は、本発明の実施例1にかかるプリント配線板を製造する工程の一部を示す図である。
図2(a)〜(c)は、本発明の実施例1にかかるプリント配線板を製造する工程の一部を示す図である。
図3(a)〜(d)は、本発明の実施例1にかかるプリント配線板を製造する工程の一部を示す図である。
図4(a)〜(d)は、本発明の実施例1にかかるプリント配線板を製造する工程の一部を示す図である。
図5(a)〜(b)は、本発明の実施例1にかかるプリント配線板を製造する工程の一部を示す図である。
図6(a)〜(b)は、本発明の実施例1にかかるプリント配線板を製造する工程の一部を示す図である。
図7は、本発明の実施例1にかかるプリント配線板の断面図である。
図8は、本発明の実施例1にかかるプリント配線板にICチップを実装したプリント配線板を示す断面図である。
図9(a)は、本発明の実施例1にかかるプリント配線板における、平坦化処理前のソルダーレジスト層表面の粗さを示す概略図、図9(b)は、同じく平坦化処理後のソルダーレジスト層表面の粗さを示す概略図、図9(c)は、同じく粗化処理後のソルダーレジスト層表面の粗さを示す概略図である。
図10は、ソルダーレジスト層表面の「最大表面粗さ」を説明するための概略図である。
図11は、従来技術に係る製造方法によるプリント配線板の断面図である。
【発明を実施するための最良の形態】
【0028】
本発明のプリント配線板は、導体回路を形成した配線基板の表面に設けたソルダーレジスト層の表面が、少なくとも電子部品実装領域において、平坦化処理が施されてなること、または、その平坦化された表面がさらに粗化処理されてなることを特徴とする。
【0029】
すなわち、導体回路を形成した配線基板の導体回路を被覆して設けたソルダーレジスト層に開口部が形成され、その開口部から露出する導体回路の一部を導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品とソルダーレジスト層との間をアンダーフィル材によって樹脂封止してなるプリント基板において、
ソルダーレジスト層の表面の少なくとも電子部品実装領域において、平坦化処理が施されてなること、または、その平坦化された表面がさらに粗化処理されてなることを特徴とする。
【0030】
前記「電子部品実装領域」とは、実装される電子部品を垂直上方から投影した領域、即ち、電子部品直下の領域のことであり、接続パッドやバイアホールを含む導体パッドが形成される領域にほぼ相当する。
【0031】
本発明のプリント配線板において、前記ソルダーレジスト層を形成する樹脂としては、市販のソルダーレジスト剤、例えば、日立化成工業社製の商品名「RPZ−1」や、アサヒ化学研究所社製の商品名「DPR−80SGT−7」、太陽インキ製造社製の商品名「PSR−400シリーズ」等を用いることができ、そのソルダーレジスト層の厚さは、5〜40μmとすることが望ましい。薄すぎると半田体のダムとしての効果が低下し、厚すぎると現像処理しにくいからである。
【0032】
本発明におけるソルダーレジスト層表面の平坦化処理は、
ソルダーレジスト組成物を塗布または貼付した後、半硬化の状態で、または乾燥あるいは硬化させた後にソルダーレジスト層表面をプレスすることによって行なわれる。
【0033】
その際、塗布または貼付したソルダーレジスト組成物を半硬化の状態で、または乾燥あるいは硬化させた後、その半硬化状態の表面または硬化した表面に、例えばPET等の樹脂フィルムを貼付した後に、樹脂フィルム上からプレスすることで平坦化することが望ましく、ソルダーレジスト層表面をホットプレスにより平坦化することがより望ましい。プレスによる平坦化が容易であるからである。
【0034】
本発明における平坦化されたソルダーレジスト層の表面は、最大表面粗さが0.3〜7.5μmであるような凹凸面(以下、「第1の凹凸面」という)であり、その第1の凹凸面は、最大表面粗さが0.8〜3.0μmであることがより望ましい。
その理由は、第1の凹凸面の最大表面粗さが0.3μm未満では、ソルダーレジスト層表面に対するアンダーフィル材の濡れ性が低下したり、ソルダーレジスト層とアンダーフィル材との密着性が低下したりするからであり、一方、第1の凹凸面の最大表面粗さが7.5μmを超えると、アンダーフィル材の移動速度に差が生じるからである。
【0035】
前記ソルダーレジスト層における、最大表面粗さが0.3〜7.5μmであるような第1の凹凸面は、プレス温度:35〜100℃、プレス圧:1.0〜10MPa、プレス時間:20秒〜3分の条件下で形成されることが望ましい。
その理由は、プレス温度が35℃未満、プレス圧が1.0MPa未満、プレス時間が20秒未満では、ソルダーレジスト層表面の最大表面粗さが望ましい範囲を超えてしまうからであり、一方、プレス温度が100℃を超え、プレス圧が10MPaを超え、プレス時間が3分を超えると、過剰に加圧されるために、ソルダーレジスト層の厚みが薄くなり過ぎて、絶縁信頼性の低下や耐衝撃性が劣化するからである。
【0036】
さらに、本発明においては、前記平坦化された表面上に粗化処理によって形成される凹凸面(以下、「第2の凹凸面」という)は、過マンガン酸カリウムや、クロム酸等の酸化剤を用いた粗化処理やプラズマ処理によって形成されることが望ましい。その理由は、凹凸面を均一に形成できるからである。
【0037】
前記粗化処理の条件は、例えば、過マンガン酸カリウム溶液を用いる場合には、濃度:40〜100g/l、液温:40〜80℃、浸漬時間:0.5〜10分であることが望ましく、酸素プラズマ処理による場合には、パワー:400〜1600W、酸素流量:100〜500sccm、時間:10〜300秒の条件が望ましい。
【0038】
前記粗化処理によって形成される第2の凹凸面は、第1の凹凸面の最大表面粗さよりも小さく、算術平均粗さRaで0.2〜0.7μmであるような凹凸面であることが望ましく、第2の凹凸面は、算術平均粗さRaで0.2〜0.5μmであるような凹凸面であることがより望ましい。
その理由は、第2の凹凸面の表面粗さがRaで0.2μm未満では、アンダーフィルとソルダーレジスト層との間の密着性や、アンダーフィル材の濡れ性が悪いからであり、一方、表面粗さがRaで0.7μmを超えると、凹部にフラックス残渣や洗浄液の残渣が残存して絶縁信頼性や接続信頼性が低下するからである。
【0039】
本発明においては、平坦化され、かつ粗面化されたソルダーレジスト層の表面に、導体パッドの一部を露出させるための開口が、常法に従って形成される。これらの導体パッドとして機能する導体回路の一部は、開口からその一部分が露出した形態、あるいは全部が露出されてなる形態のいずれも採用できる。前者の場合は、導体パッドの境界部分で生じる樹脂絶縁層のクラックを防止でき、後者の場合は開口位置ずれの許容範囲を大きくすることができる。
【0040】
また、「導体パッド」は導体回路(配線パターン)の一部という形態、バイアホール(めっき導体が樹脂絶縁層に設けた開口内に完全に充填されたフィルドビアを含む)という形態、およびそのバイアホールに導体回路の一部を加えた形態を含んでいる。
【0041】
本発明のプリント配線板において、ソルダーレジスト層が形成される配線基板は、特には限定されないが、表面が粗化処理された樹脂絶縁材上にめっきレジストが形成され、そのめっきレジストの非形成部分にパッドを含む導体回路が形成された、いわゆるアディティブプリント配線板、ビルドアッププリント配線板であることが望ましい。
このような配線基板にソルダーレジスト組成物を塗布すると、ソルダーレジスト層の開口径は、導体パッド径よりも小さくすることができる。その結果、樹脂であるめっきレジストは、半田体となじまずに半田体を弾くために、半田体のダムとしての作用があるからである。
【0042】
前記半田バンプは、Sn/Pb、Sn/Sb、Sn/Ag、Sn/Ag/Cu、Sn/Cu、Sn/Znから選ばれる少なくとも一種の半田から形成されることが望ましい。すなわち、上記各種半田の中から選ばれる一種類で形成させてもよいし、2種類以上を混合して用いてもよい。
【0043】
そのような半田の例を上げると、組成比がSn:Pb=63:37であるスズ/鉛半田、同じくSn:Pb:Ag=62:36:2であるスズ/鉛/銀半田、同じくSn:Ag=96.5:3.5であるスズ/銀半田等がある。
半田バンプの形成は、導体パッド上に円形の開口を有するマスクを載置して、印刷法により形成されることが望ましい。
【0044】
本発明にかかる半田バンプ形成用の半田は、一般的なプリント配線板の製造で使用されている半田のほとんど全ての種類を単独で、あるいは組み合わせて用いることができる。
前記半田バンプの高さは、5〜50μmの範囲が望ましく、そのような高さ、および形状は均一化することが望ましい。
【0045】
そして、導体パッド上に印刷された半田ペーストは、リフロー処理を施すことによって半田バンプ化される。そのリフロー条件は、窒素等の不活性ガスを用いて温度100〜300℃の範囲で行われる。リフロー温度は、用いる半田の融点に応じて最適な温度プロフィールを設定する。
前記リフロー処理によって形成された半田バンプは、全てがほぼ半球状となり、その高さも5〜50μmの範囲で均一形成され、ソルダーレジスト層は半田ペーストに汚染されることがなくなる。
【0046】
前記電子部品と半田バンプとの接続方法としては、電子部品と配線基板との位置合わせをした状態でリフローする方法や、予め半田バンプを加熱、溶解させておいた状態で電子部品と配線基板とを接合させる方法などがある。
その際に加える温度は、ピーク温度にて、半田バンプの融解温度T℃からT+50℃の範囲が望ましい。融解温度T℃未満では半田が溶融しないし、T+50℃を越えると、溶融した半田が隣り合う半田バンプ間を接続して短絡を引き起こしたり、基板が劣化したりするからである。
【0047】
本発明において、実装された電子部品と平坦化されたソルダーレジスト層表面との間の隙間、または、実装された電子部品と平坦化され、かつ粗面化されたソルダーレジスト層表面との間の隙間にアンダーフィル材が充填され、硬化されることによって、電子部品が樹脂封止されるように構成されている。
【0048】
このような実装された電子部品と配線基板との隙間に充填されるアンダーフィル材は、電子部品と配線基板の熱膨張率のミスマッチを防止するものであり、例えば、形成されたソルダーレジスト層上に、電子部品の一辺に沿ってアンダーフィル材をノズルを用いてポッティングし、そのポッティングされた樹脂が電子部品とソルダーレジスト層との間に入り込むことで充填される。
【0049】
前記アンダーフィル材としては、熱硬化性樹脂や、熱可塑性樹脂、紫外硬化樹脂、感光性樹脂等を用いることができ、例えば、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂、フェノール樹脂、フッ素樹脂等を含んだ液状の樹脂や、それらの樹脂にシリカやアルミナ等の無機フィラーを分散させた無機フィラー分散樹脂を用いることができる。
前記液状の樹脂は、その粘度が、25℃で1.3〜16Pa・sであることが望ましく、その範囲内で用いた場合には、液体樹脂の充填性が良好である。
【0050】
なお、本発明において、前記導体回路の全表面に粗化層を形成することが望ましい。このような構造のプリント配線板では、導体パッド(ICチップや電子部品を搭載する部分)を含む導体回路の表面に形成した粗化層がアンカーとして作用するので、導体回路とソルダーレジスト層が強固に密着し、また、導体パッド表面に供給保持される半田体との密着性も改善される。また、パッド表面にNi/AuやNi/Pd/Auを施しておくとよい。
【0051】
[実施例]
(実施例1)
以下、本発明のプリント配線板とその製造方法の一例について、図を参照して説明する。先ず、本発明のプリント配線板の第1の実施例について、その構造を図7および図8を参照して説明する。
図7は、電子部品としてのICチップ90を搭載する前のプリント配線板10(パッケージ基板)の断面を示し、図8は、ICチップ90を搭載した状態のプリント配線板10の断面を示している。図8に示すように、プリント配線板10の上面にはICチップ90が搭載され、下面はドータボード94に接続されている。
【0052】
この実施例にかかるプリント配線板10は、コア基板30の表面および裏面にビルドアップ配線層80A、80Bがそれぞれ形成された形態を有している。該ビルトアップ層80Aは、バイアホール60および導体回路58が形成された層間樹脂絶縁層50と、バイアホール160および導体回路158が形成された層間樹脂絶縁層150とからなる。また、ビルドアップ配線層80Bは、バイアホール60および導体回路58が形成された層間樹脂絶縁層50と、バイアホール160および導体回路158が形成された層間樹脂絶縁層150とからなる。
【0053】
前記プリント配線板10の上面には、ICチップ90の電極92(図8参照)に接続されるべき半田バンプ76Uが配設されている。この半田バンプ76Uは、バイアホール160およびバイアホール60を介してスルーホール36に接続されている。
【0054】
一方、プリント配線板10の下面には、ドータボード(サブボード)94のランド96(図8参照)に接続されるべき半田バンプ76Dが配設されている。該半田バンプ76Dは、バイアホール160およびバイアホール60を介してスルーホール36に接続されている。該半田バンプ76U、76Dは、ソルダーレジスト層70の開口71内に露出する導体回路158およびバイアホール160上に、ニッケルめっき層および金めっき層(これら2層を符号74で示す)が形成されてなる半田パッド75上に半田を充填することによって形成される。
【0055】
図8に示すように、プリント配線板10とICチップ90との間には樹脂封止を行うアンダーフィル材88が配設されている。同様に、プリント配線板10とマザーボード84との間にもアンダーフィル材88が配設されている。
【0056】
ここで、ビルトアップ層80Aの上側およびビルトアップ層80Bの下側のソルダーレジスト層70の表面は、後述するようにホットプレスによって平坦化処理されており、その平坦化された表面は、最大表面粗さが0.3μm程度の凹凸面に形成されている。
【0057】
さらに、平坦化処理された表面には、過マンガン酸カリウムによる粗化処理が施され、その粗化処理された表面は、最大表面粗さが0.25μm程度であって、算術平均粗さRaで0.2μm程度の凹凸面に形成されている。
【0058】
このような構成によって、ソルダーレジスト層70表面とICチップ90の下面との間の距離のばらつきを小さくすることができるので、アンダーフィル材88の移動速度が一定となり、ICチップ90が大型化してもアンダーフィル材88の内部にボイドが残存することを抑制することができる。
また、ソルダーレジスト層70の平坦化した表面に粗化処理を施すことによって、ソルダーレジスト層70とアンダーフィル88との間の密着力の向上を図ることができる。
したがって、ソルダーレジスト層70とアンダーフィル材88との間またはアンダーフィル材88とICチップ90との間にクラックが発生することを阻止している。
【0059】
次に、図7に示すプリント配線板を製造する方法について、一例を挙げて具体的に説明する。
(A)まず、樹脂充填剤調整用の原料組成物を以下のようにして調製した。
〔樹脂組成物(1)〕
ビスフェノールF型エポキシモノマー(油化シェル製、分子量310、YL983U)100重量部、表面にシランカップリング剤がコーティングされた平均粒径1.6μmのSiO2球状粒子(アドマテック製、CRS1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み(15μm)以下とする)170重量部、レベリング剤(サンノプコ製、ペレノールS4)1.5重量部を攪拌混合することにより、その混合物の粘度を23±1℃で45,000〜49,000cpsに調整して得た。
〔硬化剤組成物(2)〕
イミダゾール硬化剤(四国化成製、2E4MZ−CN)6.5重量部。
【0060】
(B)プリント配線板の製造
(1)厚さ1mmのガラスエポキシ樹脂またはBT(ビスマレイミドトリアジン)樹脂からなる基板30の両面に、18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とした(図1(a)参照)。
この銅張積層板30Aを、まずドリル削孔した後、無電解めっき処理、電解めっき処理を施し、さらに、パターン状にエッチングすることにより、基板30の両面に内層銅パターン34とスルーホール36を形成した(図1(b))。
【0061】
(2)内層銅パターン34およびスルーホール36を形成した基板30を水洗いし、乾燥した後、酸化浴(黒化浴)として、NaOH(10g/l),NaClO2(40g/l),Na3PO4(6g/l)、還元浴として、NaOH(10g/l),NaBH4(6g/l)を用いた酸化−還元処理により、内層銅パターン34およびスルーホール36の表面に粗化層38を設けた(図1(c)参照)。
(3)前記(A)の樹脂充填剤調製用の樹脂組成物(1)と(2)を混合混練して樹脂充填剤を得た。
【0062】
(4)前記(3)で得た樹脂充填剤40を、調製後24時間以内に基板30の両面にロールコータを用いて塗布することにより、導体回路(内層銅パターン)34と導体回路34との間、およびスルーホール36内に充填し、温度:70℃、時間:20分の条件で加熱乾燥させた(図1(d)参照)。
(5)前記(4)の処理を終えた基板30の片面を、#600のベルト研磨紙(三共理化学製)を用いたベルトサンダー研磨により、内層銅パターン34の表面やスルーホール36のランド36a表面に樹脂充填剤40が残らないように研磨し、次いで、前記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った(図2(a)参照)。次いで、100℃で1時間、120℃で3時間、150℃で1時間、180℃で7時間の加熱処理を行って樹脂充填剤40を硬化した。
【0063】
このようにして、スルーホール36等に充填された樹脂充填剤40の表層部および内層導体回路34上面の粗化層38を除去して基板30両面を平滑化した上で、樹脂充填剤40と内層導体回路34の側面とが粗化層38を介して強固に密着し、またスルーホール36の内壁面と樹脂充填剤40とが粗化層38を介して強固に密着した配線基板を得た。即ち、この工程により、樹脂充填剤40の表面と内層銅パターン34の表面が同一レベルとなるように平坦化した。
【0064】
(6)次に、メック社製の銅表面粗化剤(商品名:エッチボンドCzシリーズの「Cz−8100」)を基板に噴霧させて、導体回路34およびスルーホール36のランド36aの表面に粗化層42を形成した(図2(b)参照)。
【0065】
(7)基板の両面に、基板より少し大きめの層間樹脂絶縁層用樹脂フィルム(味の素社製:商品名「ABF−45SH」)を基板上に載置し、圧力0.45MPa、温度80℃、圧着時間10秒の条件で仮圧着して裁断した後、さらに、以下の方法により真空ラミネーター装置を用いて貼り付けることにより層間樹脂絶縁層50αを形成した(図2(c))。すなわち、層間樹脂絶縁層用樹脂フィルムを基板上に、真空度67Pa、圧力0.47MPa、温度85℃、圧着時間 60秒の条件で本圧着し、その後、170℃、40分の加熱により熱硬化させた。
【0066】
(8)次に、波長10.4μmのCO2ガスレーザにて、ビーム径4.0mm、トップハットモード、パルス幅3〜30μ秒、マスクの貫通孔の径1.0〜5.0mm、1〜3ショットの条件で、層間樹脂絶縁層50αに85μmφのバイアホール用開口48を形成した(図3(a))。
(9)バイアホール用開口48を形成した基板を、60g/lの過マンガン酸カリウムを含む80℃の溶液に10分間浸漬し、層間樹脂絶縁層50αの表面に存在する無機粒子を脱落させることにより、バイアホール用開口48の内壁を含む層間樹脂絶縁層50αの表面に粗化面50γを形成した(図3(b))。
(10)次に、上記処理を終えた基板を、中和溶液(シブレイ社製)に浸漬してから水洗した。
【0067】
さらに、粗面化処理(粗化深さ3μm)した該基板の表面に、パラジウム触媒を付与することにより、層間樹脂絶縁層の表面およびバイアホール用開口48の内壁面に触媒核を付着させた。すなわち、上記基板を塩化パラジウム(PdCl2)の塩化第一スズ(SnCl2)を含む触媒液中に浸漬し、パラジウム金属を析出させることにより触媒を付与した。
【0068】
(11)次に、上村工業社製の無電解銅めっき水溶液(スルカップPEA)中に、触媒を付与した基板を浸漬して、粗面全体に厚さ0.3〜3.0μmの無電解銅めっき膜を形成し、バイアホール用開口48の内壁を含む層間樹脂絶縁層50αの表面に無電解銅めっき膜52が形成された基板を得た(図3(c))。
(無電解めっき条件)
34℃の液温度で45分
(12)前記(11)で形成した無電解銅めっき膜52上に市販の感光性ドライフィルムを張り付け、マスクを載置して、100mJ/cm2で露光、0.8%炭酸ナトリウムで現像処理し、厚さ15μmのめっきレジスト54を設けた(図3(d)参照)。
【0069】
(13)ついで、レジスト非形成部分に以下の条件で電解銅めっきを施し、厚さ15μmの電解銅めっき膜56を形成した(図4(a)参照)。
〔電解めっき水溶液〕
硫酸 180g/l
硫酸銅 80g/l
添加剤 1ml/l
(アトテックジャパン製、カパラシドGL)
〔電解めっき条件〕
電流密度 1A/dm2
時間 30分
温度 室温
【0070】
(14)めっきレジスト54を5%のKOHで剥離除去した後、そのめっきレジスト下の無電解めっき膜52を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜52と電解銅めっき膜56からなる厚さ18μmの導体回路58およびバイアホール60を形成した(図4(b))。
(15)前記(6)と同様の処理を行い、導体回路58およびバイアホール60の表面に粗化面62を形成した(図4(c)参照)。
(16)前記(7)〜(15)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層150を設けてから導体回路158およびバイアホール160を形成し、多層配線基板を得た(図4(d)参照)。
【0071】
(17)前記(16)で得られた基板30の一方の面に、市販のソルダーレジストインクを下記の印刷条件でスクリーン印刷した。
(印刷条件)
ソルダーレジストインク:商品名「RPZ−1」、日立化成工業社製
スクリーン版:ポリエステル繊維製
スキージ速度:100〜200mm/秒
【0072】
スクリーン印刷後、50℃で10分乾燥したのち、もう一方の面にも同様の条件でソルダーレジストインクを印刷し、60〜70℃で20〜25分乾燥して、半硬化状態のソルダーレジスト層70を形成した。(図5(a)参照)。
【0073】
このソルダーレジスト層70表面のうち、後述するようなICチップ実装用の導体パッド形成領域(領域面積:40mm2、導体パッド数:1000)において、導体回路の有無に起因する凹凸を、表面粗さ計(例えば、商品名「SURFCOM 480A」、東京精密社製)または、商品名「WYKO NT−2000」、ビーコ社製、)により測定して、表面の凹凸の程度を10箇所で調べ、その最大値を最大表面粗さとした。つまり、図10に示すように、×1、×2・・・を測定できる箇所を測定点として選んだ。その結果を図9(a)に概略的に示す。この図から分かることは、ソルダーレジストインクを塗布し、乾燥させた後のソルダーレジスト層70の表面は、最大表面粗さが10μm程度の比較的に大きな凹凸面となっている。
【0074】
(18)次いで、前記(17)で形成したソルダーレジスト層70の両面に、PETフィルムを貼付し、以下のような平坦化処理条件で、PETフィルムを介してソルダーレジスト層に圧力をかけてソルダーレジスト表面を平坦化した。
(平坦化処理条件)
プレス温度:80℃
プレス圧:5MPa
プレス時間:2分
【0075】
平坦化処理後のソルダーレジスト層70の表面のうち、前記(17)で測定した領域と同一の領域を、同一の表面粗さ計により測定して、平坦化処理後のソルダーレジスト層表面の凹凸の程度を調べた。その結果を図9(b)に概略的に示す。
この図から分かることは、ソルダーレジストインクを塗布し、乾燥させた後に、平坦化処理を施したソルダーレジスト層70の表面は、最大表面粗さが0.3μmの凹凸面となっている。
【0076】
(19)前記(18)で形成したソルダーレジスト層70の表面に対して、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルム(図示せず)を密着させて載置し、1000mJ/cm2の紫外線で露光し、10g/lの炭酸ナトリウム(Na2CO3)溶液で現像処理した。そしてさらに、80℃で1時間、100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理して、導体パッド(バイアホールとそのランド部分を含む)の形成位置に対応した開口(開口径:80μm)71を有するソルダーレジスト層(厚み:20μm)70を形成した(図5(b)参照)。
この実施例では、ICチップ実装用の導体パッドを形成する領域(領域面積:4mm×10mm=40mm2)内に、開口径が80μmの導体パッドを1000個設けた。
【0077】
(20)塩化ニッケル2.31×10−2mol/l、次亜リン酸ナトリウム2.84×10−1mol/l、クエン酸ナトリウム1.55×10−1mol/l、からなるpH=4.5の無電解ニッケルめっき液に、前記基板30を20分間浸漬して、開口71から露出する導体回路158およびバイアホール160の表面に、厚さ5μmのニッケルめっき層を形成した。
【0078】
さらに、その基板を、シアン化金カリウム7.61×10−3mol/l、塩化アンモニウム1.87×10−1mol/l、クエン酸ナトリウム1.16×10−1mol/l、次亜リン酸ナトリウム1.70×10−1mol/lからなる無電解金めっき液に80℃の条件で7分20秒間浸漬して、ニッケルめっき層上に厚さ0.03μmの金めっき層(ニッケルめっき層および金層を符号74で示す)を形成することで、バイアホール160および導体回路158の表面に導体パッド75を形成した(図6(a)参照)。
【0079】
(21)そして、ソルダーレジスト層70上にメタルマスクを載置して、印刷法によって半田ペーストを印刷し、メタルマスクを取り外した後、200℃でリフローすることにより、開口71から露出する導体パッド75上に半田バンプ(半田体)76U、76Dが形成されてなるプリント配線板10を形成した(図6(b)参照)。
(22)次いで、前記(22)で得られたプリント配線板10の半田バンプ76Uに対して、ICチップ90の電極92が対応するように、ICチップ90を載置し、リフローを行うことによってICチップ90の取り付けを行う。
【0080】
(23)その後、ICチップ90とプリント配線板10のソルダーレジスト層との間の隙間に、市販の液状のアンダーフィル材(封止樹脂)、例えば、商品名「E−1172A」(エマーソン&カミング社製)を充填することによって、前記隙間を樹脂封止するアンダーフィル88を形成する。その際、アンダーフィル88が硬化しない程度の温度に、基板を加熱することが好ましい。その後、アンダーフィル88を硬化させた。同様に、リフローによりプリント配線板10の半田バンプ76Dにドータボード94を取り付けた後、市販のアンダーフィル材を充填することによって、アンダーフィル88を形成した。
最後に、アンダーフィル88を硬化させることによって、ICチップ等の電子部品が実装されたプリント配線板10とした。
【0081】
(実施例2)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を70mm2とし、さらに、その実装領域内に設けた導体パッドの個数を2000個(ICチップの電極数と同数)とした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.5μmの凹凸面に形成された。
【0082】
(実施例3)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を130mm2とし、さらに、その実装領域内に設けた導体パッドの個数を4000個とした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.4μmの凹凸面に形成された。
【0083】
(実施例4)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を310mm2とし、さらに、その実装領域内に設けた導体パッドの個数を10000個とした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.5μmの凹凸面に形成された。
【0084】
(実施例5)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を900mm2とし、さらに、その実装領域内に設けた導体パッドの個数を30000個とした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.5μmの凹凸面に形成された。
【0085】
(実施例6)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.7μmの凹凸面に形成された。
【0086】
(実施例7)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とした以外は、実施例2と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.8μmの凹凸面に形成された。
【0087】
【実施例8】
ソルダーレジスト層を平坦化する際のプレス温度を60℃とした以外は、実施例3と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.8μmの凹凸面に形成された。
【0088】
(実施例9)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とした以外は、実施例4と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.7μmの凹凸面に形成された。
【0089】
(実施例10)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とした以外は、実施例5と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが0.8μmの凹凸面に形成された。
【0090】
(実施例11)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが2.0μmの凹凸面に形成された。
【0091】
(実施例12)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとした以外は、実施例2と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが2.0μmの凹凸面に形成された。
【0092】
(実施例13)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとした以外は、実施例3と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが2.0μmの凹凸面に形成された。
【0093】
(実施例14)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとした以外は、実施例4と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが2.1μmの凹凸面に形成された。
【0094】
(実施例15)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとした以外は、実施例5と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが2.2μmの凹凸面に形成された。
【0095】
(実施例16)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが4.8μmの凹凸面に形成された。
【0096】
(実施例17)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとした以外は、実施例2と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが4.7μmの凹凸面に形成された。
【0097】
(実施例18)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとした以外は、実施例3と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが5.0μmの凹凸面に形成された。
【0098】
(実施例19)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとした以外は、実施例4と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが4.9μmの凹凸面に形成された。
【0099】
(実施例20)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとした以外は、実施例5と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが5.0μmの凹凸面に形成された。
【0100】
(実施例21)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とした以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが7.0μmの凹凸面に形成された。
【0101】
(実施例22)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とした以外は、実施例2と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが7.2μmの凹凸面に形成された。
【0102】
(実施例23)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とした以外は、実施例3と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが7.3μmの凹凸面に形成された。
【0103】
(実施例24)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とした以外は、実施例4と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが7.5μmの凹凸面に形成された。
【0104】
(実施例25)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とした以外は、実施例5と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の表面は、最大粗さが7.5μmの凹凸面に形成された。
【0105】
(実施例26)
上記実施例1の工程(18)で形成したソルダーレジスト層70の平坦化された表面に、以下のような条件にて過マンガン酸カリウム溶液を用いた粗化処理を施して、ソルダーレジスト表面を粗面化した以外は、実施例1と同様にして、プリント配線板を製造した。
(粗化処理条件)
粗化液:過マンガン酸カリウム溶液
濃度:60g/l
液温:60℃
浸漬時間:1分
なお、粗化処理後のソルダーレジスト層70の表面のうち、実施例1の工程(18)で測定した領域中の限定された領域を、同一の表面粗さ計により測定して、粗化処理後のソルダーレジスト層表面の凹凸の程度を調べた。その結果を図9(c)に概略的に示す。
但し、測定箇所は導体回路(パッド)形成領域に対応したソルダーレジスト層表面および導体回路非形成領域に対応したソルダーレジスト層表面であり、導体回路形成領域と導体回路非形成領域との境界付近では測定しなかった。
この図から分かることは、平坦化された表面上に形成された粗化面は、最大表面粗さ(Rmax:図9(c)参照)が0.25μm、算術平均粗さRaで0.2μm程度の凹凸面となっている。
【0106】
(実施例27)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を70mm2とし、さらに、その実装領域内に設けた導体パッドの個数を2000個(ICチップの電極数と同数)とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0107】
(実施例28)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を130mm2とし、さらに、その実装領域内に設けた導体パッドの個数を4000個とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.4μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0108】
(実施例29)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を310mm2とし、さらに、その実装領域内に設けた導体パッドの個数を10000個とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0109】
(実施例30)
ICチップ実装用の導体パッドを設ける領域(C4エリア)に対応するソルダーレジスト層の領域(電子部品実装領域)の面積を1200mm2とし、さらに、その実装領域内に設けた導体パッドの個数を30000個とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0110】
(実施例31)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.7μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.4μm、算術平均粗さRaで0.3μm程度の凹凸面に形成された。
【0111】
(実施例32)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例27と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.4μm、算術平均粗さRaで0.3μm程度の凹凸面に形成された。
【0112】
(実施例33)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例28と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.4μm、算術平均粗さRaで0.3μm程度の凹凸面に形成された。
【0113】
(実施例34)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を2.0分とした以外は、実施例29と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.7μmの凹凸面に形成されると共に、粗化された表面は、最大表面粗さが0.45μm、算術平均粗さRaで0.4μm程度の凹凸面に形成された。
【0114】
(実施例35)
ソルダーレジスト層を平坦化する際のプレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を2.5分とした以外は、実施例30と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.55μm、算術平均粗さRaで0.5μm程度の凹凸面に形成された。
【0115】
(実施例36)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を2.0分とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.45μm、算術平均粗さRaで0.35μm程度の凹凸面に形成された。
【0116】
(実施例37)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を2.0分とした以外は、実施例27と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.45μm、算術平均粗さRaで0.4μm程度の凹凸面に形成された。
【0117】
(実施例38)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を2.0分とした以外は、実施例28と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.5μm、算術平均粗さRaで0.4μm程度の凹凸面に形成された。
【0118】
(実施例39)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例29と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.1μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.4μm、算術平均粗さRaで0.3μm程度の凹凸面に形成された。
【0119】
(実施例40)
ソルダーレジスト層を平坦化する際のプレス圧力を3MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を1.0分とした以外は、実施例30と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.2μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0120】
(実施例41)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を2.5分とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが4.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.55μm、算術平均粗さRaで0.5μm程度の凹凸面に形成された。
【0121】
(実施例42)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を1分とした以外は、実施例27と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが4.7μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0122】
(実施例43)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例28と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが5.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.4μm、算術平均粗さRaで0.35μm程度の凹凸面に形成された。
【0123】
(実施例44)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を1.0分とした以外は、実施例29と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが4.9μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0124】
(実施例45)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、その平坦化した表面を粗化処理する際の浸漬時間を2.5分とした以外は、実施例30と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが5.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.55μm、算術平均粗さRaで0.5μm程度の凹凸面に形成された。
【0125】
(実施例46)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を2.0分とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.45μm、算術平均粗さRaで0.4μm程度の凹凸面に形成された。
【0126】
(実施例47)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例27と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.2μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.35μm、算術平均粗さRaで0.3μm程度の凹凸面に形成された。
【0127】
(実施例48)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.0分とした以外は、実施例28と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.3μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0128】
(実施例49)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.5分とした以外は、実施例29と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.4μm、算術平均粗さRaで0.3μm程度の凹凸面に形成された。
【0129】
(実施例50)
ソルダーレジスト層を平坦化する際のプレス圧力を1MPaとし、プレス温度を60℃とし、その平坦化した表面を粗化処理する際の浸漬時間を1.0分とした以外は、実施例30と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.25μm、算術平均粗さRaで0.2μm程度の凹凸面に形成された。
【0130】
(実施例51)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を2.75分とした以外は、実施例31と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.7μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.6μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0131】
(実施例52)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.0分とした以外は、実施例32と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.65μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0132】
(実施例53)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を2.75分とした以外は、実施例33と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.6μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0133】
(実施例54)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を2.75分とした以外は、実施例34と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.7μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.6μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0134】
(実施例55)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.25分とした以外は、実施例35と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.65μm、算術平均粗さRaで0.6μm程度の凹凸面に形成された。
【0135】
(実施例56)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を4.0分とした以外は、実施例36と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.8μm、算術平均粗さRaで0.7μm程度の凹凸面に形成された。
【0136】
(実施例57)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.5分とした以外は、実施例37と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.8μm、算術平均粗さRaで0.65μm程度の凹凸面に形成された。
【0137】
(実施例58)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.25分とした以外は、実施例38と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.7μm、算術平均粗さRaで0.6μm程度の凹凸面に形成された。
【0138】
(実施例59)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.5分とした以外は、実施例39と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.1μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.8μm、算術平均粗さRaで0.65μm程度の凹凸面に形成された。
【0139】
(実施例60)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を4.0分とした以外は、実施例40と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが3.2μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.8μm、算術平均粗さRaで0.7μm程度の凹凸面に形成された。
【0140】
(実施例61)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.0分とした以外は、実施例41と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが4.8μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.65μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0141】
(実施例62)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を2.75分とした以外は、実施例42と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが4.7μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.6μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0142】
(実施例63)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.25分とした以外は、実施例43と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが5.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.7μm、算術平均粗さRaで0.6μm程度の凹凸面に形成された。
【0143】
(実施例64)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.0分とした以外は、実施例44と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが4.9μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.65μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0144】
(実施例65)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を4.0分とした以外は、実施例45と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが5.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.8μm、算術平均粗さRaで0.7μm程度の凹凸面に形成された。
【0145】
(実施例66)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.75分とした以外は、実施例46と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.0μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.75μm、算術平均粗さRaで0.65μm程度の凹凸面に形成された。
【0146】
(実施例67)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.0分とした以外は、実施例47と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.2μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.7μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0147】
(実施例68)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を2.75分とした以外は、実施例48と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.3μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.6μm、算術平均粗さRaで0.55μm程度の凹凸面に形成された。
【0148】
(実施例69)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.5分とした以外は、実施例49と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.75μm、算術平均粗さRaで0.65μm程度の凹凸面に形成された。
【0149】
(実施例70)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を3.5分とした以外は、実施例30と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが7.5μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが0.7μm、算術平均粗さRaで0.65μm程度の凹凸面に形成された。
【0150】
(実施例71)
ソルダーレジスト層の平坦化した表面を粗化処理する際の浸漬時間を12分とした以外は、実施例26と同様にしてプリント配線板を製造した。
なお、この実施例における電子部品実装領域内の平坦化された表面は、最大表面粗さが0.3μmの凹凸面に形成されると共に、粗化処理された表面は、最大表面粗さが3.0μm、算術平均粗さRaで2.3μm程度の凹凸面に形成された。
【0151】
[比較例]
(比較例1)
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例1と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが9.8μmの凹凸面に形成された。
【0152】
(比較例2)
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例2と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが9.6μmの凹凸面に形成された。
【0153】
(比較例3)
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例3と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが10.0μmの凹凸面に形成された。
【0154】
(比較例4)
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例4と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが9.8μmの凹凸面に形成された。
【0155】
(比較例5)
ソルダーレジスト層の平坦化処理および粗化処理を行わなかった以外は、実施例5と同様にしてプリント配線板を製造した。
なお、この比較例における電子部品実装領域内の表面は、最大表面粗さが10.0μmの凹凸面に形成された。
上記実施例1〜71および比較例1〜5にしたがって製造したプリント配線板について、アンダーフィル内のポイド数を測定する試験、耐ヒートサイクル性(接続信頼性)および電気接続性を評価するための各試験を、以下のように実施した。各試験の測定結果は、表1〜表4に示す。
【0156】
(評価試験1)
実施例1〜71および比較例1〜5にしたがって製造したプリント配線板について、ソルダーレジスト層と実装ICチップとの間に充填されたアンダーフィル内部を、X線テレビシステム(島津製作所製、商品名「SMX−100」)を用いて観察し、存在するポイド数を測定した。
【0157】
(評価試験2)
実施例1〜71および比較例1〜5にしたがって製造したプリント配線板について、独立したバンプ間に電圧を印加しながら、HAST試験(高温・高湿・バイアス試験:85℃/85%/3.3V)に投入し、50時間後、100時間後、200時間後の独立したバンプ間(150μmピッチ)の絶縁抵抗をそれぞれ測定した。
ここで、HAST試験後の絶縁抵抗が、107Ω以上の場合は○、107Ω未満の場合には×とする。なお、50時間後の測定値が107Ω以上であることが絶縁抵抗についての目標値である。
【0158】
(評価試験3)
実施例1〜71および比較例1〜5にしたがって製造したプリント配線板について、それぞれ100個準備し導通テストを行った。
次に、それぞれの良品を各10個ランダムに取りだし、−55℃×5分⇔125℃×5分のヒートサイクル試験を、500回、1000回、2000回行ない、プリント配線板の裏面(IC実装面とは反対面)からICチップを介して再びプリント配線板の裏面に繋がっている特定回路の接続抵抗の変化量を測定し、電気的接続性を調べた。
【0159】
なお、接続抵抗の変化量は、((ヒートサイクル後の接続抵抗値−初期値の接続抵抗値)/初期値の接続抵抗値)×100で表され、10個の良品のうち1つでもその値が10%を越えた場合には、電気的接続性が不良とみなし、×で示し、10個全ての値が10%以下の場合には、電気的接続性が良好とみなし、○で示した。
【0160】
【表1】
【0161】
【表2】
【0162】
【表3】
【0163】
【表4】
【0164】
上記評価試験1の結果から、ソルダーレジスト層の平坦化された表面の最大表面粗さが小さい程、アンダーフィル内のボイド数が少なくなることが確認された。
【0165】
また、上記評価試験2の結果から、ソルダーレジスト層の平坦化された表面の最大表面粗さが特定の範囲内にあり、かつ粗化処理された表面の算術平均粗さRaが特定の範囲内にある場合に、HAST試験後の独立したバンプ間の絶縁抵抗が良好であることが確認された。特に、ソルダーレジスト層の平坦化された表面の最大表面粗さが、0.3〜7.5μmの範囲であり、粗化処理された表面の算術平均粗さRaが、0.2〜0.7μmの範囲であれば、目標値をクリアできることが分かった。さらに、平坦化された表面の最大粗さが、0.8〜3.0μmの範囲であり、粗化処理された表面の算術平均粗さRaが0.2〜0.5μmの範囲であれば、より信頼性が高くなる。
【0166】
また、上記評価試験3の結果から、ソルダーレジスト層の平坦化された表面の最大表面粗さが特定の範囲内にあり、かつ粗化処理された表面の算術平均粗さRaが特定の範囲内にある場合に、電気的接続性が良好であることが確認された。特に、ソルダーレジスト層の平坦化された表面の最大表面粗さが0.3〜7.5μmの範囲であり、粗化処理された表面の算術平均粗さRaが、0.2〜0.7μmの範囲である場合に、目標値をクリアできることが分かった。さらに、平坦化された表面の最大粗さが、0.8〜3.0μmの範囲であり、粗化処理された表面の算術平均粗さRaが0.2〜0.5μmの範囲であれば、より信頼性が高くなる。
【0167】
さらに、評価試験2、3の結果によれば、電子部品実装領域の面積とソルダーレジスト層の平坦化された表面の最大表面粗さあるいは粗化処理された表面の算術平均粗さRaとの間には相関があり、面積が大きいほど最大表面粗さや算術平均粗さRaを管理する必要があることが分かる。これは面積が大きいほどアンダーフィルとソルダーレジスト層表面との密着性や、アンダーフィル内のボイド等が影響しているものと思われる。
【産業上の利用可能性】
【0168】
本発明は、ソルダーレジスト層とアンダーフィルとからなる絶縁層の絶縁抵抗が劣化したり、基板間に剥離が生じてICチップと半田バンプ間の接続抵抗が上昇したりするという問題や、マイグレーションの発生に起因する半田バンプ相互間の短絡という問題を有利に解決できるプリント配線板を提供する。
Claims (9)
- 導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィルによって樹脂封止してなるプリント基板において、
前記ソルダーレジスト層の表面は、少なくとも前記電子部品実装領域において前記アンダーフィルを形成する液状アンダーフィル材の流動速度を一定にする平坦化処理が加熱プレス処理により施されており、
ソルダーレジスト層の前記平坦化処理された表面は、最大粗さが0.3〜7.5μmであるような凹凸面であることを特徴とするプリント配線板。 - ソルダーレジスト層の前記平坦化処理された表面は、最大粗さが0.8〜3.0μmであるような凹凸面であることを特徴とする請求項1に記載のプリント配線板。
- 前記ソルダーレジスト層の表面は、前記平坦化処理によって形成された凹凸面である第1の凹凸面と、その第1の凹凸面上に粗化処理によって形成され、かつ前記第1の凹凸面の最大表面粗さよりも小さい表面粗さを有する第2の凹凸面とからなることを特徴とする請求項1または2に記載のプリント配線板。
- 前記ソルダーレジスト層の第2の凹凸面は、算術平均粗さ(Ra)が0.2〜0.7μmであることを特徴とする請求項3に記載のプリント配線板。
- 前記ソルダーレジスト層の表面は、プレス温度:35〜100℃、プレス圧:1.0〜10MPa、プレス時間:20秒〜3分の条件のもとで平坦化されていることを特徴とする請求項1から4までの何れか1項に記載のプリント配線板。
- 導体回路を形成した配線基板の表面にソルダーレジスト層を設けると共に、このソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して電子部品を実装し、その電子部品をアンダーフィル材によって樹脂封止してなるプリント基板の製造方法であって、
その製造工程中に少なくとも以下の(1)〜(6)までの工程;すなわち、
(1)絶縁層上に形成された導体回路を被覆してソルダーレジスト層を形成する工程、
(2)ソルダーレジスト層表面に樹脂フィルムを貼付した後、その樹脂フィルム上から加熱プレス処理を施して、液状アンダーフィル材の流動速度を一定にするようにソルダーレジスト層表面を、最大粗さが0.3〜7.5μmであるような凹凸面に平坦化する工程、
(3)樹脂フィルムを剥離させた後、ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程、
(4)導体パッド上に半田ペーストを充填して半田バンプを形成する工程、
(5)IC等の電子部品を半田バンプを介して配線基板上に実装する工程、および、
(6)実装された電子部品とソルダーレジスト層表面との間に前記液状アンダーフィル材を充填してその液状アンダーフィル材を硬化させ、電子部品を樹脂封止する工程、
を含むことを特徴とするプリント配線板の製造方法。 - 前記加熱プレス処理は、プレス温度:35〜100℃、プレス圧:1.0〜10MPa、プレス時間:20秒〜3分の条件のもとで行なわれることを特徴とする請求項6に記載のプリント配線板の製造方法。
- (3)樹脂フィルムを剥離させた後、ソルダーレジスト層の平坦化された表面に開口部を形成し、その開口部から露出する導体回路の一部を導体パッドとして形成する工程は、
前記樹脂フィルムを剥離させた後、前記平坦化された表面に粗化処理を施して、算術平均粗さ(Ra)が前記最大表面粗さよりも小さな粗化面を形成する工程を含むことを特徴とする、請求項6または7に記載のプリント配線板の製造方法。 - 前記粗化処理は、過マンガン酸カリウム溶液:40〜100g/l、液温:40〜80℃、浸漬時間:0.5〜10分の条件のもとで行なわれることを特徴とする請求項8に記載のプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007517883A JP4997105B2 (ja) | 2005-05-23 | 2006-05-18 | プリント配線板およびその製造方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005149086 | 2005-05-23 | ||
JP2005149086 | 2005-05-23 | ||
JP2005192861 | 2005-06-30 | ||
JP2005192861 | 2005-06-30 | ||
PCT/JP2006/310413 WO2006126621A1 (ja) | 2005-05-23 | 2006-05-18 | プリント配線板 |
JP2007517883A JP4997105B2 (ja) | 2005-05-23 | 2006-05-18 | プリント配線板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006126621A1 JPWO2006126621A1 (ja) | 2008-12-25 |
JP4997105B2 true JP4997105B2 (ja) | 2012-08-08 |
Family
ID=37452045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007517883A Active JP4997105B2 (ja) | 2005-05-23 | 2006-05-18 | プリント配線板およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8198546B2 (ja) |
EP (1) | EP1884992A4 (ja) |
JP (1) | JP4997105B2 (ja) |
KR (2) | KR20100025597A (ja) |
CN (2) | CN101826496B (ja) |
TW (1) | TWI371997B (ja) |
WO (1) | WO2006126621A1 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4605155B2 (ja) * | 2004-03-29 | 2011-01-05 | 日本電気株式会社 | 半導体装置及びその製造方法 |
CN101171894B (zh) | 2005-06-30 | 2010-05-19 | 揖斐电株式会社 | 印刷线路板 |
EP1887846A4 (en) * | 2005-06-30 | 2010-08-11 | Ibiden Co Ltd | CIRCUIT BOARD |
JP4731574B2 (ja) | 2006-01-27 | 2011-07-27 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
US7538429B2 (en) * | 2006-08-21 | 2009-05-26 | Intel Corporation | Method of enabling solder deposition on a substrate and electronic package formed thereby |
JP2009099597A (ja) | 2007-10-12 | 2009-05-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR100965341B1 (ko) | 2007-12-20 | 2010-06-22 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR100992181B1 (ko) | 2007-12-26 | 2010-11-04 | 삼성전기주식회사 | 패키지용 기판 및 그 제조방법 |
TWI395521B (zh) * | 2008-08-13 | 2013-05-01 | Unimicron Technology Corp | 埋入式結構及其製法 |
US8191248B2 (en) * | 2008-09-17 | 2012-06-05 | Unimicron Technology Corp. | Method for making an embedded structure |
US8132321B2 (en) | 2008-08-13 | 2012-03-13 | Unimicron Technology Corp. | Method for making embedded circuit structure |
JP2012069543A (ja) * | 2010-09-21 | 2012-04-05 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2012186385A (ja) * | 2011-03-07 | 2012-09-27 | Fujitsu Component Ltd | アンダーフィルが塗布される配線基板の製造方法、及び該製造方法により製造される配線基板 |
JP5502139B2 (ja) * | 2012-05-16 | 2014-05-28 | 日本特殊陶業株式会社 | 配線基板 |
US9607862B2 (en) * | 2012-09-11 | 2017-03-28 | Globalfoundries Inc. | Extrusion-resistant solder interconnect structures and methods of forming |
US9368439B2 (en) * | 2012-11-05 | 2016-06-14 | Nvidia Corporation | Substrate build up layer to achieve both finer design rule and better package coplanarity |
CN104078547A (zh) * | 2013-03-28 | 2014-10-01 | 立诚光电股份有限公司 | 薄膜基板及其制作方法 |
WO2014209302A1 (en) * | 2013-06-26 | 2014-12-31 | Intel Corporation | Metal-insulator-metal on-die capacitor with partial vias |
US10020275B2 (en) | 2013-12-26 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductive packaging device and manufacturing method thereof |
CN104812157A (zh) * | 2014-01-23 | 2015-07-29 | 深圳崇达多层线路板有限公司 | 电源印制线路板及其加工方法 |
JP2016012002A (ja) * | 2014-06-27 | 2016-01-21 | 日立化成株式会社 | 感光性樹脂組成物の硬化物、それに用いる感光性樹脂組成物及び半導体装置搭載用基板の製造方法、半導体装置の製造方法 |
KR102214512B1 (ko) | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
JP6409390B2 (ja) * | 2014-07-28 | 2018-10-24 | 住友ベークライト株式会社 | 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法 |
JP6329027B2 (ja) * | 2014-08-04 | 2018-05-23 | ミネベアミツミ株式会社 | フレキシブルプリント基板 |
FR3069128B1 (fr) * | 2017-07-13 | 2020-06-26 | Safran Electronics & Defense | Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante |
CN110568567A (zh) * | 2018-06-06 | 2019-12-13 | 菲尼萨公司 | 光纤印刷电路板组件表面清洁及粗糙化 |
US10861785B2 (en) * | 2018-06-18 | 2020-12-08 | Canon Kabushiki Kaisha | Electronic module, electronic device, manufacturing method for electronic module, and manufacturing method for electronic device |
US11328936B2 (en) * | 2018-12-21 | 2022-05-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of package structure with underfill |
CN109688720B (zh) * | 2018-12-30 | 2020-09-01 | 北京康普锡威科技有限公司 | 预制焊料的pcb板的制备方法及pcb板 |
US11264314B2 (en) | 2019-09-27 | 2022-03-01 | International Business Machines Corporation | Interconnection with side connection to substrate |
US11004819B2 (en) * | 2019-09-27 | 2021-05-11 | International Business Machines Corporation | Prevention of bridging between solder joints |
CN111182739A (zh) * | 2020-01-16 | 2020-05-19 | 深圳市志金电子有限公司 | 线路板制备方法 |
CN112423489A (zh) * | 2020-10-14 | 2021-02-26 | 湖北亿咖通科技有限公司 | 印刷线路板、封装基板和车机主板 |
US11735529B2 (en) | 2021-05-21 | 2023-08-22 | International Business Machines Corporation | Side pad anchored by next adjacent via |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208913A (ja) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2003124387A (ja) * | 2001-10-10 | 2003-04-25 | Sony Corp | 半導体装置及び該半導体装置に使用されるプリント基板 |
JP2004207370A (ja) * | 2002-12-24 | 2004-07-22 | Cmk Corp | プリント配線板の製造方法 |
JP2004319779A (ja) * | 2003-04-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体チップ搭載用配線基板及びその製造方法 |
Family Cites Families (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5698136A (en) * | 1980-01-08 | 1981-08-07 | Kanegafuchi Chem Ind Co Ltd | Continuous manufacture of laminated substance |
CA1298451C (en) * | 1985-08-02 | 1992-04-07 | Hiromi Shigemoto | Surface-roughened film and sheet, and process for production and use thereof |
US4946524A (en) * | 1989-03-02 | 1990-08-07 | Morton International, Inc. | Applicator and method for applying dry film solder mask on a board |
CA2068551A1 (en) * | 1991-05-15 | 1992-11-16 | Akira Morii | Abrasive brush |
US5329423A (en) * | 1993-04-13 | 1994-07-12 | Scholz Kenneth D | Compressive bump-and-socket interconnection scheme for integrated circuits |
DE4326079A1 (de) * | 1993-07-30 | 1995-02-02 | Atotech Deutschland Gmbh | Verfahren zur Behandlung von Kunststoffoberflächen und Anquell-Lösung |
US5616256A (en) * | 1993-11-22 | 1997-04-01 | Ibiden Co., Inc. | Printed wiring board and process for producing thereof |
JP3789144B2 (ja) * | 1994-06-14 | 2006-06-21 | 三菱化学ポリエステルフィルム株式会社 | フォトレジスト用積層ポリエステルフィルム |
JP3121213B2 (ja) * | 1994-07-27 | 2000-12-25 | 株式会社日立製作所 | 感光性樹脂組成物 |
CN1117512C (zh) * | 1994-12-01 | 2003-08-06 | 揖斐电株式会社 | 多层印刷电路板及其制造方法 |
WO1996020294A1 (fr) * | 1994-12-27 | 1996-07-04 | Ibiden Co., Ltd. | Solution de pre-traitement pour depot autocatalytique, bain et procede de depot autocatalytique |
JP3134037B2 (ja) * | 1995-01-13 | 2001-02-13 | 太陽インキ製造株式会社 | メラミンの有機酸塩を用いた熱硬化性もしくは光硬化性・熱硬化性コーティング組成物 |
JP2770804B2 (ja) * | 1995-10-06 | 1998-07-02 | 日本電気株式会社 | 進行波管のコレクタ |
TW341022B (en) * | 1995-11-29 | 1998-09-21 | Nippon Electric Co | Interconnection structures and method of making same |
JPH10107446A (ja) | 1996-09-27 | 1998-04-24 | Tokyo Ohka Kogyo Co Ltd | 多層配線板の製造方法 |
DE69734947T2 (de) * | 1996-02-29 | 2006-08-24 | Tokyo Ohka Kogyo Co., Ltd., Kawasaki | Verfahren zur Herstellung von mehrschichtigen Leiterplatten |
KR100268632B1 (ko) * | 1996-03-08 | 2000-10-16 | 야마구치 다케시 | 범프형성방법 및 장치 |
JP3671248B2 (ja) | 1996-03-08 | 2005-07-13 | 株式会社日立製作所 | バンプ形成方法とその装置および形成された電子部品 |
JPH10215072A (ja) * | 1997-01-30 | 1998-08-11 | Nec Toyama Ltd | 多層印刷配線板の製造方法 |
JP3785749B2 (ja) * | 1997-04-17 | 2006-06-14 | 味の素株式会社 | エポキシ樹脂組成物並びに該組成物を用いた多層プリント配線板の製造法 |
WO1999003316A1 (fr) * | 1997-07-08 | 1999-01-21 | Ibiden Co., Ltd. | Carte a circuits imprimes et procede de fabrication de ladite carte |
DE69832110T2 (de) * | 1997-07-24 | 2006-07-20 | Mitsubishi Denki K.K. | Herstellungsverfahren für eine Prüfnadel für Halbleitergeräte |
US6204454B1 (en) * | 1997-12-27 | 2001-03-20 | Tdk Corporation | Wiring board and process for the production thereof |
JPH11307916A (ja) | 1998-04-23 | 1999-11-05 | Fujifilm Olin Co Ltd | プリント回路基板の製造方法 |
JP3310617B2 (ja) * | 1998-05-29 | 2002-08-05 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
JP2000022039A (ja) * | 1998-07-06 | 2000-01-21 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2000037024A (ja) | 1998-07-15 | 2000-02-02 | Sumitomo Electric Ind Ltd | ジャンパ装置 |
EP1843650B1 (en) * | 1998-09-03 | 2012-03-07 | Ibiden Co., Ltd. | Method of manufacturing a multilayered printed circuit board |
US6742701B2 (en) * | 1998-09-17 | 2004-06-01 | Kabushiki Kaisha Tamura Seisakusho | Bump forming method, presoldering treatment method, soldering method, bump forming apparatus, presoldering treatment device and soldering apparatus |
JP2000101245A (ja) * | 1998-09-24 | 2000-04-07 | Ngk Spark Plug Co Ltd | 積層樹脂配線基板及びその製造方法 |
JP4036564B2 (ja) * | 1999-04-20 | 2008-01-23 | イビデン株式会社 | プリント配線板の製造方法 |
IT1313118B1 (it) * | 1999-08-25 | 2002-06-17 | Morton Int Inc | Apparecchiatura di applicazione a vuoto dotata di mezzi trasportatorie procedimento per applicare un resist a film secco ad un pannello |
IT1313117B1 (it) * | 1999-08-25 | 2002-06-17 | Morton Int Inc | Apparecchiatura di applicazione a vuoto dotata di mezzi trasportatorie procedimento per applicare un resist a film secco ad un pannello di |
JP2001267725A (ja) * | 2000-03-16 | 2001-09-28 | Matsushita Electric Ind Co Ltd | セラミック厚膜印刷回路基板の製造方法 |
JP2001288249A (ja) * | 2000-04-05 | 2001-10-16 | Hitachi Ltd | 光硬化性樹脂組成物とその製造方法及びそれを用いた製品 |
TW434856B (en) * | 2000-05-15 | 2001-05-16 | Siliconware Precision Industries Co Ltd | Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package |
CN1196392C (zh) * | 2000-07-31 | 2005-04-06 | 日本特殊陶业株式会社 | 布线基板及其制造方法 |
KR100882664B1 (ko) * | 2001-03-14 | 2009-02-06 | 이비덴 가부시키가이샤 | 다층 프린트 배선판 |
JP2003008201A (ja) * | 2001-06-18 | 2003-01-10 | Nitto Denko Corp | 金属箔積層体の製造方法及び配線基板の製造方法 |
JP3595283B2 (ja) * | 2001-06-27 | 2004-12-02 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
JP3590784B2 (ja) * | 2001-08-02 | 2004-11-17 | 株式会社巴川製紙所 | フッ素樹脂繊維紙を用いたプリント基板用銅張り板及びその製造方法 |
JP3943883B2 (ja) * | 2001-10-02 | 2007-07-11 | 新日鐵化学株式会社 | 絶縁用樹脂組成物及びこれを用いた積層体 |
US6395625B1 (en) * | 2001-10-12 | 2002-05-28 | S & S Technology Corporation | Method for manufacturing solder mask of printed circuit board |
US6753480B2 (en) * | 2001-10-12 | 2004-06-22 | Ultratera Corporation | Printed circuit board having permanent solder mask |
TW557521B (en) * | 2002-01-16 | 2003-10-11 | Via Tech Inc | Integrated circuit package and its manufacturing process |
JP4259024B2 (ja) * | 2002-02-07 | 2009-04-30 | 富士通株式会社 | 多層配線基板の製造方法およびこれにより製造される多層配線基板 |
JP3819806B2 (ja) * | 2002-05-17 | 2006-09-13 | 富士通株式会社 | バンプ電極付き電子部品およびその製造方法 |
JP2004179578A (ja) * | 2002-11-29 | 2004-06-24 | Ngk Spark Plug Co Ltd | 配線基板及びその製造方法 |
JP2004207307A (ja) * | 2002-12-24 | 2004-07-22 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP4489411B2 (ja) | 2003-01-23 | 2010-06-23 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
EP1601017A4 (en) * | 2003-02-26 | 2009-04-29 | Ibiden Co Ltd | MULTILAYER PRINTED PCB |
US20060289203A1 (en) * | 2003-05-19 | 2006-12-28 | Dai Nippon Printing Co., Ltd. | Double-sided wiring board, double sided wiring board manufacturing method, and multilayer wiring board |
JP4387231B2 (ja) * | 2004-03-31 | 2009-12-16 | 新光電気工業株式会社 | キャパシタ実装配線基板及びその製造方法 |
US7183652B2 (en) * | 2005-04-27 | 2007-02-27 | Infineon Technologies Ag | Electronic component and electronic configuration |
CN101171894B (zh) | 2005-06-30 | 2010-05-19 | 揖斐电株式会社 | 印刷线路板 |
EP1887846A4 (en) | 2005-06-30 | 2010-08-11 | Ibiden Co Ltd | CIRCUIT BOARD |
-
2006
- 2006-05-18 CN CN201010146457.5A patent/CN101826496B/zh active Active
- 2006-05-18 KR KR1020107003764A patent/KR20100025597A/ko active Search and Examination
- 2006-05-18 CN CN2006800180385A patent/CN101180727B/zh active Active
- 2006-05-18 EP EP06756573A patent/EP1884992A4/en not_active Withdrawn
- 2006-05-18 JP JP2007517883A patent/JP4997105B2/ja active Active
- 2006-05-18 KR KR1020077028415A patent/KR100966774B1/ko active IP Right Grant
- 2006-05-18 WO PCT/JP2006/310413 patent/WO2006126621A1/ja active Application Filing
- 2006-05-22 TW TW095118073A patent/TWI371997B/zh active
-
2007
- 2007-11-23 US US11/944,498 patent/US8198546B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000208913A (ja) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | プリント配線板の製造方法 |
JP2003124387A (ja) * | 2001-10-10 | 2003-04-25 | Sony Corp | 半導体装置及び該半導体装置に使用されるプリント基板 |
JP2004207370A (ja) * | 2002-12-24 | 2004-07-22 | Cmk Corp | プリント配線板の製造方法 |
JP2004319779A (ja) * | 2003-04-16 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体チップ搭載用配線基板及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101826496A (zh) | 2010-09-08 |
CN101180727A (zh) | 2008-05-14 |
US20080149369A1 (en) | 2008-06-26 |
TW200706076A (en) | 2007-02-01 |
JPWO2006126621A1 (ja) | 2008-12-25 |
TWI371997B (en) | 2012-09-01 |
EP1884992A4 (en) | 2009-10-28 |
WO2006126621A1 (ja) | 2006-11-30 |
CN101180727B (zh) | 2010-06-16 |
CN101826496B (zh) | 2015-03-18 |
EP1884992A1 (en) | 2008-02-06 |
KR20080007666A (ko) | 2008-01-22 |
US8198546B2 (en) | 2012-06-12 |
KR20100025597A (ko) | 2010-03-09 |
KR100966774B1 (ko) | 2010-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4997105B2 (ja) | プリント配線板およびその製造方法 | |
JP4666399B2 (ja) | プリント配線板の製造方法 | |
US8901431B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2010206192A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4022405B2 (ja) | 半導体チップ実装用回路基板 | |
JP4475875B2 (ja) | プリント配線板 | |
JP4493923B2 (ja) | プリント配線板 | |
JP4376891B2 (ja) | 半導体モジュール | |
US20080283580A1 (en) | Method for manufacturing a printed wiring board | |
JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
JP2012074487A (ja) | 半導体パッケージの製造方法 | |
JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP4037697B2 (ja) | 多層化回路基板およびその製造方法 | |
JP4376890B2 (ja) | 半導体チップ実装用回路基板 | |
JP4017451B2 (ja) | 多層化回路基板およびその製造方法 | |
JP2001339006A (ja) | 多層プリント配線板 | |
JP2003179335A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP2004335505A (ja) | 多層プリント配線板 | |
JP2004311705A (ja) | 多層プリント配線板 | |
JP4017450B2 (ja) | 多層化回路基板およびその製造方法 | |
JP4870203B2 (ja) | プリント配線板の製造方法 | |
JP2004079554A (ja) | 片面回路基板およびその製造方法 | |
JP4696368B2 (ja) | 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法 | |
JP4859301B2 (ja) | 樹脂充填用マスク | |
JP4450467B2 (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20080226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4997105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |