CN104078547A - 薄膜基板及其制作方法 - Google Patents

薄膜基板及其制作方法 Download PDF

Info

Publication number
CN104078547A
CN104078547A CN201310104469.5A CN201310104469A CN104078547A CN 104078547 A CN104078547 A CN 104078547A CN 201310104469 A CN201310104469 A CN 201310104469A CN 104078547 A CN104078547 A CN 104078547A
Authority
CN
China
Prior art keywords
layer
substrate
circuit line
welding resisting
line layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310104469.5A
Other languages
English (en)
Inventor
周政锋
陈思宇
徐铭鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Li Cheng Photoelectric Co Ltd
Original Assignee
Li Cheng Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Li Cheng Photoelectric Co Ltd filed Critical Li Cheng Photoelectric Co Ltd
Priority to CN201310104469.5A priority Critical patent/CN104078547A/zh
Publication of CN104078547A publication Critical patent/CN104078547A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种薄膜基板制作方法,包括:备有一基板,于基板上形成有至少一通孔,在基板及通孔表面上形成一第一金属层,再以压膜曝光显影工艺于第一金属层上形成有一光阻层及一第一开口,第一开口使部分的第一金属层外露。接着,以电镀技术于第一开口及通孔中形成有一第二金属层,再进行磨刷使基板表面平整及去除光阻层及部分第一金属层,使基板上形成一电路线路层及多个部分外露基板的凹槽,再利用网印于电路线路层及凹槽上形成一防焊层,并以曝光显影工艺在防焊层上形成有一第二开口,以外露部分电路线路层。最后,以抛光处理使防焊层高度略低于电路线路层或与电路线路层的高度一样高,在焊接焊锡时,焊锡与防焊层之间不易产生气泡及焊锡发生断裂现象。

Description

薄膜基板及其制作方法
技术领域
本发明涉及一种陶瓷基板,尤其涉及一种发光二极管的薄膜基板的制作方法。
背景技术
在发光二极管(LED)的封装技术中,该发光二极管的薄膜基板扮演着极重要的角色,因为薄膜基板的品质不佳,将会影响到发光二极管封装后的良率。
传统的发光二极管的薄膜基板在制作的步骤至少包含有激光或机械钻孔、镀敷种子层、压膜曝光显影、电镀填孔、砂带磨刷、剥膜蚀刻、抛光处理、防焊网印曝光显影及表面处理等步骤。在防焊网印曝光显影步骤中,将防焊材料网印在基板100的电路线路层200上形成一防焊层300(如图1A所示),再通过曝光显影或蚀刻移除该电路线路层200上的防焊层300。在该电路线路层200上的防焊层300之间的高度不一(例如防焊层300的高度低于电路线路层200高度),因此在焊接过程中,焊锡400焊接于该电路线路层200上,该电路线路层200与该防焊层300之间易产生气泡500(如图1B所示),此气泡500的存在易使焊接后的焊锡400会因环境热胀冷缩效应而断裂,导致该电路线路层200接触不良,造成发光二极管(LED)封装后的良率降低。若防焊层300的高度高于电路线路层200,对于后续LED晶片封装工艺亦会有不良影响。
而且,在防焊层300制作过程中发生不良短缺时,便无法重新直接在原先的防焊层上复印一层新的防焊层,必需进行防焊层的退洗,在退洗后又必需重新制作新的防焊层,如此一来造成制作上的费工、费时,使得制作成本增加。
发明内容
因此,本发明的主要目的,在于解决传统的缺失,本发明将传统的薄膜基板制作在剥膜蚀刻后,直接进行防焊网印曝光显影处理,在防焊网印曝光显影处理后再进行抛光处理及表面处理等步骤,可以提升防焊良率,使焊接后的焊锡不会因环境热胀冷缩下而断裂,也不影响制作成本,亦可达成现有工艺中于剥膜蚀刻后即进行抛光工艺以降低线路表面粗糙度的效果。且在后抛光处理可以移除掉电路线路层上异常残留,或者进行防焊中刮碰伤等不良,使防焊层高度仅略低于该电路线路层或与该电路线路层一样高,避免防焊层高度高过电路线路层而影响发光二极管(LED)封装工艺。
本发明的另一目的,在于防焊层不良短缺,可直接重新进行防焊层作业,复印一层防焊层于原先的防焊层上,不需要进行防焊退洗工艺。
为达上述的目的,本发明提供一种薄膜基板制作方法,包括:
备有一基板;
于该基板上形成有至少一通孔;
在该基板及该通孔表面上形成一第一金属层;
通过压膜曝光显影工艺于该第一金属层上形成有一光阻层及一第一开口,该第一开口使该第一金属层呈外露;
利用电镀技术于该开口及该通孔中形成有一第二金属层;
去除光阻层;
去除该第二金属层以外区域的第一金属层,以于该基板上形成一电路线路层及多个凹槽;
利用网印于该电路线路层及该凹槽上形成一防焊层,且以曝光显影工艺于该防焊层形成至少一第二开口,以露出部分电路线路层;及
对该防焊层以及该露出部分电路线路层进行一抛光处理,使该防焊层的高度低于该电路线路层或与该电路线路层的高度一样高。
其中,该基板为陶瓷材料或玻璃纤维材料,该第一金属层为钛/铜材料该第二金属层为铜材料,以及该防焊层为防焊绿漆或白色防焊油墨。
其中,该网印步骤中更包含以一掩膜位于该防焊层上,该掩膜上具有一透光区及不透光区,该透光区对应于该电路线路层上的防焊层,该不透光区对应于该凹层中的防焊层,其中,该不透光区的面积大于该凹槽的面积。
其中,该不透光区的左右宽度较该凹槽的左右宽度各增加约10um。
其中,该抛光处理为抛光机或抛光液,且该抛光液为弱酸溶液。
其中,形成第一金属层步骤包含:
以溅镀方式于该基板及该通孔表面形成该第一金属层。
其中,该溅镀步骤后更包含:
进行一协助通孔导通工艺,该工艺包含下列其中之一:化镀铜工艺、黑孔工艺或导电高分子工艺。
为达上述的目的,本发明提供一种用于固晶的薄膜基板,包含:
一基板,具有一固晶区;
一电路线路层,设于该基板的表面上,该电路线路层上设有多个凹槽,该凹槽外露部分基板;以及
一防焊层,设于该凹槽中;
其中,该防焊层的高度与该电路线路层的高度一样高或低于该电路线路层,且该防焊层与该电路线路层具有实质上相同的表面粗糙度。
其中,该基板为陶瓷材料或玻璃纤维材料,该电路线路层为铜材料,以及该防焊层为防焊绿漆或白色防焊油墨。
其中,该基板的固晶区的电路线路层的电极之间的高度差<1微米(um),且该防焊层和该电路线路层具有Ra≤0.1um或Rz≤0.5um的表面粗糙度。
以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1A,现有薄膜基板的防焊网印曝光显制作结构示意图;
图1B,现有薄膜基板的电路线路层与焊锡焊接示意图;
图2,本发明的薄膜基板制作流程示意图;
图3,本发明的基板上制作通孔及金属层结构示意图;
图4,本发明的基板上制作光阻层结构示意图;
图5,本发明的基板上制作电路线路层结构示意图;
图6,本发明的基板上去除光阻层及部分金属层后的结构示意图;
图7,本发明的基板上网印防焊层结构示意图;
图8,本发明的基板上对防焊层进行曝光显影结构示意图;
图9,本发明的基板上去除电路线路层上的防焊层结构示意图;
图10,本发明的基板上的电路线路层及防焊层进行抛光及表面处理结构示意图;
图11,本发明的基板上的电路线路层焊接焊锡结构示意图。
其中,附图标记
现有:
基板100
电路线路层200
防焊层300
焊锡400
气泡500
本发明
步骤100~118
基板1
通孔11
第一金属层2
电路线路层3
第二金属层3a
凹槽4
防焊层5
第二开口51
金属焊接层6
焊锡7
光阻层10
第一开口20
掩膜30
透光区301
不透光区302
具体实施方式
兹有关本发明的技术内容及详细说明,现配合附图说明如下:
请参阅图2,本发明的薄膜基板制作流程示意图;同时请参阅图3至图10的薄膜基板制作过程中的结构示意图。如图所示:本发明的薄膜基板制作方法,首先,如步骤100,备有一基板1。在本图中,该基板1为陶瓷材料或玻璃纤维材料。
步骤102,激光钻孔,使用聚焦的高温激光,对基板1以气化方式钻孔,于该基板1上形成有多通孔11(如图3所示),步骤102亦可使用机械钻孔方式于基板1上形成至少一通孔11。
步骤104,溅镀,通过溅镀工艺将钛和铜材料依序镀敷于该基板1及该通孔11表面上,以形成一第一金属层2(如图3所示)。在溅镀工艺后,还可进行一协助通孔11导通工艺,该工艺可包含下列其中之一:化镀铜工艺、黑孔工艺或导电高分子工艺,以避免通孔孔径过小时溅镀工艺无法完全将其金属化。步骤106,压膜曝光显影,是通过压膜曝光显影工艺在该第一金属层2上形成有一光阻层10及一第一开口20,该第一开口20使该部分第一金属层2呈外露状态(如图4所示)。
步骤108,电镀填孔,利用电镀将铜材料沉积于该第一开口20及该通孔11中以形成第二金属层3a(如图5所示)。
步骤110,砂带磨刷,将前步骤工艺所产生的融渣、厚度不均、铜凸、溢镀后粗糙而使该基板1表面平整。
步骤112,剥膜蚀刻,将前步骤中的曝光显影工艺后所留下的光阻层10以及部分第一金属层2去除,在该光阻层10去除后,再将部分外露的第一金属层2蚀刻去除,以于该基板1上形成一电路线路层3及该凹槽4,该凹槽4中外露部分基板1(如图6所示)。在本图式中,该电路线路层3为铜材料,电路线路层3至少包含有一固晶区及一电极。
步骤114,防焊网印曝光显影,在剥膜蚀刻后利用网版印刷方式将防焊绿漆或白色防焊油墨网印于该基板1的电路线路层3及该凹槽4中形成一防焊层5(如图7所示)。以一掩膜30位于该基板1的防焊层5上(如图8所示),该掩膜30上可供光通过的透光区301对应于该电路线路层3上的防焊层5,该不透光区302对应于该凹槽4中的防焊层5,该不透光区302的面积可略大于该凹槽4的面积,以确保防焊层5于凹槽4的完全填充,例如不透光区302的左右宽度较该凹槽4的左右宽度各增加10um。在光线通过掩膜30对该防焊层5进行曝光显影工艺,在曝光显影工艺后于该防焊层5上形成至少一第二开口51,该第二开口51中露出部分电路线路层3(如图9所示)。
步骤116,抛光处理,在防焊网印曝光显影工艺后,进行抛光处理,利用抛光机对该基板1上的电路线路层3及该防焊层5表面进行研磨,或者利用抛光液(弱酸溶液)对基板1上露出部分的电路线路层3及该防焊层5进行抛光处理,使该防焊层5的高度仅略低于该电路线路层3或与该电路线路层3一样高(如图10所示),且该防焊层5与该电路线路层3具有实质上相同的表面粗糙度。此外,在抛光后的基板1的固晶区的电路线路层3的电极之间的高度差<1微米(um),且由于该抛光工艺,该防焊层5与该电路线路层3具有Ra≤0.1um及/或Rz≤0.5um的表面粗糙度。
步骤118,表面处理,是在抛光处理后,进行表面处理将银、镍金、镍钯金等至少其中一金属材料镀在该电路线路层3上,以形成表面的金属焊接层6,该金属焊接层6不但可提高表面焊锡强度外,还可以增加打线强度(如图10所示)。
请参阅图11,本发明的使用状态示意图。如图所示;在本发明的薄膜基板制作完成后,在薄膜基板包含:一基板1、一第一金属层2、一电路线路层3、一防焊层5及一金属焊接层6。
该基板1具有一固晶区。在本实施例中,该基板为陶瓷材料或玻璃纤维材料,而本发明实际上亦可应用于所有LED散热基板的防焊工艺,例如陶瓷覆铜基板或金属基板等等。
该第一金属层2,是设于该基板1及该通孔11的表面上。在本图中,该第一金属层2为钛/铜材料。
该电路线路层3,是设于该第一金属层2的表面上,并形成有多个凹槽4,该凹槽4外露部分基板1。在本图中,该电路线路层3为铜材料。
该防焊层5,是设于该凹槽4中,该凹槽4中的防焊层5的高度略低于该电路线路层3或与该电路线路层3的高度一样高。且该防焊层与该电路线路层具有实质上相同的表面粗糙度,该表面粗糙度为Ra≤0.1um及/或Rz≤0.5um。
该金属焊接层6,是将银、镍金、镍钯金等的其一金属材料镀在该电路线路层3上,以形成表面的金属焊接层6,该金属焊接层6不但可提高表面焊锡强度外,还可以增加打线强度。
在该电路线路层3进行焊接时,在焊锡7焊接于该电路线路层3时,该焊锡7与该防焊层5之间的间隙极小,不易会生任何气泡,使焊接后的焊锡7不会产生断裂问题,也不会造成该电路线路层3的接触不良。
进一步,在于本发明于防焊网印曝光显影工艺后进行抛光处理,可以同时降低线路表面粗糙度并提升防焊良率,使焊接后的焊锡7不会因环境热胀冷缩下而断裂,也不影响制作成本。此外,防焊后抛光处理还可以移除掉电路线路层3上异常残留,或者进行防焊中刮碰伤等不良。防焊层5高度仅略低于该电路线路层或与该电路线路层3一样高,可避免防焊层5高度高过电路线路层3而影响发光二极管(LED)封装工艺。另,在防焊层5不良短缺时,可直接重新进行防焊层5作业,复印一层防焊层于原先的防焊层5上,不需要进行防焊退洗工艺。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种薄膜基板制作方法,其特征在于,包括:
a)、备有一基板;
b)、于该基板上形成有至少一通孔;
c)、在该基板及该通孔表面上形成一第一金属层;
d)、通过压膜曝光显影工艺于该第一金属层上形成有一光阻层及一第一开口,该第一开口使该第一金属层呈外露;
e)、利用电镀技术于该开口及该通孔中形成有一第二金属层;
f)、去除光阻层;
g)、去除该第二金属层以外区域的第一金属层,以于该基板上形成一电路线路层及多个凹槽;
h)、利用网印于该电路线路层及该多个凹槽上形成一防焊层,且以曝光显影工艺于该防焊层形成至少一第二开口,以露出部分电路线路层;及
i)、对该防焊层以及该露出部分电路线路层进行一抛光处理,使该防焊层的高度低于该电路线路层或与该电路线路层的高度一样高。
2.根据权利要求1所述的薄膜基板制作方法,其特征在于,该基板为陶瓷材料或玻璃纤维材料,该第一金属层为钛/铜材料,该第二金属层为铜材料,以及该防焊层为防焊绿漆或白色防焊油墨。
3.根据权利要求1所述的薄膜基板制作方法,其特征在于,该h步骤中更包含以一掩膜位于该防焊层上,该掩膜上具有一透光区及不透光区,该透光区对应于该电路线路层上的防焊层,该不透光区对应于该凹层中的防焊层,其中,该不透光区的面积大于该凹槽的面积。
4.根据权利要求3所述的薄膜基板制作方法,其特征在于,该不透光区的左右宽度较该凹槽的左右宽度各增加10um。
5.根据权利要求1所述的薄膜基板制作方法,其特征在于,该i步骤中的抛光处理为抛光机或抛光液,且该抛光液为弱酸溶液。
6.根据权利要求1所述的薄膜基板制作方法,其特征在于,该c步骤包含:
c1)、以溅镀方式于该基板及该通孔表面形成该第一金属层。
7.根据权利要求6所述的薄膜基板制作方法,其特征在于,该c步骤包含:
c2)、于步骤c1后,进行一协助通孔导通工艺,该工艺包含下列其中之一:化镀铜工艺、黑孔工艺以及导电高分子工艺。
8.一种用于固晶的薄膜基板,其特征在于,包含:
一基板,具有一固晶区;
一电路线路层,设于该基板的表面上,并形成有多个凹槽,该多个凹槽外露部分基板;以及
一防焊层,系设于该凹槽中;
其中,该防焊层的高度与该电路线路层的高度一样高或低于该电路线路层,且该防焊层与该电路线路层具有实质上相同的表面粗糙度。
9.根据权利要求8所述的薄膜基板,其特征在于,该基板为陶瓷材料或玻璃纤维材料,该电路线路层为铜材料,以及该防焊层为防焊绿漆或白色防焊油墨。
10.根据权利要求8所述的薄膜基板,其特征在于,该基板的固晶区的电路线路层的电极的间的高度差<1微米(um),且该防焊层和该电路线路层具有Ra≤0.1um及/或Rz≤0.5um的表面粗糙度。
CN201310104469.5A 2013-03-28 2013-03-28 薄膜基板及其制作方法 Pending CN104078547A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310104469.5A CN104078547A (zh) 2013-03-28 2013-03-28 薄膜基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310104469.5A CN104078547A (zh) 2013-03-28 2013-03-28 薄膜基板及其制作方法

Publications (1)

Publication Number Publication Date
CN104078547A true CN104078547A (zh) 2014-10-01

Family

ID=51599702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310104469.5A Pending CN104078547A (zh) 2013-03-28 2013-03-28 薄膜基板及其制作方法

Country Status (1)

Country Link
CN (1) CN104078547A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730255A (ja) * 1993-07-08 1995-01-31 Tokuyama Corp 多層回路基板及びその製造方法
TW200612805A (en) * 2004-10-06 2006-04-16 Kinsus Interconnect Tech Corp Fabricating method of forming uniformity of thickness on solder mask layers
CN101575439A (zh) * 2008-05-07 2009-11-11 太阳油墨制造株式会社 填孔用热固化性树脂组合物
CN101826496A (zh) * 2005-05-23 2010-09-08 揖斐电株式会社 印刷线路板及其制造方法
TWI354532B (zh) * 2010-11-03 2011-12-11

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730255A (ja) * 1993-07-08 1995-01-31 Tokuyama Corp 多層回路基板及びその製造方法
TW200612805A (en) * 2004-10-06 2006-04-16 Kinsus Interconnect Tech Corp Fabricating method of forming uniformity of thickness on solder mask layers
CN101826496A (zh) * 2005-05-23 2010-09-08 揖斐电株式会社 印刷线路板及其制造方法
CN101575439A (zh) * 2008-05-07 2009-11-11 太阳油墨制造株式会社 填孔用热固化性树脂组合物
TWI354532B (zh) * 2010-11-03 2011-12-11

Similar Documents

Publication Publication Date Title
CN103346094B (zh) 一种微波薄膜电路的刻蚀方法
CN101820728B (zh) 一种具有台阶槽的pcb板加工工艺方法
CN103687312B (zh) 镀金线路板制作方法
TW201408153A (zh) 改善陶瓷貫孔基板上金屬表面粗糙度之方法
CN106231816A (zh) 一种无引线金手指板的制作方法
CN107041077A (zh) 一种沉金和电金复合表面处理的线路板生产方法
CN112788857A (zh) 一种线路板精细线路加工方法
CN102364999A (zh) 一种表面无孔形的机械导通孔的电路板制作方法
CN111050484A (zh) 一种超精密线路的制作方法
CN112864024A (zh) 陶瓷线路板及其制作方法
CN111491447A (zh) 一种射频模块转接pcb板的制作方法
CN104821371A (zh) 一种led集成封装基板的制作方法
CN105704947A (zh) 无毛刺pcb板成型工艺
CN113347799A (zh) MiniLED板的制备方法
CN104703401A (zh) 一种电路板的电镀方法
CN110944454A (zh) 电路板生产工艺
CN117255500A (zh) 一种具有金手指的pcb制作方法及pcb
CN104684265A (zh) 一种电路板表面电镀的方法
CN102523694B (zh) 一种台阶电路板图形转移过程中避免漏基材的方法
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
US20120080137A1 (en) Manufacturing method of circuit board
CN114375097B (zh) 传感器用封装基板的加工工艺
TWI461123B (zh) 薄膜基板及其製作方法
CN104078547A (zh) 薄膜基板及其制作方法
CN103545222B (zh) 一种高可靠性软介质电路的加工制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141001