JP4953970B2 - 物理量検知装置およびその駆動方法 - Google Patents
物理量検知装置およびその駆動方法 Download PDFInfo
- Publication number
- JP4953970B2 JP4953970B2 JP2007203037A JP2007203037A JP4953970B2 JP 4953970 B2 JP4953970 B2 JP 4953970B2 JP 2007203037 A JP2007203037 A JP 2007203037A JP 2007203037 A JP2007203037 A JP 2007203037A JP 4953970 B2 JP4953970 B2 JP 4953970B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- counter
- output
- latch
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000001514 detection method Methods 0.000 title claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 200
- 230000010363 phase shift Effects 0.000 claims description 91
- 238000003384 imaging method Methods 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 235000019800 disodium phosphate Nutrition 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007430 reference method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Measurement Of Radiation (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
15frame/sec×2000行/frame=30Kline/sec
となる。つまり、1行の読み出しレートは30KHzとなる。
ここで、「1フレームの行数」とは、実際に有効な画素を読み出す期間だけでなく、OB画素からの信号を読み出す期間やブランキング期間も含むものとする。
階調数 = 2(変換ビット幅)
ここでυは、A/D変換としての比較動作ができない期間である。υをゼロと近似すると、単に
比較周波数 = (階調数)×(変換レート)
となる。つまり、ランプ型A/D変換回路には、変換ビット幅が1ビット増えるだけで、変換のための比較周波数が2倍に増えるという特徴があることがわかる。
(1) チップ内であっても、特にGHzオーダーのクロックは、その発生が極めて困難である。
(2) 仮にクロックを発生することができても、1行の画素数分の回路が配線負荷となり、かつ配線が長く寄生RCが大きいため、デジタルメモリの全領域で正しく駆動するのは困難である。
(3)クロックドライバの能力強化、デジタルメモリの両側からの駆動、リピーターの挿入などの対策も考えられるが、何とか動作可能な駆動波形を得ることができたとしても、消費電力が大幅に増大するため、解決手段として適切でない。また複数列毎に1個のリピーターを入れる方法だと、その周期でのノイズが画像に発生することが懸念される。また全列にリピーターを入れるのは、消費電力のさらなる増大とチップ面積の増大に加えて、リピーターによるクロックの遅延が大きくなり、ランプ型A/D変換回路の本来の動作ができなくなる懸念もある。
図1は、本発明の第1の実施形態に係る固体撮像装置(MOSセンサ)の構成を示す図である。
図5は、本発明の第2の実施形態に係るMOSセンサの構成を示す図である。同図において、図1に示す第1の実施形態のMOSセンサと同じ機能、構成を有する回路・部材については説明を省略あるいは簡略化する。
1:0001
2:0011
3:0111
4:1111
5:1110
6:1100
7:1000
8:0000
図6は、第2の実施形態に係るMOSセンサにおいて、A/D変換値の下位4ビット分を位相シフトコードに置き換えた場合の波形図である。同図から分かるように、π/2m−1位相シフトコード生成回路112は、クロック信号121と同一の周波数を持ち、π/2m−1ずつ位相がずれた信号を2m−1ビット・ラッチ408にそれぞれ供給する。図6では、下位4ビットをシフトコードで表現する例を示している。この場合、2m−1ビット・ラッチ408は少なくとも24−1=8個のラッチで構成されていることになる。
図7は、本発明の第3の実施形態に係るMOSセンサの構成を示す図である。
(Uモードでのアップカウント数)−(Dモードでのダウンカウント数)
となっている。
以下に、図5および図8に示すMOSセンサにおいて、π/2m−1位相シフトコード生成回路112の具体構成について説明する。
図11(a)、図12(a)は、ジョンソンカウンタを用いた第1の構成例に係る位相シフトコード生成回路を示す回路図であり、図11(b)、図12(b)は、それぞれ第1の構成例に係る位相シフトコード生成回路における信号波形を示す図である。図11(a)はビット数2m−1が2の場合であり、図12(a)は、ビット数2m−1が4の場合である。ここで、mはバイナリを用いた場合のビット数を意味する。
周波数が非常に高くなってきた場合、クロック信号を分配する際の波形なまりの問題以前に、素子性能の限界などから高速クロックの生成が困難になってくる。これに対して、遅延ロックループ回路(以下、DLL)を用いることで、入力クロック信号の周波数を位相シフトコード生成回路を生成する位相シフトコードと同じ周波数レベルに入力クロック周波数を抑えることができる。
102 画素アレー
103 読み出し信号線
104 バイナリカウンタ
105 DAC
106 カラムA/D変換回路
107 比較器
108 デジタルメモリ
109 出力バッファ
112 π/2m−1位相シフトコード生成回路
113 位相シフトコード/バイナリ変換器
117 減算器
119 インバータ
120 クロック生成回路
121 クロック信号
122 アナログランプ電圧
123 比較器出力信号
125 位相シフトコード
126、127、128、228、327、348 出力信号バス
130 カウントモード切替信号
131 Up用ラッチ選択信号
132 Down用ラッチ選択信号
141 反転クロック信号
208 カラムカウンタ
218 U/Dカウンタ
308 ラッチ
318 U用ラッチ
328 D用ラッチ
338 シーケンサ
358 U用2m−1ビット・ラッチ
368 D用2m−1ビット・ラッチ
408 2m−1ビット・ラッチ
801 遅延部
802 位相比較器
803 電荷ポンプ回路
804 インバータ
805 MOSスイッチ
806 容量
807 クロックバッファ
901a、901b、901c、901d D型フリップフロップ
902a、902b、902c、902d インバータ
905、905a、905b 排他的論理和回路
Claims (15)
- 物理量を検知する感応素子が行列状に配置されてなる感応素子アレーと、
前記感応素子の1列、または複数列ごとに設けられ、各列の前記感応素子から出力される信号をデジタル信号に変換するためのカラムA/D変換回路と、
各列の前記カラムA/D変換回路から出力されるデジタル信号を伝送する出力信号バスと、
前記カラムA/D変換回路にカウンタ用クロック信号とラッチ用クロック信号とを供給するクロック生成回路と、
三角波を出力するD/Aコンバータとを備えた物理量検知装置であって、
前記各カラムA/D変換回路は、
所定の期間に前記感応素子から出力される前記信号と前記三角波の電位とを比較する比較器と、
前記カウンタ用クロック信号のパルスをカウントするとともに、前記比較器の出力が変化する時点での計数値を保持するカラムカウンタと、
前記ラッチ用クロック信号を受け、前記比較器からの出力が変化する時点での前記ラッチ用クロック信号の値を保持する1個または複数個のラッチを有し、前記カラムカウンタの計数値と前記ラッチが保持する値とを組み合わせて表現されるA/D変換値に応じた大きさの前記デジタル信号を前記出力信号バスに出力する物理量検知装置。 - 前記感応素子は受光部を有する画素であり、
前記感応素子アレーは画素アレーであり、
前記物理量検知装置は固体撮像装置であることを特徴とする請求項1に記載の物理量検知装置。 - 前記ラッチ用クロック信号は周波数が同じで位相が異なるs個の信号を含んでおり、
前記ラッチは複数個設けられ、且つ前記s個のクロック信号をそれぞれ保持しており、
前記ラッチに保持された値は前記A/D変換値の下位mビット(mは正の整数)を表現し、s=2(m−1) であることを特徴とする請求項1または2に記載の物理量検知装
置。 - 前記カウンタ用クロック信号の周波数は前記ラッチ用クロック信号と同じ周波数であることを特徴とする請求項3に記載の物理量検知装置。
- 前記各カラムA/D変換回路は、
前記カラムカウンタに保持された計数値と前記ラッチに保持された値とをコピーするための出力用メモリをさらに有しており、
前記物理量検知装置は、各列の前記出力用メモリに保持された前記A/D変換値を順次選択して前記出力信号バスに出力させる列選択手段をさらに備えていることを特徴とする請求項1〜4のうちいずれか1つに記載の物理量検知装置。 - 前記クロック生成回路から出力された周波数fのクロック信号から、周波数がfで位相がπ/sずつずれたs個の信号を生成して前記ラッチに供給する位相シフトコード生成回路をさらに備えていることを特徴とする請求項3に記載の物理量検知装置。
- 位相シフトコードで表現された前記ラッチの出力をバイナリコード表現に変換する位相シフトコード/バイナリ変換器をさらに備えていることを特徴とする請求項6に記載の物理量検知装置。
- 前記位相シフトコード生成回路には前記クロック信号が入力され、
前記位相シフトコード生成回路は複数の遅延段を含み、周波数が互いに同一で位相がπ/sずつずれたs個の信号を出力するDLL回路を有することを特徴とする請求項6または7に記載の物理量検知装置。 - 前記クロック生成回路から出力されたクロック信号を受け、前記D/Aコンバータにバイナリ値を出力するバイナリカウンタをさらに備え、
前記D/Aコンバータは、前記バイナリ値の入力に応じて前記三角波を出力することを特徴とする請求項1〜8のうちいずれか1つに記載の物理量検知装置。 - 前記カラムカウンタでの計数値は、前記カウンタ用クロック信号の立ち上がりエッジまたは立ち下がりエッジで変化することを特徴とする請求項1〜9のうちいずれか1つに記載の物理量検知装置。
- 前記カラムカウンタでの計数値は前記カウンタ用クロック信号の立ち上がりエッジで変化し、
前記物理量検知装置は、前記クロック生成回路と各列の前記ラッチとの間に介設された第1のインバータ、または各列の前記ラッチからの出力信号を反転させる第2のインバータを備えていることを特徴とする請求項1〜10のうちいずれか1つに記載の物理量検知装置。 - 前記ラッチに保持された値はバイナリコードにより前記A/D変換値の最下位側の1ビットまたは複数ビットを表現していることを特徴とする請求項1または2に記載の物理量検知装置。
- 前記カラムカウンタは前記感応素子から出力された信号の上位ビットをアップカウントするとともに、リセット時に前記感応素子から出力された信号の上位ビットをダウンカウントするアップダウンカウンタであり、
前記ラッチは、前記感応素子から出力された信号の下位ビットを保持するアップ用ラッチと、リセット時の前記感応素子から出力される信号の下位ビットを保持するダウン用ラッチとで構成されており、
前記出力信号バスには、前記アップ用ラッチの出力、前記ダウン用ラッチの出力、および前記カラムカウンタにおけるアップカウント時の計数値とダウンカウント時の計数値の差分が列ごとに出力されることを特徴とする請求項1〜12のうちいずれか1つに記載の物理量検知装置。 - 物理量を検知する感応素子が行列状に配置されてなる感応素子アレーと、前記感応素子の1列、または複数列ごとに設けられ、各々が比較器と、カラムカウンタと、1個または複数個のラッチとを有し、各列の前記感応素子から出力される信号をデジタル信号に変換するためのカラムA/D変換回路と、各列の前記カラムA/D変換回路から出力されるデジタル信号を伝送する出力信号バスと、前記カラムA/D変換回路にカウンタ用クロック信号とs個のラッチ用クロック信号とを供給するクロック生成回路と、三角波を出力するD/Aコンバータとを備えた物理量検知装置の駆動方法であって、
前記比較器が、前記感応素子から読み出された信号の電位と前記三角波の電位とを所定の期間に比較するステップ(a)と、
前記比較器による比較開始時から、前記カラムカウンタが前記カウンタ用クロック信号
のパルスをカウントするステップ(b)と、
前記ステップ(b)の後、前記比較器からの出力が変化する時点で前記カラムカウンタに入力される前記カウンタ用クロック信号がマスクされ、前記カラムカウンタの計数値を保持するステップ(c)と、
前記ステップ(b)の後、前記比較器からの出力が変化する時点でのs個の前記ラッチ用クロック信号のそれぞれの電位を前記ラッチが保持するステップ(d)と、
前記ステップ(d)で前記ラッチが保持する値を下位mビットとし、前記ステップ(c)で保持された前記カラムカウンタの計数値と組み合わせて表現される値をもとにして、所定の電圧のデジタル信号を前記カラムA/D変換回路が前記出力信号バスに出力するステップ(e)とを備えている物理量検知装置の駆動方法。 - 前記物理量検知装置は、前記各カラムA/D変換回路内に設けられ、前記カラムカウンタの出力部および前記ラッチの出力部に接続された出力用メモリと、列選択手段とをさらに備えており、
前記ステップ(e)では、全列分の前記感応素子から読み出された信号について前記ステップ(c)、(d)が終了した後、前記カラムカウンタと前記ラッチで保持されている全列分のデジタル信号を前記出力用メモリにコピーした後、前記感応素子アレーの次の選択行に対する、前記ステップ(a)の動作と並行して、前記列選択手段により前記出力用メモリから各列の前記デジタル信号を順次前記出力信号バスに読み出すことを特徴とする請求項14に記載の物理量検知装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203037A JP4953970B2 (ja) | 2007-08-03 | 2007-08-03 | 物理量検知装置およびその駆動方法 |
US12/127,384 US7671317B2 (en) | 2007-07-25 | 2008-05-27 | Physical quantity detecting apparatus and method for driving the same |
US12/683,917 US8039781B2 (en) | 2007-07-25 | 2010-01-07 | Physical quantity detecting apparatus and method for driving the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007203037A JP4953970B2 (ja) | 2007-08-03 | 2007-08-03 | 物理量検知装置およびその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009038726A JP2009038726A (ja) | 2009-02-19 |
JP4953970B2 true JP4953970B2 (ja) | 2012-06-13 |
Family
ID=40440245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007203037A Active JP4953970B2 (ja) | 2007-07-25 | 2007-08-03 | 物理量検知装置およびその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4953970B2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359521B2 (ja) * | 2009-04-24 | 2013-12-04 | ソニー株式会社 | バイナリ値変換回路およびその方法、ad変換装置、固体撮像素子、並びにカメラシステム |
JP5407523B2 (ja) * | 2009-04-24 | 2014-02-05 | ソニー株式会社 | 積分型ad変換装置、固体撮像素子、およびカメラシステム |
JP5372667B2 (ja) * | 2009-09-01 | 2013-12-18 | オリンパス株式会社 | Ad変換器および固体撮像装置 |
JP5452263B2 (ja) * | 2010-02-04 | 2014-03-26 | オリンパス株式会社 | データ処理方法および固体撮像装置 |
JP5493980B2 (ja) * | 2010-02-19 | 2014-05-14 | ソニー株式会社 | 固体撮像素子、およびカメラシステム |
JP5799531B2 (ja) * | 2010-04-30 | 2015-10-28 | ソニー株式会社 | A/d変換器、a/d変換方法、固体撮像素子およびカメラシステム |
JP5728826B2 (ja) | 2010-04-30 | 2015-06-03 | ソニー株式会社 | カラムa/d変換器、カラムa/d変換方法、固体撮像素子およびカメラシステム |
JP2011239214A (ja) * | 2010-05-11 | 2011-11-24 | Asahi Kasei Electronics Co Ltd | A/d変換器 |
JP5528204B2 (ja) * | 2010-05-14 | 2014-06-25 | パナソニック株式会社 | 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法 |
JP5536584B2 (ja) * | 2010-08-06 | 2014-07-02 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
KR101936971B1 (ko) | 2011-03-30 | 2019-01-09 | 소니 주식회사 | A/d 변환기, 고체 촬상 장치 및 구동 방법, 및 전자 기기 |
JP5738739B2 (ja) | 2011-10-27 | 2015-06-24 | オリンパス株式会社 | 固体撮像装置 |
JP5722275B2 (ja) | 2012-05-10 | 2015-05-20 | オリンパス株式会社 | A/d変換回路および固体撮像装置 |
JP5687664B2 (ja) | 2012-08-03 | 2015-03-18 | オリンパス株式会社 | Ad変換回路および固体撮像装置 |
JP5904899B2 (ja) | 2012-08-06 | 2016-04-20 | オリンパス株式会社 | 撮像装置 |
JP5941793B2 (ja) * | 2012-08-28 | 2016-06-29 | オリンパス株式会社 | Ad変換回路および固体撮像装置 |
JP5911408B2 (ja) | 2012-09-19 | 2016-04-27 | オリンパス株式会社 | Ad変換回路および固体撮像装置 |
JP6273126B2 (ja) * | 2013-11-14 | 2018-01-31 | キヤノン株式会社 | Ad変換器、固体撮像素子および撮像システム |
JP6274898B2 (ja) * | 2014-02-17 | 2018-02-07 | キヤノン株式会社 | 固体撮像装置及びカメラ |
JP5739040B2 (ja) * | 2014-04-24 | 2015-06-24 | オリンパス株式会社 | 時間検出回路、ad変換器、および固体撮像装置 |
US9287890B2 (en) | 2014-05-12 | 2016-03-15 | Olympus Corporation | Analog-to-digital converter and solid-state imaging apparatus |
JP6192790B2 (ja) * | 2016-10-06 | 2017-09-06 | キヤノン株式会社 | 撮像装置および撮像システム |
KR101905690B1 (ko) | 2017-02-08 | 2018-11-21 | 서강대학교산학협력단 | 지연소자를 이용한 멀티플렉싱 신호처리 장치 |
JP7222914B2 (ja) * | 2017-11-29 | 2023-02-15 | ヌヴォトンテクノロジージャパン株式会社 | 固体撮像装置、撮像システム |
KR102114334B1 (ko) * | 2017-12-20 | 2020-05-22 | 서강대학교산학협력단 | 군집화와 딥러닝을 이용한 멀티플렉싱 신호 처리 장치 및 방법 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3507800B2 (ja) * | 2001-02-02 | 2004-03-15 | 有限会社リニアセル・デザイン | アナログ−デジタル変換器及びこれを用いたイメージセンサ |
JP4069203B2 (ja) * | 2003-03-31 | 2008-04-02 | 国立大学法人静岡大学 | イメージセンサ用2段階a/d変換器 |
JP4655500B2 (ja) * | 2004-04-12 | 2011-03-23 | ソニー株式会社 | Ad変換装置並びに物理量分布検知の半導体装置および電子機器 |
JP2008306695A (ja) * | 2007-05-10 | 2008-12-18 | Sony Corp | データ転送回路、固体撮像素子、およびカメラシステム |
-
2007
- 2007-08-03 JP JP2007203037A patent/JP4953970B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009038726A (ja) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4953970B2 (ja) | 物理量検知装置およびその駆動方法 | |
US7671317B2 (en) | Physical quantity detecting apparatus and method for driving the same | |
JP4953959B2 (ja) | 物理量検知装置およびその駆動方法 | |
US7859583B2 (en) | Solid-state image capture device, analog/digital conversion method for solid state image capture device, and image capture device | |
US7990304B2 (en) | Double data rate (DDR) counter, analog-to-digital converter (ADC) using the same, CMOS image sensor using the same and methods in DDR counter, ADC and CMOS image sensor | |
US8395539B2 (en) | Double data rate (DDR) counter, analog-to-digital converter (ADC) using the same, CMOS image sensor using the same and methods in DDR counter, ADC and CMOS image sensor | |
US7952510B2 (en) | Solid-state imaging device, driving method thereof, and camera | |
US9479189B2 (en) | A/D converter, solid-state imaging device and camera system | |
JP4289206B2 (ja) | カウンタ回路 | |
JP5407523B2 (ja) | 積分型ad変換装置、固体撮像素子、およびカメラシステム | |
JP5493934B2 (ja) | デューティ補正回路、遅延同期ループ回路、カラムa/d変換器、固体撮像素子およびカメラシステム | |
JP4853445B2 (ja) | A/d変換回路、固体撮像素子、およびカメラシステム | |
JP4743227B2 (ja) | Ad変換方法およびad変換装置、並びに物理量分布検知の半導体装置および電子機器 | |
JP5251592B2 (ja) | 固体撮像装置、撮像装置、半導体装置 | |
US20110122274A1 (en) | Ddr counter circuits, analog to digital converters, image sensors and digital imaging systems including the same | |
JP2011023887A (ja) | A/d変換器及びそれを備えた固体撮像装置 | |
WO2011141977A1 (ja) | 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法 | |
CN111193508A (zh) | 具有冗余位的两级格雷码计数器 | |
JP2011166197A (ja) | 信号伝送回路、カラムa/d変換器、固体撮像素子およびカメラシステム | |
CN112866597A (zh) | 格雷计数器和包括格雷计数器的图像传感器 | |
JP5234157B2 (ja) | A/d変換方法およびカメラシステム | |
JP2009089049A (ja) | 半導体装置、固体撮像素子、およびカメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4953970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |