JP4843362B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4843362B2 JP4843362B2 JP2006123919A JP2006123919A JP4843362B2 JP 4843362 B2 JP4843362 B2 JP 4843362B2 JP 2006123919 A JP2006123919 A JP 2006123919A JP 2006123919 A JP2006123919 A JP 2006123919A JP 4843362 B2 JP4843362 B2 JP 4843362B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- source
- lines
- data
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5621—Multilevel programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5643—Multilevel memory comprising cache storage devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/565—Multilevel memory comprising elements in triple well structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
図2は、第1の実施形態に係る半導体記憶装置、具体的には例えば4値(2ビット)のデータを記憶するNANDフラッシュメモリの構成を示している。
(2)メモリセル3,4の第1ページ
(3)メモリセル1,2の第2ページ
(4)メモリセル4,5の第1ページ
(5)メモリセル3,4の第2ページ
(6)メモリセル7,8の第1ページ
(7)メモリセル5,6の第2ページ
(8)図示せぬ他のメモリセル
(9)メモリセル7,8の第2ページ
(読み出し動作)
図7(a)に示すように、第1ページ書き込み後、メモリセルのデータは、“0”又は“1”となっている。このため、ワード線とソース線の電位差をこれらのデータの閾値電圧の中間の電位“a”に設定して読み出し動作を行なうことにより、これらのデータを読み出すことができる。また、図7(b)に示すように、第2ページ書き込み後、メモリセルのデータは、“0”、“2”、“3”、“4”のいずれかにある。このため、ワード線とソース線の電位差を“b”、“c”、“d”に設定することにより、これらのデータを読み出すことができる。
(プログラム)
プログラム動作のフローチャートを図11に示す。
図6に示す信号BLC1をVdd+Vthに設定し、PDCにデータ“1”(書き込みを行なわない)が記憶されている時は、ビット線がVddになり、データ“0”(書き込みを行なう)ときは、ビット線がVssになる。ここで、選択されているブロックのセレクト線SGSをVdd、選択ワード線にVpgm(20V)、非選択ワード線にVpass(10V)を印加すると、ビット線がVssになっている場合、セルのチャネルがVss、ワード線がVpgmとなるため書き込みが行なわれる。一方、ビット線がVddになっている場合、セルのチャネルがVssではなく、Vpgm又はVpassを上げることにより、カップリングで高い電位に上がるためプログラムが行われない。第1ページの書き込みにより、メモリセルのデータは、図7(a)に示すように、データ“0”とデータ“1”になる。
メモリセルは、第1ページではレベル“a”により、プログラムベリファイされる。プログラムベリファイ動作は、リード動作と殆ど同じである。
先ず、セルへの書き込みの前に、第1ページのメモリセルのデータが“0”か“2”であるかを判断するため、内部リード動作を行なう。この内部リード動作は、前述した負レベルリードと同様であり、ワード線にレベル“a”を供給して読み出し動作を行なう。
この後、各データキャッシュに記憶されたデータが操作される。すなわち、SDCのデータがPDCに転送され、PDCのデータがDDCに転送される。次に、DDCのデータが反転されてSDCに転送される。この後、PDCのデータがDDCに転送される。次に、DDCのデータが反転されてPDCに転送される。この後、PDCのデータがDDCに転送される。このような操作をすることにより、メモリセルのデータを“0”にする場合(第1ページにおいてデータ“1”、第2ページにおいてデータ“1”)、PDC、DDC、SDCは全てハイレベルに設定される。
消去動作は、図1に破線で示すブロック単位に実行される。消去後、セルの閾値電圧分布は、図7(c)に示すように、データ“0”となる。
第1の実施形態において、各ビット線BL0e〜BL8koに沿って、サブソース線SRC0e〜SRC8koがそれぞれ配置されている。各ビット線に隣接してサブソース線を配置する場合、ビット線とサブソース線の間隔が狭まり製造が困難となる。そこで、第2の実施形態は、隣接するビット線及び隣接するサブソース線を異なる層に配置している。
上記第2の実施形態において、隣接する活性領域AAは接続部CPにより接続されていた。これに対して、第3の実施形態は、接続部CPを形成せずに活性領域AAを接続している。
図17(a)(b)は、第4の実施形態を示すものであり、図15(a)(b)、図16と同一部分には同一符号を付す。
Claims (5)
- 複数のワード線と、複数のビット線と、複数の前記ワード線及び複数の前記ビット線に接続された複数のメモリセルが配置されたメモリセルアレイと、
前記複数のビット線のそれぞれに沿って配置され、前記複数のメモリセルのそれぞれのソースに接続される複数のソース線と
を具備し、
複数の前記ビット線は、奇数番目のビット線である第1ビット線及び、偶数番目のビット線である第2のビット線を含み、複数の前記ソース線は第1、第2のソース線を含み、前記第1のソース線は前記第1のビット線に沿って配置され、前記第2のソース線は前記第2のビット線に沿って配置され、前記第1のソース線及び前記第1のビット線と前記第2のソース線及び前記第2のビット線は、異なる層に形成されていることを特徴とする半導体記憶装置。 - 前記第1のソース線と前記第2のソース線は、接続されていることを特徴とする請求項1記載の半導体記憶装置。
- データの読み出し時に前記第1、第2のソース線に一定の電圧を供給する電圧発生回路をさらに具備することを特徴とする請求項1記載の半導体記憶装置。
- 前記複数のメモリセルのソースと前記第1、第2のソース線とを接続する複数の第1の選択ゲートと、前記複数のメモリセルのドレインと前記第1、第2のビット線とを接続する複数の第2の選択ゲートとをさらに有し、前記複数の第1の選択ゲートは、前記第1、第2のビット線が充電された後オン状態とされ、前記第1、第2のビット線の電荷を前記第1、第2のソース線に放電させることを特徴とする請求項1記載の半導体記憶装置。
- 前記第1のビット線と前記第1のソース線が配置される第1の層と、前記第2のビット線と前記第2のソース線が配置される第2の層との間に形成され、前記第1のソース線と前記第2のソース線とを接続する配線層をさらに具備することを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123919A JP4843362B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体記憶装置 |
US11/737,413 US7839686B2 (en) | 2006-04-27 | 2007-04-19 | Semiconductor memory device capable of executing high-speed read |
KR1020070040945A KR100922648B1 (ko) | 2006-04-27 | 2007-04-26 | 고속 판독 실행 가능한 반도체 메모리 디바이스 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006123919A JP4843362B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007299438A JP2007299438A (ja) | 2007-11-15 |
JP4843362B2 true JP4843362B2 (ja) | 2011-12-21 |
Family
ID=38648153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006123919A Active JP4843362B2 (ja) | 2006-04-27 | 2006-04-27 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7839686B2 (ja) |
JP (1) | JP4843362B2 (ja) |
KR (1) | KR100922648B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4768256B2 (ja) * | 2004-12-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
US7663932B2 (en) * | 2007-12-27 | 2010-02-16 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
KR20090075062A (ko) * | 2008-01-03 | 2009-07-08 | 삼성전자주식회사 | 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을구비하는 메모리 셀 어레이를 구비하는 반도체 메모리 장치 |
KR101513714B1 (ko) * | 2008-07-09 | 2015-04-21 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
JP5377131B2 (ja) | 2009-07-17 | 2013-12-25 | 株式会社東芝 | 半導体記憶装置 |
JP5025703B2 (ja) * | 2009-09-25 | 2012-09-12 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2011119530A (ja) * | 2009-12-04 | 2011-06-16 | Toshiba Corp | 半導体記憶装置 |
US20120268978A1 (en) * | 2011-02-04 | 2012-10-25 | Noboru Shibata | Semiconductor memory device in which capacitance between bit lines is reduced, and method of manufacturing the same |
JP2013004123A (ja) | 2011-06-14 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8988947B2 (en) * | 2013-03-25 | 2015-03-24 | Sandisk Technologies Inc. | Back bias during program verify of non-volatile storage |
JP2017054562A (ja) * | 2015-09-08 | 2017-03-16 | 株式会社東芝 | 半導体記憶装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646886A (en) * | 1995-05-24 | 1997-07-08 | National Semiconductor Corporation | Flash memory having segmented array for improved operation |
JP4246831B2 (ja) * | 1999-02-08 | 2009-04-02 | 株式会社東芝 | 半導体集積回路装置のデータ判別方法 |
JP2000294658A (ja) * | 1999-04-02 | 2000-10-20 | Matsushita Electronics Industry Corp | 不揮発性半導体記憶装置及びその駆動方法 |
TW475267B (en) | 1999-07-13 | 2002-02-01 | Toshiba Corp | Semiconductor memory |
JP2001085547A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその読み出し方法 |
JP3679970B2 (ja) * | 2000-03-28 | 2005-08-03 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP2004030795A (ja) * | 2002-06-26 | 2004-01-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその検査方法 |
JP4061985B2 (ja) * | 2002-06-26 | 2008-03-19 | ソニー株式会社 | 不揮発性半導体記憶装置 |
JP2004111478A (ja) * | 2002-09-13 | 2004-04-08 | Sharp Corp | 不揮発性半導体記憶装置およびその製造方法 |
US6657891B1 (en) | 2002-11-29 | 2003-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing multivalued data |
JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
US6859397B2 (en) | 2003-03-05 | 2005-02-22 | Sandisk Corporation | Source side self boosting technique for non-volatile memory |
JP3884448B2 (ja) * | 2004-05-17 | 2007-02-21 | 株式会社東芝 | 半導体記憶装置 |
JP4153856B2 (ja) * | 2003-09-30 | 2008-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2005116119A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4429036B2 (ja) * | 2004-02-27 | 2010-03-10 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4331070B2 (ja) * | 2004-08-06 | 2009-09-16 | 株式会社東芝 | 半導体記憶装置 |
JP4768256B2 (ja) | 2004-12-16 | 2011-09-07 | 株式会社東芝 | 半導体記憶装置 |
JP5076361B2 (ja) * | 2006-05-18 | 2012-11-21 | 株式会社日立製作所 | 半導体装置 |
US8072811B2 (en) * | 2008-05-07 | 2011-12-06 | Aplus Flash Technology, Inc, | NAND based NMOS NOR flash memory cell, a NAND based NMOS NOR flash memory array, and a method of forming a NAND based NMOS NOR flash memory array |
-
2006
- 2006-04-27 JP JP2006123919A patent/JP4843362B2/ja active Active
-
2007
- 2007-04-19 US US11/737,413 patent/US7839686B2/en active Active
- 2007-04-26 KR KR1020070040945A patent/KR100922648B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2007299438A (ja) | 2007-11-15 |
US7839686B2 (en) | 2010-11-23 |
US20070253272A1 (en) | 2007-11-01 |
KR100922648B1 (ko) | 2009-10-19 |
KR20070105918A (ko) | 2007-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928752B2 (ja) | 半導体記憶装置 | |
JP5065594B2 (ja) | 半導体記憶装置 | |
JP4768256B2 (ja) | 半導体記憶装置 | |
JP4843362B2 (ja) | 半導体記憶装置 | |
JP5142478B2 (ja) | 半導体記憶装置 | |
JP4713873B2 (ja) | 半導体記憶装置 | |
JP5414550B2 (ja) | 半導体記憶装置 | |
JP4041057B2 (ja) | 不揮発性半導体記憶装置 | |
KR101097687B1 (ko) | 소거 시간을 단축하는 것이 가능한 반도체 기억 장치 | |
JP5305751B2 (ja) | 半導体記憶装置 | |
JP2010225220A (ja) | 不揮発性半導体記憶装置、及びそのデータ書き込み方法 | |
JP5193815B2 (ja) | 半導体記憶装置 | |
JP4489084B2 (ja) | 不揮発性半導体記憶装置 | |
JP5216908B2 (ja) | 半導体記憶装置 | |
JP5197730B2 (ja) | 半導体記憶装置 | |
KR100894588B1 (ko) | 반도체 기억 장치 | |
JP2011141944A (ja) | 半導体記憶装置 | |
JP2012014827A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4843362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |