JP5305751B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5305751B2 JP5305751B2 JP2008160691A JP2008160691A JP5305751B2 JP 5305751 B2 JP5305751 B2 JP 5305751B2 JP 2008160691 A JP2008160691 A JP 2008160691A JP 2008160691 A JP2008160691 A JP 2008160691A JP 5305751 B2 JP5305751 B2 JP 5305751B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- word line
- data
- cell
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
図1は、メモリセルに2値(1ビット)、又は4値(2ビット)を記憶するNAND型フラッシュメモリの構成を示している。
図9(a)に示す1つのセルに1ビットを記憶する2値の場合、メモリセルのデータは、データ“0”又は“1”として存在する。このため、これらデータの閾値電圧の中間のレベル“a”で読み出し動作を行うことにより、これらデータを読み出すことができる。
(プログラム)
図11は、プログラム動作の波形を示し、図12は、第1ページのプログラム動作を示し、図13は、第2ページのプログラム動作を示している。図11乃至図13を参照してプログラム動作について説明する。
書き込みデータを外部より入力し、全てのデータ記憶回路10内のSDCに記憶する(S11)。書き込みコマンドが入力されると、全てのデータ記憶回路10内のSDCのデータがPDCに転送される(S12)。外部よりデータ“1”(書き込みを行なわない)が入力されると、PDCのノードN1aはハイレベルになり、データ“0”(書き込みを行なう)が入力されるとローレベルとなる。以後、PDCのデータはデータ記憶回路10のN1aの電位、SDCのデータはデータ記憶回路10のN2aの電位とする。
図7に示すデータ記憶回路10の信号BLC1、BLCLAMP、BLSをVdd+Vthに設定すると、PDCにデータ“1”(書き込みを行なわない)が記憶されている時、ビット線がVddとなり、データ“0”(書き込みを行なう)が記憶されている時、ビット線がVssになる。また、図2の場合は、選択されたワード線に接続され、非選択ページのセル(ビット線が非選択である)は、書き込まれてはならないため、これらのセルに接続されているビット線もVddに設定する。
2値の場合、又は、4値の第1ページ場合のプログラムベリファイでは、図9(a)に示すベリファイレベル“a’”を用いてプログラムベリファイ動作が行われる(S14)。先ず、選択されているセルのウェル、ソース線、非選択ビット線の電位がVssに設定される。この後、選択ワード線にベリファイ電圧(読み出し時の電圧(a=0V)より若干高い電圧(a’=0.5V)が供給され、メモリセルの閾値電圧が読み出される。プログラムベリファイ動作は、前述したリード動作とほぼ同様であるため、具体的な説明は省略する。
本実施形態の場合、プログラムループの最初は、書き込みメモリセルの数が多い。このため、セルのチャネルがVssになっているセルが多い。しかし、プログラムループの終盤に近づくに従い、非書き込みセルの数が多くなり、書き込みセルの数が少なくなる。このため、セルのチャネルがブーストされるセルが多くなる。チャネルがブーストされるセルが多くなると、カップリングで上がる選択ワード線の電位は高くなる。この状況は、プログラムのループ回数が進むと共に隣接ワード線のカップリングにより選択ワード線のVpgmが上昇するため、本実施形態のプログラム動作にとって都合が良い。
図13に示す4値の第2ページプログラムにおいて、アドレスにより第2ページが選択され、第2ページのデータがSDCにロードされる(S21)。第2ページプログラムでは、第1ページプログラムにより、メモリセルに書き込みが行なわれたかどうかを調べる必要がある。このため、読み出しレベル“a”を用いてメモリセルのデータが読み出される(S22)。読み出されたデータは、PDCに保持される。この後、DDC0、DDC1、TDCを用いて、SDCにロードされた書き込みデータと、PDCに読み出されたデータが操作され、PDCにデータが設定される(S23)。例えば第1ページのデータが“1”で第2ページのデータが“1”である場合、PDCにデータ“1”が設定される。第1ページのデータが“1”で第2ページのデータが“0”である場合、PDCにデータ“0”が設定される。第1ページのデータが“0”で第2ページのデータが“0”である場合、PDCにデータ“1”が設定される。第1ページのデータが“0”で第2ページのデータが“1”である場合、PDCにデータ“0”が設定される。
消去動作は、図3の点線で示すブロック単位で行われる。消去後、セルの閾値は、図9(c)に示すように、メモリセルのデータ“0”となる。
通常、チップの出荷前のテストは、全セルに対して書き込み動作が行なわれる。このテストは、テスト時間を短縮するため、全ワード線にVpgmを供給して行われる。しかし、第1の実施形態において説明したように、本発明の場合、選択ワード線の電位は、非選択ワード線をVpass_LからVpassに上げるときのカップリングを利用して、選択ワード線の電位をVpgm_LからVpgmに上げている。このため、全ワード線をテストするために時間を要することとなる。
Claims (5)
- ワード線、及びビット線に接続され、n値(nは2以上の自然数)のうちの1値を記憶する複数のメモリセルがマトリックス状に配置されて構成されたメモリセルアレイと、
入力データに応じて前記ワード線、ビット線の電圧を制御し、前記メモリセルにデータを書き込む制御回路とを具備し、
前記制御回路は、書き込み動作時、選択セルのワード線に第1の電圧を供給し、前記選択セルに隣接する少なくとも1つのワード線に第2の電圧を供給した後、前記選択セルに隣接する少なくとも1つのワード線の電圧を前記第2の電圧から第3の電圧(第2の電圧<第3の電圧)とし、前記選択セルのワード線の電圧を前記第1の電圧から第4の電圧(第1電圧<第4の電圧)とすることを特徴とする半導体記憶装置。 - 前記選択セルのワード線は、第1の選択トランジスタに接続され、前記選択セルに隣接する少なくとも1つのワード線は、第2の選択トランジスタに接続され、前記第1の選択トランジスタと前記第2の選択トランジスタのゲート電極は共通接続され、共通電圧が供給されることを特徴とする請求項1記載の半導体記憶装置。
- 前記第1の選択トランジスタと前記第2の選択トランジスタのゲート電極に供給される前記共通電圧は、選択セルのワード線に前記第1の電圧を供給し、前記選択セルに隣接する少なくとも1つのワード線に前記第2の電圧を供給するため、第5の電圧を供給した後、第6の電圧(第5の電圧=>第6の電圧>第3の電圧)に設定されることを特徴とする請求項2記載の半導体記憶装置。
- 前記選択セルに隣接する少なくとも1つのワード線は、前記選択セルのワード線の両隣にそれぞれ1本ずつ配置されていることを特徴とする請求項2記載の半導体記憶装置。
- 前記第2の電圧は、前記第1の電圧以下であることを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160691A JP5305751B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体記憶装置 |
KR1020090022591A KR101038609B1 (ko) | 2008-06-19 | 2009-03-17 | 기입 전압을 낮게 하는 것이 가능한 반도체 기억 장치 |
US12/407,295 US8004889B2 (en) | 2008-06-19 | 2009-03-19 | Semiconductor memory device capable of lowering a write voltage |
US13/179,964 US8331148B2 (en) | 2008-06-19 | 2011-07-11 | Semiconductor memory device capable of lowering a write voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008160691A JP5305751B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003349A JP2010003349A (ja) | 2010-01-07 |
JP5305751B2 true JP5305751B2 (ja) | 2013-10-02 |
Family
ID=41431129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008160691A Active JP5305751B2 (ja) | 2008-06-19 | 2008-06-19 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8004889B2 (ja) |
JP (1) | JP5305751B2 (ja) |
KR (1) | KR101038609B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011204298A (ja) * | 2010-03-24 | 2011-10-13 | Toshiba Corp | 不揮発性半導体メモリ |
JP2011222089A (ja) * | 2010-04-09 | 2011-11-04 | Toshiba Corp | 半導体記憶装置とその制御方法 |
US9478983B2 (en) * | 2012-08-09 | 2016-10-25 | Honeywell Scanning & Mobility | Current-limiting battery usage within a corded electronic device |
US9286987B1 (en) * | 2014-09-09 | 2016-03-15 | Sandisk Technologies Inc. | Controlling pass voltages to minimize program disturb in charge-trapping memory |
US10096356B2 (en) * | 2015-12-04 | 2018-10-09 | Toshiba Memory Corporation | Method of operation of non-volatile memory device |
US9666282B1 (en) * | 2016-05-03 | 2017-05-30 | Micron Technology, Inc. | Program inhibiting in memory devices |
JP2017220025A (ja) * | 2016-06-07 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10726922B2 (en) * | 2018-06-05 | 2020-07-28 | Sandisk Technologies Llc | Memory device with connected word lines for fast programming |
WO2021223075A1 (en) * | 2020-05-06 | 2021-11-11 | Yangtze Memory Technologies Co., Ltd. | Non-volatile memory device and control method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0145475B1 (ko) * | 1995-03-31 | 1998-08-17 | 김광호 | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 |
KR100253868B1 (ko) * | 1995-11-13 | 2000-05-01 | 니시무로 타이죠 | 불휘발성 반도체기억장치 |
JP2000049245A (ja) * | 1998-07-31 | 2000-02-18 | Sony Corp | 不揮発性半導体メモリセル、及び不揮発性半導体メモリセルにおけるデータ書き込み制御方法 |
JP3730508B2 (ja) * | 2000-11-13 | 2006-01-05 | 株式会社東芝 | 半導体記憶装置およびその動作方法 |
KR100502412B1 (ko) * | 2002-10-23 | 2005-07-19 | 삼성전자주식회사 | 불 휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 |
US6657891B1 (en) * | 2002-11-29 | 2003-12-02 | Kabushiki Kaisha Toshiba | Semiconductor memory device for storing multivalued data |
JP3935139B2 (ja) | 2002-11-29 | 2007-06-20 | 株式会社東芝 | 半導体記憶装置 |
JP4012211B2 (ja) * | 2005-04-20 | 2007-11-21 | 株式会社東芝 | 半導体集積回路装置およびその書き込み方法 |
KR100697284B1 (ko) * | 2005-05-02 | 2007-03-20 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
KR100655430B1 (ko) * | 2005-11-17 | 2006-12-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법 |
KR100770754B1 (ko) * | 2006-10-12 | 2007-10-29 | 삼성전자주식회사 | 비휘발성 반도체 메모리 장치 및 그것의 프로그램 방법 |
-
2008
- 2008-06-19 JP JP2008160691A patent/JP5305751B2/ja active Active
-
2009
- 2009-03-17 KR KR1020090022591A patent/KR101038609B1/ko active IP Right Grant
- 2009-03-19 US US12/407,295 patent/US8004889B2/en active Active
-
2011
- 2011-07-11 US US13/179,964 patent/US8331148B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR20090132491A (ko) | 2009-12-30 |
JP2010003349A (ja) | 2010-01-07 |
US20110261619A1 (en) | 2011-10-27 |
US8004889B2 (en) | 2011-08-23 |
US20090316479A1 (en) | 2009-12-24 |
KR101038609B1 (ko) | 2011-06-03 |
US8331148B2 (en) | 2012-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4928752B2 (ja) | 半導体記憶装置 | |
KR100674546B1 (ko) | 네가티브 임계 전압을 설정하는 것이 가능한 반도체 기억장치 | |
JP5065594B2 (ja) | 半導体記憶装置 | |
JP5142478B2 (ja) | 半導体記憶装置 | |
JP5305751B2 (ja) | 半導体記憶装置 | |
JP5414550B2 (ja) | 半導体記憶装置 | |
JP4713873B2 (ja) | 半導体記憶装置 | |
JP4041057B2 (ja) | 不揮発性半導体記憶装置 | |
KR100922648B1 (ko) | 고속 판독 실행 가능한 반도체 메모리 디바이스 | |
KR101097687B1 (ko) | 소거 시간을 단축하는 것이 가능한 반도체 기억 장치 | |
JP5127350B2 (ja) | 半導体記憶装置 | |
JP5193815B2 (ja) | 半導体記憶装置 | |
JP2013232259A (ja) | 半導体記憶装置 | |
KR100756711B1 (ko) | 데이터의 파괴를 방지하는 반도체 메모리 장치 | |
JP4489084B2 (ja) | 不揮発性半導体記憶装置 | |
JP5216908B2 (ja) | 半導体記憶装置 | |
KR100894588B1 (ko) | 반도체 기억 장치 | |
JP2011141944A (ja) | 半導体記憶装置 | |
JP2012014827A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130625 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5305751 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |