JP5377131B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5377131B2
JP5377131B2 JP2009169258A JP2009169258A JP5377131B2 JP 5377131 B2 JP5377131 B2 JP 5377131B2 JP 2009169258 A JP2009169258 A JP 2009169258A JP 2009169258 A JP2009169258 A JP 2009169258A JP 5377131 B2 JP5377131 B2 JP 5377131B2
Authority
JP
Japan
Prior art keywords
bit line
line selection
well
selection transistors
blo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009169258A
Other languages
English (en)
Other versions
JP2011023661A (ja
Inventor
克明 磯部
昇 柴田
俊記 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009169258A priority Critical patent/JP5377131B2/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US12/817,697 priority patent/US8295090B2/en
Publication of JP2011023661A publication Critical patent/JP2011023661A/ja
Priority to US13/608,713 priority patent/US9129688B2/en
Application granted granted Critical
Publication of JP5377131B2 publication Critical patent/JP5377131B2/ja
Priority to US14/812,771 priority patent/US9633736B2/en
Priority to US15/459,516 priority patent/US9934861B2/en
Priority to US15/911,438 priority patent/US10347341B2/en
Priority to US16/422,190 priority patent/US10783971B2/en
Priority to US17/023,825 priority patent/US11302398B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Description

本発明は、例えばＮＡＮＤ型フラッシュメモリに係わり、チップサイズの小型化が可能な半導体記憶装置に関する。
ＮＡＮＤ型フラッシュメモリは、ロウ及びカラムに配置された複数のメモリセルのうち、ロウに並んだ半数のセルに対して書き込み、又は読み出し動作が行なわれる。すなわち、カラムに配置された複数のセルは偶数番目のビット線ＢＬｅ、又は奇数番目のビット線ＢＬｏに接続される。データの書き込み、又は読み出し時、一対のビット線ＢＬｅ、ＢＬｏの一方は、一対の第１のビット線選択トランジスタによりセンスアンプＳＡに接続される。これら第１のビット線選択トランジスタのゲート電極には信号ＢＬＳｅ又はＢＬＳｏが供給される。さらに、一対のビット線ＢＬｅ、ＢＬｏのうち、非選択ビット線には、一定のＢＬ電圧が供給される。このため、ビット線ＢＬｅ、ＢＬｏには一対の第２のビット線選択トランジスタが接続されている。これら第２のビット線選択トランジスタのゲート電極には、信号ＢＩＡＳｅ又はＢＩＡＳｏが供給され、この信号ＢＩＡＳｅ又はＢＩＡＳｏにより第２のビット線選択トランジスタの一方が選択される。
ところで、上記第１、第２のビット線選択トランジスタは、Ｐ型基板（Ｐｓｕｂ）上に配置されている。また、メモリセルアレイは、Ｐｓｕｂ内に形成されたＮ型のウェル領域（ＮＷＥＬＬ）の中にメモリセル用のＰ型ウェル領域（ＣＰＷＥＬＬ）を形成し、このＣＰＷＥＬＬ内に設けられている。
ＮＡＮＤ型フラッシュメモリは、消去時に、Ｐｓｕｂ＝０Ｖ、ＮＷＥＬＬ＝ＣＰＷＥＬＬ＝Ｖｅｒａ（消去電圧：例えば２０Ｖ）設定され、消去したいブロックに含まれる複数のワード線ＷＬが０Ｖに設定される。ＣＰＷＥＬＬをＶｅｒａに設定すると、セルソース線ＣＥＬＳＲＣやビット線がフォワードバイアスになるため、これらセルソース線ＣＥＬＳＲＣやビット線も同様にＶｅｒａとなる。第１、第２のビット線選択トランジスタはＰｓｕｂ（０Ｖ）上に設けられているため、ビット線がＶｅｒａとなった場合、第１、第２のビット線選択トランジスタにもＶｅｒａが印加される。このため、第１、第２のビット線選択トランジスタを高耐圧トランジスタにより構成する必要がある。しかし、高耐圧トランジスタはチャネル長や拡散層のサイズが大きいため、チップサイズが大きくなるという問題がある。
また、微細化が進むに従い、ビット線などの配線のピッチが狭まる。２本のビット線ＢＬｅ、ＢＬｏの一方を選択してセンスアンプビット線ＳＡＢＬに接続し、このビット線ＳＡＢＬがセンスアンプに接続される。センスアンプは低耐圧トランジスタで構成されているため、ＳＡＢＬの電圧は、Ｖｄｄ（２．５Ｖ）以下にする必要がある。第１、第２のビット線選択トランジスタは、その構成上、Ｖｅｒａが印加されるとビット線と、Ｖｄｄ以下の電圧が印加されるビット線ＳＡＢＬとが近接する配線構造が生じる。このような配線構造の場合、素子の微細化が進むに従い、配線間の耐圧を保持することが困難となる。
そこで、ＣＰＷＥＬＬ内に第１、第２のビット線選択トランジスタを配置する技術が開示されている（例えば特許文献１参照）。この構成の場合、第１、第２のビット線選択トランジスタがＣＰＷＥＬＬに形成されているため、第１、第２のビット線選択トランジスタを低耐圧化することが可能である。しかし、この場合、第１のビット線選択トランジスタは、メモリセルアレイに対してセンスアンプ側に配置され、第２のビット線選択トランジスタは、メモリセルアレイに対して、センスアンプと反対側に配置されている。このため、第２のビット線選択トランジスタを駆動するための電源を生成する電圧生成回路もメモリセルアレイに対して、センスアンプと反対側に配置しなければならない。一般に、電源パッドはセンスアンプ側に配置されているため、電源パッドと電圧生成回路とを接続する配線が長くなり、チップサイズが大きくなるという問題が発生する。
ここで、ＮＡＮＤ型フラッシュメモリの読み出し動作を簡単に説明する。一対のビット線ＢＬｅ、ＢＬｏのうち、ＢＬｅを選択ビット線とした場合、このビット線を選択する第１のビット線選択トランジスタのゲート電極に供給される信号ＢＬＳｅがハイレベルとされ、信号ＢＬＳｏがローレベルとされる。このため、ＢＬｅが第１のビット線選択トランジスタを介してセンスアンプに接続される。また、信号ＢＩＡＳｏがハイレベルとされ、信号ＢＩＡＳｅがローレベルとされることにより、第２のビット線選択トランジスタにより、非選択ビット線ＢＬｏに電位ＢＬＣＲＬが設定される。ＢＬｅとＢＬｏは並行に配置されているため、ＢＬｅが選択された場合、隣接するＢＬｏは電位ＢＬＣＲＬに設定され、ＢＬｏはＢＬｅのシールドとしての役割を果たす。すなわち、選択されたＢＬｅはセルの閾値電圧によってセル電流が流れるため、ＢＬｅの電位が振幅する。ＢＬｅの電位変化が他の選択ＢＬｅに影響を与えないため、ＢＬｏによってシールドすることにより、読み出しマージンを向上している。
また、ＢＬｅにセル電流が流れると、それはＣＥＬＳＲＣに流れ込む。ＢＬｅにセル電流が流れることにより、ＢＬｅの電位は下がる。その容量カップリングをうけて、シールドとしてのＢＬｏの電位も下がる。ＢＬｏの電位はＢＬＣＲＬであるため、電源パッドからＢＬＣＲＬを生成する電圧生成回路が遠い場合、電源パッドと電圧生成回路間の配線抵抗が大きくなり、必要な電位のＢＬＣＲＬを生成できなくなる。このため、シールド効果が低下し、読み出しマージンが低下するという問題がある。
特開平８−４６１５９号公報
本発明は、チップサイズの増大を抑制でき、且つ読み出しマージンの低下を防止することが可能な半導体記憶装置を提供しようとするものである。
本発明の半導体記憶装置の態様は、第１導電型の複数のメモリセルと、前記複数のメモリセルに接続された複数のビット線と、前記複数のビット線のうち選択されたビット線とセンスアンプとを接続する第１導電型の複数の第１のビット線選択トランジスタと、前記複数のビット線のうち非選択ビット線に電位を供給する第１導電型の複数の第２のビット線選択トランジスタと、基板内に形成された第１導電型の第１のウェルと、前記第１のウェル内に形成された第２導電型の第２のウェルとを具備し、前記複数のメモリセル、及び前記複数の第１、第２のビット線選択トランジスタは、前記第２のウェル内に形成され、前記複数の第１、第２のビット線選択トランジスタは前記複数のビット線の前記複数のメモリセルより前記センスアンプ側に配置されることを特徴とする。
本発明は、チップサイズの増大を抑制でき、且つ読み出しマージンの低下を防止することが可能な半導体記憶装置を提供する。
第１の実施形態を示す要部の回路図。 第１の実施形態の消去時の動作を示す波形図。 第２の実施形態を示す要部の回路図。 第３の実施形態を示す要部の回路図。 第４の実施形態を示す要部の回路図。 第５の実施形態を示す要部の回路図。 第６の実施形態を示す要部の回路図。 図８（ａ）は、ビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏの関係を示すパターン平面図、図８（ｂ）は、ビット線とビット線選択トランジスタとの関係を示す回路図、図８（ｃ）は、各配線とコンタクトの関係を示す図。 各実施形態に適用されるパターンレイアウトを示すものであり、図９（ａ）は、ビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏの関係を示すパターン平面図、図９（ｂ）は、ビット線とビット線選択トランジスタとの関係を示す回路図、図９（ｃ）は、各配線とコンタクトの関係を示す図。
以下、本発明の実施の形態について、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態を示している。尚、説明の便宜上、各実施形態は、一対のビット線ＢＬｅ、ＢＬｏに関する構成のみを示している。
図１において、Ｐ型基板（Ｐｓｕｂ）１１内にＮ型のウェル領域（ＮＷＥＬＬ）１２が形成されている。このＮＷＥＬＬ１２内にメモリセル用のＰ型ウェル領域（ＣＰＷＥＬＬ）１３が形成されている。このＣＰＷＥＬＬ１３内にメモリセルアレイＭＣＡ、ビット線ＢＬｅ、ＢＬｏ、第１のビット線選択トランジスタ１４ｅ、１４ｏ、第２のビット線選択トランジスタ１５ｅ、１５ｏが配置されている。メモリセルアレイＭＣＡは、複数のＮＡＮＤストリングにより構成されている。各ＮＡＮＤストリングは複数のメモリセルＭＣと選択トランジスタＳＧＤ、ＳＧＳにより構成されている。各ＮＡＮＤストリングの選択トランジスタＳＧＳはセルソース線ＣＥＬＳＲＣに接続され、各ＮＡＮＤストリングの選択トランジスタＳＧＤは、ビット線ＢＬｅ又はＢＬｏに接続されている。
第１のビット線選択トランジスタ１４ｅの一端はＢＬｅに接続され、第１のビット線選択トランジスタ１４ｏの一端はＢＬｏに接続されている。これら第１のビット線選択トランジスタ１４ｅ、１４ｏの他端は、ノードＢＬＩに接続され、このノードＢＬＩはトランジスタ１６、及びセンスアンプビット線ＳＡＢＬを介してセンスアンプ１７に接続されている。トランジスタ１６のゲート電極には信号ＢＬＳＨが供給される。
また、第２のビット線選択トランジスタ１５ｅの一端はＢＬｅに接続され、第２のビット線選択トランジスタ１５ｏの一端はＢＬｏに接続されている。これら第２のビット線選択トランジスタ１５ｅ、１５ｏの他端は、ノードＢＬＣＲＬに接続され、このノードＢＬＣＲＬはトランジスタ１８を介して電圧生成回路１９に接続されている。トランジスタ１８のゲート電極には信号ＢＬＣＲＬＧが供給されている。電圧生成回路１９は配線２０を介して電源パッド２１に接続されている。この電源パッド２１はメモリセルアレイＭＣＡに対してセンスアンプ１７側に配置されている。
第１のビット線選択トランジスタ１４ｏ、１４ｅ、第２のビット線選択トランジスタ１５ｏ、１５ｅのゲート電極は、それぞれトランジスタ２２，２３，２４，２５の一端に接続されている。これらトランジスタ２２，２３，２４，２５の他端には信号ＢＬＳＩｏ、ＢＬＳＩｅ、ＢＩＡＳＩｏ、ＢＩＡＳＩｅがそれぞれ供給され、ゲート電極には信号ＢＧが供給されている。
第１のビット線選択トランジスタ１４ｅ、１４ｏ、及び第２のビット線選択トランジスタ１５ｅ、１５ｏは、ＣＰＷＥＬＬ１３内に形成されている。このため、これらトランジスタは、後述するように低耐圧トランジスタにより構成されている。
一方、トランジスタ１６、１８、２２〜２５は、基板１１内に形成されている。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏより耐圧の高い高耐圧トランジスタにより構成されている。基板１１内に形成された電圧生成回路１９は低耐圧トランジスタにより構成されている。このため、電圧生成回路１９は高耐圧トランジスタ１８により保護されている。
図１は、一対のビット線ＢＬｅ、ＢＬｏのみ示しているが、ビット線の数に拘わらず、トランジスタ２２〜２５の数は変わらない。このため、トランジスタ２２〜２５を高耐圧トランジスタにより構成してもチップサイズに与える影響は少ない。
図２は、消去時の動作を示している。図２に示すように、先ず、信号ＢＩＡＳＩｅ／ｏ（図２において、ＢＩＡＳＩｅ、ＢＩＡＳＩｏをＢＩＡＳＩｅ／ｏと記す、他の信号やビット線も同様に記す）、信号ＢＬＳＩｅ／ｏが、例えばＶｓｇ（４Ｖ）に設定され、信号ＢＧが、例えばＶｓｇ（４Ｖ）に設定される。このため、第２のビット線選択トランジスタ１５ｅ、１５ｏのゲート電極に供給される信号ＢＩＡＳｅ／ｏや、第１のビット線選択トランジスタ１４ｅ、１４ｏのゲート電極に供給される信号ＢＬＳｅ／ｏは、Ｖｓｇ−Ｖｔｈｈ（Ｖｔｈｈ：高耐圧トランジスタの閾値電圧）の電圧に充電され、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏはフローティング状態になる。
その後、ＣＰＷＥＬＬ１３が消去電圧Ｖｅｒａ（例えば２０Ｖ）に充電される。これにより、フォワードバイアスとなるビット線ＢＬｅ／ｏやＣＥＬＳＲＣ、ノードＢＬＩがＶｅｒａまで充電される。また、第２のビット線選択トランジスタ１５ｅ、１５ｏのゲート電極に供給される信号ＢＩＡＳｅ／ｏや、第１のビット線選択トランジスタ１４ｅ、１４ｏのゲート電極に供給される信号ＢＬＳｅ／ｏは、ＣＰＷＥＬＬ１３とゲート容量とのカップリングによって、Ｖｓｇ−Ｖｔｈ＋Ｖｅｒａまで上昇する。これにより、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏは、ゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、基板・ソース間電圧Ｖｂｓがともに高電圧とはならない。このため、消去時において、これらトランジスタにストレスはかからない。
消去電圧Ｖｅｒａが印加された後、Ｖｅｒａが放電される。すなわち、ＣＰＷＥＬＬ１３やＮＷＥＬＬ１２、ＣＥＬＳＲＣの電位が放電される。ビット線ＢＬｅ／ｏは、ＣＥＬＳＲＣやＣＰＷＥＬＬ１３との容量カップリングで放電されていく。Ｖｓｇ−Ｖｔｈｈ（Ｖｔｈｈ：高耐圧トランジスタの閾値電圧）＞Ｖｔｈｌ（Ｖｔｈｌ：低耐圧トランジスタの閾値電圧）であることを条件として、第１のビット線選択トランジスタ１４ｅ、１４ｏ、第２のビット線選択トランジスタ１５ｅ、１５ｏは、オン状態である。このため、ノードＢＬＩ、ＢＬＣＲＬは、ビット線ＢＬｅ／ｏと等しい電位となる。したがって、ノードＢＬＩ、ＢＬＣＲＬは、ビット線ＢＬｅ／ｏと同様に放電されていく。ビット線ＢＬｅ／ｏは、容量カップリングにより放電されるため、完全に電荷が放電されない可能性がある。このため、ＣＰＷＥＬＬ１３の電位を検知し、電位が例えばＶｄｄ（２．５Ｖ）程度となったら、信号ＢＬＳｅ／ｏ、ＢＩＡＳｅ／ｏ、ＢＬＳＨがＶｄｄに設定され、センスアンプ１７側からも放電される。
上記第１の実施形態によれば、消去時に、ＣＰＷＥＬＬ１３に消去電圧Ｖｅｒａが供給された場合、ＮＷＥＬＬ１２、ＣＥＬＳＲＣ、ビット線ＢＬｅ、ＢＬｏ、及びノードＢＬＣＲＬ、ＢＬＩが消去電圧Ｖｅｒａとなる。しかし、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏは、ＣＰＷＥＬＬ１３上に配置されているため、これらトランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏのゲート・ソース間電圧Ｖｇｓ、ドレイン・ソース間電圧Ｖｄｓ、基板・ソース間電圧Ｖｂｓには、ともに高電圧が印加されない。したがって、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏを低耐圧トランジスタで形成できる。このため、チップサイズを縮小することが可能となる。
また、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏに接続されるＢＬｅ、ＢＬｏや、ノードＢＬＩは、消去時に全て消去電圧Ｖｅｒａになる。このため、配線間やコンタクトと配線間に電位差が生じない。このため、微細化が進んだ場合においても、配線間やコンタクトと配線間の耐圧が低下することがない。
さらに、第１のビット線選択トランジスタ１４ｅ、１４ｏ、及び第２のビット線選択トランジスタ１５ｅ、１５ｏは、共にメモリセルアレイＭＣＡに対してセンスアンプ１７側に配置されている。このため、第２のビット線選択トランジスタ１５ｅ、１５ｏに非選択ビット線の電位ＢＬＣＲＬを供給する電圧生成回路１９を電源パッド２１に近接して配置することができる。したがって、配線２０を短縮でき、配線抵抗の増加を抑制できる。よって電圧生成回路１９は、電位ＢＬＣＲＬを確実に生成することができ、非選択ビット線のシールド効果を確保できる。したがって、読み出しマージンの低下を防止できる。
（第２の実施形態）
図３は、第２の実施形態を示している。図３において、図１と同一部分には同一符号を付す。第１の実施形態において、非選択ビット線の電位は電圧生成回路１９により生成された。電圧生成回路１９は、低耐圧トランジスタで構成されているため、高耐圧トランジスタ１８により保護する必要がある。電圧生成回路１９により生成された電圧は、読み出し時に非選択ビット線に供給され、シールド電源となる。このため、高耐圧トランジスタ１８のオン抵抗を下げるため、このトランジスタのサイズを大きくする必要がある。しかし、これはチップサイズの増大を招く。
そこで、第２の実施形態は、図３に示すように、ノードＢＬＣＲＬとセルソース線ＣＥＬＳＲＣとを配線３１により接続し、電圧生成回路１９やトランジスタ１８を省略可能としている。
上記構成において、例えば信号ＢＬＳｅがハイレベル、信号ＢＬＳｏがローレベルとされて第１のビット線選択トランジスタ１４ｅがオン状態とされ、第１のビット線選択トランジスタ１４ｏがオフ状態とされた場合、ビット線ＢＬｅが選択され、ビット線ＢＬｏが非選択とされる。このとき、信号ＢＩＡＳＩｅがローレベル、信号ＢＩＡＳＩｏがハイレベルとされ、第２のビット線選択トランジスタ１５ｅがオフ状態、第２のビット線選択トランジスタ１５ｏがオン状態とされる。この状態において、ビット線ＢＬｅに接続されたメモリセルからデータ読み出された場合、セルソース線ＣＥＬＳＲＣにセル電流が流れる。セル電流が流れると、ビット線ＢＬｅの電位は下がる。ビット線ＢＬｅとＢＬｏは隣接しているため、容量カップリングの影響を受け、ビット線ＢＬｏも電位が下がってしまう。一方、セルソース線ＣＥＬＳＲＣにはセル電流が流れ込むため電位が上がる。セルソース線ＣＥＬＳＲＣの電位上昇分を非選択ビット線ＢＬｏに供給することで、ビット線ＢＬｏの電位ドロップ分を補うことができる。具体的には、セル電流は配線３１、第２のビット線選択トランジスタ１５ｏを介して非選択ビット線ＢＬｏに供給される。このようにして、ビット線ＢＬｏによりシールド効果が生じる。
上記第２の実施形態によれば、セルソース線ＣＥＬＳＲＣと第２のビット線選択トランジスタ１５ｅ、１５ｏの接続ノードＢＬＣＲＬとを配線３１により接続し、セルソース線ＣＥＬＳＲＣに流れる電流を配線及びオン状態の第２のビット線選択トランジスタを介して非選択ビット線に供給している。このため、電圧生成回路や保護用の高耐圧トランジスタを設ける必要がないため、チップサイズの増大を防止して、読み出しマージンを確保することができる。
（第３の実施形態）
図４は、第３の実施形態を示している。第３の実施形態において、第１の実施形態と同一部分には同一符号を付している。
第１の実施形態は、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏをメモリセルアレイＭＣＡに対してセンスアンプ１７側のビット線ＢＬｅ、ＢＬｏの端部に配置した。
これに対して、第３の実施形態は、メモリセルアレイＭＣＡを、メモリセルアレイＭＣＡ１、ＭＣＡ２の２つに分離し、第１のビット線選択トランジスタ１４ｅ、１４ｏをメモリセルアレイＭＣＡ２に対してセンスアンプ１７側のビット線ＢＬｅ、ＢＬｏの端部に配置し、第２のビット線選択トランジスタ１５ｅ、１５ｏをメモリセルアレイＭＣＡ１とＭＡＣ２の間で、ビット線ＢＬｅ、ＢＬｏの長手方向中央部に配置している。第２のビット線選択トランジスタ１５ｅ、１５ｏのノードＢＬＣＲＬは、保護トランジスタ１８を介して電圧生成回路１９に接続されている。
上記第３の実施形態によれば、第２のビット線選択トランジスタ１５ｅ、１５ｏをメモリセルアレイＭＣＡ１とＭＡＣ２の間で、ビット線ＢＬｅ、ＢＬｏの長手方向中央部に配置し、電圧生成回路１９により生成された電圧を非選択ビット線の長手方向中央部に供給している。ビット線ＢＬｅ、ＢＬｏは、メモリセルアレイＭＣＡの容量増加に伴い長くなる傾向にあり、ビット線ＢＬｅ、ＢＬｏの時定数が大きくなる傾向にある。このため、ビット線ＢＬｅ、ＢＬｏの端部に電圧を供給した場合、ビット線ＢＬｅ、ＢＬｏ全体への電圧供給に時間がかかる。しかし、第３の実施形態のように、ビット線ＢＬｅ、ＢＬｏの長手方向中央部に電圧を供給することにより、相対的に時定数を小さくすることができ、ビット線Ｌｅ、ＢＬｏ全体への電圧供給に要する時間を短縮することができる。したがって、非選択ビット線に高速に電圧を供給できるため、シールド効果を向上することができ、読み出しマージンを向上することが可能である。
（第４の実施形態）
図５は、第４の実施形態を示している。第４の実施形態は、第３の実施形態と第２の実施形態を組み合わせたものであり、第２、第３の実施形態と同一部分には同一符号を付している。
図５に示すように、第１のビット線選択トランジスタ１４ｅ、１４ｏは、メモリセルアレイＭＣＡ２に対してセンスアンプ１７側のビット線ＢＬｅ、ＢＬｏの端部に配置され、第２のビット線選択トランジスタ１５ｅ、１５ｏは、メモリセルアレイＭＣＡ１とＭＡＣ２の間で、ビット線ＢＬｅ、ＢＬｏの長手方向中央部に配置されている。メモリセルアレイＭＣＡ１のセルソース線ＣＥＬＳＲＣ１と第２のビット線選択トランジスタ１５ｅ、１５ｏの接続ノードＢＬＣＲＬとの間に配線３１−１が接続され、メモリセルアレイＭＣＡ２のセルソース線ＣＥＬＳＲＣ２と第２のビット線選択トランジスタ１５ｅ、１５ｏの接続ノードＢＬＣＲＬとの間に配線３１−２が接続されている。非選択ビット線への電位供給は、これら配線３１−１、３１−２を用いて行われる。
上記第４の実施形態によれば、ビット線Ｌｅ、ＢＬｏ全体への電圧供給に要する時間を短縮することがで、非選択ビット線に高速に電圧を供給できるため、シールド効果を向上することができ、読み出しマージンを向上することが可能である。しかも、電圧生成回路及び保護トランジスタが不要であるため、チップサイズの増大も防止することができる。
（第５の実施形態）
図６は、第５の実施形態を示している。第５の実施形態は第１の実施形態を変形したものである。すなわち、第１の実施形態において、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏは、メモリセルアレイＭＣＡと共にＣＰＷＥＬＬ１３内に形成されている。しかし、ＣＰＷＥＬＬ１３の不純物濃度は、ＮＡＮＤストリングを構成するメモリセルＭＣや選択トランジスタＳＧＤ、ＳＧＳのために最適化されている。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏに対して最適な不純物濃度ではない。
そこで、第５の実施形態は、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏをＣＰＷＥＬＬ１３とは別のＰ型ウェル領域ＰＷＥＬＬ４１内に形成している。すなわち、このＰＷＥＬＬ４１は、ＮＷＥＬＬ１２内にＣＰＷＥＬＬ１３と分離して形成されている。このＰＷＥＬＬ４１の不純物濃度は、ＣＰＷＥＬＬ１３とは異なり、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏに対して最適化されている。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏの閾値電圧や電流駆動能力等の特性を最適化できる。
消去時において、ＰＷＥＬＬ４１には、ＣＰＷＥＬＬ１３と同様に消去電圧Ｖｅｒａが印加される。具体的には、図２に示す動作と同様であり、ＰＷＥＬＬ４１には、図２に示すＣＰＷＥＬＬと同様の電圧が供給される。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏは、低耐圧トランジスタにより構成することができ、配線間等の耐圧低下も生じない。
尚、第５の実施形態と第２の実施形態を組合せることにより、電圧生成回路１９、及び保護トランジスタ１８を省略することが可能であり、チップサイズの増大を防止することができる。
上記第５の実施形態によれば、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏをＣＰＷＥＬＬ１３とは別のＰＷＥＬＬ４１内に形成している。このため、ＰＷＥＬＬ４１の不純物濃度を第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏに対して最適化することが可能であり、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏの特性を向上することができる。しかも、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏを低耐圧トランジスタにより構成することができるため、チップサイズの増大も防止することが可能である。
（第６の実施形態）
図７は、第６の実施形態を示している。第６の実施形態は、第５の実施形態と第３の実施形態を組み合わせたものである。すなわち、図７に示すように、ＣＰＷＥＬＬ１３は、ＣＰＷＥＬＬ１３−１、１３−２に分割され、ＰＷＥＬＬ４１は、ＰＷＥＬＬ４１−１、４１−２に分割されている。メモリセルアレイＭＣＡ１、ＭＣＡ２は、それぞれ別々のＣＰＷＥＬＬ１３−１、１３−２に形成され、第１のビット線選択トランジスタ１４ｅ、１４ｏは、ＰＷＥＬＬ４１−１内に形成され、第２のビット線選択トランジスタ１５ｅ、１５ｏは、ＰＷＥＬＬ４１−２内に形成されている。ＰＷＥＬＬ４１−１、４１−２の不純物濃度は、ＣＰＷＥＬＬ１３−１、１３−２と異なり、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏに対して最適化されている。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏの閾値電圧や電流駆動能力等の特性を最適化できる。
消去時、ＣＰＷＥＬＬ１３−１，１３−２、及びＰＷＥＬＬ４１−１、ＰＷＥＬＬ４１−２に消去電圧Ｖｅｒａが供給される。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏは、低耐圧トランジスタにより構成することができ、配線間等の耐圧低下も生じない。
上記第６の実施形態によれば、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏを、ＣＰＷＥＬＬ１３−１，１３−２とは別のＰＷＥＬＬ４１−１、ＰＷＥＬＬ４１−２内に形成している。このため、第１、第２のビット線選択トランジスタ１４ｅ、１４ｏ、１５ｅ、１５ｏの閾値電圧や電流駆動能力等の特性を最適化できる。
しかも、ビット線ＢＬｅ、ＢＬｏの長手方向中央部に電圧を供給することにより、ビット線Ｌｅ、ＢＬｏ全体への電圧供給に要する時間を短縮することができる。したがって、非選択ビット線に高速に電圧を供給できるため、シールド効果を向上することができ、読み出しマージンを向上することが可能である。
尚、第６の実施形態に第４の実施形態を組み合わせることも可能である。この場合、電圧生成回路１９、及び保護トランジスタ１８を省略することが可能であり、チップサイズの増大を防止することができる。
（パターンレイアウト）
図８（ａ）は、ビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏを示すパターン平面図、図８（ｂ）は、ビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏとの関係を示す回路図、図８（ｃ）は、各配線とコンタクトの関係を示す図である。
上述したように、ビット線ＢＬｅ、ＢＬｏは、第１のビット線選択トランジスタ１４ｅ、１４ｏにより選択され、センスアンプ１７に接続されたビット線ＳＡＢＬに接続される。図８（ａ）（ｂ）（ｃ）に示すように、ビット線ＢＬｅ、ＢＬｏは、金属配線層Ｍ１（以下、Ｍ１層と称す）において、一定のピッチで配置されている。ビット線ＳＡＢＬは、Ｍ１層より下の金属配線層Ｍ０（以下、Ｍ０層と称す）に、ビット線ＢＬｅ、ＢＬｏの２倍のピッチで配置されている。第１のビット線選択トランジスタ１４ｅ、１４ｏは、活性領域ＡＡと、ゲート電極としてのＢＬＳｅ、ＢＬＳｏ（ＧＣ層）により形成される。ＢＬＳｅ、ＢＬＳｏ（ＧＣ層）は、Ｍ０層より下方で、ビット線ＢＬｅ、ＢＬｏ、ＳＡＢＬと直交方向に配置されている。ビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏは、活性領域ＡＡにおいて、コンタクトＶ１＋ＣＳにより接続されている。また、第１のビット線選択トランジスタ１４ｅ、１４ｏとビット線ＳＡＢＬは、活性領域ＡＡにおいて、コンタクトＣＳにより接続されている。
上記構成において、一対のビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏとを接続するコンタクトＶ１＋ＣＳは、破線Ｘで示すように、隣接する２つのビット線ＳＡＢＬの間に形成されることがある。第１のビット線選択トランジスタ１４ｅ、１４ｏは上述したように、ウェル領域内に形成されているため、耐圧の問題はない。しかし、この場合、リソブラフィ工程において、コンタクトパターンがずれた場合、ビット線ＳＡＢＬとビット線ＢＬｅ、ＢＬｏとがショートする可能性がある。
図９（ａ）は、上記各実施形態に適用されるパターン平面図、図９（ｂ）は、ビット線とビット線選択トランジスタとの関係を示す回路図、図９（ｃ）は、各配線とコンタクトとの関係を示す図である。図８（ａ）に示す構成の場合、ビット線ＢＬｅ、ＢＬｏの下方の活性領域ＡＡを形成し、この活性領域ＡＡにおいて、ビット線ＢＬｅ、ＢＬｏと第１のビット線選択トランジスタ１４ｅ、１４ｏ及びビット線ＳＡＢＬを接続していた。
これに対して、図９（ａ）に示す構成の場合、ビット線ＢＬｅ、ＢＬｏを同一の位置で終端させ、ビット線ＢＬｅ、ＢＬｏとのコンタクトとビット線ＳＡＢＬとの間隔が狭くなる箇所は、活性領域ＡＡを上方にビット線ＢＬｅ、ＢＬｏがない領域に形成し、さらに、ビット線ＢＬｅ、ＢＬｏから活性領域ＡＡへＭ０層やＣＧ層を介して配線を延長している。
すなわち、図９（ａ）（ｂ）（ｃ）に示すように、Ｍ１層の複数のビット線ＢＬｅ、ＢＬｏは、共に同じ位置において終端されている。また、Ｍ１層より下方のＭ０層に形成された殆どのビット線ＳＡＢＬは、ビット線ＢＬｅ、ＢＬｏの近傍において終端されている。ビット線ＳＡＢＬは、ビット線ＢＬｅ、ＢＬｏに対して２倍のピッチで配置されている。これらビット線ＳＡＢＬは、コンタクトＶ１を介してＭ１層のビット線ＳＡＢＬに接続されている。
一方、第１のビット線選択トランジスタ１４ｅ、１４ｏに直接接続されていないビット線ＢＬｅｎ、ＢＬｏｎの下方には、Ｍ０層のビット線ＳＡＢＬが形成されていない。ビット線ＢＬｅｎ、ＢＬｏｎは、コンタクトＶ１によりＭ０層の配線５１、５２の一端部にそれぞれ接続される。配線５１，５２の他端部は、コンタクトＣＳを介して活性領域ＡＡに接続される。このうち、配線５２は、折曲され、ビット線ＢＬｅ、ＢＬｏの４倍のピッチ離れた位置で活性領域ＡＡに接続されている。この活性領域ＡＡは、終端されたビット線ＢＬｅ、ＢＬｏの下方から離れた位置に形成されている。
活性領域ＡＡの上方には、第１のビット線選択トランジスタ１４ｅ、１４ｏのゲート電極としてのＢＬＳｅ、ＢＬＳｏがＧＣ層において形成されている。ＢＬＳｅ、ＢＬＳｏの上方には、ＢＬＳｅ、ＢＬＳｏと直交方向にＭ１層のビット線ＳＡＢＬが形成されている。第１のビット線選択トランジスタ１４ｅと第１のビット線選択トランジスタ１４ｏの接続ノードは、コンタクトＶ１＋ＣＳを介してＭ１層のビット線ＳＡＢＬに接続されている。
また、ビット線ＢＬｏｎに隣接するビット線ＢＬｅｎ＋１の下方に配置されたビット線ＳＡＢＬｎ＋１は、コンタクトＣＳＧによりＧＣ層に配置された配線５３の一端部に接続されている。この配線５３は、配線５２の下方に形成されている。配線５３の他端部はコンタクトＣＳＧによりＭ０層に形成された配線５４に接続される。この配線５４は、コンタクトＶ１によりＭ１層のビット線ＳＡＢＬに接続されている。
上記パターンレイアウトによれば、特定の活性領域ＡＡをビット線ＢＬｅ、ＢＬｏの終端から水平方向に離して形成し、ビット線ＢＬｅ、ＢＬｏに対して２倍のピッチで配置された配線層の領域において、ビット線ＢＬｅ、ＢＬｏと活性領域ＡＡとを接続している。このため、ビット線ＢＬｅ、ＢＬｏと活性領域ＡＡとのコンタクトが隣接するビット線ＳＡＢＬ間に形成されることがない。したがって、ビット線ＢＬｅ、ＢＬｏとビット線ＳＡＢＬとのショートを防止することができる。
また、ビット線ＢＬｅ、ＢＬｏを同一位置で終端できるため、素子の微細化に伴うビット線ＢＬｅ、ＢＬｏに対するリソグラフの制約を回避することができる。このため、製造を容易化することができ、歩留まりを向上させることが可能である。
さらに、第１のビット線選択トランジスタ１４ｅ、１４ｏは、ＣＰＷＥＬＬ又はＰＷＥＬＬ内に形成されているため、第１のビット線選択トランジスタ１４ｅ、１４ｏを低耐圧トランジスタにより構成することができる。したがって、チップサイズの増大を抑制できる。
本発明は、上記各実施形態に限定されるものではなく、発明の要旨を変えない範囲において種々変形可能なことは勿論である。
ＢＬｅ、ＢＬｏ…ビット線、１４ｅ、１４ｏ…第１のビット線選択トランジスタ、１５ｅ、１５ｏ…第２のビット線選択トランジスタ、Ｐｓｕｂ…基板、１２…Ｎ型ウェル領域（ＮＥＷＬＬ）、１３、１３−１、１３−２…メモリセル用のＰ型ウェル領域（ＣＰＷＥＬＬ）、ＭＣＡ、ＭＣＡ１、ＭＣＡ２…メモリセルアレイ、１７…センスアンプ、１９…電圧生成回路、２１…電源パッド、ＣＥＬＳＲＣ、ＣＥＬＳＲＣ１、ＣＥＬＳＲＣ２…セルソース線、３１、３１−１、３１−２…配線、４１、４１−１、４１−２…Ｐ型ウェル領域（ＰＷＥＬＬ）。

Claims (5)

  1. 複数の第１メモリセル、第１選択トランジスタ、第２選択トランジスタを含む第１ストリングと、
    複数の第２メモリセル、第３選択トランジスタ、第４選択トランジスタを含む第２ストリングと、
    前記第１選択トランジスタと電気的に接続された第１ビット線と、
    前記第３選択トランジスタと電気的に接続された第２ビット線と、
    前記第２選択トランジスタ及び前記第４選択トランジスタに共通に接続されたソース線と、
    前記第１ビット線及び前記ソース線と電気的に接続された第１導電型の第１ビット線選択トランジスタと、
    前記第１ビット線及びセンスアンプと電気的に接続された前記第１導電型の第２ビット線選択トランジスタと、
    前記第２ビット線及び前記ソース線と電気的に接続された前記第１導電型の第３ビット線選択トランジスタと、
    前記第２ビット線及び前記センスアンプと電気的に接続された前記第１導電型の第４ビット線選択トランジスタと、
    半導体基板内に形成された前記第１導電型の第１のウェルと、
    前記第１のウェル内に形成された第２導電型の第２のウェルとを具備し、
    前記複数の第１メモリセル、第２メモリセル、前記第１乃至第４ビット線選択トランジスタは、前記第２のウェル内に形成され、前記第１乃至第４ビット線選択トランジスタは前記複数の第１、第２メモリセルと前記センスアンプとの間に配置されることを特徴とする半導体記憶装置。
  2. 前記第１、第３ビット線選択トランジスタは、前記第１、第２ビット線の長手方向中央部に配置されることを特徴とする請求項１記載の半導体記憶装置。
  3. 前記第２のウェルは、第３、第４のウェルに分離され、前記第３のウェルに前記複数の第１、第２メモリセルが配置され、前記第４のウェルに前記第１、第２ビット線選択トランジスタが配置され、消去時に前記第３、第４のウェルに消去電圧が供給されることを特徴とする請求項１記載の半導体記憶装置。
  4. 前記第３のウェルは、第５、第６のウェルに分離され、前記第５のウェルに前記複数の第１、第２メモリセルが配置され、前記第４のウェルは第７、第８のウェルに分割され、前記第７のウェルに前記第１、第３ビット線選択トランジスタが配置され、前記第８のウェルに前記第２、第４ビット線選択トランジスタが配置され、前記第５、第６のウェルの間に前記第７のウェルが配置され、前記第６のウェルに隣接して前記第８のウェルが配置されることを特徴とする請求項３記載の半導体記憶装置。
  5. 第１の方向と交差する第２の方向に延び、前記第２ビット線選択トランジスタのゲートに接続された第１の信号線と、前記第１の信号線との間に所定の間隔を有しつつ前記第２の方向に延び、前記第４ビット線選択トランジスタのゲートに接続された第２の信号線と、前記第１、第２の信号線より上層で前記第１の方向に延び、前記センスアンプ側から前記第１、第２の信号線間の間隔まで達するように形成された第３の信号線と、前記第３の信号線と前記第１、第２ビット線選択トランジスタの電流経路の他端とを接続するコンタクトを備え、
    前記第１ビット線及び前記第２ビット線の前記第１方向の終端が揃っていることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体記憶装置。
JP2009169258A 2009-07-17 2009-07-17 半導体記憶装置 Active JP5377131B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009169258A JP5377131B2 (ja) 2009-07-17 2009-07-17 半導体記憶装置
US12/817,697 US8295090B2 (en) 2009-07-17 2010-06-17 Semiconductor memory device capable of reducing chip size
US13/608,713 US9129688B2 (en) 2009-07-17 2012-09-10 Semiconductor memory device capable of reducing chip size
US14/812,771 US9633736B2 (en) 2009-07-17 2015-07-29 Semiconductor memory device capable of reducing chip size
US15/459,516 US9934861B2 (en) 2009-07-17 2017-03-15 Semiconductor memory device capable of reducing chip size
US15/911,438 US10347341B2 (en) 2009-07-17 2018-03-05 Semiconductor memory device capable of reducing chip size
US16/422,190 US10783971B2 (en) 2009-07-17 2019-05-24 Semiconductor memory device capable of reducing chip size
US17/023,825 US11302398B2 (en) 2009-07-17 2020-09-17 Semiconductor memory device capable of reducing chip size

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009169258A JP5377131B2 (ja) 2009-07-17 2009-07-17 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2011023661A JP2011023661A (ja) 2011-02-03
JP5377131B2 true JP5377131B2 (ja) 2013-12-25

Family

ID=43465203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009169258A Active JP5377131B2 (ja) 2009-07-17 2009-07-17 半導体記憶装置

Country Status (2)

Country Link
US (7) US8295090B2 (ja)
JP (1) JP5377131B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119530A (ja) 2009-12-04 2011-06-16 Toshiba Corp 半導体記憶装置
JP5550609B2 (ja) * 2011-07-13 2014-07-16 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
JP2013246844A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 不揮発性半導体記憶装置
KR20160031907A (ko) * 2014-09-15 2016-03-23 에스케이하이닉스 주식회사 반도체 장치
JP5883494B1 (ja) 2014-11-19 2016-03-15 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
TWI574268B (zh) * 2015-02-04 2017-03-11 華邦電子股份有限公司 非揮發性半導體記憶裝置
JP2016167331A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体記憶装置
JP2020087495A (ja) * 2018-11-29 2020-06-04 キオクシア株式会社 半導体メモリ
JP2021034529A (ja) * 2019-08-22 2021-03-01 キオクシア株式会社 不揮発性半導体記憶装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592751B2 (ja) * 1994-07-28 2004-11-24 株式会社東芝 半導体記憶装置
KR100187196B1 (ko) * 1996-11-05 1999-03-20 김광호 불휘발성 반도체 메모리 장치
JPH10312694A (ja) * 1997-05-08 1998-11-24 Oki Electric Ind Co Ltd 半導体不揮発性メモリおよびそのための電源回路
KR100387529B1 (ko) * 2001-06-11 2003-06-18 삼성전자주식회사 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치
JP4316453B2 (ja) 2004-09-07 2009-08-19 株式会社東芝 半導体記憶装置
JP4768256B2 (ja) * 2004-12-16 2011-09-07 株式会社東芝 半導体記憶装置
JP4612413B2 (ja) * 2004-12-28 2011-01-12 株式会社東芝 半導体記憶装置
JP4832767B2 (ja) * 2005-02-03 2011-12-07 株式会社東芝 半導体集積回路装置及びそのデータプログラム方法
JP5065594B2 (ja) * 2005-12-23 2012-11-07 株式会社東芝 半導体記憶装置
JP4157562B2 (ja) * 2006-01-31 2008-10-01 株式会社東芝 半導体集積回路装置
KR100771517B1 (ko) * 2006-02-17 2007-10-30 삼성전자주식회사 칩 사이즈를 줄일 수 있는 플래시 메모리 장치
JP4896569B2 (ja) * 2006-04-10 2012-03-14 株式会社東芝 半導体集積回路装置及びそのダイナミックラッチのリフレッシュ方法
JP4843362B2 (ja) * 2006-04-27 2011-12-21 株式会社東芝 半導体記憶装置
US8315904B2 (en) 2006-07-24 2012-11-20 International Business Machines Corporation Organization for promotion management
JP2008085249A (ja) * 2006-09-29 2008-04-10 Toshiba Corp 不揮発性半導体記憶装置
JP4398986B2 (ja) * 2007-03-12 2010-01-13 株式会社東芝 電圧バイアス回路
KR100833422B1 (ko) * 2007-03-15 2008-05-29 주식회사 하이닉스반도체 메모리 소자의 페이지 버퍼 회로
US8134868B2 (en) * 2008-11-06 2012-03-13 Micron Technology, Inc. Memory device biasing method and apparatus
KR101015757B1 (ko) * 2009-05-29 2011-02-22 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
JP2011119530A (ja) 2009-12-04 2011-06-16 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US11302398B2 (en) 2022-04-12
US9129688B2 (en) 2015-09-08
US20130003461A1 (en) 2013-01-03
US20170186490A1 (en) 2017-06-29
US20110013456A1 (en) 2011-01-20
US10347341B2 (en) 2019-07-09
US20190279721A1 (en) 2019-09-12
US9934861B2 (en) 2018-04-03
US8295090B2 (en) 2012-10-23
US9633736B2 (en) 2017-04-25
JP2011023661A (ja) 2011-02-03
US10783971B2 (en) 2020-09-22
US20180190359A1 (en) 2018-07-05
US20210005266A1 (en) 2021-01-07
US20150332774A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP5377131B2 (ja) 半導体記憶装置
JP5626812B2 (ja) 半導体記憶装置
US10839913B2 (en) Semiconductor memory
JP2015216179A (ja) 半導体記憶装置
US10861865B2 (en) Semiconductor storage device
TWI761094B (zh) 半導體記憶裝置
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2021047960A (ja) 半導体記憶装置
US8391044B2 (en) Semiconductor memory device
JP2009141278A (ja) 不揮発性半導体記憶装置
JP2013084318A (ja) 不揮発性半導体記憶装置
JP5792878B2 (ja) 半導体記憶装置
JP4511627B1 (ja) 不揮発性半導体記憶装置における書き込み方法及び不揮発性半導体記憶装置
TWI553644B (zh) 記憶體陣列及其操作方法
JP4987415B2 (ja) 半導体メモリ
JP2009283070A (ja) 半導体記憶装置
JP2013229071A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R151 Written notification of patent or utility model registration

Ref document number: 5377131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350